JP6489128B2 - 電子部品の製造方法、電子部品および電子装置 - Google Patents

Description

本発明は、電子部品の製造方法、電子部品および電子装置に関する。

従来、電子部品の一例のサーミスタとしては、特許第５３７５９６３号公報（特許文献１）に記載されたものがある。このサーミスタは、金属基材と、金属基材上に直接的に形成されたサーミスタ層と、サーミスタ層上に形成された一対の分割電極とを有し、金属基材の厚さは、サーミスタ層の厚さよりも厚い。

特許第５３７５９６３号公報

ところで、前記従来のサーミスタでは、金属基材の厚さは、サーミスタ層の厚さよりも厚いので、サーミスタの焼成工程において金属基材とサーミスタ層に収縮率の差があると、サーミスタに反りが発生するおそれがある。そして、サーミスタの反りが大きいと、後工程の設備（例えば、特性選別機のフィーダ部など）にて、サーミスタの搬送不具合が発生する。したがって、設備稼働率や歩留まりが悪化し、製造コストが高くなる。

そこで、本発明の課題は、電子部品の反りの発生を抑制できる電子部品の製造方法、電子部品および電子装置を提供することにある。

前記課題を解決するため、本発明の電子部品の製造方法は、
少なくとも第１セラミック層と第１電極および第２電極とが厚さ方向に積層されかつ焼成されてなる、焼成体を作製する焼成体作製工程と、
前記焼成体の一部を厚さ方向に研削する研削工程と
を備える。

本発明の電子部品の製造方法によれば、焼成体作製工程の後に、焼成体の一部を厚さ方向に研削するので、焼成中の焼成体の厚さは厚いため、焼成中の焼成体の反りの発生が抑制される。これに対して、焼成体の厚さが薄いと、焼成体のアスペクト比に起因して、焼成中の焼成体に反りが発生するおそれがある。したがって、焼成体の反りの発生が抑制され、反りのない電子部品を作製できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にて電子部品の搬送不具合が改善されて、設備稼働率や歩留まりが向上し、製造コストが低くなる。

また、一実施形態の電子部品の製造方法では、
前記焼成体作製工程では、さらに、前記第１電極および前記第２電極を覆うように前記第１セラミック層上に第２セラミック層を積層して、前記焼成体を作製し、
前記研削工程では、前記第１電極および前記第２電極を前記第２セラミック層から露出させるように、少なくとも前記第２セラミック層の一部を研削する。

前記実施形態の電子部品の製造方法によれば、焼成体作製工程では、第１電極および第２電極を覆うように第１セラミック層上に第２セラミック層を積層し、研削工程では、第１電極および第２電極を第２セラミック層から露出させるように、第２セラミック層の一部を研削する。このように、第１セラミック層を研削しないので、例えば、第１セラミック層の電極と反対側に補強部材を貼り付けて、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。

また、一実施形態の電子部品の製造方法では、前記焼成体作製工程と前記研削工程との間に、前記第１セラミック層の前記電極と反対側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、焼成体作製工程と研削工程との間に保護工程を有するので、第１セラミック層の第２セラミック層と反対側に第１保護層を設けて、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。

また、一実施形態の電子部品の製造方法では、前記研削工程では、前記第１セラミック層の一部を研削する。

前記実施形態の電子部品の製造方法によれば、研削工程では、第１セラミック層の一部を研削する。このように、第１セラミック層を研削するだけなので、研削が簡単になる。

また、一実施形態の電子部品の製造方法では、前記研削工程の後に、前記第１セラミック層の前記電極と反対側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、研削工程の後に、第１セラミック層の電極と反対側に第１保護層を設ける保護工程を有するので、電子部品の強度を向上できる。

また、一実施形態の電子部品の製造方法では、
前記研削工程の後に、
前記第１セラミック層の前記電極と反対側に第１保護層を設けると共に、前記第１電極および前記第２電極を覆うように前記第１セラミック層上に第２保護層を設ける保護工程と、
前記第１電極および前記第２電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する。

前記実施形態の電子部品の製造方法によれば、第１セラミック層の電極と反対側に第１保護層を設けるので、電子部品の強度を向上できる。また、第２保護層は、第１セラミック層上に設けられているので、第１電極と第２電極との間に第２保護層を有し、第１電極および第２電極のマイグレーションの発生を抑制できる。また、第２保護層は、第１セラミック層上に設けられているので、第１電極および第２電極にめっき層を設ける場合、めっき層による第１セラミック層の浸食を防止できる。

また、一実施形態の電子部品の製造方法では、
前記研削工程の前に、前記第１電極および前記第２電極を覆うように前記第２セラミック層上に第２保護層を設ける上側保護工程と、
前記研削工程の後に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける下側保護工程と、
前記下側保護工程の後に、前記第１電極および前記第２電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する。

前記実施形態の電子部品の製造方法によれば、研削工程の前に、第１電極および第２電極を覆うように第２セラミック層上に第２保護層を設けるので、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。また、第１セラミック層の内部電極と反対側に第１保護層を設けるので、電子部品の強度を向上できる。また、第２保護層は、第２セラミック層上に設けられているので、第１電極と第２電極との間に第２保護層を有し、第１電極および第２電極のマイグレーションの発生を抑制できる。また、第２保護層は、第２セラミック層上に設けられているので、第１電極および第２電極にめっき層を設ける場合、めっき層による第２セラミック層の浸食を防止できる。

また、一実施形態の電子部品の製造方法では、
複数の電子部品を製造する方法であって、
前記焼成体作製工程では、１つの電子部品の領域に対応する前記第１電極および前記第２電極を、複数組設け、
前記研削工程の後に、前記焼成体を１つの電子部品の領域毎に切断する切断工程を有する。

前記実施形態の電子部品の製造方法によれば、研削工程の後に、焼成体を１つの電子部品の領域毎に切断する切断工程を有するので、切断前の大判の焼成体を研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のない電子部品を作製できる。

また、一実施形態の電子部品の製造方法では、前記焼成体作製工程と前記切断工程との間に、前記第１セラミック層の前記電極と反対側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、焼成体作製工程と切断工程との間に、第１セラミック層の電極と反対側に第１保護層を設ける保護工程を有するので、切断前の大判の焼成体に第１保護層を貼り付けやすくなる。

また、本発明の電子部品の製造方法は、
少なくともセラミック層からなる積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と、
前記焼成体の一部を厚さ方向に研削する研削工程と、
前記焼成体の第１面に第１電極および第２電極を形成する電極形成工程と
を備える。

本発明の電子部品の製造方法によれば、焼成工程の後に、焼成体の一部を厚さ方向に研削するので、焼成工程前の積層体の厚さは厚いため、焼成工程において、焼成中の積層体の反りの発生が抑制される。これに対して、積層体の厚さが薄いと、積層体のアスペクト比に起因して、焼成中の積層体に反りが発生するおそれがある。したがって、焼成体の反りの発生が抑制され、反りのない電子部品を作製できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にて電子部品の搬送不具合が改善されて、設備稼働率や歩留まりが向上し、製造コストが低くなる。

また、一実施形態の電子部品の製造方法では、前記焼成工程と前記研削工程との間に、前記焼成体の研削側と反対側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、焼成工程と研削工程との間に保護工程を有するので、焼成体の研削側と反対側に第１保護層を設けて、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。

また、一実施形態の電子部品の製造方法では、前記研削工程の後に、前記焼成体の研削側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、研削工程の後に、焼成体の研削側に第１保護層を設ける保護工程を有するので、電子部品の強度を向上できる。

また、一実施形態の電子部品の製造方法では、
複数の電子部品を製造する方法であって、
前記電極形成工程では、１つの電子部品の領域に対応する前記第１電極および前記第２電極を、複数組設け、
前記電極形成工程の後に、前記焼成体を１つの電子部品の領域毎に切断する切断工程を有する。

前記実施形態の電子部品の製造方法によれば、電極形成工程の後に、焼成体を１つの電子部品の領域毎に切断する切断工程を有するので、切断工程の前に研削工程を行なうことができ、切断前の大判の焼成体を研削することで、研削による負荷を低減して、損傷のない電子部品を作製できる。

また、一実施形態の電子部品の製造方法では、前記焼成工程と前記切断工程との間に、前記焼成体の前記電極と反対側に第１保護層を設ける保護工程を有する。

前記実施形態の電子部品の製造方法によれば、焼成工程と切断工程との間に、焼成体の電極と反対側に第１保護層を設ける保護工程を有するので、切断前の大判の焼成体に第１保護層を貼り付けやすくなる。

また、本発明の電子部品は、
セラミックからなる素体と、
前記素体の第１面に離隔して配置される第１電極および第２電極と、
前記素体の前記第１面と反対側の第２面に配置される第１保護層と
を備え、
前記素体の前記第１面および前記第２面の少なくとも一方は、研削面を有する。

ここで、研削面とは、０．１ｍｍ×０．１ｍｍのサイズ内に少なくとも２本の研削痕を有し、少なくとも２本の研削痕がほぼ平行である面をいう。

本発明の電子部品によれば、素体の第１面および第２面の少なくとも一方は、研削面を有する。このため、電子部品を製造するときに、素体の厚さを厚くして焼成し、その後、素体を所定の厚さに研削することができる。このように、素体の厚さを厚くして焼成することができるので、焼成中の素体の反りの発生が抑制される。したがって、素体の反りの発生が抑制され、反りのない電子部品を作製できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にて電子部品の搬送不具合が改善されて、設備稼働率や歩留まりが向上し、製造コストが低くなる。

また、電子部品の第１、第２電極側を実装基板に実装する場合、電子部品の第１保護層は、実装基板と反対側の面（以下、非実装面という）に位置する。したがって、電子部品の非実装面は、第１保護層であるため、電子部品の非実装面の絶縁性を確保できる。

また、素体の第２面に第１保護層を有するので、強度の弱い素体を第１保護層で補強できて、電子部品の強度を向上できる。

また、一実施形態の電子部品では、電子部品の厚さは、電子部品の長さと幅に比べて、小さい。

前記実施形態の電子部品によれば、電子部品の厚さは、電子部品の長さと幅に比べて、小さいので、電子部品を低背化とできる。

また、一実施形態の電子部品では、前記素体の前記第１面における前記第１電極と前記第２電極との間の領域に第２保護層を有する。

前記実施形態の電子部品によれば、素体の第１面における第１電極と第２電極との間の領域に第２保護層を有するので、第１電極および第２電極のマイグレーションの発生を抑制できる。

また、一実施形態の電子部品では、前記第２保護層は、前記素体の前記第１面における前記第１電極および前記第２電極と重なる領域を除く全領域に設けられている。

前記実施形態の電子部品によれば、第２保護層は、素体の第１面における第１電極および第２電極と重なる領域を除く全領域に設けられているので、第１電極および第２電極にめっき層を設ける場合、めっき層による素体の第２面の浸食を防止できる。

また、一実施形態の電子装置では、
前記電子部品と、
前記電子部品を覆う絶縁部材と
を備える。

前記実施形態の電子装置によれば、絶縁部材は電子部品を覆うので、電子部品の強度と信頼性を確保できる。

本発明の電子部品の製造方法、電子部品および電子装置によれば、電子部品の反りの発生を抑制できる。

本発明の第１実施形態の電子部品としてのサーミスタを示す平面図である。 サーミスタのＬＴ断面図である。 第１実施形態のサーミスタの製法を説明する説明図である。 第１実施形態のサーミスタの製法を説明する説明図である。 第１実施形態のサーミスタの製法を説明する説明図である。 第１実施形態のサーミスタの製法を説明する説明図である。 第２実施形態のサーミスタのＬＴ断面図である。 第２実施形態のサーミスタの製法を説明する説明図である。 第２実施形態のサーミスタの製法を説明する説明図である。 第２実施形態のサーミスタの製法を説明する説明図である。 第２実施形態のサーミスタの製法を説明する説明図である。 第３実施形態のサーミスタのＬＴ断面図である。 第３実施形態のサーミスタの製法を説明する説明図である。 第３実施形態のサーミスタの製法を説明する説明図である。 第３実施形態のサーミスタの製法を説明する説明図である。 第３実施形態のサーミスタの製法を説明する説明図である。 第３実施形態のサーミスタの製法を説明する説明図である。 第４実施形態のサーミスタの製法を説明する説明図である。 第４実施形態のサーミスタの製法を説明する説明図である。 第４実施形態のサーミスタの製法を説明する説明図である。 第４実施形態のサーミスタの製法を説明する説明図である。 第４実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタのＬＴ断面図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第５実施形態のサーミスタの製法を説明する説明図である。 第６実施形態のサーミスタの製法を説明する説明図である。 第６実施形態のサーミスタの製法を説明する説明図である。 第６実施形態のサーミスタの製法を説明する説明図である。 第６実施形態のサーミスタの製法を説明する説明図である。 第６実施形態のサーミスタの製法を説明する説明図である。 第７実施形態のサーミスタの製法を説明する説明図である。 第７実施形態のサーミスタの製法を説明する説明図である。 第７実施形態のサーミスタの製法を説明する説明図である。 第７実施形態のサーミスタの製法を説明する説明図である。 第７実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第８実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第９実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 第１０実施形態のサーミスタの製法を説明する説明図である。 本発明のサーミスタを含む電子装置を示す斜視図である。 図１５ＡのＡ−Ａ断面図である。

以下、本発明を図示の実施の形態により詳細に説明する。

（第１実施形態）
図１Ａは、本発明の第１実施形態のサーミスタを示す平面図である。図１Ｂは、サーミスタの断面図である。図１Ａと図１Ｂに示すように、電子部品の一例としてのサーミスタ１は、素体１０と、素体１０の表面から露出する第１電極２１および第２電極２２と、素体１０の第１、第２電極２１，２２と反対側に設けられた第１保護層４１とを有する。

素体１０は、複数のセラミック層から構成され、複数のセラミック層は、一体的に積層される。セラミック層は、例えば、負の抵抗温度特性を有するセラミックからなる。つまり、サーミスタ１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。セラミックとしては、例えば、Ｍｎ，Ｎｉ，Ｆｅ，Ｔｉ，Ｃｏ，Ａｌ，Ｚｎなどを任意の組み合わせで適量含む種々の材料を用いることができる。実際、セラミックとして、前記遷移金属元素の酸化物を用いて混合されるが、前記元素の炭酸塩、水酸化物などを出発原料として用いてもよい。

素体１０は、長さ方向（Ｌ方向）と幅方向（Ｗ方向）と厚さ方向（Ｔ方向）とを有する。具体的に述べると、素体１０は、略直方体状に形成されている。素体１０は、第１面１０ａと、第１面１０ａと反対側に位置する第２面１０ｂとを有する。第１面１０ａおよび第２面１０ｂは、素体１０の長さ方向と幅方向とを含む面（ＬＷ面）である。

素体１０の第１面１０ａは、研削面を有する。研削面とは、０．１ｍｍ×０．１ｍｍのサイズ内に少なくとも２本の研削痕を有し、少なくとも２本の研削痕がほぼ平行である面をいう。なお、全ての研削痕は、ほぼ平行でなくてもよい。また、研削痕の幅や深さは、問わない。

第１電極２１および第２電極２２は、素体１０の第１面１０ａから露出する。具体的に述べると、素体１０の第１面１０ａには、凹部が設けられ、この凹部内に、第１、第２電極２１，２２が配置される。第１、第２電極２１，２２のＴ方向の上面は、素体１０の第１面１０ａと同一面となる。

第１電極２１および第２電極２２は、Ｌ方向に、互いに離隔して配置される。第１、第２電極２１，２２は、平面視矩形状であるが、矩形以外の形状であってもよい。第１、第２電極２１，２２の材料としては、例えば、Ａｇ，Ｐｄ，Ｐｔ，Ａｕなどの貴金属またはＣｕ，Ｎｉ，Ａｌ，Ｗ，Ｔｉなどの卑金属の単体、あるいは、これらの単体を含む合金を用いることができる。

第１、第２電極２１，２２は、平面視、素体１０の第１面１０ａの外形線よりも、内側に位置している。具体的に述べると、平面視、第１、第２電極２１，２２のＬ方向の端面は、素体１０のＬ方向の端面よりも、内側に位置している。なお、第１、第２電極２１，２２のＬ方向の端面は、素体１０のＬ方向の端面に一致するように配置されてもよい。

第１保護層４１は、素体１０の第２面１０ｂに配置される。第１保護層４１は、例えば樹脂から構成される。

サーミスタ１の厚さＴ１は、素体１０の第１面１０ａと第１保護層４１の下面との間の長さに相当する。サーミスタ１の厚さＴ１は、サーミスタ１の長さと幅に比べて、小さい。具体的に述べると、サーミスタ１の厚さＴ１は、３０μｍ以上で、かつ、１００μｍ以下であり、好ましくは、５０μｍ以上で、かつ、１００μｍ以下である。これにより、サーミスタ１を低背化とできる。なお、サーミスタ１の厚さは、１００μｍより大きくてもよい。

サーミスタ１のサイズは、例えば、ＪＩＳ規格０６０３サイズである。ＪＩＳ規格０６０３サイズとは、（０．６±０．０３）ｍｍ（Ｌ方向）×（０．３±０．０３）ｍｍ（Ｗ方向）である。なお、サーミスタ１のサイズは、ＪＩＳ規格１００５サイズやＪＩＳ規格１６０８サイズなどの他のサイズであってもよい。

次に、サーミスタ１の動作について説明する。第１電極２１に通電すると、第１電極２１から素体１０を介して第２電極２２に通電される。素体１０の温度が高くなるほど、素体１０の抵抗が低くなって、電気が流れやすくなる。

次に、前記サーミスタ１の製造方法について説明する。

まず、図２Ａに示すように、第１セラミック層１１と第１、第２電極２１，２２とを順に厚さ方向（Ｔ方向）に積層し、さらに、第１、第２電極２１，２２を覆うように第１セラミック層１１上に第２セラミック層１２を積層して、積層体５０を作製する。これを、積層工程という。積層体５０は、サーミスタ１の厚さＴ１（図１Ｂ参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、最終のサーミスタ１の厚さＴ１を実現するための焼成体５１の厚さであり、サーミスタ１の厚さＴ１から第１保護層４１の厚さを引いた値である。なお、第１、第２セラミック層１１，１２は、それぞれ、積層された複数のシート体から構成されていてもよい。

その後、図２Ｂに示すように、積層体５０を焼成して、焼成体５１を作製する。これを、焼成工程という。そして、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける。これを、保護工程という。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。

その後、図２Ｃに示すように、焼成体５１の厚さが目標値となるように、焼成体５１の一部を厚さ方向（Ｔ方向）に研削する。これを、研削工程という。この研削工程では、第１、第２電極２１，２２を第２セラミック層１２から露出させるように、第２セラミック層１２の一部と第１、第２電極２１，２２の一部とを研削する。焼成体５１の研削部分を、図中、ハッチングにて示す。研削部分は、例えばグラインディングホイールを用いて、厚さ方向Ｔに沿って研削される。なお、第１、第２電極２１，２２の一部を研削しないで、第２セラミック層１２の一部のみを研削して、第１、第２電極２１，２２を第２セラミック層１２から露出させるようにしてもよい。

これにより、図２Ｄに示すように、素体１０の上面（第１面１０ａ）と第１、第２電極２１，２２の上面とが同一面となり、前記サーミスタ１が作製される。素体１０の第１面１０ａは、研削工程で研削された研削面となる。

前記サーミスタ１の製造方法によれば、サーミスタ１の厚さＴ１に対応する目標値よりも厚くなる積層体５０を作製してから、積層体５０を焼成して焼成体５１を作製する。このように、積層体５０の厚さは厚いため、焼成工程において、焼成中の積層体５０の反りの発生が抑制される。これに対して、積層体の厚さが薄いと、焼成中の積層体に反りが発生するおそれがある。この理由として、積層体のアスペクト比が起因していると考えられる。つまり、積層体のアスペクト比が大きい、つまり、長さＬが厚さＴに比べて所定比率以上に大きくなると、積層体の焼成中に反りが発生するおそれがある。そこで、本発明では、積層体の厚さをサーミスタの厚さに対応する目標値よりも厚くすることで、アスペクト比を小さくして、焼成中の積層体の反りの発生を確実に抑制している。したがって、焼成体５１の反りの発生が抑制され、反りのないサーミスタ１を作製できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にてサーミスタ１の搬送不具合が改善されて、設備稼働率や歩留まりが向上し、製造コストが低くなる。

また、焼成工程と研削工程との間に保護工程を有するので、第１セラミック層１１の第２セラミック層１２と反対側に第１保護層４１を設けて、焼成体５１の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｂのひび割れを抑制できる。

前記サーミスタ１によれば、素体１０の第１面１０ａは、研削面を有する。このため、サーミスタ１を製造するときに、素体１０の厚さを厚くして焼成し、その後、素体１０を所定の厚さに研削することができる。このように、素体１０の厚さを厚くして焼成することができるので、焼成中の素体１０の反りの発生が抑制される。したがって、素体１０の反りの発生が抑制され、反りのないサーミスタ１を作製できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にてサーミスタ１の搬送不具合が改善されて、設備稼働率や歩留まりが向上し、製造コストが低くなる。

また、サーミスタ１の第１、第２電極２１，２２側を実装基板に実装する場合、サーミスタ１の第１保護層４１は、実装基板と反対側の面（以下、非実装面という）に位置する。したがって、サーミスタ１の非実装面は、第１保護層４１であるため、サーミスタ１の非実装面の絶縁性を確保できる。

また、素体１０の第２面１０ｂに第１保護層４１を有するので、強度の弱い素体１０を第１保護層４１で補強できて、サーミスタ１の強度を向上できる。

（第２実施形態）
図３は、本発明の第２実施形態のサーミスタを示す断面図である。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図３に示すように、第２実施形態のサーミスタ１Ａは、第１実施形態（図１Ｂ）のサーミスタ１と比べて、第１、第２電極２１，２２の位置が異なる。第２実施形態では、第１、第２電極２１，２２は、素体１０の第１面１０ａ上に、配置される。つまり、第１、第２電極２１，２２の上面は、第１面１０ａよりも上側に位置する。素体１０の第２面１０ｂは、研削面を有する。サーミスタ１Ａの厚さＴ１は、第１、第２電極２１，２２の上面と第１保護層４１の下面との間の長さに相当する。

次に、前記サーミスタ１Ａの製造方法について説明する。

まず、図４Ａに示すように、第１セラミック層１１と第１、第２電極２１，２２とを順に積層して、積層体５０Ａを作製する（積層工程）。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。積層体５０Ａは、サーミスタ１Ａの厚さＴ１（図３参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ａの厚さＴ１から第１保護層４１の厚さを引いた値である。

その後、図４Ｂに示すように、積層体５０Ａを焼成して、焼成体５１Ａを作製する（焼成工程）。そして、焼成体５１Ａの厚さが目標値となるように、焼成体５１Ａの一部を研削する（研削工程）。つまり、第１セラミック層１１の第１、第２電極２１，２２と反対側を研削する。焼成体５１Ａの研削部分を、図中、ハッチングにて示す。このようにして、図４Ｃに示すように、目標値の厚さを有する焼成体５１Ａが作製される。

そして、図４Ｄに示すように、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。これにより、前記サーミスタ１Ａが作製される。素体１０の第２面１０ｂは、研削工程で研削された研削面となる。

前記サーミスタ１Ａの製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。また、研削工程の後に、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける保護工程を有するので、サーミスタ１Ａの強度を向上できる。

前記サーミスタ１Ａによれば、第１実施形態のサーミスタ１と同様の効果を有する。なお、焼成工程の後に、第１、第２電極２１，２２を形成してもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ａを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

（第３実施形態）
図５は、本発明の第３実施形態のサーミスタを示す断面図である。なお、第３実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図５に示すように、第３実施形態のサーミスタ１Ｂは、第１実施形態（図１Ｂ）のサーミスタ１と比べて、第１、第２電極２１，２２の位置が異なる。第３実施形態では、第１、第２電極２１，２２は、素体１０の第１面１０ａ上に、配置される。つまり、第１、第２電極２１，２２の上面は、第１面１０ａよりも上側に位置する。素体１０の第１面１０ａは、研削面を有する。サーミスタ１Ｂの厚さＴ１は、第１、第２電極２１，２２の上面と第１保護層４１の下面との間の長さに相当する。

次に、前記サーミスタ１Ｂの製造方法について説明する。

まず、図６Ａに示すように、少なくとも第１セラミック層１１からなる積層体５０Ｂを作製する（積層工程）。積層体５０Ｂは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さおよび第１、第２電極２１，２２の厚さを引いた値である。

その後、図６Ｂに示すように、積層体５０Ｂを焼成して、焼成体５１Ｂを作製する（焼成工程）。そして、焼成体５１Ｂの研削側と反対側に第１保護層４１を設ける（保護工程）。

その後、図６Ｃに示すように、焼成体５１Ｂの厚さが目標値となるように、焼成体５１Ｂの一部を研削する（研削工程）。焼成体５１Ｂの研削部分を、図中、ハッチングにて示す。このようにして、図６Ｄに示すように、目標値の厚さを有し、第１保護層４１が設けられた焼成体５１Ｂが作製される。

その後、図６Ｅに示すように、焼成体５１Ｂの第１面５１ａ（素体１０の第１面１０ａ）に第１、第２電極２１，２２を形成して（電極形成工程）、図５に示すサーミスタ１Ｂが作製される。このとき、焼成体５１Ｂの第１面５１ａは、研削側の面である。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。

前記サーミスタ１Ｂの製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。また、研削工程の後に第１、第２電極２１，２２を形成するので、研削による第１、第２電極２１，２２の損傷を防止できる。

前記サーミスタ１Ｂによれば、第１実施形態のサーミスタ１と同様の効果を有する。

（第４実施形態）
図７Ａから図７Ｅは、本発明の第４実施形態のサーミスタの製造方法を示す断面図である。なお、第４実施形態において、第３実施形態と同一の符号は、第３実施形態と同じ構成であるため、その説明を省略する。

第３実施形態（図６Ａから図６Ｅ）のサーミスタの製造方法では、研削工程前に第１保護層を設けているが、第６実施形態のサーミスタの製造方法では、研削工程後に第１保護層を設ける。

図７Ａに示すように、少なくとも第１セラミック層１１からなる積層体５０Ｂを作製する（積層工程）。積層体５０Ｂは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さおよび第１、第２電極２１，２２の厚さを引いた値である。

その後、図７Ｂに示すように、積層体５０Ｂを焼成して、焼成体５１Ｂを作製する（焼成工程）。そして、焼成体５１Ｂの厚さが目標値となるように、焼成体５１Ｂの一部を研削する（研削工程）。焼成体５１Ｂの研削部分を、図中、ハッチングにて示す。このようにして、図７Ｃに示すように、目標値の厚さを有する焼成体５１Ｂが作製される。

その後、図７Ｄに示すように、焼成体５１Ｂの第１面５１ａに第１、第２電極２１，２２を形成する（電極形成工程）。このとき、焼成体５１Ｂの第１面５１ａは、非研削側の面である。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。

その後、図７Ｅに示すように、焼成体５１Ｂの第２面５１ｂに第１保護層４１を設ける（保護工程）。このとき、焼成体５１Ｂの第２面５１ｂは、研削側の面である。つまり、素体１０の第２面１０ｂは、研削工程で研削された研削面となる。

なお、保護工程は、研削工程の後であれば、電極形成工程の前後の何れに位置していてもよい。また、研削工程の前に、第１、第２電極２１，２２を形成するようにしてもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ｂを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

（第５実施形態）
図８は、本発明の第５実施形態のサーミスタを示す断面図である。なお、第５実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。

図８に示すように、第５実施形態のサーミスタ１Ｃは、第２実施形態（図３）のサーミスタ１Ａと比べて、第２保護層４２を有する点が異なる。第５実施形態では、第２保護層４２は、素体１０の第１面１０ａにおける第１、第２電極２１，２２と重なる領域を除く全領域に設けられている。第２保護層４２は、例えば、樹脂から構成される。第１、第２電極２１，２２には、めっき層４５が設けられている。めっき層４５は、例えば、Ｎｉ／ＳｎまたはＮｉ／ＣｕまたはＣｕから構成される。サーミスタ１Ｃの厚さＴ１は、めっき層４５の上面と第１保護層４１の下面との間の長さに相当する。なお、めっき層４５を省略してもよい。素体１０の第２面１０ｂは、研削面を有する。

次に、前記サーミスタ１Ｃの製造方法について説明する。

まず、図９Ａに示すように、第１セラミック層１１と第１、第２電極２１，２２とを順に積層して、積層体５０Ｃを作製する（積層工程）。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。積層体５０Ｃは、サーミスタ１Ｃの厚さＴ１（図８参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、おおよそ、サーミスタ１Ｃの厚さＴ１から第１保護層４１の厚さを引いた値である。

その後、図９Ｂに示すように、積層体５０Ｃを焼成して、焼成体５１Ｃを作製する（焼成工程）。そして、焼成体５１Ｃの厚さが目標値となるように、焼成体５１Ｃの一部を研削する（研削工程）。つまり、第１セラミック層１１の第１、第２電極２１，２２と反対側を研削する。焼成体５１Ｃの研削部分を、図中、ハッチングにて示す。このようにして、図９Ｃに示すように、目標値の厚さを有する焼成体５１Ｃが作製される。

そして、図９Ｄに示すように、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設けると共に、第１、第２電極２１，２２を覆うように第１セラミック層１１上に第２保護層４２を設ける（保護工程）。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。第２保護層４２は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。

その後、図９Ｅに示すように、第１、第２電極２１，２２を第２保護層４２から露出させるように、第２保護層４２の一部と第１、第２電極２１，２２の一部とを研削する（保護層研削工程）。この研削部分を、図中、ハッチングにて示す。なお、第１、第２電極２１，２２の一部を研削しないで、第２保護層４２の一部のみを研削して、第１、第２電極２１，２２を第２保護層４２から露出させるようにしてもよい。このようにして、図９Ｆに示すように、第１、第２電極２１，２２が第２保護層４２から露出される。

そして、図９Ｇに示すように、第１、第２電極２１，２２の上面にめっき層４５を設けて、前記サーミスタ１Ｃを作製する。なお、めっき層４５を省略するようにしてもよい。

前記サーミスタ１Ｃによれば、第２実施形態のサーミスタ１Ｃと同様の効果を有する。また、第２保護層４２は、素体１０の第１面１０ａにおける第１、第２電極２１，２２と重なる領域を除く全領域に設けられているので、第１、第２電極２１，２２にめっき層４５を設ける場合、めっき層４５による素体１０の第２面１０ｂの浸食を防止できる。また、素体１０の第１面１０ａにおける第１電極２１と第２電極２２との間の領域に第２保護層４２を有するので、第１、第２電極２１，２２のマイグレーションの発生を抑制できる。

前記サーミスタ１Ｃの製造方法によれば、第２実施形態のサーミスタ１Ｃの製造方法と同様の効果を有する。また、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設けるので、サーミスタ１Ｃの強度を向上できる。また、第２保護層４２は、第１セラミック層１１上に設けられているので、第１電極２１と第２電極２２との間に第２保護層４２を有し、第１、第２電極２１，２２のマイグレーションの発生を抑制できる。また、第２保護層４２は、第１セラミック層１１上に設けられているので、第１、第２電極２１，２２にめっき層４５を設ける場合、めっき層４５による第１セラミック層１１の浸食を防止できる。

なお、焼成工程の後に、第１、第２電極２１，２２を形成してもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ｃを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

なお、焼成工程の後で、研削工程の前に、第１電極２１および第２電極２２を覆うように第２セラミック層１２上に第２保護層４２を設けるようにしてもよい（上側保護工程）。これにより、焼成体５１Ｃの強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｃのひび割れを抑制できる。この場合も、研削工程の後に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（下側保護工程）。

（第６実施形態）
図１０Ａから図１０Ｅは、本発明の第６実施形態のサーミスタの製造方法を示す断面図である。なお、第６実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

第１実施形態（図１Ａから図１Ｄ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第６実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。

図１０Ａに示すように、第１セラミック層１１と複数の第１、第２電極２１，２２とを順に積層し、さらに、複数の第１、第２電極２１，２２を覆うように第１セラミック層１１上に第２セラミック層１２を積層して、積層体５０Ｄを作製する（積層工程）。このとき、第１、第２セラミック層１１，１２をシート状に形成する。また、１つのサーミスタ１の領域に対応する第１、第２電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。一組の第１、第２電極２１，２２は、一つのサーミスタ１に相当する。積層体５０Ｄは、サーミスタ１の厚さＴ１（図１Ｂ参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１の厚さＴ１から第１保護層４１の厚さを引いた値である。

その後、図１０Ｂに示すように、積層体５０Ｄを焼成して、焼成体５１Ｄを作製する（焼成工程）。そして、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。

その後、図１０Ｃに示すように、焼成体５１Ｄの厚さが目標値となるように、焼成体５１Ｄの一部を研削する（研削工程）。この研削工程では、第１、第２電極２１，２２を第２セラミック層１２から露出させるように、第２セラミック層１２の一部と第１、第２電極２１，２２の一部とを研削する。焼成体５１Ｄの研削部分を、図中、ハッチングにて示す。

その後、図１０Ｄに示すように、目標値の厚さを有する焼成体５１Ｄを、一組の第１、第２電極２１，２２毎（つまり、１つのサーミスタ１の領域毎）に、切断する（切断工程）。つまり、複数組の第１、第２電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１０Ｅに示すように、複数のサーミスタ１を作製する。複数組の第１、第２電極２１，２２は、複数のサーミスタ１に相当する。

前記サーミスタ１の製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。ここで、一般的に、シート状の積層体を焼成する場合、積層体のアスペクト比が大きくなる（つまり、長さＬが厚さＴに比べて非常に大きくなる）傾向にあることから、焼成中の積層体に反りが発生しやすい。そこで、本発明では、シート状の積層体５０Ｄの厚さを厚くすることで、積層体５０Ｄのアスペクト比を小さくして、焼成中の積層体５０Ｄの反りの発生を抑制している。

また、研削工程の後に、焼成体５１Ｄを一組の第１、第２電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５０Ｄを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１を作製できる。また、切断工程の前に、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｄに第１保護層４１を貼り付けやすくなる。

（第７実施形態）
図１１Ａから図１１Ｅは、本発明の第７実施形態のサーミスタの製造方法を示す断面図である。なお、第７実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。

第２実施形態（図４Ａから図４Ｄ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第７実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。

図１１Ａに示すように、第１セラミック層１１と複数の第１、第２電極２１，２２とを順に積層して、積層体５０Ｅを作製する（積層工程）。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。このとき、第１セラミック層１１をシート状に形成する。また、１つのサーミスタ１Ａの領域に対応する第１、第２電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｅは、サーミスタ１Ａの厚さＴ１（図３参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ａの厚さＴ１から第１保護層４１の厚さを引いた値である。

その後、図１１Ｂに示すように、積層体５０Ｅを焼成して、焼成体５１Ｅを作製する（焼成工程）。そして、焼成体５１Ｅの厚さが目標値となるように、焼成体５１Ｅの一部を研削する（研削工程）。この研削工程では、第１セラミック層１１の第１、第２電極２１，２２と反対側を研削する。焼成体５１Ｅの研削部分を、図中、ハッチングにて示す。このようにして、図１１Ｃに示すように、目標値の厚さを有する焼成体５１Ｅが作製される。

その後、図１１Ｄに示すように、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。

その後、第１保護層４１が設けられた焼成体５１Ｅを、一組の第１、第２電極２１，２２毎（つまり、１つのサーミスタ１Ａの領域毎）に、切断する（切断工程）。つまり、複数組の第１、第２電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１１Ｅに示すように、複数のサーミスタ１Ａを作製する。

前記サーミスタ１Ａの製造方法によれば、第２実施形態のサーミスタ１Ａの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｅの厚さを厚くすることで、積層体５０Ｅのアスペクト比を小さくして、焼成中の積層体５０Ｅの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｅを一組の第１、第２電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｅを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ａを作製できる。また、切断工程の前に、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｅに第１保護層４１を貼り付けやすくなる。

なお、焼成工程の後に、第１、第２電極２１，２２を形成してもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ｅを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

（第８実施形態）
図１２Ａから図１２Ｆは、本発明の第８実施形態のサーミスタの製造方法を示す断面図である。なお、第８実施形態において、第３実施形態と同一の符号は、第３実施形態と同じ構成であるため、その説明を省略する。

第３実施形態（図６Ａから図６Ｅ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第８実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。

図１２Ａに示すように、第１セラミック層１１からなる積層体５０Ｆを作製する（積層工程）。このとき、第１セラミック層１１をシート状に形成する。積層体５０Ｆは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さおよび第１、第２電極２１，２２の厚さを引いた値である。

その後、図１２Ｂに示すように、積層体５０Ｆを焼成して、焼成体５１Ｆを作製する（焼成工程）。そして、焼成体５１Ｆの研削側と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。

その後、図１２Ｃに示すように、焼成体５１Ｆの厚さが目標値となるように、焼成体５１Ｆの一部を厚さ方向（Ｔ方向）に研削する（研削工程）。第１セラミック層１１の第１保護層４１と反対側を研削する。焼成体５１Ｆの研削部分を、図中、ハッチングにて示す。このようにして、図１２Ｄに示すように、目標値の厚さを有し、第１保護層４１が設けられた焼成体５１Ｆが作製される。

その後、図１２Ｅに示すように、焼成体５１Ｆの第１面５１ａに複数の第１、第２電極２１，２２を形成する（電極形成工程）。焼成体５１Ｂの第１面５１ａは、研削側の面である。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。このとき、１つのサーミスタ１Ｂの領域に対応する第１、第２電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。

その後、焼成体５１Ｆを、一組の第１、第２電極２１，２２毎（つまり、１つのサーミスタ１Ｂの領域毎）に、切断する（切断工程）。つまり、複数組の第１、第２電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１２Ｆに示すように、複数のサーミスタ１Ｂを作製する。

前記サーミスタ１Ｂの製造方法によれば、第３実施形態のサーミスタ１Ｂの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｆの厚さを厚くすることで、積層体５０Ｆのアスペクト比を小さくして、焼成中の積層体５０Ｆの反りの発生を抑制している。

また、研削工程の後に、焼成体５１Ｆを一組の第１、第２電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５０Ｆを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｂを作製できる。また、切断工程の前に、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｆに第１保護層４１を貼り付けやすくなる。

（第９実施形態）
図１３Ａから図１３Ｆは、本発明の第９実施形態のサーミスタの製造方法を示す断面図である。なお、第９実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。

第４実施形態（図７Ａから図７Ｅ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第９実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。

図１３Ａに示すように、第１セラミック層１１からなる積層体５０Ｇを作製する（積層工程）。このとき、第１セラミック層１１をシート状に形成する。積層体５０Ｇは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さおよび第１、第２電極２１，２２の厚さを引いた値である。

その後、図１３Ｂに示すように、積層体５０Ｇを焼成して、焼成体５１Ｇを作製する（焼成工程）。そして、焼成体５１Ｇの厚さが目標値となるように、焼成体５１Ｇの一部を厚さ方向（Ｔ方向）に研削する（研削工程）。焼成体５１Ｇの研削部分を、図中、ハッチングにて示す。このようにして、図１３Ｃに示すように、目標値の厚さを有する焼成体５１Ｇが作製される。

その後、図１３Ｄに示すように、焼成体５１Ｇの第１面５１ａに複数の第１、第２電極２１，２２を形成する（電極形成工程）。このとき、焼成体５１Ｇの第１面５１ａは、非研削側の面である。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。このとき、１つのサーミスタ１Ｂの領域に対応する第１、第２電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。

その後、図１３Ｅに示すように、焼成体５１Ｇの第２面５１ｂに第１保護層４１を設ける（保護工程）。このとき、焼成体５１Ｇの第２面５１ｂは、研削側の面である。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、焼成体５１Ｇに貼り付けられてから硬化される。

その後、焼成体５１Ｇを、一組の第１、第２電極２１，２２毎（つまり、１つのサーミスタ１Ｂの領域毎）に、切断する（切断工程）。つまり、複数組の第１、第２電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１３Ｆに示すように、複数のサーミスタ１Ｂを作製する。

なお、保護工程は、研削工程の後であれば、電極形成工程の前後の何れに位置していてもよい。また、研削工程の前に、第１、第２電極２１，２２を形成するようにしてもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ｇを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

前記サーミスタ１Ｂの製造方法によれば、第４実施形態のサーミスタ１Ｂの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｇの厚さを厚くすることで、積層体５０Ｇのアスペクト比を小さくして、焼成中の積層体５０Ｇの反りの発生を抑制している。

また、研削工程の後に、焼成体５１Ｇを一組の第１、第２電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５０Ｇを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｂを作製できる。また、切断工程の前に、焼成体５１Ｇの第１、第２電極２１，２２と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｇに第１保護層４１を貼り付けやすくなる。

（第１０実施形態）
図１４Ａから図１４Ｈは、本発明の第１０実施形態のサーミスタの製造方法を示す断面図である。なお、第１０実施形態において、第５実施形態と同一の符号は、第５実施形態と同じ構成であるため、その説明を省略する。

第５実施形態（図９Ａから図９Ｇ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第１０実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。

図１４Ａに示すように、第１セラミック層１１と複数の第１、第２電極２１，２２とを順に積層して、積層体５０Ｈを作製する（積層工程）。第１、第２電極２１，２２は、例えば、スパッタや印刷により形成される。このとき、第１セラミック層１１をシート状に形成する。また、１つのサーミスタ１Ｃの領域に対応する第１、第２電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｈは、サーミスタ１Ｃの厚さＴ１（図８参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、おおよそ、サーミスタ１Ｃの厚さＴ１から第１保護層４１の厚さを引いた値である。

その後、図１４Ｂに示すように、積層体５０Ｈを焼成して、焼成体５１Ｈを作製する（焼成工程）。そして、焼成体５１Ｈの厚さが目標値となるように、焼成体５１Ｈの一部を研削する（研削工程）。第１セラミック層１１の第１、第２電極２１，２２と反対側を研削する。焼成体５１Ｈの研削部分を、図中、ハッチングにて示す。このようにして、図１４Ｃに示すように、目標値の厚さを有する焼成体５１Ｈが作製される。

その後、図１４Ｄに示すように、第１セラミック層１１の第１、第２電極２１，２２と反対側に第１保護層４１を設けると共に、第１、第２電極２１，２２を覆うように第１セラミック層１１上に第２保護層４２を設ける（保護工程）。第１、第２保護層４１，４２は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。第２保護層４２は、例えば樹脂から構成され、第２セラミック層１２に貼り付けられてから硬化される。

その後、図１４Ｅに示すように、第１、第２電極２１，２２を第２保護層４２から露出させるように、第２保護層４２の一部と第１、第２電極２１，２２の一部とを研削する（保護層研削工程）。この研削部分を、図中、ハッチングにて示す。このようにして、図１４Ｆに示すように、第１、第２電極２１，２２を第２保護層４２から露出した焼成体５１Ｈを作製する。

その後、図１４Ｇに示すように、第１、第２保護層４１，４２が設けられた焼成体５１Ｈを、一組の第１、第２電極２１，２２毎（つまり、１つのサーミスタ１Ｃの領域毎）に、切断する（切断工程）。つまり、複数組の第１、第２電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。

その後、図１４Ｈに示すように、第１、第２電極２１，２２の上面にめっき層４５を設けて、複数のサーミスタ１Ｃを作製する。なお、切断工程後にめっき層４５を設けたが、切断工程前にめっき層４５を設けるようにしてもよい。

前記サーミスタ１Ｃの製造方法によれば、第５実施形態のサーミスタ１Ｃの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｈの厚さを厚くすることで、積層体５０Ｈのアスペクト比を小さくして、焼成中の積層体５０Ｈの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｈを一組の第１、第２電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｈを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｃを作製できる。また、切断工程の前に第１、第２保護層４１，４２を設ける保護工程を有するので、切断前の大判の焼成体５１Ｈに第１、第２保護層４１，４２を貼り付けやすくなる。

なお、焼成工程の後に、第１、第２電極２１，２２を形成してもよい。つまり、第１セラミック層１１と第１電極２１および第２電極２２とが厚さ方向に積層されかつ焼成されてなる、焼成体５１Ｈを作製すればよい（焼成体作製工程）。焼成体作製工程は、積層工程と焼成工程とを含む。

なお、焼成工程の後で、研削工程の前に、第１電極２１および第２電極２２を覆うように第２セラミック層１２上に第２保護層４２を設けるようにしてもよい（上側保護工程）。これにより、焼成体５１Ｈの強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｈのひび割れを抑制できる。この場合も、研削工程の後に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（下側保護工程）。

（第１１実施形態）
図１５Ａは、本発明のサーミスタを含む電子装置を示す斜視図である。図１５Ｂは、図１５ＡのＡ−Ａ断面図である。なお、第１１実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図１５Ａと図１５Ｂに示すように、電子装置は、サーミスタセンサ１００である。サーミスタセンサ１００は、第１実施形態のサーミスタ１と、サーミスタ１を覆う絶縁部材１２８とを有する。図中、サーミスタ１は、第１、第２電極２１，２２が下側を向くように、配置される。なお、サーミスタとして、第１実施形態のサーミスタを用いているが、第２から第５実施形態の何れのサーミスタを用いてもよい。

サーミスタ１の第１、第２電極２１，２２の下面には、それぞれ、実装用電極として、例えばＳｎめっき層１２４ａ、Ｎｉめっき層１２４ｂおよびＣｕめっき層１２４ｃがこの順に形成される。さらに、Ｃｕめっき層１２４ｃの下面には、Ｃｕ箔１２６が形成される。

絶縁部材１２８は、サーミスタ１とともに、Ｓｎめっき層１２４ａ、Ｎｉめっき層１２４ｂおよびＣｕめっき層１２４ｃを被覆する。絶縁部材１２８は、例えばエポキシ樹脂からなる可撓性を有しない絶縁性樹脂材から構成される。

サーミスタセンサ１００は、例えばポリイミド樹脂からなる短冊状の可撓性を有する絶縁性樹脂シート１３０を含む。絶縁性樹脂シート１３０上には、例えばＣｕ箔からなる直線状の可撓性を有する２つのリード線１３２が絶縁性樹脂シート１３０の幅方向に間隔を隔てて形成される。絶縁性樹脂シート１３０の長手方向における中間部および２つのリード線１３２の長手方向における中間部には、例えばポリイミド樹脂からなる可撓性を有する絶縁性樹脂材１３４が被覆される。

サーミスタ１の第１、第２電極２１，２２のそれぞれは、Ｓｎめっき層１２４ａ、Ｎｉめっき層１２４ｂ、Ｃｕめっき層１２４ｃ、Ｃｕ箔１２６、および、導電性接続材１４０を介して、リード線１３２の一端部に、電気的に接続される。導電性接続材１４０は、例えばはんだなどであり、リード線１３２の一端部に配置される。

Ｃｕ箔１２６、リード線１３２および導電性接続材１４０の周囲は、例えばエポキシ樹脂からなる可撓性を有しない絶縁性樹脂材１４２にて、被覆される。サーミスタ１は、絶縁性樹脂材１４２を介して、絶縁性樹脂シート１３０に接着される。

前記サーミスタセンサ１００によれば、絶縁部材１２８はサーミスタ１を覆うので、サーミスタ１の強度と信頼性を確保できる。

なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第１１実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

前記実施形態では、サーミスタは、ＮＴＣサーミスタとしているが、ＰＴＣ（Positive Temperature Coefficient）サーミスタとしてもよい。

前記第５実施形態では、第２保護層を、素体の第１面における第１、第２電極と重なる領域を除く全領域に設けているが、素体の第１面における第１、第２電極との間の領域にのみ設けてもよく、第１、第２電極のマイグレーションの発生を抑制できる。

前記実施形態では、電子部品を、サーミスタとしているが、コイル、コンデンサなどであってもよい。

前記第１１実施形態では、電子装置を、可撓性の絶縁性樹脂シートにサーミスタを設けたサーミスタセンサ（いわゆる、フィルムタイプのサーミスタセンサ）としているが、その他のサーミスタセンサであってもよく、または、サーミスタが絶縁部材により覆われているその他の電子装置であってもよい。

前記実施形態では、素体内に、電極を設けていないが、素体内に、内部電極を設け、内部電極が、素体を介して、第１、第２電極と導通されるようにしてもよい。

前記実施形態では、素体の第１面または第２面に、研削面を設けているが、素体の第１面および第２面に、研削面を設けるようにしてもよい。

前記実施形態では、第１保護層を設けているが、第１保護層を省略するようにしてもよい。

１，１Ａ〜１Ｃ サーミスタ（電子部品）
１０ 素体
１０ａ 第１面
１０ｂ 第２面
１１ 第１セラミック層
１２ 第２セラミック層
２１ 第１電極
２２ 第２電極
４１ 第１保護層
４２ 第２保護層
４５ めっき層
５０，５０Ａ〜５０Ｈ 積層体
５１，５１Ａ〜５１Ｈ 焼成体
５１ａ 第１面
５１ｂ 第２面
１００ サーミスタセンサ（電子装置）
１２８ 絶縁部材
Ｔ１ サーミスタの厚さ

Claims (11)

1. 少なくとも第１セラミック層と第１電極および第２電極とが厚さ方向に積層されかつ焼成されてなる、焼成体を作製する焼成体作製工程と、
   前記焼成体の一部を厚さ方向に研削する研削工程と
   を備え、
   前記焼成体作製工程では、さらに、前記第１電極および前記第２電極を覆うように前記第１セラミック層上に第２セラミック層を積層して、前記焼成体を作製し、
   前記研削工程では、前記第１電極および前記第２電極を前記第２セラミック層から露出させるように、少なくとも前記第２セラミック層の一部を研削する、電子部品の製造方法。
2. 前記焼成体作製工程と前記研削工程との間に、前記第１セラミック層の前記第１、前記第２電極と反対側に第１保護層を設ける保護工程を有する、請求項１に記載の電子部品の製造方法。
3. 少なくとも第１セラミック層と第１電極および第２電極とが厚さ方向に積層されかつ焼成されてなる、焼成体を作製する焼成体作製工程と、
   前記焼成体の一部を厚さ方向に研削する研削工程と
   を備え、
   前記研削工程では、前記第１セラミック層の一部を研削し、
   前記研削工程の後に、
   前記第１セラミック層の前記第１、前記第２電極と反対側に第１保護層を設けると共に、前記第１電極および前記第２電極を覆うように前記第１セラミック層上に第２保護層を設ける保護工程と、
   前記第１電極および前記第２電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
   を有する、電子部品の製造方法。
4. 少なくとも第１セラミック層と第１電極および第２電極とが厚さ方向に積層されかつ焼成されてなる、焼成体を作製する焼成体作製工程と、
   前記焼成体の一部を厚さ方向に研削する研削工程と
   を備え、
   前記研削工程では、前記第１セラミック層の一部を研削し、
   前記研削工程の前に、前記第１電極および前記第２電極を覆うように前記第１セラミック層上に第２保護層を設ける上側保護工程と、
   前記研削工程の後に、前記第１セラミック層の前記第１、前記第２電極と反対側に第１保護層を設ける下側保護工程と、
   前記下側保護工程の後に、前記第１電極および前記第２電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
   を有する、電子部品の製造方法。
5. 複数の電子部品を製造する方法であって、
   前記焼成体作製工程では、１つの電子部品の領域に対応する前記第１電極および前記第２電極を、複数組設け、
   前記研削工程の後に、前記焼成体を１つの電子部品の領域毎に切断する切断工程を有する、請求項１、３、４の何れか一つに記載の電子部品の製造方法。
6. 前記焼成体作製工程と前記切断工程との間に、前記第１セラミック層の前記第１、前記第２電極と反対側に第１保護層を設ける保護工程を有する、請求項５に記載の電子部品の製造方法。
7. セラミックからなる素体と、
   前記素体の第１面に離隔して配置される第１電極および第２電極と、
   前記素体の前記第１面と反対側の第２面に配置される第１保護層と
   を備え、
   前記素体の前記第１面は、研削面を有し、
   前記素体の第１面と前記第１電極および前記第２電極の上面とは、同一面である、電子部品。
8. 電子部品の厚さは、電子部品の長さと幅に比べて、小さい、請求項７に記載の電子部品。
9. 前記素体の前記第１面における前記第１電極と前記第２電極との間の領域に第２保護層を有する、請求項７または８に記載の電子部品。
10. 前記第２保護層は、前記素体の前記第１面における前記第１電極および前記第２電極と重なる領域を除く全領域に設けられている、請求項９に記載の電子部品。
11. 請求項７から１０の何れか一つに記載の電子部品と、
    前記電子部品を覆う絶縁部材と
    を備える、電子装置。

Images