JPH0917607A - チップ状回路部品とその製造方法 - Google Patents
チップ状回路部品とその製造方法Info
- Publication number
- JPH0917607A JPH0917607A JP7183437A JP18343795A JPH0917607A JP H0917607 A JPH0917607 A JP H0917607A JP 7183437 A JP7183437 A JP 7183437A JP 18343795 A JP18343795 A JP 18343795A JP H0917607 A JPH0917607 A JP H0917607A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- shaped
- plating
- circuit component
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 チップ状部品素体がメッキ液に浸食されにく
く、しかも製造過程で特性値の調整を可能とする。 【構成】 まず、チップ状部品素体13の表面に外部電
極14となる導体膜14’を形成し、その後外部電極1
4、14となる部分を除いて導体膜14’の一部及びチ
ップ状部品素体13の表面の一部を切削する。このと
き、導体膜14’、14’の間で予め抵抗値等の初期特
性値を測定しておき、この初期特性値をもとに、前記の
切削幅または深さを調整する。そして、この切削部18
の部分に、メッキ液に対して耐性のある絶縁樹脂19を
塗布し、硬化させ、その後前記外部電極14にメッキを
施してメッキ膜21、22を形成する。
く、しかも製造過程で特性値の調整を可能とする。 【構成】 まず、チップ状部品素体13の表面に外部電
極14となる導体膜14’を形成し、その後外部電極1
4、14となる部分を除いて導体膜14’の一部及びチ
ップ状部品素体13の表面の一部を切削する。このと
き、導体膜14’、14’の間で予め抵抗値等の初期特
性値を測定しておき、この初期特性値をもとに、前記の
切削幅または深さを調整する。そして、この切削部18
の部分に、メッキ液に対して耐性のある絶縁樹脂19を
塗布し、硬化させ、その後前記外部電極14にメッキを
施してメッキ膜21、22を形成する。
Description
【0001】
【産業上の利用分野】本発明は、チップ状部品素体の端
部に外部電極を有するチップ状回路部品に関し、特に外
部電極の表面にメッキが施されると共に、例えば温度に
より抵抗値が変化し、電子機器の温度補償、電流制御、
温度検出等に使用されるサーミスタ等のように、チップ
状部品素体がメッキ液に浸食されやすいチップ状回路部
品とその製造方法に関する。
部に外部電極を有するチップ状回路部品に関し、特に外
部電極の表面にメッキが施されると共に、例えば温度に
より抵抗値が変化し、電子機器の温度補償、電流制御、
温度検出等に使用されるサーミスタ等のように、チップ
状部品素体がメッキ液に浸食されやすいチップ状回路部
品とその製造方法に関する。
【0002】
【従来の技術】この種のサーミスタは、抵抗器、コンデ
ンサ、インダクタ等と同様にしてチップ化が進んでお
り、その多くは積層セラミックコンデンサと同様に、角
柱或は角板状のチップ状のセラミック素体の両端面に接
続用の端子、いわゆる外部電極を設けたものである。図
4は特に、セラミックの積層体からなるチップ状部品素
体1を有するチップ状回路部品を示している。すなわ
ち、チップ状部品素体1を構成するチップ状回路部品層
4の層間に2組の内部電極5、6が形成され、これら内
部電極5、6がチップ状回路部品層4を介して対向して
いる。各組の内部電極5、6は、各々チップ状部品素体
1の対向する端面側に導出され、チップ状部品素体1の
各々の端部に形成された外部電極2、3に導通してい
る。このようなチップ状回路部品において、その抵抗値
はセラミック素体1に固有の抵抗率と、その内部におい
て対向した内部電極5、6の間の距離と面積により決定
される。
ンサ、インダクタ等と同様にしてチップ化が進んでお
り、その多くは積層セラミックコンデンサと同様に、角
柱或は角板状のチップ状のセラミック素体の両端面に接
続用の端子、いわゆる外部電極を設けたものである。図
4は特に、セラミックの積層体からなるチップ状部品素
体1を有するチップ状回路部品を示している。すなわ
ち、チップ状部品素体1を構成するチップ状回路部品層
4の層間に2組の内部電極5、6が形成され、これら内
部電極5、6がチップ状回路部品層4を介して対向して
いる。各組の内部電極5、6は、各々チップ状部品素体
1の対向する端面側に導出され、チップ状部品素体1の
各々の端部に形成された外部電極2、3に導通してい
る。このようなチップ状回路部品において、その抵抗値
はセラミック素体1に固有の抵抗率と、その内部におい
て対向した内部電極5、6の間の距離と面積により決定
される。
【0003】このようなサーミスタは、次のようにして
製造される。まず、酸化マンガン、酸化コバルトを主成
分とし、酸化銅等の焼結助剤や酸化ニッケル等の原子価
制御剤等を含むサーミスタセラミック粉末を溶剤で溶解
された樹脂バインダに一様に分散したセラミックスラリ
ーを作る。このセラミックスラリーをドクターブレード
法等でポリエチレンテレフタレートフィルム等のベース
フィルム上に薄く塗布し、乾燥してセラミックグリーン
シートを作る。次に、このセラミックグリーンシート上
にPdペースト等の導電ペーストを使用してサーミスタ
素体複数個分の内部電極パターンを印刷する。そして、
図4のように、内部電極5、6が両端側に交互にずれる
ようにベースフィルムから剥離されたセラミックグリー
ンシートを順次積層し、サーミスタ素体を複数個分含む
未焼成のセラミック積層体を得る。その後、この積層体
を裁断し、焼成することにより、個々に分離されたチッ
プ状部品素体1を得る。このチップ状部品素体1の両端
部に導電ペーストを塗布し、これを焼き付けることによ
り、外部電極2、3を形成する。これにより、図4に示
すようなサーミスタであるチップ状回路部品が完成す
る。
製造される。まず、酸化マンガン、酸化コバルトを主成
分とし、酸化銅等の焼結助剤や酸化ニッケル等の原子価
制御剤等を含むサーミスタセラミック粉末を溶剤で溶解
された樹脂バインダに一様に分散したセラミックスラリ
ーを作る。このセラミックスラリーをドクターブレード
法等でポリエチレンテレフタレートフィルム等のベース
フィルム上に薄く塗布し、乾燥してセラミックグリーン
シートを作る。次に、このセラミックグリーンシート上
にPdペースト等の導電ペーストを使用してサーミスタ
素体複数個分の内部電極パターンを印刷する。そして、
図4のように、内部電極5、6が両端側に交互にずれる
ようにベースフィルムから剥離されたセラミックグリー
ンシートを順次積層し、サーミスタ素体を複数個分含む
未焼成のセラミック積層体を得る。その後、この積層体
を裁断し、焼成することにより、個々に分離されたチッ
プ状部品素体1を得る。このチップ状部品素体1の両端
部に導電ペーストを塗布し、これを焼き付けることによ
り、外部電極2、3を形成する。これにより、図4に示
すようなサーミスタであるチップ状回路部品が完成す
る。
【0004】
【発明が解決しようとしている課題】前記のようなチッ
プ状回路部品は、回路基板上に搭載され、前記外部電極
2、3が回路基板上のランド電極に半田付けされる。こ
のとき、チップ状回路部品の外部電極2、3の半田濡れ
性を良好にし、ランド電極への半田付けを良好にするた
め、外部電極2、3の表面にニッケルメッキや半田メッ
キを施すことが行われている。このようなニッケルメッ
キや半田メッキは、メッキ浴中に外部電極2、3を形成
したチップ状回路部品を浸漬して無電界メッキ法等によ
り行われる。
プ状回路部品は、回路基板上に搭載され、前記外部電極
2、3が回路基板上のランド電極に半田付けされる。こ
のとき、チップ状回路部品の外部電極2、3の半田濡れ
性を良好にし、ランド電極への半田付けを良好にするた
め、外部電極2、3の表面にニッケルメッキや半田メッ
キを施すことが行われている。このようなニッケルメッ
キや半田メッキは、メッキ浴中に外部電極2、3を形成
したチップ状回路部品を浸漬して無電界メッキ法等によ
り行われる。
【0005】しかしながら、チップ状回路部品のチップ
状部品素体の中には、サーミスタのようにメッキ液に弱
く、チップ状部品素体がメッキ液に浸食されて溶け出し
てしまうものもある。また、メッキ処理に際して、メッ
キ液がチップ状部品素体の表面に付着してしまう。この
ように、チップ状部品素体がメッキ液に浸食されたり、
メッキ液が付着すると、素体の抵抗値が変動する他、絶
縁抵抗の劣化等の特性の劣化を生じる。本発明は、前記
従来の外部電極にメッキ膜を有するチップ状回路部品と
その製造方法の課題に鑑み、チップ状部品素体がメッキ
液に浸食されにくく、しかも製造過程で特性値の調整も
可能なチップ状回路部品とその製造方法を提供すること
を目的とする。
状部品素体の中には、サーミスタのようにメッキ液に弱
く、チップ状部品素体がメッキ液に浸食されて溶け出し
てしまうものもある。また、メッキ処理に際して、メッ
キ液がチップ状部品素体の表面に付着してしまう。この
ように、チップ状部品素体がメッキ液に浸食されたり、
メッキ液が付着すると、素体の抵抗値が変動する他、絶
縁抵抗の劣化等の特性の劣化を生じる。本発明は、前記
従来の外部電極にメッキ膜を有するチップ状回路部品と
その製造方法の課題に鑑み、チップ状部品素体がメッキ
液に浸食されにくく、しかも製造過程で特性値の調整も
可能なチップ状回路部品とその製造方法を提供すること
を目的とする。
【0006】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、チップ状部品素体13の端部に形成さ
れた外部電極14の縁部の間を切削し、この切削部18
の部分に耐メッキ液性の絶縁樹脂19を設け、この状態
で外部電極14、14にニッケルメッキや半田メッキ等
のメッキ膜21、22を形成した。これにより、メッキ
液によりチップ状部品素体13が浸漬されないようにし
た。また同時に、前記切削過程でチップ状回路部品の特
性値が調整できるようにした。
め、本発明では、チップ状部品素体13の端部に形成さ
れた外部電極14の縁部の間を切削し、この切削部18
の部分に耐メッキ液性の絶縁樹脂19を設け、この状態
で外部電極14、14にニッケルメッキや半田メッキ等
のメッキ膜21、22を形成した。これにより、メッキ
液によりチップ状部品素体13が浸漬されないようにし
た。また同時に、前記切削過程でチップ状回路部品の特
性値が調整できるようにした。
【0007】すなわち、本発明によるチップ状回路部品
は、チップ状部品素体13と、このチップ状部品素体1
3の端部に形成された外部電極14とを有し、前記チッ
プ状部品素体13の表面が前記外部電極14の端縁の間
で一部切削され、この切削部18にメッキ液に対して耐
性のある絶縁樹脂19が形成され、前記外部電極14に
メッキ膜21、22が形成されていることを特徴とす
る。
は、チップ状部品素体13と、このチップ状部品素体1
3の端部に形成された外部電極14とを有し、前記チッ
プ状部品素体13の表面が前記外部電極14の端縁の間
で一部切削され、この切削部18にメッキ液に対して耐
性のある絶縁樹脂19が形成され、前記外部電極14に
メッキ膜21、22が形成されていることを特徴とす
る。
【0008】さらにこのようなチップ状回路部品を製造
する本発明によるチップ状回路部品の製造方法は、チッ
プ状部品素体13を得る工程と、このチップ状部品素体
13の端部に外部電極20を形成する工程とを有し、チ
ップ状部品素体13の表面に外部電極14となる導体膜
14’を形成する工程と、この導体膜14’を形成する
工程の後、外部電極14、14となる部分を除いて導体
膜14’の一部及びチップ状部品素体13の表面の一部
を切削する工程と、この切削部18の部分に、メッキ液
に対して耐性のある絶縁樹脂19を塗布し、硬化させる
工程と、前記外部電極14にメッキを施してメッキ膜2
1、22を形成する工程とを有することを特徴とする。
する本発明によるチップ状回路部品の製造方法は、チッ
プ状部品素体13を得る工程と、このチップ状部品素体
13の端部に外部電極20を形成する工程とを有し、チ
ップ状部品素体13の表面に外部電極14となる導体膜
14’を形成する工程と、この導体膜14’を形成する
工程の後、外部電極14、14となる部分を除いて導体
膜14’の一部及びチップ状部品素体13の表面の一部
を切削する工程と、この切削部18の部分に、メッキ液
に対して耐性のある絶縁樹脂19を塗布し、硬化させる
工程と、前記外部電極14にメッキを施してメッキ膜2
1、22を形成する工程とを有することを特徴とする。
【0009】ここで、導体膜14’、14’の対向した
縁部及びその間のチップ状部品素体13の外周面を一部
切削する際に、分離された導体膜14’、14’の間で
測定した初期特性値をもとに、その切削幅または深さを
調整する。なお、外部電極14に施されるメッキ膜2
1、22は、一般的にはニッケル及び半田メッキ膜であ
る。
縁部及びその間のチップ状部品素体13の外周面を一部
切削する際に、分離された導体膜14’、14’の間で
測定した初期特性値をもとに、その切削幅または深さを
調整する。なお、外部電極14に施されるメッキ膜2
1、22は、一般的にはニッケル及び半田メッキ膜であ
る。
【0010】
【作用】前記本発明によるチップ状回路部品とその製造
方法では、チップ状部品素体13の表面に外部電極14
となる導体膜14’を形成した後、外部電極14、14
となる部分を除いて導体膜14’の一部及びチップ状部
品素体13の表面の一部を切削し、この切削部18にメ
ッキ液に対して耐性のある絶縁樹脂19を塗布し、硬化
させているので、その後に外部電極14にメッキ膜2
1、22を施すときに、チップ状部品素体13をメッキ
液に浸漬しても、チップ状部品素体13が絶縁樹脂19
によって保護され、メッキ液に浸食されたりメッキ液が
付着したりしない。これにより、メッキ工程におけるチ
ップ状回路部品の特性劣化が起らない。
方法では、チップ状部品素体13の表面に外部電極14
となる導体膜14’を形成した後、外部電極14、14
となる部分を除いて導体膜14’の一部及びチップ状部
品素体13の表面の一部を切削し、この切削部18にメ
ッキ液に対して耐性のある絶縁樹脂19を塗布し、硬化
させているので、その後に外部電極14にメッキ膜2
1、22を施すときに、チップ状部品素体13をメッキ
液に浸漬しても、チップ状部品素体13が絶縁樹脂19
によって保護され、メッキ液に浸食されたりメッキ液が
付着したりしない。これにより、メッキ工程におけるチ
ップ状回路部品の特性劣化が起らない。
【0011】さらに、前述のようにして、導体膜1
4’、14’の対向した縁部及びその間のチップ状部品
素体13の外周面を一部切削する際に、分離された導体
膜14’、14’の間で測定した初期特性値をもとに、
その切削幅を調整することにより、この切削工程を特性
値の調整手段として利用することもできる。これによ
り、最終的に正確に所望の特性を有するチップ状回路部
品を製造することができる。
4’、14’の対向した縁部及びその間のチップ状部品
素体13の外周面を一部切削する際に、分離された導体
膜14’、14’の間で測定した初期特性値をもとに、
その切削幅を調整することにより、この切削工程を特性
値の調整手段として利用することもできる。これによ
り、最終的に正確に所望の特性を有するチップ状回路部
品を製造することができる。
【0012】
【実施例】次に、図面を参照しながら、本発明の実施例
について具体的且つ詳細に説明する。図2に本発明によ
るチップ状回路部品のチップ状部品素体13の積層構造
の例を示す。例えば、チップ状回路部品がサーミスタで
ある場合、チップ状部品素体13を構成するセラミック
層11、17、18は、抵抗値に正または負の温度特性
を有する酸化マンガン、酸化コバルトを主成分とするサ
ーミスタセラミックからなり、図示の場合は矩形状の層
からなっている。このセラミック層11、17、18の
うち、中間のセラミック層11、11…の表面に2種類
の内部電極15、16が各々形成されている。このうち
内部電極15、15…は、セラミック層11、11…の
図において左側の端辺にのみ達するように偏って形成さ
れている。また、他方のセラミック層11、11…に形
成された内部電極16、16…は、セラミック層11、
11…の図において右側の辺の端辺にのみ達するよう偏
って形成されている。
について具体的且つ詳細に説明する。図2に本発明によ
るチップ状回路部品のチップ状部品素体13の積層構造
の例を示す。例えば、チップ状回路部品がサーミスタで
ある場合、チップ状部品素体13を構成するセラミック
層11、17、18は、抵抗値に正または負の温度特性
を有する酸化マンガン、酸化コバルトを主成分とするサ
ーミスタセラミックからなり、図示の場合は矩形状の層
からなっている。このセラミック層11、17、18の
うち、中間のセラミック層11、11…の表面に2種類
の内部電極15、16が各々形成されている。このうち
内部電極15、15…は、セラミック層11、11…の
図において左側の端辺にのみ達するように偏って形成さ
れている。また、他方のセラミック層11、11…に形
成された内部電極16、16…は、セラミック層11、
11…の図において右側の辺の端辺にのみ達するよう偏
って形成されている。
【0013】このような内部電極15、16が形成され
たセラミック層11、11…は、必要な組数だけ交互に
積層され、さらにその両側に内部電極15、16が形成
されていないセラミック層17、18が適当な数だけ積
層され、この積層体によりチップ状部品素体13が構成
される。なお、このようなサーミスタは、図2に示すよ
うに個々に積層されて製造される訳ではなく、前述した
ように、実際は積層セラミックコンデンサと同様にし
て、セラミックグリーンシートの形成、その表面への内
部電極パターンの印刷、セラミックグリーンシートの積
層、その積層体の裁断、積層体の焼成、焼成済みの積層
体への外部電極の形成という工程を経て、多数のものが
同時に製造される。
たセラミック層11、11…は、必要な組数だけ交互に
積層され、さらにその両側に内部電極15、16が形成
されていないセラミック層17、18が適当な数だけ積
層され、この積層体によりチップ状部品素体13が構成
される。なお、このようなサーミスタは、図2に示すよ
うに個々に積層されて製造される訳ではなく、前述した
ように、実際は積層セラミックコンデンサと同様にし
て、セラミックグリーンシートの形成、その表面への内
部電極パターンの印刷、セラミックグリーンシートの積
層、その積層体の裁断、積層体の焼成、焼成済みの積層
体への外部電極の形成という工程を経て、多数のものが
同時に製造される。
【0014】こうして得られたチップ状部品素体13を
図1(a)に示す。このチップ状部品素体13では、そ
の内部で積層されたセラミック層を介して一対の内部電
極が交互に対向している。そして、これら内部電極の端
部がチップ状部品素体13の対向する端面に露出してい
る。図1(b)に示すように、このチップ状部品素体1
3の端部表面に銀ペースト等の導電ペーストを塗布し、
焼き付けて外部電極14を形成するための導体膜1
4’、14’が形成される。そして、このチップ状回路
部品の導体膜14’、14’の間の初期抵抗値(R2
5)を測定し、そのランク分けを行う。
図1(a)に示す。このチップ状部品素体13では、そ
の内部で積層されたセラミック層を介して一対の内部電
極が交互に対向している。そして、これら内部電極の端
部がチップ状部品素体13の対向する端面に露出してい
る。図1(b)に示すように、このチップ状部品素体1
3の端部表面に銀ペースト等の導電ペーストを塗布し、
焼き付けて外部電極14を形成するための導体膜1
4’、14’が形成される。そして、このチップ状回路
部品の導体膜14’、14’の間の初期抵抗値(R2
5)を測定し、そのランク分けを行う。
【0015】その後、図1(c)に示すように、導体膜
14’、14’の対向した縁部及びその間のチップ状部
品素体13の外周面を一部切削する。この場合、前述の
初期抵抗値Rの前記ランクにより切削幅や切削深さを決
定する。すなわち、初期抵抗値Rの低いものは切削幅を
広くするか、または深くし、初期抵抗値Rの低いものは
切削幅を狭くするか、または浅くする。これにより、最
終的なチップ状回路部品の初期抵抗値Rを調整する。な
お、サーミスタの場合、調整する特性値は抵抗値である
が、例えば、積層セラミックコンデンサでは静電容量値
が調整の対象となり、積層セラミックインダクタでは、
インダクタンス値が調整の対象となる。このように、調
整の対象となる特性値はチップ状回路部品の種類により
異なる。
14’、14’の対向した縁部及びその間のチップ状部
品素体13の外周面を一部切削する。この場合、前述の
初期抵抗値Rの前記ランクにより切削幅や切削深さを決
定する。すなわち、初期抵抗値Rの低いものは切削幅を
広くするか、または深くし、初期抵抗値Rの低いものは
切削幅を狭くするか、または浅くする。これにより、最
終的なチップ状回路部品の初期抵抗値Rを調整する。な
お、サーミスタの場合、調整する特性値は抵抗値である
が、例えば、積層セラミックコンデンサでは静電容量値
が調整の対象となり、積層セラミックインダクタでは、
インダクタンス値が調整の対象となる。このように、調
整の対象となる特性値はチップ状回路部品の種類により
異なる。
【0016】次に、図1(d)に示すように、この切削
部18にエポキシ樹脂等、メッキ液に対して耐性のある
樹脂を塗布し、硬化して絶縁樹脂18を形成する。その
後、このチップ状回路部品をメッキ液に浸漬し、図1
(d)に示すように、ニッケルメッキ膜や半田メッキ膜
からなるメッキ膜21、22を形成する。これにより、
チップ状回路部品が完成する。
部18にエポキシ樹脂等、メッキ液に対して耐性のある
樹脂を塗布し、硬化して絶縁樹脂18を形成する。その
後、このチップ状回路部品をメッキ液に浸漬し、図1
(d)に示すように、ニッケルメッキ膜や半田メッキ膜
からなるメッキ膜21、22を形成する。これにより、
チップ状回路部品が完成する。
【0017】次に、図3に本発明の他の実施例を示す。
図3(a)は前述の図2のような積層構造を有するチッ
プ状部品素体13であり、まず図3(b)に示すよう
に、このチップ状部品素体13の中央部を切削し、切削
部18’を形成する。次に、図3(c)に示すように、
このチップ状部品素体13の全面に、スパッタリング、
真空蒸着、メッキ等の手段でクロム等からなる導体膜1
4’を形成する。
図3(a)は前述の図2のような積層構造を有するチッ
プ状部品素体13であり、まず図3(b)に示すよう
に、このチップ状部品素体13の中央部を切削し、切削
部18’を形成する。次に、図3(c)に示すように、
このチップ状部品素体13の全面に、スパッタリング、
真空蒸着、メッキ等の手段でクロム等からなる導体膜1
4’を形成する。
【0018】その後、図3(d)に示すように、導体膜
14’の中間部及びその部分のチップ状部品素体13の
外周面を一部切削することにより、導体膜14’をチッ
プ状部品素体13の両端部に分離し、外部電極14、1
4を形成する。この場合、外部電極14、14の間の初
期抵抗値(R25)を測定し、そのランク分けを行う。
そして、この初期抵抗値Rの前記ランクにより切削部1
8の切削幅や深さを調整する。すなわち、初期抵抗値R
の低いものは切削部18の切削幅を広くするか、または
深くし、初期抵抗値Rの低いものは切削部18の切削幅
を狭くするか、または浅くする。これにより、最終的な
チップ状回路部品の初期抵抗値Rを調整する。なお、調
整の対象となる特性値はチップ状回路部品の種類により
異なるのは、既に述べた通りである。
14’の中間部及びその部分のチップ状部品素体13の
外周面を一部切削することにより、導体膜14’をチッ
プ状部品素体13の両端部に分離し、外部電極14、1
4を形成する。この場合、外部電極14、14の間の初
期抵抗値(R25)を測定し、そのランク分けを行う。
そして、この初期抵抗値Rの前記ランクにより切削部1
8の切削幅や深さを調整する。すなわち、初期抵抗値R
の低いものは切削部18の切削幅を広くするか、または
深くし、初期抵抗値Rの低いものは切削部18の切削幅
を狭くするか、または浅くする。これにより、最終的な
チップ状回路部品の初期抵抗値Rを調整する。なお、調
整の対象となる特性値はチップ状回路部品の種類により
異なるのは、既に述べた通りである。
【0019】次に、図3(e)に示すように、この切削
部18にエポキシ樹脂等、メッキ液に対して耐性のある
樹脂を塗布し、硬化して絶縁樹脂18を形成する。その
後、このチップ状回路部品をメッキ液に浸漬し、図3
(f)に示すように、ニッケルメッキ膜や半田メッキ膜
からなるメッキ膜21、22を形成する。これにより、
チップ状回路部品が完成する。前記実施例では、主とし
てサーミスタとその製造方法を例に説明したが、本発明
は、既に述べた積層セラミックコンデンサや積層セラミ
ックインダクタ等のチップ状回路部品についても同様に
して適用することができることは言うまでもない。
部18にエポキシ樹脂等、メッキ液に対して耐性のある
樹脂を塗布し、硬化して絶縁樹脂18を形成する。その
後、このチップ状回路部品をメッキ液に浸漬し、図3
(f)に示すように、ニッケルメッキ膜や半田メッキ膜
からなるメッキ膜21、22を形成する。これにより、
チップ状回路部品が完成する。前記実施例では、主とし
てサーミスタとその製造方法を例に説明したが、本発明
は、既に述べた積層セラミックコンデンサや積層セラミ
ックインダクタ等のチップ状回路部品についても同様に
して適用することができることは言うまでもない。
【0020】
【発明の効果】以上説明した通り、本発明によれば、製
造過程で特性値の調整が可能であり、しかもその調整に
より形成された切削部18に設けた絶縁樹脂19によ
り、外部電極14にメッキ膜21、22を施す際に、チ
ップ状部品素体13がメッキ液に浸食されなくなる。こ
れにより、特性値のバラツキを調整しながら、チップ状
回路部品を歩留りよく製造することが可能となる。
造過程で特性値の調整が可能であり、しかもその調整に
より形成された切削部18に設けた絶縁樹脂19によ
り、外部電極14にメッキ膜21、22を施す際に、チ
ップ状部品素体13がメッキ液に浸食されなくなる。こ
れにより、特性値のバラツキを調整しながら、チップ状
回路部品を歩留りよく製造することが可能となる。
【図1】本発明の実施例によるチップ状回路部品とその
製造過程の縦断側面図である。
製造過程の縦断側面図である。
【図2】同実施例によるチップ状回路部品のチップ状部
品素体の積層構造の例を示す分解斜視図である。
品素体の積層構造の例を示す分解斜視図である。
【図3】本発明の他の実施例によるチップ状回路部品と
その製造過程の縦断側面図である。
その製造過程の縦断側面図である。
【図4】従来例によるチップ状回路部品の一部破断した
斜視図である。
斜視図である。
13 チップ状部品素体 14 外部電極 14’ 導体膜 18 切削部 19 絶縁樹脂 21 メッキ膜 22 メッキ膜
Claims (5)
- 【請求項1】 チップ状部品素体(13)と、このチッ
プ状部品素体(13)の端部に形成された外部電極(1
4)とを有するチップ状回路部品において、前記チップ
状部品素体(13)の表面が前記外部電極(14)の端
縁の間で一部切削され、この切削部(18)にメッキ液
に対して耐性のある絶縁樹脂(19)が形成され、前記
外部電極(14)にメッキ膜(21)、(22)が形成
されていることを特徴とするチップ状回路部品。 - 【請求項2】 メッキ膜(21)、(22)がニッケル
及び半田メッキ膜であることを特徴とする請求項1に記
載のチップ状回路部品。 - 【請求項3】 チップ状部品素体(13)を得る工程
と、このチップ状部品素体(13)の端部に外部電極
(20)を形成する工程とを有するチップ状回路部品の
製造方法において、チップ状部品素体(13)の表面に
外部電極(14)となる導体膜(14’)を形成する工
程と、その後外部電極(14)となる部分を除いて導体
膜(14’)の一部及びチップ状部品素体(13)の表
面の一部を切削する工程と、この切削部(18)にメッ
キ液に対して耐性のある絶縁樹脂(19)を塗布し、硬
化させる工程と、前記外部電極(14)にメッキを施し
てメッキ膜(21)、(22)を形成する工程とを有す
ることを特徴とするチップ状回路部品の製造方法。 - 【請求項4】 メッキ膜(21)、(22)がニッケル
及び半田メッキ膜であることを特徴とする請求項3に記
載のチップ状回路部品の製造方法。 - 【請求項5】 チップ状部品素体(13)の両端に分離
された導体膜(14’)、(14’)を形成した後、そ
の間で測定した初期特性値により、導体膜(14’)、
(14’)の対向した縁部及びその間のチップ状部品素
体(13)の外周面の切削幅と切削深さの少なくとも何
れかを調整することにより、特性値を調整することを特
徴とする請求項3または4に記載のチップ状回路部品の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7183437A JPH0917607A (ja) | 1995-06-26 | 1995-06-26 | チップ状回路部品とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7183437A JPH0917607A (ja) | 1995-06-26 | 1995-06-26 | チップ状回路部品とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0917607A true JPH0917607A (ja) | 1997-01-17 |
Family
ID=16135761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7183437A Pending JPH0917607A (ja) | 1995-06-26 | 1995-06-26 | チップ状回路部品とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0917607A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6935015B2 (en) | 1999-02-15 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of producing thermistor chips |
CN105304322A (zh) * | 2014-07-28 | 2016-02-03 | 株式会社村田制作所 | 陶瓷电子部件 |
JP2016081951A (ja) * | 2014-10-10 | 2016-05-16 | Tdk株式会社 | チップサーミスタ |
WO2016139975A1 (ja) * | 2015-03-04 | 2016-09-09 | 株式会社村田製作所 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
US10074465B2 (en) | 2014-12-15 | 2018-09-11 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component, and electronic component |
WO2024089948A1 (ja) * | 2022-10-28 | 2024-05-02 | 株式会社村田製作所 | 電子部品および電子部品の実装構造 |
-
1995
- 1995-06-26 JP JP7183437A patent/JPH0917607A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6935015B2 (en) | 1999-02-15 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of producing thermistor chips |
DE10005800B4 (de) * | 1999-02-15 | 2013-10-10 | Murata Mfg. Co., Ltd. | Verfahren zum Herstellen von Thermistorchips |
CN105304322A (zh) * | 2014-07-28 | 2016-02-03 | 株式会社村田制作所 | 陶瓷电子部件 |
JP2016031989A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社村田製作所 | セラミック電子部品 |
US9959975B2 (en) | 2014-07-28 | 2018-05-01 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
JP2016081951A (ja) * | 2014-10-10 | 2016-05-16 | Tdk株式会社 | チップサーミスタ |
US10074465B2 (en) | 2014-12-15 | 2018-09-11 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component, and electronic component |
WO2016139975A1 (ja) * | 2015-03-04 | 2016-09-09 | 株式会社村田製作所 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
JPWO2016139975A1 (ja) * | 2015-03-04 | 2017-10-05 | 株式会社村田製作所 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
CN107251168A (zh) * | 2015-03-04 | 2017-10-13 | 株式会社村田制作所 | 基板嵌入用ntc热敏电阻及其制造方法 |
US10181369B2 (en) | 2015-03-04 | 2019-01-15 | Murata Manufacturing Co., Ltd. | NTC thermistor to be embedded in a substrate, and method for producing the same |
WO2024089948A1 (ja) * | 2022-10-28 | 2024-05-02 | 株式会社村田製作所 | 電子部品および電子部品の実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3535998B2 (ja) | 積層セラミック電子部品 | |
US5257003A (en) | Thermistor and its method of manufacture | |
EP0535995B1 (en) | Method of manufacturing electronic components | |
KR101824904B1 (ko) | 콘덴서 소자, 및 그것을 포함하는 복합 전자부품 | |
JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
JPH0917607A (ja) | チップ状回路部品とその製造方法 | |
JP4604553B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JPH09153430A (ja) | チップ状回路部品とその製造方法 | |
JPH1126284A (ja) | チップ状電子部品とその製造方法 | |
JPH08265083A (ja) | チップ型低域フィルタ | |
JPH11340085A (ja) | 積層セラミックコンデンサ | |
JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
JPH09260144A (ja) | コイル部品およびその製造方法 | |
JPH08250307A (ja) | チップサーミスタ | |
JPH0897006A (ja) | チップ状セラミック電子部品及びその製造方法 | |
JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
JPH11260653A (ja) | 積層型電子部品とその製造方法 | |
JPH11283804A (ja) | 抵抗器 | |
JPH0945830A (ja) | チップ状電子部品 | |
JP4109348B2 (ja) | 電子部品とその製造方法 | |
JPH10214722A (ja) | チップ部品 | |
JP3488733B2 (ja) | 積層型共振器 | |
JPH10223408A (ja) | チップ状回路部品とその製造方法 | |
JPH07106134A (ja) | チップフィルター部品 | |
JP3684290B2 (ja) | 積層電子部品とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020806 |