[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2007066563A1 - 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 - Google Patents

部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 Download PDF

Info

Publication number
WO2007066563A1
WO2007066563A1 PCT/JP2006/323913 JP2006323913W WO2007066563A1 WO 2007066563 A1 WO2007066563 A1 WO 2007066563A1 JP 2006323913 W JP2006323913 W JP 2006323913W WO 2007066563 A1 WO2007066563 A1 WO 2007066563A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
printed wiring
component mounting
layer
mounting pin
Prior art date
Application number
PCT/JP2006/323913
Other languages
English (en)
French (fr)
Inventor
Takashi Kariya
Toshiki Furutani
Takeshi Kawanishi
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP06833716A priority Critical patent/EP1895821A4/en
Publication of WO2007066563A1 publication Critical patent/WO2007066563A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Definitions

  • 4 4 is a diagram showing a process of netting and exposing a mask.
  • FIG. 4 is a diagram showing a shaving process.
  • the component 8 has a raised shape, it is possible to send a signal by being surrounded by air.
  • 005 24 is a diagram showing the step of forming the S layer.
  • the S layer is formed on the dregist 2 of the dry mouth 3a 3a by stuttering. Then release Drym 3. As a result, only S 4 remains above the dust 2 of the opening 3a. This S 4 is also called because it is partially removed in (4).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　本発明は、高集積化した半導体を実装しても、半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板及びこれを利用した電子機器を提供することを目的とする。 　本発明に係る電子機器(4)は、部品実装用ピン(19)を有するプリント配線板(1)と、電極パッド(3)を有する面実装型半導体装置(2)とを備え、部品実装用ピン(18)は弾性を有し、電極パッド(3)対して圧接して電気的接続を確保している。

Description

明 細 書
部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 技術分野
[0001] 本発明は、部品実装用ピンを有するプリント配線板及びこれを使用した電子機器に 関し、更に具体的には、面実装型部品の実装に利用される部品実装用ピンを有する プリント配線板及びこれを使用した電子機器に関する。
背景技術
[0002] 電子装置を構成するためには、多数の電子部品（例えば、 IC, LSI等の半導体装 置)が使用される。これらの半導体装置の電極パッド間を電気的に相互接続するため 、プリント配線板が使用されている。高集積度化された半導体装置は必然的に多数 の電極を有しており、このような半導体装置を限られた面積のプリント配線板に実装 するために、典型的には、半導体チップの電極パッド面をプリント配線板に向けて搭 載して、半田バンプ等の技術を用いてプリント配線板実装面のランドと接続したフリツ プチップ方式が利用されて 、る。
[0003] なお、本出願書類では、「プリント配線板」は、絶縁基板に配線パターンを形成した 板をいい、「プリント回路板」はプリント配線板に IC, LSI等の電子部品等を実装した 構成品をいい、プリント回路板は所定の目的を持った電子部品の構成品であるので「 電子機器」ともいう。
特許文献 1：特開 2005-183466「多層プリント配線板」（公開日： 2005年 7月 7日） 特許 文献 1の背景技術に、「該ノィァホール 160及び導体回路 158の上層にはソルダー レジスト層 70が形成されており、該ソルダーレジスト層 70の開口部 71を介して、バイ ァホール 160及び導体回路 158にバンプ 76U、 76Dが形成されている。図示しない ICチップは、バンプ 76Uに C4 (フリップチップ)実装を行うことにより電気的な接続が 取られる。」として、半田バンプ等の技術を用いて接続したフリップチップ方式の記載 がある。
[0004] しかし、本願で開示する部品実装用ピンを有するプリント配線板に関する記載はな い。 発明の開示
発明が解決しょうとする課題
[0005] 最近、このような電子部品は一層高集積ィ匕しており、そのためチップサイズも巨大 化している。巨大サイズの電子部品（例えば、半導体チップ)の電極パッドとプリント配 線板のランドが半田付けされた実装状態の電子機器が、周囲温度の上昇 ·下降に曝 されると、電子部品とプリント配線板との熱膨張係数の差に起因して、半田付け箇所 力 S損壊することがある。
[0006] このため、従来より、高集積ィ匕した電子部品を実装しても、半導体チップとプリント 配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板 の開発が望まれていた。
課題を解決するための手段
[0007] 従って、本発明は、高集積ィ匕した電子部品を実装しても、電子部品とプリント配線 板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板を提 供することを目的とする。
[0008] 更に、本発明は、高集積ィ匕した電子部品を実装しても、半導体チップとプリント配線 板との熱膨張係数の差に起因した接続不良の発生を減少し得る電子機器を提供す ることを目的とする。
[0009] 上記目的に鑑みて、本発明に係るプリント配線板は、部品実装用ピンを備えたプリ ント配線板である。
[0010] 更に、上記プリント配線板では、前記部品実装用ピンは、前記プリント配線板の最 外層導体から延在し、他端は該プリント配線板から立ち上がつていてもよい。
[0011] 更に、上記プリント配線板では、前記部品実装用ピンは、弾性を有する材質からな ることちでさる。
[0012] 更に、上記プリント配線板では、前記部品実装用ピンは、電気抵抗の低い物質から 成ることちでさる。
[0013] 更に、上記プリント配線板では、前記部品実装用ピンは、金属，導電性ゴム，一部 分を導電性化したゴム，導電性の合成樹脂及び一部分を導電性化した合成樹脂か らなる群力 選択された任意の物質力 なることもできる。 [0014] 更に、上記プリント配線板では、前記部品実装ピンは、 n層 (n≥2)の膜からなり、前 記プリント配線板と対向する膜を n= 1とした場合、 1層目の膜は、 n層目の膜に対し て伸びやすくしてもよい。
[0015] 更に、上記プリント配線板では、 n— 1層目の応力は、 n層目の応力に対し、引っ張 り応力若しくは同等であって、 1層目の応力は、 n層目の応力に対し、引っ張り応力と することちでさる。
[0016] 更に、上記プリント配線板では、 n- 1層目の熱膨張係数は、 n層目の熱膨張係数と 同等以上であって、 1層目の熱膨張係数は、 n層目の熱膨張係数に対し、大きくても よい。
[0017] 更に、上記プリント配線板では、前記部品実装用ピンは、導電性の保護被膜が形 成されていてもよい。
[0018] 更に、上記プリント配線板では、前記部品実装用ピンは、先端部に半田バンプを有 していてもよい。
[0019] 更に、本発明に係る電子機器は、部品実装用ピンを有するプリント配線板と、電極 パッドを有する面実装型部品とを備え、前記部品実装用ピンは、前記電極パッドに電 気的に接続している。
[0020] 更に、上記電子機器では、前記部品実装用ピンは、弾性を有し、前記電極パッド対 して圧接していてもよい。
[0021] 更に、上記電子機器では、前記部品実装用ピンは、長さが短くてもよい。
[0022] 更に、上記電子機器では、前記部品実装ピンは、前記プリント配線板の最外層導 体力も延在して立ち上がって前記電極パッドに電気的に接続し、この立ち上がった 部分は周囲を空気で囲まれて 、てもよ 、。
[0023] 更に、本発明に係る電子機器は、部品実装用ピンを有するプリント配線板と、電極 パッドを有する面実装型部品とを備え、前記部品実装用ピンは、その先端部に半田 バンプを有し、前記電極パッドに半田付けされている。
発明の効果
[0024] 本発明によれば、高集積ィ匕した電子部品を実装しても、電子部品とプリント配線板 との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板を提供 することができる。
[0025] 更に、本発明によれば、高集積ィ匕した電子部品を実装しても、電子部品とプリント 配線板との熱膨張係数の差に起因した接続不良の発生を減少し得る電子機器を提 供することができる。
図面の簡単な説明
[0026] [図 1]図 1は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。
[図 2]図 2は、部品実装用ピンを有するプリント配線板を使用した電子機器の一部を 示す図である。
[図 3]図 3は、プリント配線板の部品実装用ピンと電子部品とを半田付けにより電気的 接続を確保した電子機器の一部を示す図である。
[図 4A]図 4Aは、部品実装用ピンを有するプリント配線板の製造方法において、基材 を準備する工程を示す図である。
[図 4B]図 4Bは、ソルダーレジストを形成する工程を示す図である。
[図 4C]図 4Cは、めっきレジストをラミネートし、露光，現像処理する工程を示す図であ る。
[図 4D]図 4Dは、 Snめっき形成の工程を示す図である。
[図 4E]図 4Eは、第 1めっき層形成の工程を示す図である。
[図 4F]図 4Fは、第 2めっき層形成の工程を示す図である。
[図 4G]図 4Gは、めっきレジストをラミネートする工程を示す図である。
[図 4H]図 4Hは、めっきレジストを露光，現像処理する工程を示す図である。
[図 41]図 41は、第 1及び第 2めっき層のエッチング処理工程を示す図である。
[図 4J]図 Jは、 Snめっきのエッチング処理工程を示す図である。
[図 4K]図 4Kは、部品実装用ピンをリフトアップする工程を示す図である。
[図 4L]図 4Lは、保護膜形成工程を示す図である。
符号の説明
[0027] 1 :プリント配線板、 2 :半導体装置 (IC, LSI等）、 3 :電極パッド、 4 :電子機器、
5：フィルドビア、 10：絶縁層、 11 :最外層導体，導体ランド、 12：ソルダーレジ スト層、 12a :開口、 13 :ドライフィルム、 13a :開口、 14 : Sn層、 16 :第 1メツキ 層、 17 :第 2メツキ層、 18 :部品実装用ピン、 20 :エッチングレジスト、 発明を実施するための最良の形態
[0028] 以下、本実施形態に係るプリント配線板及びこれを使用した電子機器に関し、添付 の図面を参照しながら詳細に説明する。なお、図面の同じ要素に対しては同じ符号 を付して、重複した説明を省略する。
品実装用ピンを有するプリント配線板及びこれを使用した電子機器の構成] (部品実装用ピンを有するプリント配線板）
図 1は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。本 発明に係るプリント配線板 1は、例えば、 IC, LSI等の半導体装置のような電子部品（ 図示せず。 )と接続するための部品実装用ピン 18を備えている。
[0029] 本発明に係る部品実装用ピンを有するプリント配線板 1は、最外層導体 11に電気 的に接続した部品実装用ピン 18が形成されたことを特徴とする。従って、プリント配 線板 1のその他の構成に関しては任意である。本実施形態は、最外層導体に特徴を 有するため、 1枚のプリント配線板 1を、便宜的に最外層導体 11が形成された絶縁層 10と、その上層のソルダーレジスト層 12と、絶縁層 10の下層にあるその他の層 9とに 分けて説明する。
[0030] 例えば、プリント配線板 1は、開口 12aが形成されたソルダーレジスト層 12と、基板 9 , 10とを有する。基板 10は、ソルダーレジスト層の下層の絶縁層であり、基板 9は所 定の導体層及び絶縁層力もなる。絶縁層 10には、フィルドビア 5が形成され、その上 部は最外層導体 11となって ヽる。
[0031] 部品実装用ピン 18の一端は、最外層導体 11に電気的に接続し、他端はプリント配 線板 1から立ち上がつている。部品実装用ピン 18は、所望により、導電性の保護被膜 19が形成されている。プリント配線板 1は、この部品実装用ピン 18を利用して、半導 体装置 (図示せず。）と接続される。
[0032] 部品実装用ピン 18は、可撓性，弾性，屈曲性等を有し、好ましくは電気抵抗の低 い物質力も成る。例えば、この弾性体は、金属、導電性ゴム、一部分を導電性化した ゴム、導電性の合成樹脂、一部分を導電性化した合成樹脂からなる群から選択され た任意のものでよい。 [0033] 部品実装用ピン 18は、 n層の膜 (n≥2。ここで、 1層目はプリント配線板 1と対向す る側とする。）から構成されていてもよぐ n層目の膜が、 1層目の膜に対して縮まりや すければ、 n層目の膜は n—l層目の膜に対して縮む必要はない。このような膜とする 方法として、 n層目の膜が 1層目の膜に対して圧縮応力であったり、 n層目の膜の熱 膨張係数を 1層目の膜の熱膨張係数より小さくする方法等がある。
[0034] そして、 n層目に対して、 n- 1層目は引っ張り応力であっても、引っ張り応力又は 圧縮応力のいずれでなくてもよい。また、 n層目に対して、 n—l層目の熱膨張係数が 大きくても、同等であってもよい。 1層目に対して 2層目、 2層目に対して 3層目、…… 、 n— 1層目に対して n層目が圧縮応力となるようにしたり、各層の熱膨張係数が 1層 目力も n層に向力つて徐々に熱膨張係数を小さくすることもできる。
品実装用ピンを有するプリント配線板を使用した電子機器の実装方法] 図 2は、部品実装用ピン 18を有するプリント配線板 1を使用した電子機器 4の一部 を示す図であり、実装構造を明らかにしている。プリント配線板 1の部品実装用ピン 1 8は、例えば、 IC, LSI等の半導体装置のような電子部品 2に形成された電極パッド 3 に対して機械的に接触し、電気的接続を確保している。
[0035] プリント配線板 1と半導体装置 2との相互間の固定は、任意の方法で行われる。図 示していないが、例えば、電子機器の筐体に対して両者を固定してもよい。或いは、 榭脂等の接着剤を用いて両者を固定してもよ ヽ。
[0036] この電子機器 4は、電子部品 2とプリント配線板 1との間を接続する介在物を、従来 の半田バンプ（図示せず。）から部品実装用ピン 18に変更したことを特徴とする。
[0037] 部品実装用ピン 18は、可撓性，弾性，屈曲性等を有しているため、電極パッド 3に 押圧されて、電気的接続を確実にしている。更に、部品実装用ピン 18は、半導体装 置 2及びプリント配線板 1の一方又は両方にカゝかる力（機械的エネルギ）を、弾性又 は変形により吸収し得る機械要素となっている。このため、半導体装置 2とプリント配 線板 1との熱膨張係数の差に起因した接続不良の発生を減少することが出来る。
[0038] プリント配線板 1のサイズは、これに限定されないが、例えば、 30〜70mm角である 。搭載半導体装置 2のサイズは、例えば、 10〜30mm角である。 1個の半導体装置 2 は、例えば、 3,000〜20,000ポイントの電極パッドを持っている。特に、本実施形態は 、 10,000〜20,000ポイントの電極パッドを有する電子備品を実装するのに好適である 。通常、 1枚のプリント配線板 1に 1個の半導体装置 2を搭載している力 MCM (Multi chip module)化して 2〜3個搭載する場合でも、部品実装用ピン 18を利用することに より、熱膨張係数の差に起因した接続不良の発生を減少することが出来る。
[0039] 更に、部品実装用ピン 18の長さは非常に短いので、例えば特性インピーダンス Z0 の整合、電気信号の伝搬速度の高速化の面で良好な電気的特性が得られる。同様 に、部品実装用ピン 18が、電気抵抗の低い物質から形成された場合、無用な電圧 降下が回避できる。例えば、 Cu, Au, Ag又はこれらの任意の合金製の部品実装用 ピン、これらの金属で表面処理した部品実装用ピンとした場合である。
[0040] 更に、部品実装用ピン 18は立ち上がった形状であるため、周囲を空気に取り囲ま れ、信号伝送の高速ィ匕を図ることができる。
[0041] 更に、部品実装用ピン 18の反発力を利用して機械的接触を行っている場合、半導 体装置 2とプリント配線板 1との良好な電気的接続が確保できる。
[0042] 更に、本発明に係る部品実装用ピン 18を有するプリント配線板 1は、最外層導体 1 1に電気的に接続した部品実装用ピン 18に特徴があるため、プリント配線板 1のその 他の部分に関しては任意であり、サイズの大きなプリント配線板や、反りの発生しや す 、コアレス基板等にも適用できる。
[0043] 更に、半導体装置 2とプリント配線板 1との間の接続を、半田付けでなぐ部品実装 用ピン 18による機械的接触に変更したので、半田リフロー等の熱履歴が残らないメリ ットカ Sある。
[0044] 図 3は、プリント配線板 1の部品実装用ピン 18と半導体装置 2とを半田付けにより電 気的接続を確保した電子機器 5の一部を示す図であり、実装構造を明らかにしてい る。所望により、プリント配線板 1の部品実装用ピン 18の先端に半田バンプ 4を設け、 図 2に示すように、半導体装置 2と機械的に接触した状態で半田リフロー処理するこ とにより、部品実装用ピン 18と半導体の電極パッド 3とを半田接続している。更に、所 望により、上述したような方法で、プリント配線板 1と半導体装置 2との相互の固定を 行ってもよい。
品実装用ピンを有するプリント配線板の製造方法] 図 4A〜図 4Mを参照しながら、部品実装用ピンを有するプリント配線板の製造方法 の典型例を、めっきを利用した方法 (めっき法）によって説明する。
[0045] なお、この製造方法の特徴は最外層導体 11を利用した電子部品実装面に関する のものであるため、最外層導体以外の部分（図 1〜3の符号 9, 10参照）に関しては 既に形成されたものとして説明する。
[0046] また、本願では、部品実装用ピン 18を有するプリント配線板の製造方法の典型例 を簡単に説明するに止める。部品実装用ピン 18を有するプリント配線板の製造方法 の詳細に関しては、同日に出願する特許出願（出願人整理番号 PB030— JPOO)を 参照されたい。
[0047] 最外層以外の部分 9, 10は、周知のビルドアップ製造法により形成される。このよう なプリント配線板の製造方法に関しては、例えば、特開 2004-40138「ビルドアップ多 層プリント配線板」（公開日 2004.2.5)、特開 2004-311919「スルーホールフィル方法」 ( 公開日 2004.11.4)を参照されたい。ビルドアップ製造法に関しては、高木清「ビルド アップ多層プリント配線板技術」日刊工業新聞社， 2000.06.20を参照されたい。
[0048] 以上により、最外層導体以外の部分は、以下の製造方法の説明から省略されてい ることを承知されたい。
[0049] 図 4Aは、基板 (最外層導体以外の部分) 9, 10を準備する工程を示す図である。こ の基板 9, 10は、上記のように、最外層以外の部分が形成されたプリント配線板から なる。最外層導体 11を、周知のセミアディティブやフルアディティブ、サブトラクティブ 法により形成する。この最外層導体 11として、例えば、厚さ 20 /ζ πι、直径 (導体ランド 径) 150 μ m、最小ピッチ（隣接する導体ランド間距離) 200 μ mの半導体装置接続用 ランドが形成される。導体ランド 11の配置は、中心部が格子状配置であり、外周部が ランダム配置である。導体ランドの個数は 50 X 40個となる。このような導体ランド群力 プリント配線板の最外層の 150平方 mmの領域内に形成される。
[0050] 図 4Bは、ソルダーレジスト層を形成する工程を示す図である。例えば、ソルダーレ ジスト層 12をスクリーン印刷により塗布し、開口 12aを形成する。或いは、半硬化状態 の絶縁フィルムを貼り付け、熱硬化後にレーザ光線等を利用して開口 12aを形成して ちょい。 [0051] 図 4Cは、ドライフィルムをラミネートし、露光，現像処理する工程を示す図である。 例えば、フィルム 13をラミネートし、露光，現像処理によりドライフィルム 13に開口部 1 3aを形成する。ドライフィルム 13の開口部 13aは、ソルダーレジスト層 12の開口 12a とは、厚さ方向に重ならない位置とする。
[0052] 図 4Dは、 Sn層の形成の工程を示す図である。例えば、 Sn層をスパッタリングにより ドライフィルム 13及び開口部 13aの底部のソルダーレジスト層 12の上に形成する。そ の後、ドライフィルム 13を剥離する。その結果、開口部 13aの底部のソルダーレジスト 層 12の上の Sn層 14のみが残存する。この Sn層 14は、後工程（図 4K)で部分的に 除去されるため、「犠牲層」とも呼ばれる。
[0053] その後、無電解めつき用触媒核を付与する。無電解めつき用触媒核としては、典型 的には、貴金属イオン，貴金属コロイド (例えば、塩化パラジウム，ノラジウムコロイド） を使用する（図示せず。）。
[0054] 図 4Eは、第 1めっき層形成の工程を示す図である。第 1めっき層 16としては、典型 的には、無電解銅メツキを使用する。好ましくは、析出する第 1めっき層 16に引っ張り 応力を発生し易くするため、この無電解メツキ浴は、酒石酸を錯化剤とし、更に、添加 剤としてニッケルイオン，鉄イオン，コバルトイオン等力 なる群力 選ばれた少なくと も 1種類の金属イオンを含ませてもよ!、。メツキ膜に取り込まれる水素量が少なくなつ ているため、引っ張り応力となると推察している。
[0055] 図 4Fは、第 2めっき層形成の工程を示す図である。第 2めっき層 17としては、典型 的には、無電解銅メツキを使用する。好ましくは、析出する第 2めっき層 17に圧縮応 力を発生し易くするため、この無電解メツキ浴は、錯化剤として、 EDTA (エチレン一 ジアミンテトラ酢酸)を用いる。第 2めっき層 17に水素を多く含むようにして 、る。
[0056] この結果、引っ張り応力の発生し易い第 1めっき層 16と、圧縮応力の発生し易い第 2めっき層 17との二層構造が形成される。この二層構造力 この後の工程を経て、部 品実装用ピン 18となる。
[0057] 図 4Gは、エッチングレジストをラミネートする工程を示す図である。例えば、ドライフ イルム 25をラミネートする。
[0058] 図 4Hは、エッチングレジストを露光，現像処理する工程を示す図である。これにより 、次工程のエッチング処理に対するエッチングレジスト 25が形成される。
[0059] 図 41は、第 1及び第 2めっき層のエッチング処理工程を示す図である。エッチングレ ジスト 25を利用して、いずれも無電解メツキ層である第 1めっき層 16及び第 2めっき 層 17をエッチングして導体ランド (パターン)を形成する。その後、エッチングレジスト 25を剥離する。
[0060] 図 Jは、 Sn層 14のエッチング処理工程を示す図である。 Sn剥離剤を利用して、第 1めっき層 16の下方に位置する Sn層 14を部分的にエッチングする。
[0061] 図 4Kは、部品実装用ピンを形成する工程を示す図である。、第 1めっき層 16の下 方に位置する Sn層 14が除去されたことにより、部品実装用ピン 18が立ち上がる。こ の部品実装用ピン 18は、引っ張り応力の発生し易い第 1めっき層 16と、圧縮応力の 発生し易 、第 2めっき層 17との二層構造で形成されて 、るため、第 1めっき層 16が 伸張し、第 2めっき層 17が収縮することにより、上方に立ち上がる。
[0062] 図 4Lは、保護膜形成 (コーティング)工程を示す図である。所望により、部品実装用 ピン 18に導電性の保護皮膜を形成する。このコーティングとしては、例えば、めっき を利用して Ni, Au, Cu, PdZSn等力 選ばれる一層又は複数層の皮膜を形成す る。
[本実施形態の効果]
上記実施形態によれば、以下の効果がある。
[0063] (1)半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生 の減少
半導体チップとプリント配線板とは、可撓性，弾性，屈曲性等を有する部品実装用 ピンで接続 (部品実装用ピンの反発力を利用した機械的接合)されているため、曝さ れる温度によって発生する膨張差による剪断応力 (機械的エネルギ)を吸収すること 力 Sできる。半導体チップとプリント配線板の膨張差を吸収できるので、半田接続部に 過重な応力が集中せず、接続部分の損壊を減少することができる。
[0064] この部品実装用ピンは、 360度の方向の応力を吸収することができる。この結果、 半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生を減 少し得るプリント配線板を提供することができる。 [0065] (2)良好な電気的特性
半導体チップとプリント配線板とを、プリント配線板のパターンを利用した部品実装 用ピンで接続しているので、必然的に接続長さが短くなり良好な電気的特性が得ら れる。例えば、 1枚のプリント板に、複数個の半導体ベアチップを搭載した電子機器（ Multichip module)において、特性インピーダンス Z0が一定になるように設計されたプ リント配線板のマイクロストリップラインに対して、長さの極端に短い部品実装用ピンを 形成して半導体チップと接続することにより、特性インピーダンス Z0の不整合に起因 する電気的不良を低減することができる。
[0066] (3)電子機器の高速ィ匕
半導体チップとプリント配線板とを、寸法の短 、部品実装用ピンで接続して 、るの で、電子機器の高速ィ匕を図ることができる。
[0067] (4)電子機器の各回路要素に対する良好な電源供給
半導体チップとプリント配線板とを、電気抵抗の低 、部品実装用ピンで接続して ヽ るので、電子機器の各回路要素に対する電源供給の際の無用な電圧降下を防止で きる。電気抵抗の低い部品実装用ピンとしては、例えば、 Cu, Au, Ag又はこれらの 任意の合金製の部品実装用ピン、これらの金属で表面処理した部品実装用ピンを使 用できる。
[0068] (5)信号の高速伝送
半導体チップとプリント配線板とを、空気中に立ち上がった部品実装用ピンで接続 しているので、信号の高速伝送が可能となる。即ち、ガラスエポキシ基板など比誘電 率 ε rが 1より大きい基板の中を流れる電気信号の速さは v= cZ ( ε r) 1/2(m/s)になる のに対して、空気中に立ち上がった部品実装用ピンでは真空中に近い速度と考えら れ、 v= c(m/s)と一層速くなる。
[0069] (6)半導体チップとプリント配線板との良好な電気的接続
図 2を用いて説明した部品実装用ピン圧接実装構造を有する電子機器 4では、半 導体チップとプリント配線板とは部品実装用ピンの反発力を利用した状態で機械的 に接合して ヽるため、接触抵抗が比較的低 ヽ状態の電気的接続が得られる。
[0070] (7)比較的大き 、プリント配線板であっても適用が可能 図 2を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導 体チップに対してプリント配線板を押し付けることにより両者間の電気的接続が確保 できる。従って、コア基板が存在しないコアレス基板やコア基板の厚さが薄い基板の ような反りの発生が比較的大きいプリント配線板であっても、この部品実装用ピン圧 接実装構造を有する電子機器を実現できる。
[0071] (8)変更作業，補修作業が容易
図 2を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導 体チップとプリント配線板とは半田接続されていないため、変更作業，補修作業 (Rep air)等の際に、容易に半導体チップとプリント配線板とを分離できる。
[0072] (9)プリント配線板に熱によるダメージが無!、。
[0073] 図 2を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導 体チップとプリント配線板とは半田接続されないため、プリント配線板に対してリフロ 一工程等の熱履歴が残らない。即ち、プリント配線板に熱によるダメージは発生しな い。
[0074] (10)プリント配線板のパターンを高密度化が可能
図 2を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、リフロ 一工程等の熱履歴が残らない。熱によるダメージがないため、プリント配線板のパタ ーンを高密度化 (ファイン化）ができる。
[0075] 即ち、リフロー温度は、プリント配線板が曝される温度で最も高い温度であり、リフロ 一時にプリント配線板が受けるストレスに対応出来るように、設計上種々の制約があ る。例えば、ビルドアッププリント配線板ではビアホールの底径を所定値以上 (例えば 、 60 /z m以上)としたり、絶縁層と導体層間の密着を確保するために導体層を所定値 以上 (例えば、 2 m以上）の導体粗化処理を必要とする。しかし、リフロー工程を不 要とすることにより、このような制約が無くなり、ビアホール径を一層小さくでき、また導 体粗ィ匕を一層小さく出来るので、プリント配線板のパターンを高密度化ができる。或 いは、導体粗化を無くすことも可能である (導体表面が平滑)。
[その他]
以上により、部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 の実施形態について説明した力 これらは例示であって、本発明はこれに限定され ない。当業者が容易になしえる付加'削除 '変換'改良等は、本発明の範囲に含まれ る。
本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。

Claims

請求の範囲
[1] 部品実装用ピンを備えたプリント配線板。
[2] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装用ピンは、前記プリント配線板の最外層導体から延在し、他端は該 プリント配線板から立ち上がって 、る、プリント配線板。
[3] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装用ピンは、弾性を有する材質力もなる、プリント配線板。
[4] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装用ピンは、電気抵抗の低い物質から成る、プリント配線板。
[5] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装用ピンは、金属，導電性ゴム，一部分を導電性化したゴム，導電性の 合成樹脂及び一部分を導電性化した合成樹脂からなる群から選択された任意の物 質力 なる、プリント配線板。
[6] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装ピンは、 n層（n≥2)の膜からなり、前記プリント配線板と対向する膜 を n= lとした場合、
1層目の膜は、 n層目の膜に対して伸びやすいことを特徴とする、プリント配線板。
[7] 請求項 6に記載のプリント配線板にぉ 、て、
n— 1層目の応力は、 n層目の応力に対し、引っ張り応力若しくは同等であって、 1層目の応力は、 n層目の応力に対し、引っ張り応力であることを特徴とする、プリン 卜酉己 板 o
[8] 請求項 6に記載のプリント配線板にぉ 、て、
n- 1層目の熱膨張係数は、 n層目の熱膨張係数と同等以上であって、 1層目の熱膨張係数は、 n層目の熱膨張係数に対し、大きいことを特徴とする、プリ ント配線板。
[9] 請求項 1に記載のプリント配線板にぉ 、て、
前記部品実装用ピンは、導電性の保護被膜が形成されている、プリント配線板。
[10] 請求項 1に記載のプリント配線板にぉ 、て、 前記部品実装用ピンは、先端部に半田バンプを有している、プリント配線板。
[11] 部品実装用ピンを有するプリント配線板と、
電極パッドを有する面実装型部品とを備え、
前記部品実装用ピンは、前記電極パッドに電気的に接続している、電子機器。
[12] 請求項 11に記載の電子機器において、
前記部品実装用ピンは、弾性を有し、前記電極パッド対して圧接している、電子機
[13] 請求項 11に記載の電子機器において、
前記部品実装用ピンは、長さが短い、電子機器。
[14] 請求項 11に記載の電子機器において、
前記部品実装ピンは、前記プリント配線板の最外層導体力 延在して立ち上がって 前記電極パッドに電気的に接続し、この立ち上がった部分は周囲を空気で囲まれて いる、電子機器。
[15] 部品実装用ピンを有するプリント配線板と、
電極パッドを有する面実装型部品とを備え、
前記部品実装用ピンは、その先端部に半田バンプを有し、前記電極パッドに半田 付けされている、電子機器。
PCT/JP2006/323913 2005-12-09 2006-11-30 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 WO2007066563A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP06833716A EP1895821A4 (en) 2005-12-09 2006-11-30 PRINTED WIRING BOARD WITH COMPONENT MOUNTING PINS AND ELECTRONIC EQUIPMENT HAVING THIS CARD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-356049 2005-12-09
JP2005356049A JP4848752B2 (ja) 2005-12-09 2005-12-09 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器

Publications (1)

Publication Number Publication Date
WO2007066563A1 true WO2007066563A1 (ja) 2007-06-14

Family

ID=38122708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/323913 WO2007066563A1 (ja) 2005-12-09 2006-11-30 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器

Country Status (7)

Country Link
US (1) US7773388B2 (ja)
EP (1) EP1895821A4 (ja)
JP (1) JP4848752B2 (ja)
KR (1) KR20070100386A (ja)
CN (1) CN101189922A (ja)
TW (1) TWI341153B (ja)
WO (1) WO2007066563A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7497694B2 (en) 2005-12-09 2009-03-03 Ibiden Co., Ltd. Printed board with a pin for mounting a component
US7773388B2 (en) 2005-12-09 2010-08-10 Ibiden Co., Ltd. Printed wiring board with component mounting pin and electronic device using the same
US8409461B2 (en) 2005-12-09 2013-04-02 Ibiden Co., Ltd. Method of manufacturing printed wiring board with component mounting pin

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8382487B2 (en) * 2010-12-20 2013-02-26 Tyco Electronics Corporation Land grid array interconnect
JP5794850B2 (ja) * 2011-07-26 2015-10-14 新光電気工業株式会社 接続端子構造の製造方法
TWI574473B (zh) * 2012-06-07 2017-03-11 鴻海精密工業股份有限公司 電連接器組合
FR3009445B1 (fr) * 2013-07-31 2017-03-31 Hypertac Sa Organe de contact entre un support et un dispositif et connecteur electrique comprenant un tel organe de contact
CN106028624B (zh) * 2016-06-28 2018-12-04 广东欧珀移动通信有限公司 Pcb板的弹片、pcb板和移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506829A (ja) * 1995-06-07 1999-06-15 ゼロックス コーポレイション フォトリソグラフィーでパターニングしたスプリング・コンタクト
JP2000512437A (ja) * 1997-05-15 2000-09-19 フォームファクター，インコーポレイテッド リソグラフ的に画定される超小型電子接触構造体

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828346A (en) 1985-10-08 1989-05-09 The Boc Group, Inc. Transparent article having high visible transmittance
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
WO1991013533A1 (en) * 1990-03-01 1991-09-05 Motorola, Inc. Selectively releasing conductive runner and substrate assembly
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
JPH077263A (ja) 1993-06-14 1995-01-10 Nippon Avionics Co Ltd ジャンパ布線のボンディング方法およびその装置
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP2986677B2 (ja) 1994-06-02 1999-12-06 富士通株式会社 超音波熱圧着装置
DE4437260C1 (de) * 1994-10-18 1995-10-19 Siemens Ag Mikromechanisches Relais
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
US6245444B1 (en) 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
CN1276259C (zh) * 1998-12-02 2006-09-20 佛姆法克特股份有限公司 光刻接触元件
JP4458582B2 (ja) 1999-01-04 2010-04-28 イビデン株式会社 パッケージ基板
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6229683B1 (en) * 1999-06-30 2001-05-08 Mcnc High voltage micromachined electrostatic switch
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6396677B1 (en) 2000-05-17 2002-05-28 Xerox Corporation Photolithographically-patterned variable capacitor structures and method of making
KR20010112575A (ko) 2000-06-09 2001-12-20 송길봉 자동 밸브
US6290510B1 (en) * 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
JP2003013247A (ja) 2001-04-24 2003-01-15 Murata Mfg Co Ltd 無電解銅めっき浴及び高周波用電子部品
US6560861B2 (en) * 2001-07-11 2003-05-13 Xerox Corporation Microspring with conductive coating deposited on tip after release
JP2003198068A (ja) 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2004040138A (ja) 2003-10-27 2004-02-05 Ibiden Co Ltd ビルドアップ多層プリント配線板
US7160121B2 (en) * 2003-12-15 2007-01-09 Palo Alto Research Center Incorporated Stressed metal contact with enhanced lateral compliance
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7230440B2 (en) * 2004-10-21 2007-06-12 Palo Alto Research Center Incorporated Curved spring structure with elongated section located under cantilevered section
JP4559936B2 (ja) 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
JP2006208358A (ja) * 2004-12-28 2006-08-10 Tdk Corp センサ
US7449779B2 (en) * 2005-03-22 2008-11-11 Tessera, Inc. Wire bonded wafer level cavity package
JP4848752B2 (ja) 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
US7530814B2 (en) * 2007-09-25 2009-05-12 Intel Corporation Providing variable sized contacts for coupling with a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506829A (ja) * 1995-06-07 1999-06-15 ゼロックス コーポレイション フォトリソグラフィーでパターニングしたスプリング・コンタクト
JP2000512437A (ja) * 1997-05-15 2000-09-19 フォームファクター，インコーポレイテッド リソグラフ的に画定される超小型電子接触構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7497694B2 (en) 2005-12-09 2009-03-03 Ibiden Co., Ltd. Printed board with a pin for mounting a component
US7731504B2 (en) 2005-12-09 2010-06-08 Ibiden Co., Ltd. Printed board with component mounting pin
US7773388B2 (en) 2005-12-09 2010-08-10 Ibiden Co., Ltd. Printed wiring board with component mounting pin and electronic device using the same
US7891089B2 (en) 2005-12-09 2011-02-22 Ibiden Co., Ltd. Printed board with component mounting pin
US8409461B2 (en) 2005-12-09 2013-04-02 Ibiden Co., Ltd. Method of manufacturing printed wiring board with component mounting pin

Also Published As

Publication number Publication date
TW200806133A (en) 2008-01-16
EP1895821A4 (en) 2010-11-17
JP2007165373A (ja) 2007-06-28
KR20070100386A (ko) 2007-10-10
EP1895821A1 (en) 2008-03-05
US7773388B2 (en) 2010-08-10
CN101189922A (zh) 2008-05-28
TWI341153B (en) 2011-04-21
US20070187140A1 (en) 2007-08-16
JP4848752B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
US6192581B1 (en) Method of making printed circuit board
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2007066563A1 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2011071315A (ja) 配線基板及び配線基板の製造方法
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
JP2013058545A (ja) 電子デバイス及びその製造方法
JP4589519B2 (ja) 半導体回路部品の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4654897B2 (ja) 部品実装用ピンを有するプリント配線板の製造方法
JP4090151B2 (ja) パッケージ基板
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2020202241A (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
JP3988629B2 (ja) 電子装置
TWI420989B (zh) 印刷電路板及其製造方法
KR20050073074A (ko) 반도체 패키지 기판 및 그 제조 방법
KR20100104932A (ko) 인쇄회로기판의 제조방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680009104.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006833716

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077019656

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE