[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070100386A - 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한전자 기기 - Google Patents

부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한전자 기기 Download PDF

Info

Publication number
KR20070100386A
KR20070100386A KR1020077019656A KR20077019656A KR20070100386A KR 20070100386 A KR20070100386 A KR 20070100386A KR 1020077019656 A KR1020077019656 A KR 1020077019656A KR 20077019656 A KR20077019656 A KR 20077019656A KR 20070100386 A KR20070100386 A KR 20070100386A
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
component mounting
mounting pin
layer
Prior art date
Application number
KR1020077019656A
Other languages
English (en)
Inventor
다카시 가리야
도시키 후루타니
다케시 가와니시
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20070100386A publication Critical patent/KR20070100386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은, 고집적화된 반도체를 실장해도, 반도체 칩과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 프린트 배선판 및 이것을 이용한 전자 기기를 제공하는 것을 목적으로 한다.
본 발명에 관련되는 전자 기기 (4) 는, 부품 실장용 핀 (19) 을 갖는 프린트 배선판 (1) 과, 전극 패드 (3) 를 갖는 면실장형 반도체 장치 (2) 를 구비하고, 부품 실장용 핀 (18) 은 탄성을 가지고, 전극 패드 (3) 에 대해 압접하여 전기적 접속을 확보하고 있다.
부품 실장용 핀, 프린트 배선판, 최외층 도체

Description

부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한 전자 기기{PRINTED WIRING BOARD WITH COMPONENT-MOUNTING PINS AND ELECTRONIC EQUIPMENT USING THE SAME}
기술분야
본 발명은, 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한 전자 기기에 관한 것으로, 더욱 구체적으로는, 면실장형 부품의 실장에 이용되는 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한 전자 기기에 관한 것이다.
배경기술
전자 장치를 구성하기 위해서는, 다수의 전자 부품 (예를 들어, IC, LSI 등의 반도체 장치) 이 사용된다. 이들 반도체 장치의 전극 패드 사이를 전기적으로 상호 접속하기 위해, 프린트 배선판이 사용되고 있다. 고집적도화된 반도체 장치는 필연적으로 다수의 전극을 가지고 있고, 이러한 반도체 장치를 한정된 면적의 프린트 배선판에 실장하기 위해서, 전형적으로는 반도체 칩의 전극 패드 면을 프린트 배선판을 향하여 탑재하고, 땜납 범프 등의 기술을 이용하여 프린트 배선판 실장면의 랜드와 접속한 플립 칩 방식이 이용되고 있다.
또한, 본 출원 서류에서는, 「프린트 배선판」은, 절연 기판에 배선 패턴을 형성한 판을 말하고, 「프린트 회로판」은 프린트 배선판에 IC, LSI 등의 전자 부품 등을 실장한 구성품을 말하며, 프린트 회로판은 소정의 목적을 가진 전자 부품 의 구성품이므로 「전자 기기」라고도 말한다.
특허 문헌 : 일본 공개특허공보 2005-183466「다층 프린트 배선판」(공개일 : 2005년 7월 7일) 특허 문헌 1 의 배경 기술에, 「그 바이아홀 (160) 및 도체 회로 (158) 의 상층에는 솔더 레지스트층 (70) 이 형성되어 있고, 그 솔더 레지스트층 (70) 의 개구부 (71) 를 통하여, 바이아홀 (160) 및 도체 회로 (158) 에 범프 (76U, 76D) 가 형성되어 있다. 도시하지 않은 IC 칩은, 범프 (76U) 에 C4 (플립 칩) 실장을 실시함으로써 전기적인 접속을 취할 수 있다.」로 하여, 땜납 범프 등의 기술을 이용하여 접속한 플립 칩 방식의 기재가 있다.
그러나, 본원에서 개시하는 부품 실장용 핀을 갖는 프린트 배선판에 관한 기재는 없다.
발명의 개시
발명이 해결하고자 하는 과제
최근, 이러한 전자 부품은 한층 고집적화되고 있고, 그 때문에 칩 사이즈도 거대화되고 있다. 거대 사이즈의 전자 부품 (예를 들어, 반도체 칩) 의 전극 패드와 프린트 배선판의 랜드가 납땜된 실장 상태의 전자 기기가, 주위 온도의 상승·하강에 노출되면, 전자 부품과 프린트 배선판의 열팽창 계수의 차에 기인하여, 납땜 지점이 손괴되는 경우가 있다.
이 때문에, 종래부터, 고집적화된 전자 부품을 실장해도, 반도체 칩과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 프린트 배선판의 개발이 요망되고 있었다.
과제를 해결하기 위한 수단
따라서, 본 발명은 고집적화된 전자 부품을 실장해도, 전자 부품과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 고집적화된 전자 부품을 실장해도, 반도체 칩과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 전자 기기를 제공하는 것을 목적으로 한다.
상기 목적을 감안하여, 본 발명에 관련되는 프린트 배선판은 부품 실장용 핀을 구비한 프린트 배선판이다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은, 상기 프린트 배선판의 최외층 도체로부터 연장되고, 타단은 그 프린트 배선판으로부터 기립해도 된다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은 탄성을 갖는 재질 로 이루어질 수도 있다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은 전기 저항이 낮은 물질로 이루어질 수도 있다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은, 금속, 도전성 고무, 일부분을 도전성화한 고무, 도전성의 합성 수지 및 일부분을 도전성화한 합성 수지로 이루어지는 군에서 선택된 임의의 물질로 이루어질 수도 있다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은, n 층 (n
Figure 112007062610736-PCT00001
2) 의 막으로 이루어지고, 상기 프린트 배선판과 대향되는 막을 n=1 로 했을 경우, 1 층째 막은 n 층째 막에 대해서 신장되기 쉽게 해도 된다.
또한, 상기 프린트 배선판에서는, n-1 층째의 응력은 n 층째의 응력에 대해, 인장 응력 혹은 동등하고, 1 층째의 응력은 n 층째의 응력에 대해, 인장 응력으로 할 수도 있다.
또한, 상기 프린트 배선판에서는, n-1 층째의 열팽창 계수는 n 층째의 열팽창 계수와 동등 이상이고, 1 층째의 열팽창 계수는 n 층째의 열팽창 계수에 대해 커도 된다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은, 도전성의 보호 피막이 형성되어 있어도 된다.
또한, 상기 프린트 배선판에서는, 상기 부품 실장용 핀은, 선단부에 땜납 범프를 가져도 된다.
또한, 본 발명에 관련되는 전자 기기는, 부품 실장용 핀을 갖는 프린트 배선판과 전극 패드를 갖는 면실장형 부품을 구비하고, 상기 부품 실장용 핀은, 상기 전극 패드에 전기적으로 접속되어 있다.
또한, 상기 전자 기기에서는, 상기 부품 실장용 핀은 탄성을 가지고, 상기 전극 패드에 대해 압접하고 있어도 된다.
또한, 상기 전자 기기에서는, 상기 부품 실장용 핀은, 길이가 짧아도 된다.
또한, 상기 전자 기기에서는, 상기 부품 실장용 핀은, 상기 프린트 배선판의 최외층 도체로부터 연장되어 기립하여 상기 전극 패드에 전기적으로 접속되고, 이 기립한 부분은 주위가 공기로 둘러싸여 있어도 된다.
또한, 본 발명에 관련된 전자 기기는, 부품 실장용 핀을 갖는 프린트 배선판과 전극 패드를 갖는 면실장형 부품을 구비하고, 상기 부품 실장용 핀은, 그 선단부에 땜납 범프를 가지고, 상기 전극 패드에 납땜되어 있다.
발명의 효과
본 발명에 의하면, 고집적화된 전자 부품을 실장해도, 전자 부품과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 프린트 배선판을 제공할 수 있다.
또한, 본 발명에 의하면, 고집적화된 전자 부품을 실장해도, 전자 부품과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 전자 기기를 제공할 수 있다.
도면의 간단한 설명
도 1 은, 부품 실장용 핀을 갖는 프린트 배선판 구성의 일부를 나타내는 도면이다.
도 2 는, 부품 실장용 핀을 갖는 프린트 배선판을 사용한 전자 기기의 일부를 나타내는 도면이다.
도 3 은, 프린트 배선판의 부품 실장용 핀과 전자 부품을 납땜에 의해 전기적 접속을 확보한 전자 기기의 일부를 나타내는 도면이다.
도 4A 는, 부품 실장용 핀을 갖는 프린트 배선판의 제조 방법에 있어서, 기재를 준비하는 공정을 나타내는 도면이다.
도 4B 는, 솔더 레지스트를 형성하는 공정을 나타내는 도면이다.
도 4C 는, 도금 레지스트를 라미네이트하여, 노광, 현상 처리하는 공정을 나타내는 도면이다.
도 4D 는, Sn 도금 형성 공정을 나타내는 도면이다.
도 4E 는, 제 1 도금층 형성 공정을 나타내는 도면이다.
도 4F 는, 제 2 도금층 형성 공정을 나타내는 도면이다.
도 4G 는, 도금 레지스트를 라미네이트하는 공정을 나타내는 도면이다.
도 4H 는, 도금 레지스트를 노광, 현상 처리하는 공정을 나타내는 도면이다.
도 4I 는, 제 1 및 제 2 도금층의 에칭 처리 공정을 나타내는 도면이다.
도 4J 는, Sn 의 에칭 처리 공정을 나타내는 도면이다.
도 4K 는, 부품 실장용 핀을 리프트 업하는 공정을 나타내는 도면이다.
도 4L 은, 보호막 형성 공정을 나타내는 도면이다.
부호의 설명
1 : 프린트 배선판, 2 : 반도체 장치 (IC, LSI 등), 3 : 전극 패드, 4 : 전자 기기, 5 : 필드비아, 10 : 절연층, 11 : 최외층 도체, 도체 랜드, 12 : 솔더 레지스트층, 12a : 개구, 13 : 드라이 필름, 13a : 개구, 14 : Sn 층, 16 : 제 1 도금층, 17 : 제 2 도금층, 18 : 부품 실장용 핀, 25 : 에칭 레지스트,
발명을 실시하기 위한 최선의 형태
이하, 본 실시형태에 관련되는 프린트 배선판 및 이것을 사용한 전자 기기에 관하여, 첨부한 도면을 참조하면서 상세하게 설명한다. 또한, 도면의 동일한 요소에 대해서는 동일한 부호를 붙여, 중복된 설명을 생략한다.
[부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한 전자 기기의 구성]
(부품 실장용 핀을 갖는 프린트 배선판)
도 1 은, 부품 실장용 핀을 갖는 프린트 배선판의 구성의 일부를 나타내는 도면이다. 본 발명에 관련되는 프린트 배선판 (1) 은, 예를 들어, IC, LSI 등의 반도체 장치와 같은 전자 부품 (도시 생략) 과 접속하기 위한 부품 실장용 핀 (18) 을 구비하고 있다.
본 발명에 관련되는 부품 실장용 핀을 갖는 프린트 배선판 (1) 은, 최외층 도체 (11) 에 전기적으로 접속된 부품 실장용 핀 (18) 이 형성된 것을 특징으로 한다. 따라서, 프린트 배선판 (1) 의 그 외의 구성에 관해서는 임의적이다. 본 실시형태는, 최외층 도체에 특징을 가지므로, 1 매의 프린트 배선판 (1) 을, 편의적으로 최외층 도체 (11) 가 형성된 절연층 (10), 그 상층의 솔더 레지스트층 (12), 및 절연층 (10) 의 하층에 있는 그 외의 층 (9) 으로 나누어 설명한다.
예를 들어, 프린트 배선판 (1) 은, 개구 (12a) 가 형성된 솔더 레지스트층 (12) 과 기판 (9, 10) 을 갖는다. 기판 (10) 은, 솔더 레지스트층의 하층의 절연층이고, 기판 (9) 은 소정의 도체층 및 절연층으로 이루어진다. 절연층 (10) 에는, 필드비아 (5) 가 형성되고, 그 상부는 최외층 도체 (11) 로 이루어져 있다.
부품 실장용 핀 (18) 의 일단은, 최외층 도체 (11) 에 전기적으로 접속되고, 타단은 프린트 배선판 (1) 으로부터 기립하고 있다. 부품 실장용 핀 (18) 은, 소망에 의해, 도전성 보호 피막 (19) 이 형성되어 있다. 프린트 배선판 (1) 은, 이 부품 실장용 핀 (18) 을 이용하여, 반도체 장치 (도시 생략) 와 접속된다.
부품 실장용 핀 (18) 은, 가요성, 탄성, 굴곡성 등을 가지고, 바람직하게는 전기 저항이 낮은 물질로 이루어진다. 예를 들어, 이 탄성체는, 금속, 도전성 고무, 일부분을 도전성화한 고무, 도전성의 합성 수지, 일부분을 도전성화한 합성 수지로 이루어지는 군에서 선택된 임의의 것이면 된다.
부품 실장용 핀 (18) 은, n 층의 막 (n
Figure 112007062610736-PCT00002
2. 여기서, 1 층째는 프린트 배선판 (1) 과 대향하는 측으로 한다.) 으로 구성되어 있어도 되고, n 층째 막이, 1 층째 막에 대해서 수축되기 쉬우면, n 층째 막은 n-1 층째 막에 대해서 수축될 필요는 없다. 이러한 막으로 하는 방법으로서, n 층째 막이 1 층째 막에 대해서 압축 응력이거나 n 층째 막의 열팽창 계수를 1 층째 막의 열팽창 계수보다 작게 하는 방법 등이 있다.
그리고, n 층째에 대해서, n-1 층째는 인장 응력이라도, 인장 응력 또는 압축 응력 중 어떠한 것이어도 된다. 또, n 층째에 대해서, n-1 층째의 열팽창 계수가 커도 되고, 동등해도 된다. 1 층째에 대해서 2 층째, 2 층째에 대해서 3 층째,……, n-1 층째에 대해서 n 층째가 압축 응력이 되도록 하거나, 각 층의 열팽창 계수가 1 층째로부터 n 층째를 향해 서서히 열팽창 계수를 작게 할 수도 있다.
[부품 실장용 핀을 갖는 프린트 배선판을 사용한 전자 기기의 실장 방법]
도 2 는, 부품 실장용 핀 (18) 을 갖는 프린트 배선판 (1) 을 사용한 전자 기기 (4) 의 일부를 나타내는 도면으로서, 실장 구조를 분명히 하고 있다. 프 린트 배선판 (1) 의 부품 실장용 핀 (18) 은, 예를 들어, IC, LSI 등의 반도체 장치와 같은 전자 부품 (2) 에 형성된 전극 패드 (3) 에 대해서 기계적으로 접촉하여, 전기적 접속을 확보하고 있다.
프린트 배선판 (1) 과 반도체 장치 (2) 상호간의 고정은, 임의의 방법으로 실시된다. 도시하지는 않지만, 예를 들어, 전자 기기의 케이싱에 대해서 양자를 고정시켜도 된다. 혹은, 수지 등의 접착제를 이용하여 양자를 고정시켜도 된다.
이 전자 기기 (4) 는, 전자 부품 (2) 과 프린트 배선판 (1) 사이를 접속하는 개재물을, 종래의 땜납 범프 (도시 생략) 로부터 부품 실장용 핀 (18) 으로 변경한 것을 특징으로 한다.
부품 실장용 핀 (18) 은, 가요성, 탄성, 굴곡성 등을 가지고 있기 때문에, 전극 패드 (3) 에 가압되어, 전기적 접속을 확실하게 하고 있다. 또한, 부품 실장용 핀 (18) 은, 반도체 장치 (2) 및 프린트 배선판 (1) 의 일방 또는 양방에 가해지는 힘 (기계적 에너지) 을, 탄성 또는 변형에 의해 흡수할 수 있는 기계 요소로 되어 있다. 이 때문에, 반도체 장치 (2) 와 프린트 배선판 (1) 의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있다.
프린트 배선판 (1) 의 사이즈는, 이것에 한정되지 않지만, 예를 들어, 가로 세로 30∼70mm 이다. 탑재 반도체 장치 (2) 의 사이즈는, 예를 들어, 가로 세로 10∼30mm 이다. 1 개의 반도체 장치 (2) 는, 예를 들어, 3,000∼20,000 포인트의 전극 패드를 가지고 있다. 특히, 본 실시형태는, 10,000∼20,000 포인 트의 전극 패드를 갖는 전자 비품을 실장하는 데 바람직하다. 통상, 1 매의 프린트 배선판 (1) 에 1 개의 반도체 장치 (2) 를 탑재하고 있지만, MCM (Multi chip module) 화하여 2∼3 개 탑재하는 경우에도, 부품 실장용 핀 (18) 을 이용함으로써, 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있다.
또한, 부품 실장용 핀 (18) 의 길이는 매우 짧기 때문에, 예를 들어 특성 임피던스 Z0 의 정합, 전기 신호의 전반 (傳搬) 속도의 고속화 면에서 양호한 전기적 특성을 얻을 수 있다. 마찬가지로, 부품 실장용 핀 (18) 이, 전기 저항이 낮은 물질로 형성되었을 경우, 필요없는 전압 강하를 회피할 수 있다. 예를 들어, Cu, Au, Ag 또는 이들의 임의의 합금제의 부품 실장용 핀, 이들 금속으로 표면 처리한 부품 실장용 핀으로 했을 경우이다.
또한, 부품 실장용 핀 (18) 은 기립한 형상이기 때문에, 주위가 공기에 둘러싸여져 신호 전송의 고속화를 도모할 수 있다.
또한, 부품 실장용 핀 (18) 의 반발력을 이용하여 기계적 접촉을 실시하고 있는 경우, 반도체 장치 (2) 와 프린트 배선판 (1) 의 양호한 전기적 접속을 확보할 수 있다.
또한, 본 발명에 관련되는 부품 실장용 핀 (18) 을 갖는 프린트 배선판 (1) 은, 최외층 도체 (11) 에 전기적으로 접속한 부품 실장용 핀 (18) 에 특징이 있기 때문에, 프린트 배선판 (1) 의 그 외의 부분에 관해서는 임의적이며, 사이즈가 큰 프린트 배선판이나, 휨이 발생하기 쉬운 코어레스 기판 등에도 적용할 수 있다.
또한, 반도체 장치 (2) 와 프린트 배선판 (1) 사이의 접속을, 납땜이 아니라, 부품 실장용 핀 (18) 에 의한 기계적 접촉으로 변경했으므로, 땜납 리플로우 등의 열 이력이 남지 않는 이점이 있다.
도 3 은, 프린트 배선판 (1) 의 부품 실장용 핀 (18) 과 반도체 장치 (2) 를 납땜에 의해 전기적 접속을 확보한 전자 기기 (5) 의 일부를 나타내는 도면으로서, 실장 구조를 분명히 하고 있다. 소망에 의해, 프린트 배선판 (1) 의 부품 실장용 핀 (18) 의 선단에 땜납 범프 (4) 를 형성하고, 도 2 에 나타내는 바와 같이, 반도체 장치 (2) 와 기계적으로 접촉된 상태에서 땜납 리플로우 처리함으로써, 부품 실장용 핀 (18) 과 반도체의 전극 패드 (3) 를 땜납 접속하고 있다. 또한, 소망에 의해, 상기 서술한 바와 같은 방법으로, 프린트 배선판 (1) 과 반도체 장치 (2) 의 상호 고정을 실시해도 된다.
[부품 실장용 핀을 갖는 프린트 배선판의 제조 방법]
도 4A∼도 4M 를 참조하면서, 부품 실장용 핀을 갖는 프린트 배선판 제조 방법의 전형예를, 도금을 이용한 방법 (도금법) 에 의해 설명한다.
또한, 이 제조 방법의 특징은 최외층 도체 (11) 를 이용한 전자 부품 실장면에 관한 것이기 때문에, 최외층 도체 이외의 부분 (도 1∼3 의 부호 (9, 10) 참조) 에 관해서는 이미 형성된 것으로서 설명한다.
또, 본원에서는, 부품 실장용 핀 (18) 을 갖는 프린트 배선판 제조 방법의 전형예를 간단하게 설명하는 데 그친다. 부품 실장용 핀 (18) 을 갖는 프린트 배선판 제조 방법의 상세한 것에 관해서는, 동일자로 출원하는 특허 출원 (출원인 정리 번호 PB030-JP00) 을 참조할 수 있다.
최외층 이외의 부분 (9, 10) 은, 주지한 빌드업 제조법에 의해 형성된다. 이러한 프린트 배선판의 제조 방법에 관해서는, 예를 들어, 일본 공개특허공보 2004-40138 「빌드업 다층 프린트 배선판」(공개일 2004.2.5), 일본 공개특허공보 2004-311919 「스루홀 필 방법」(공개일 2004.11.4) 를 참조할 수 있다. 빌드업 제조법에 관해서는, 타카기 키요시 「빌드업 다층 프린트 배선판 기술」닛칸 공업 신문사, 2000.06.20 을 참조할 수 있다.
이상에 의해, 최외층 도체 이외의 부분은, 이하의 제조 방법의 설명에 의해 생략하기로 한다.
도 4A 는, 기판 (최외층 도체 이외의 부분 ; 9, 10) 을 준비하는 공정을 나타내는 도면이다. 이 기판 (9, 10) 은, 상기와 같이, 최외층 이외의 부분이 형성된 프린트 배선판으로 이루어진다. 최외층 도체 (11) 를, 주지한 세미 애디티브나 풀 애디티브, 서브 트랙티브법에 의해 형성한다. 이 최외층 도체 (11) 로서, 예를 들어, 두께 20㎛, 직경 (도체 랜드 직경) 150㎛, 최소 피치 (인접하는 도체 랜드간 거리) 200㎛ 의 반도체 장치 접속용 랜드가 형성된다. 도체 랜드 (11) 의 배치는, 중심부가 격자상 배치이며, 외주부가 랜덤 배치이다. 도체 랜드의 개수는 50×40 개가 된다. 이러한 도체 랜드군이, 프린트 배선판 최외층의 150 평방mm 의 영역 내에 형성된다.
도 4B 는, 솔더 레지스트층을 형성하는 공정을 나타내는 도면이다. 예를 들어, 솔더 레지스트층 (12) 을 스크린 인쇄에 의해 도포하고, 개구 (12a) 를 형성 한다. 혹은, 반경화 상태의 절연 필름을 부착하여 열경화 후에 레이저 광선 등을 이용하여 개구 (12a) 를 형성해도 된다.
도 4C 는, 드라이 필름을 라미네이트하고, 노광, 현상 처리하는 공정을 나타내는 도면이다. 예를 들어, 드라이 필름 (13) 을 라미네이트하고, 노광, 현상 처리에 의해 드라이 필름 (13) 에 개구부 (13a) 를 형성한다. 드라이 필름 (13) 의 개구부 (13a) 는, 솔더 레지스트층 (12) 의 개구 (12a) 와는 두께 방향으로 겹쳐지지 않는 위치로 한다.
도 4D 는, Sn 층의 형성 공정을 나타내는 도면이다. 예를 들어, Sn 층을 스퍼터링에 의해 드라이 필름 (13) 및 개구부 (13a) 바닥부의 솔더 레지스트층 (12) 상에 형성한다. 그 후, 드라이 필름 (13) 을 박리한다. 그 결과, 개구부 (13a) 의 바닥부의 솔더 레지스트층 (12) 상의 Sn 층 (14) 만이 잔존한다. 이 Sn 층 (14) 은, 후 공정 (도 4K) 에서 부분적으로 제거되기 때문에, 「희생층」이라고도 불린다.
그 후, 무전해 도금용 촉매핵을 부여한다. 무전해 도금용 촉매핵으로는, 전형적으로는, 귀금속 이온, 귀금속 콜로이드 (예를 들어, 염화 팔라듐, 팔라듐 콜로이드) 를 사용한다 (도시 생략).
도 4E 는, 제 1 도금층 형성의 공정을 나타내는 도면이다. 제 1 도금층 (16) 으로는, 전형적으로는, 무전해 구리 도금을 사용한다. 바람직하게는, 석출되는 제 1 도금층 (16) 에 인장 응력을 발생하기 쉽게 하기 위해, 이 무전해 도금욕은, 타르타르산을 착화제로 하고, 또한, 첨가제로서 니켈 이온, 철 이온, 코발 트 이온 등으로 이루어지는 군에서 선택된 적어도 1 종류의 금속 이온을 함유시켜도 된다. 도금막에 도입되는 수소량이 적어지고 있기 때문에, 인장 응력이 된다고 추찰하고 있다.
도 4F 는, 제 2 도금층 형성의 공정을 나타내는 도면이다. 제 2 도금층 (17) 으로는, 전형적으로는, 무전해 구리 도금을 사용한다. 바람직하게는, 석출되는 제 2 도금층 (17) 에 압축 응력을 발생하기 쉽게 하기 위해, 이 무전해 도금욕은, 착화제로서 EDTA (에틸렌-디아민테트라아세트산) 를 이용한다. 제 2 도금층 (17) 에 수소를 많이 함유하도록 하고 있다.
이 결과, 인장 응력이 발생하기 쉬운 제 1 도금층 (16) 과 압축 응력이 발생하기 쉬운 제 2 도금층 (17) 의 2 층 구조가 형성된다. 이 2 층 구조가, 이 후의 공정을 거쳐 부품 실장용 핀 (18) 이 된다.
도 4G 는, 에칭 레지스트를 라미네이트하는 공정을 나타내는 도면이다. 예를 들어, 드라이 필름 (25) 을 라미네이트한다.
도 4H 는, 에칭 레지스트를 노광, 현상 처리하는 공정을 나타내는 도면이다. 이로써, 다음 공정의 에칭 처리에 대한 에칭 레지스트 (25) 가 형성된다.
도 4I 는, 제 1 및 제 2 도금층의 에칭 처리 공정을 나타내는 도면이다. 에칭 레지스트 (25) 를 이용하여, 모두 무전해 도금층인 제 1 도금층 (16) 및 제 2 도금층 (17) 을 에칭하여 도체 랜드 (패턴) 를 형성한다. 그 후, 에칭 레지스트 (25) 를 박리한다.
도 4J 는, Sn 층 (14) 의 에칭 처리 공정을 나타내는 도면이다. Sn 박리 제를 이용하여, 제 1 도금층 (16) 의 하방에 위치하는 Sn 층 (14) 을 부분적으로 에칭한다.
도 4K 는, 부품 실장용 핀을 형성하는 공정을 나타내는 도면이다. 제 1 도금층 (16) 의 하방에 위치하는 Sn 층 (14) 이 제거됨으로써, 부품 실장용 핀 (18) 이 기립한다. 이 부품 실장용 핀 (18) 은, 인장 응력이 발생하기 쉬운 제 1 도금층 (16) 과, 압축 응력이 발생하기 쉬운 제 2 도금층 (17) 의 2 층 구조로 형성되어 있기 때문에, 제 1 도금층 (16) 이 신장되고, 제 2 도금층 (17) 이 수축함으로써 상방으로 기립한다.
도 4L 은, 보호막 형성 (코팅) 공정을 나타내는 도면이다. 소망에 의해, 부품 실장용 핀 (18) 에 도전성 보호 피막을 형성한다. 이 코팅으로는, 예를 들어, 도금을 이용하여 Ni, Au, Cu, Pd/Sn 등에서 선택되는 1 층 또는 복수층의 피막을 형성한다.
[본 실시형태의 효과]
상기 실시형태에 따르면, 이하의 효과가 있다.
(1) 반도체 칩과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량 발생의 감소
반도체 칩과 프린트 배선판은, 가요성, 탄성, 굴곡성 등을 갖는 부품 실장용 핀으로 접속 (부품 실장용 핀의 반발력을 이용한 기계적 접합) 되어 있기 때문에, 노출되는 온도에 의해 발생하는 팽창 차에 의한 전단 (剪斷) 응력 (기계적 에너지) 을 흡수할 수 있다. 반도체 칩과 프린트 배선판의 팽창 차를 흡수할 수 있으므 로, 땜납 접속부에 과중한 응력이 집중하지 않고, 접속 부분의 파괴를 감소시킬 수 있다.
이 부품 실장용 핀은, 360 도 방향의 응력을 흡수할 수 있다. 이 결과, 반도체 칩과 프린트 배선판의 열팽창 계수의 차에 기인한 접속 불량의 발생을 감소시킬 수 있는 프린트 배선판을 제공할 수 있다.
(2) 양호한 전기적 특성
반도체 칩과 프린트 배선판을, 프린트 배선판의 패턴을 이용한 부품 실장용 핀으로 접속하고 있으므로, 필연적으로 접속 길이가 짧아져 양호한 전기적 특성을 얻을 수 있다. 예를 들어, 1 매의 프린트 판에, 복수개의 반도체 베어 칩을 탑재한 전자 기기 (Multichip module) 에 있어서, 특성 임피던스 Z0 가 일정해지도록 설계된 프린트 배선판의 마이크로 스트립 라인에 대해서, 길이가 극단적으로 짧은 부품 실장용 핀을 형성하여 반도체 칩과 접속함으로써, 특성 임피던스 Z0 의 부정합에 기인하는 전기적 불량을 저감시킬 수 있다.
(3) 전자 기기의 고속화
반도체 칩과 프린트 배선판을, 치수가 짧은 부품 실장용 핀으로 접속하고 있으므로, 전자 기기의 고속화를 도모할 수 있다.
(4) 전자 기기의 각 회로 요소에 대한 양호한 전원 공급
반도체 칩과 프린트 배선판을, 전기 저항이 낮은 부품 실장용 핀으로 접속하고 있으므로, 전자 기기의 각 회로 요소에 대한 전원 공급시의 필요없는 전압 강하 를 방지할 수 있다. 전기 저항이 낮은 부품 실장용 핀으로는, 예를 들어, Cu, Au, Ag 또는 이들의 임의의 합금제의 부품 실장용 핀, 이들 금속으로 표면 처리한 부품 실장용 핀을 사용할 수 있다.
(5) 신호의 고속 전송
반도체 칩과 프린트 배선판을 공기 중에 기립한 부품 실장용 핀으로 접속하고 있으므로, 신호의 고속 전송이 가능해진다. 즉, 유리 에폭시 기판 등 비유전율 εr 이 1 보다 큰 기판 내를 흐르는 전기 신호의 속도는 v=c/(εr)1/2(m/s) 가 되는 데 반해, 공기 중에 기립한 부품 실장용 핀에서는 진공 중에 가까운 속도로 판단되어, v=c(m/s) 으로 더욱 빨라진다.
(6) 반도체 칩과 프린트 배선판의 양호한 전기적 접속
도 2 를 이용하여 설명한 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기 (4) 에서는, 반도체 칩과 프린트 배선판은 부품 실장용 핀의 반발력을 이용한 상태에서 기계적으로 접합하고 있기 때문에, 접촉 저항이 비교적 낮은 상태의 전기적 접속을 얻을 수 있다.
(7) 비교적 큰 프린트 배선판이라도 적용이 가능
도 2 를 이용하여 설명한 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기에서는, 반도체 칩에 대해서 프린트 배선판을 가압함으로써 양자 사이의 전기적 접속을 확보할 수 있다. 따라서, 코어 기판이 존재하지 않는 코어레스 기판이나 코어 기판의 두께가 얇은 기판과 같은 휨의 발생이 비교적 큰 프린트 배선판이라 도, 이 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기를 실현할 수 있다.
(8) 변경 작업, 보수 작업이 용이
도 2 를 이용하여 설명한 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기에서는, 반도체 칩과 프린트 배선판은 땜납 접속되어 있지 않기 때문에, 변경 작업, 보수 작업 (Repair) 등을 하거나 할 때에 용이하게 반도체 칩과 프린트 배선판을 분리할 수 있다.
(9) 프린트 배선판에 열에 의한 손상이 없다.
도 2 를 이용하여 설명한 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기에서는, 반도체 칩과 프린트 배선판은 땜납 접속되지 않기 때문에, 프린트 배선판에 대해서 리플로우 공정 등의 열 이력이 남지 않는다. 즉, 프린트 배선판에 열에 의한 손상은 발생하지 않는다.
(10) 프린트 배선판 패턴의 고밀도화가 가능
도 2 를 이용하여 설명한 부품 실장용 핀 압접 실장 구조를 갖는 전자 기기에서는, 리플로우 공정 등의 열이력이 남지 않는다. 열에 의한 손상이 없기 때문에, 프린트 배선판의 패턴을 고밀도화 (파인화) 할 수 있다.
즉, 리플로우 온도는, 프린트 배선판이 노출되는 온도에서 가장 높은 온도이며, 리플로우시에 프린트 배선판이 받는 스트레스에 대응할 수 있도록, 설계상 다양한 제약이 있다. 예를 들어, 빌드업 프린트 배선판에서는 비아홀의 바닥 직경을 소정치 이상 (예를 들어, 60㎛ 이상) 으로 하거나, 절연층과 도체층간의 밀착을 확보하기 위해서 도체층을 소정치 이상 (예를 들어, 2㎛ 이상) 의 도체 조화 (粗化) 처리를 필요로 한다. 그러나, 리플로우 공정을 불필요하게 함으로써, 이러한 제약이 없어져, 비아홀 직경을 한층 작게 할 수 있고, 또 도체 조화를 한층 작게 할 수 있으므로, 프린트 배선판의 패턴을 고밀도화할 수 있다. 혹은, 도체 조화를 없애는 것도 가능하다 (도체 표면이 평활).
[기타]
이상에 의해, 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한 전자 기기의 실시형태에 대해 설명했지만, 이들은 예시로서, 본 발명은 이것에 한정되지 않는다. 당업자가 용이하게 행할 수 있는 부가·삭제·변경·개량 등은, 본 발명의 범위에 포함된다.
본 발명의 기술적 범위는, 첨부된 특허 청구의 범위의 기재에 의해 정해진다.

Claims (15)

  1. 부품 실장용 핀을 구비한, 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 부품 실장용 핀은, 상기 프린트 배선판의 최외층 도체로부터 연장되고, 타단은 그 프린트 배선판으로부터 기립하고 있는, 프린트 배선판.
  3. 제 1 항에 있어서,
    상기 부품 실장용 핀은 탄성을 갖는 재질로 이루어지는, 프린트 배선판.
  4. 제 1 항에 있어서,
    상기 부품 실장용 핀은 전기 저항이 낮은 물질로 이루어지는, 프린트 배선판.
  5. 제 1 항에 있어서,
    상기 부품 실장용 핀은 금속, 도전성 고무, 일부분을 도전성화한 고무, 도전성의 합성 수지 및 일부분을 도전성화한 합성 수지로 이루어지는 군에서 선택된 임의의 물질로 이루어지는, 프린트 배선판.
  6. 제 1 항에 있어서,
    상기 부품 실장용 핀은, n 층 (n
    Figure 112007062610736-PCT00003
    2) 의 막으로 이루어지고, 상기 프린트 배선판과 대향하는 막을 n=1 로 했을 경우,
    1 층째 막은 n 층째 막에 대해서 신장되기 쉬운 것을 특징으로 하는 프린트 배선판.
  7. 제 6 항에 있어서,
    n-1 층째의 응력은, n 층째의 응력에 대해 인장 응력 혹은 동등하고,
    1 층째의 응력은, n 층째의 응력에 대해 인장 응력인 것을 특징으로 하는 프린트 배선판.
  8. 제 6 항에 있어서,
    n-1 층째의 열팽창 계수는 n 층째의 열팽창 계수와 동등 이상이고,
    1 층째의 열팽창 계수는 n 층째의 열팽창 계수에 대해 큰 것을 특징으로 하는 프린트 배선판.
  9. 제 1 항에 있어서,
    상기 부품 실장용 핀은 도전성 보호 피막이 형성되어 있는, 프린트 배선판.
  10. 제 1 항에 있어서,
    상기 부품 실장용 핀은 선단부에 땜납 범프를 가지고 있는, 프린트 배선판.
  11. 부품 실장용 핀을 갖는 프린트 배선판과,
    전극 패드를 갖는 면실장형 부품을 구비하고,
    상기 부품 실장용 핀은 상기 전극 패드에 전기적으로 접속되어 있는, 전자 기기.
  12. 제 11 항에 있어서,
    상기 부품 실장용 핀은 탄성을 가지고, 상기 전극 패드에 대해 압접하고 있는, 전자 기기.
  13. 제 11 항에 있어서,
    상기 부품 실장용 핀은 길이가 짧은, 전자 기기.
  14. 제 11 항에 있어서,
    상기 부품 실장용 핀은 상기 프린트 배선판의 최외층 도체로부터 연장되어 기립하여 상기 전극 패드에 전기적으로 접속하고, 이 기립한 부분은 주위를 공기로 둘러싸고 있는, 전자 기기.
  15. 부품 실장용 핀을 갖는 프린트 배선판과,
    전극 패드를 갖는 면실장형 부품을 구비하고,
    상기 부품 실장용 핀은 그 선단부에 땜납 범프를 가지고, 상기 전극 패드에 납땜되어 있는, 전자 기기.
KR1020077019656A 2005-12-09 2006-11-30 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한전자 기기 KR20070100386A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005356049A JP4848752B2 (ja) 2005-12-09 2005-12-09 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JPJP-P-2005-00356049 2005-12-09

Publications (1)

Publication Number Publication Date
KR20070100386A true KR20070100386A (ko) 2007-10-10

Family

ID=38122708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019656A KR20070100386A (ko) 2005-12-09 2006-11-30 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한전자 기기

Country Status (7)

Country Link
US (1) US7773388B2 (ko)
EP (1) EP1895821A4 (ko)
JP (1) JP4848752B2 (ko)
KR (1) KR20070100386A (ko)
CN (1) CN101189922A (ko)
TW (1) TWI341153B (ko)
WO (1) WO2007066563A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP4848752B2 (ja) 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
US8382487B2 (en) * 2010-12-20 2013-02-26 Tyco Electronics Corporation Land grid array interconnect
JP5794850B2 (ja) * 2011-07-26 2015-10-14 新光電気工業株式会社 接続端子構造の製造方法
TWI574473B (zh) * 2012-06-07 2017-03-11 鴻海精密工業股份有限公司 電連接器組合
FR3009445B1 (fr) * 2013-07-31 2017-03-31 Hypertac Sa Organe de contact entre un support et un dispositif et connecteur electrique comprenant un tel organe de contact
CN106028624B (zh) * 2016-06-28 2018-12-04 广东欧珀移动通信有限公司 Pcb板的弹片、pcb板和移动终端

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828346A (en) 1985-10-08 1989-05-09 The Boc Group, Inc. Transparent article having high visible transmittance
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
WO1991013533A1 (en) * 1990-03-01 1991-09-05 Motorola, Inc. Selectively releasing conductive runner and substrate assembly
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
JPH077263A (ja) 1993-06-14 1995-01-10 Nippon Avionics Co Ltd ジャンパ布線のボンディング方法およびその装置
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP2986677B2 (ja) 1994-06-02 1999-12-06 富士通株式会社 超音波熱圧着装置
DE4437260C1 (de) * 1994-10-18 1995-10-19 Siemens Ag Mikromechanisches Relais
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
EP0985231A1 (en) 1997-05-15 2000-03-15 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6245444B1 (en) 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
CN1276259C (zh) * 1998-12-02 2006-09-20 佛姆法克特股份有限公司 光刻接触元件
JP4458582B2 (ja) 1999-01-04 2010-04-28 イビデン株式会社 パッケージ基板
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6229683B1 (en) * 1999-06-30 2001-05-08 Mcnc High voltage micromachined electrostatic switch
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6396677B1 (en) 2000-05-17 2002-05-28 Xerox Corporation Photolithographically-patterned variable capacitor structures and method of making
KR20010112575A (ko) 2000-06-09 2001-12-20 송길봉 자동 밸브
US6290510B1 (en) * 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
JP2003013247A (ja) 2001-04-24 2003-01-15 Murata Mfg Co Ltd 無電解銅めっき浴及び高周波用電子部品
US6560861B2 (en) * 2001-07-11 2003-05-13 Xerox Corporation Microspring with conductive coating deposited on tip after release
JP2003198068A (ja) 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2004040138A (ja) 2003-10-27 2004-02-05 Ibiden Co Ltd ビルドアップ多層プリント配線板
US7160121B2 (en) * 2003-12-15 2007-01-09 Palo Alto Research Center Incorporated Stressed metal contact with enhanced lateral compliance
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7230440B2 (en) * 2004-10-21 2007-06-12 Palo Alto Research Center Incorporated Curved spring structure with elongated section located under cantilevered section
JP4559936B2 (ja) 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
JP2006208358A (ja) * 2004-12-28 2006-08-10 Tdk Corp センサ
US7449779B2 (en) * 2005-03-22 2008-11-11 Tessera, Inc. Wire bonded wafer level cavity package
JP4848752B2 (ja) 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
US7530814B2 (en) * 2007-09-25 2009-05-12 Intel Corporation Providing variable sized contacts for coupling with a semiconductor device

Also Published As

Publication number Publication date
TW200806133A (en) 2008-01-16
EP1895821A4 (en) 2010-11-17
JP2007165373A (ja) 2007-06-28
EP1895821A1 (en) 2008-03-05
US7773388B2 (en) 2010-08-10
CN101189922A (zh) 2008-05-28
WO2007066563A1 (ja) 2007-06-14
TWI341153B (en) 2011-04-21
US20070187140A1 (en) 2007-08-16
JP4848752B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR101049389B1 (ko) 다층 프린트 배선판 및 그 제조 방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
EP1261028A2 (en) Cooling arrangement for an electronic apparatus
KR20070100386A (ko) 부품 실장용 핀을 갖는 프린트 배선판 및 이것을 사용한전자 기기
EP0649171A2 (en) Multichip module with a mandrel-produced interconnecting decal
EP2222149A1 (en) Electronic component mounting structure and electronic component mounting method
KR20020038480A (ko) 전자 디바이스, 커넥터 시스템 및 전자 디바이스 형성 방법
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
US20130029500A1 (en) Connector and fabrication method thereof
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4528715B2 (ja) 半導体装置及びその製造方法
US7671477B2 (en) Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JP2859741B2 (ja) プリント配線板の製造方法
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
CN115020369A (zh) 电路板组件及其制造方法和电子设备
JP2020202241A (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP2001156097A (ja) 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法
KR101526581B1 (ko) 인쇄회로기판 및 그 제조 방법
JPH06252218A (ja) フィルムキャリアおよびフィルムキャリアデバイス
JP2000306952A (ja) 実装用配線基板およびその製造方法
JP2002076592A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E601 Decision to refuse application