[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI582994B - 半導體裝置及製造其之方法、電源供應裝置及高頻放大器 - Google Patents

半導體裝置及製造其之方法、電源供應裝置及高頻放大器 Download PDF

Info

Publication number
TWI582994B
TWI582994B TW103103918A TW103103918A TWI582994B TW I582994 B TWI582994 B TW I582994B TW 103103918 A TW103103918 A TW 103103918A TW 103103918 A TW103103918 A TW 103103918A TW I582994 B TWI582994 B TW I582994B
Authority
TW
Taiwan
Prior art keywords
insulating film
gate electrode
region
oxidized region
nitride semiconductor
Prior art date
Application number
TW103103918A
Other languages
English (en)
Other versions
TW201440222A (zh
Inventor
尾崎史朗
岡本直哉
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201440222A publication Critical patent/TW201440222A/zh
Application granted granted Critical
Publication of TWI582994B publication Critical patent/TWI582994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Dc-Dc Converters (AREA)

Description

半導體裝置及製造其之方法、電源供應裝置及高頻放大器 發明領域
於此中所討論的實施例係有關於一種半導體裝置、一種用於製造半導體裝置的方法、一種電源供應器、及一種高頻放大器。
發明背景
像是GaN高電子移動率電晶體(GaN-HEMTs)般之使用GaN的場效電晶體是被使用作為，例如，使用氮化物半導體的半導體裝置。
GaN具有諸如高耐受電壓、在使用二維電子氣(2DEG)的情況中相當高的移動率及高飽和速率般的優異材料特性而因此GaN-HEMTs是被發展作為致能高-功率、高-效率、與高-電壓運作之電源應用的電源裝置。換句話說，GaN-HEMTs是正被發展作為不易於由Si橫向地擴散金屬氧化物半導體(LDMOS)電晶體與GaAs場效電晶體(FETs)達成之致能高-功率、高-效率、與高-電壓運作之電源應用的電 源裝置。
在電源應用方面GaN-HEMTs的使用中，臨界值是被希望地增升以致於一常-關運作(normally-off operation)是被達成，在該常-關運作中，當一閘極電壓未被施加時，無電流流動。例如，有一種技術是藉由形成一閘極凹穴(gate recess)來分隔2DEG的技術和一種藉由形成一p-型半導體層在一閘極電極正下方來抵消2DEG的技術。
在一些使用氮化物半導體的半導體裝置中，一閘極絕緣薄膜是被置於一氮化物半導體體的整個表面上，即，在包括不僅一個正好在該閘極電極正下方之區域且也包括一個位於一通道區域(存取區域)之上之區域的整個表面上，而且一閘極電極是形成於該閘極絕緣薄膜上。在一些其他的半導體裝置中，為了減低在一閘極絕緣薄膜中的C濃度與抑制漏電流的目的，由氧化鋁構成的一閘極絕緣薄膜是利用具備強氧化力的O2或O3作為氧化原料來被形成。
在一閘極絕緣薄膜是形成於在使用氮化物半導體之半導體裝置內之一氮化物半導體層之整個表面上的情況中，當一氧化區域不被形成在該氮化物半導體層與該閘極絕緣薄膜之界面附近時或者當一氧化區域是形成在該氮化物半導體層與該閘極絕緣薄膜之界面附近但氧濃度是低時，發現到一高汲極電流是被獲得但臨界值是減低。
另一方面，當一氧化區域是形成在該氮化物半導體層與該閘極絕緣薄膜之界面附止且氧濃度是高時，發現到一高臨界值是被獲得但該汲極電流是減低。
以下是參考文件：[文件1]日本早期公開專利公告第2010-98141號，及[文件2]日本早期公開專利公告第2010-238838號。
發明概要
根據本發明之一特徵，一種半導體裝置包括：一氮化物半導體多層；一設置於該氮化物半導體多層上的絕緣薄膜；及一設置在該絕緣薄膜上的閘極電極，其中，該氮化物半導體多層具有一個在一與該絕緣薄膜之位於該閘極電極下方之一區域之界面附近的第一氧化區域，該第一氧化區域具有一個比一在一與該絕緣薄膜之位在該閘極電極下方之外之一區域的界面附近之區域之氧濃度高的氧濃度。
本發明之目的和優點將會藉著在申請專利範圍中所特別指出的元件與組合來實現與達成。
應要了解的是，前面的大致描述與後面的詳細說明是為範例與說明而已，並非是本發明的限制。
1‧‧‧SiC基體
2‧‧‧GaN電子傳輸層
3‧‧‧AlGaN電子供應層
4‧‧‧GaN帽蓋層
4A‧‧‧第一氧化區域
4B‧‧‧第二氧化區域
4X‧‧‧氧化區域
5‧‧‧氮化物半導體多層結構
6‧‧‧絕緣薄膜
6A‧‧‧下氧化鋁薄膜
6B‧‧‧上氧化鋁薄膜
7‧‧‧閘極電極
8‧‧‧源極電極
9‧‧‧汲極電極
10‧‧‧源極電極凹槽
11‧‧‧汲極電極凹槽
12‧‧‧閘極凹坑
21‧‧‧高-電壓初級電路
22‧‧‧低-電壓次級電路
23‧‧‧變壓器
24‧‧‧AC電源
25‧‧‧橋式整流器電路
26a‧‧‧切換元件
26b‧‧‧切換元件
26c‧‧‧切換元件
26d‧‧‧切換元件
26e‧‧‧切換元件
27a‧‧‧切換元件
27b‧‧‧切換元件
27c‧‧‧切換元件
31‧‧‧數位預失真電路
32a‧‧‧混合器
32b‧‧‧混合器
33‧‧‧功率放大器
圖1是為一描繪一第一實施例之半導體裝置之結構的示意剖視圖；圖2是為一描繪在由一氧電漿氧化製程與一蒸氣氧化製程形成之氧化區域之深度(厚度)與氧濃度之間之關係的圖表；圖3是為一用於描述本揭示之有利效果的圖表； 圖4是為一描繪該第一實施例之變化之半導體裝置之結構的示意剖視圖；圖5是為一描繪一第二實施例之半導體裝置之結構的示意剖視圖；圖6是為一描繪該第二實施例之變化之半導體裝置之結構的示意剖視圖；圖7是為一描繪一第三實施例之半導體裝置之結構的示意剖視圖；圖8是為一描繪該第三實施例之變化之半導體裝置之結構的示意剖視圖；圖9是為一描繪一第四實施例之電源供應裝置之結構的示意圖；及圖10是為一描繪一第五實施例之高頻放大器之結構的示意圖。
較佳實施例之詳細說明
於此後，實施例的一種半導體裝置與一種用於製造該半導體裝置的方法、一種電源供應裝置、及一種高頻放大器將會配合該等附圖來作描述。
[第一實施例]
一第一實施例之半導體裝置及用於製造該半導體裝置的方法現在將會配合圖1至3來作描述。
這實施例的半導體裝置是為，例如，一使用氮化物半導體之具有一氮化物半導體多層結構的半導體裝置。
在這實施例中，該半導體裝置是使用一使用氮化物半導體的FET，特別是一金屬絕緣體半導體(MIS)-型AlGaN/GaN-HEMT，作為範例來作描述。該MIS-型AlGaN/GaN-HEMT包括一個包括一由氮化鎵(GaN)構成之電子傳輸層與一由氮化鋁鎵(AlGaN)構成之電子供應層的氮化物半導體多層結構(HEMT結構)且也包括一閘極絕緣薄膜。
該AlGaN/GaN-HEMT也被稱為一AlGaN/GaN-FET。該氮化物半導體多層結構也被稱為一族III-V氮化物半導體多層結構、一GaN半導體多層結構、或者一化合物半導體多層結構。該半導體裝置也被稱為一氮化物半導體裝置、一族III-V氮化物半導體裝置、或者一化合物半導體裝置。
如在圖1中所示，該MIS-型AlGaN/GaN-HEMT具有一個包括堆疊於一SiC基體1上之一GaN電子傳輸層2、一AlGaN電子供應層3、及一GaN帽蓋層4的氮化物半導體多層結構5。在這情況中，一二維電子氣(2DEG)是被產生在該在電子傳輸層2與電子供應層3之間的界面附近。該帽蓋層4的存在增加在該電子傳輸層2與該電子供應層3之間的應變(strain)俾產生一壓電效應，藉此增加該2DEG。這降低該AlGaN/GaN-HEMT的開啟-電阻並且致使高-電流運作。在圖1中，該2DEG是由虛線表示。該SiC基體1也被稱為一基體或一半導體基體。一核心層(緩衝器層)可以被選擇地置於該基體1與該電子傳輸層2之間。該電子傳輸層2、該電子供 應層3、與該帽蓋層4也被稱為族III-V氮化物半導體層或氮化物半導體層。
在這實施例中，一絕緣薄膜6是置於該氮化物半導體多層結構5上俾可覆蓋該整個表面而一閘極電極7是置於該絕緣薄膜6上。換句話說，該絕緣薄膜6是置於該GaN帽蓋層4上，其是為一構成該氮化物半導體多層結構5之最上層的氮化物半導體層，俾可覆蓋該整個表面而且該閘極電極7是置於該絕緣薄膜6上。在該絕緣薄膜6之一位在該氮化物半導體多層結構5與該閘極電極7之間的區域中，該絕緣薄膜6作用如一閘極絕緣薄膜。在以上之區域之外的區域中，該絕緣薄膜6作用如一表面保護薄膜。
一源極電極8與一汲極電極9是在該閘極電極7置於其間之下彼此分隔地設置。在這實施例中，該源極電極8與該汲極電極9是分別設置在被建造於該氮化物半導體多層結構5內的一源極電極凹槽10與一汲極電極凹槽11內。該源極電極凹槽10與該汲極電極凹槽11是為具有一個到達該電子供應層3之深度的凹槽。因此，該源極電極8與該汲極電極9是與該電子供應層3接觸。換句話說，該源極電極8與該汲極電極9是置於該氮化物半導體多層結構5上，即，在該被包括於該氮化物半導體多層結構5內的電子供應層3上。該源極電極凹槽10與該汲極電極凹槽11也被稱為電極凹槽或凹坑。
特別地，在這實施例中，該絕緣薄膜6包括置於該GaN帽蓋層4之除了在該閘極電極7下方之外之區域上的 下氧化鋁薄膜6A及一置於該等下氧化鋁薄膜6A上且在該GaN帽蓋層4之位於該閘極電極7下方之區域上的上氧化鋁薄膜6B。換句話說，該絕緣薄膜6具有一個由該等與該GaN帽蓋層4之除了在該閘極電極7下方之外之表面接觸的下氧化鋁薄膜6A與該堆疊於該等下氧化鋁薄膜6A上俾可與該GaN帽蓋層4之一位在閘極電極7下方之表面接觸之上氧化鋁薄膜6B構成的兩-層結構。在這情況中，該GaN帽蓋層4的表面是由在一個位於閘極電極7下方之區域中的上氧化鋁薄膜6B與在除了在閘極電極7下方之外之區域中的下氧化鋁薄膜6A覆蓋。該等下氧化鋁薄膜6A也被稱為下氧化物絕緣薄膜。該上氧化鋁薄膜6B也被稱為上氧化物絕緣薄膜。該等氧化鋁薄膜6A和6B也被稱為AlO薄膜(例如，Al2O3薄膜)。
該等下氧化鋁薄膜6A是如下所述利用一使用一含H2O之原料氣體之像是蒸氣氧化製程(steam oxidation process)般的氧化製程來被形成。該上氧化鋁薄膜6B是如下所述利用一使用一含O2或O3之原料氣體之像是氧氣電漿氧化製程(oxygen plasma oxidation process)般的氧化製程來被形成。因此，該上氧化鋁薄膜6B具有一個比該等下氧化鋁薄膜6A之薄膜密度高的薄膜密度。該上氧化鋁薄膜6B，即，利用該使用一含O2或O3之原料氣體之氧化製程所形成的氧化鋁薄膜具有大約3.3g/cm3的薄膜密度。該等下氧化鋁薄膜6A，即，利用該使用一含H2O之原料氣體之氧化製程所形成的氧化鋁薄膜具有大約2.9g/cm3的薄膜密度。例如， 該上氧化鋁薄膜6B，即，利用該使用一含O2或O3之原料氣體之氧化製程所形成的氧化鋁薄膜具有大約3.0g/cm3或更高的薄膜密度。
在這情況中，當該等下氧化鋁薄膜6A與該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的一近-表面部份是被氧化而且因此一第一氧化區域4A與第二氧化區域4B是被形成在該GaN帽蓋層4中。更明確地，當該等下氧化鋁薄膜6A是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份被氧化而因此該等第二氧化區域4B是形成在該GaN帽蓋層4中。當該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份被氧化而因此該第一氧化區域4A是形成在該GaN帽蓋層4中。
在這情況中，該GaN帽蓋層4具有一個接近該與該絕緣薄膜6(上氧化鋁薄膜6B)之一位在閘極電極7下方之區域之界面的氧化區域(第一氧化區域)4A和接近該等與該絕緣薄膜6(下氧化鋁薄膜6A)之除了位在閘極電極7下方之外之區域之界面的氧化區域(第二氧化區域)4B。於此中，該閘極電極7是置於該GaN帽蓋層4的第一氧化區域4A之上，該絕緣薄膜6(上氧化鋁薄膜6B)是被夾在它們之間。該GaN帽蓋層4也被稱為一氮化鎵層或者一氮化物半導體層。該等氧化區域4A和4B也被稱為氧化層、GaN氧化區域、或者GaN氧化層。
該第一氧化區域4A具有一比該等第二氧化區域 4B之氧氣濃度高的氧氣濃度。換句話說，該第一氧化區域4A具有一比接近該等與該絕緣薄膜6之除了位在閘極電極7下方之外之區域之界面之區域之那些高的氧氣濃度。該第一氧化區域4A的厚度是比該等第二氧化區域4B的厚度大。例如，該第一氧化區域4A的厚度(深度)是比大約2nm大。該等氧化區域4A和4B含GaO、GaON等等。
圖2描繪形成在該氮化物半導體層之與該絕緣薄膜之界面附近(該GaN層與氧化鋁薄膜之界面附近)之氧化區域之氧氣濃度與厚度(從界面起的深度)的測量結果，該等測量結果是藉X-射線光電子能譜(X-ray photoelectron spectroscopy)來得到。在圖2中，實線A指出當該氧化鋁薄膜是使用氧氣電漿氧化製程作為一使用一含O2或O3之原料氣體的氧化製程來被形成時在被形成於該GaN層中之氧化區域之氧氣濃度與厚度之間的關係。在圖2中，實線B指出當該氧化鋁薄膜是使用蒸氣氧化製程作為一使用一含H2O之原料氣體的氧化製程來被形成時在被形成於該GaN層中之氧化區域之氧氣濃度與厚度之間的關係。
如由在圖2中的實線B所指出，當該氧化鋁薄膜是使用蒸氣氧化製程作為一使用一含H2O之原料氣體的氧化製程來被形成時，形成在該GaN層中之氧化區域的厚度是大約2nm。另一方面，如由在圖2中的實線A所指出，當該氧化鋁薄膜是使用氧氣電漿氧化製程作為一使用一含O2或O3之原料氣體的氧化製程來被形成時，形成在該GaN層中之氧化區域的厚度是大約4nm。從以上可發現，如由在 圖2中的實線A和B中所指出，形成在該GaN層中之氧化區域的厚度(深度)在該氧化鋁薄膜是利用該使用一含O2或O3之原料氣體的氧氣電漿氧化製程作為一氧化製程來被形成的情況中是比在該氧化鋁薄膜是利用該使用一含H2O之原料氣體的蒸氣氧化製程作為一氧化製程來被形成的情況中大。
具體地，當該氧化鋁薄膜是使用該利用一含O2或O3之原料氣體的氧氣電漿氧化製程作為一氧化製程來被形成時，形成在該GaN層中之氧化區域的厚度是比大約2nm大。同時發現的是，如由在圖2中的實線A和B所指出，形成在該GaN層中之氧化區域的氧氣濃度在該氧化鋁薄膜是利用該使用一含O2或O3之原料氣體的氧氣電漿氧化製程作為一氧化製程來被形成的情況中是比在該氧化鋁薄膜是利用該使用一含H2O之原料氣體的蒸氣氧化製程作為一氧化製程來被形成的情況中大。該氧氣濃度在整個氧化區域中是高的而該氧氣濃度在該氧化區域中之任何深度是高的。這可能是因為該GaN層的氧化是由被包含於氧氣電漿內之像是自由基(radical)般的活性氧(active oxygen)促成。
如上所述具有一個比在該等與絕緣薄膜6之除了位在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高之氧氣濃度之氧化區域(第一氧化區域)4A是形成在該GaN帽蓋層4之與絕緣薄膜6之位在閘極電極7下方之區域之界面附近的原因是被發現如下。
當該氧化鋁薄膜是利一使用一含H2O之原料氣 體之氧化製程(例如，蒸氣氧化製程)來被形成於該GaN帽蓋層的整個表面上作為一絕緣薄膜時，一個具有一低氧氣濃度的氧化區域是被形成在該GaN帽蓋層之與該絕緣薄膜的界面附近。如由在圖3中的實線A所指出，這增升該汲極電流，但減低該臨界值。
另一方面，當該氧化鋁薄膜是利用一使用一含O2或O3之原料氣體之氧化製程(例如，氧氣電漿氧化製程)來被形成於該GaN帽蓋層的整個表面上作為一絕緣薄膜時，一個具有一高氧氣濃度的氧化區域是被形成在該GaN帽蓋層之與該絕緣薄膜的界面附近。如由在圖3中的實線B所指出，這增升該臨界值，但減少該汲極電流。
以下是從上面發現。當該氧化鋁薄膜是利用一使用一含O2或O3之原料氣體之氧化製程(例如，氧氣電漿氧化製程)來被形成作為一絕緣薄膜時，一個具有一高氧氣濃度的氧化區域是被形成在該GaN帽蓋層之與該絕緣薄膜的界面附近，其把該臨界值移位到正側。然而，如果該具有一高氧氣濃度的氧化區域也是藉由形成該氧化鋁薄膜於整個表面上來被形成於一凹坑區域中的話，與氧化鋁薄膜是使用一利用一含H2O之原料氣體之氧化製程(例如，蒸氣氧化製程)來被形成的情況比較起來該汲極電流是減低。
為了避免這樣，如上所述，該上氧化鋁薄膜6B是使用一利用一含O2或O3之原料氣體之氧化製程(例如，氧氣電漿氧化製程)來被形成於該GaN帽蓋層4之一位在閘極電極7下方的區域上作為該絕緣薄膜6。因此，當該上氧化 鋁薄膜6B是被形成時，一個具有一高氧氣濃度的氧化區域，即，該具有一深電子陷阱(deep electron trap)的氧化區域(第一氧化區域)4A是形成在該GaN帽蓋層4之一位在閘極電極7下方(於此中，正好位在下方)的部份中。這增升該臨界值。
另一方面，該等下氧化鋁薄膜6A是使用一利用一含H2O之原料氣體之氧化製程(例如，蒸氣氧化製程)來被形成在該GaN帽蓋層4之除了在閘極電極7下方之外的部份中，即，在存取區域之上，作為該絕緣薄膜6。這樣的目的是為了儘可能避免一個具有一高氧氣濃度之氧化區域，即，一個具有一深電子陷阱之氧化區域在該GaN帽蓋層4之除了位在閘極電極7下方之部份中的形成。換句話說，該等具有一比該GaN帽蓋層4之位在閘極電極7下方之部份之氧氣濃度低之氧氣濃度的氧化區域(第二氧化區域)4B是形成在該GaN帽蓋層4之除了位在閘極電極7下方之外的部份中。這抑制在汲極電流上的減少。
如上所述，藉由使用一個藉著把該使用一利用一含O2或O3之原料氣體之氧化製程來被形成的上氧化鋁薄膜6B與該等使用一利用一含H2O之原料氣體之氧化製程來被形成的下氧化鋁薄膜6A結合來得到的混合氧化鋁薄膜作為該絕緣薄膜6，例如，如由在圖3中的實線C所指出，在高汲極電流被維持之同時一正臨界值是被獲得。當該氧化鋁薄膜是使用一利用一含O2或O3之原料氣體的氧化製程來被形成時，與該氧化鋁薄膜是使用一利用一含H2O之原料氣體之氧化製程來被形成的情況比較，該GaN帽蓋層4在該表面附 近的氧化是進行。
結果，一個較深電子陷阱被形成。如此之電子陷阱的範例包括Ga空缺(Ga vacancies)和Ga空缺-氧氣對缺陷。因此，藉由使用一利用一含O2或O3之原料氣體的氧化製程來形成該上氧化鋁薄膜6B僅在該GaN帽蓋層4之一位在閘極電極7下方的區域上，該具有一個較深電子陷阱的氧化區域4A是形成在該閘極電極7下方。結果，在該2DEG中的電子被捕陷而因此一個正臨界值被獲得。藉由使用一利用一含H2O之原料氣體的氧化製程來形成該等下氧化鋁薄膜6A在該GaN帽蓋層4之除了位在閘極電極7下方之外的區域上，高汲極電流是被維持。據此，當在汲極電流上的減少是被抑制之同時該臨界值是被增升。
一種用於製造這實施例之半導體裝置(MIS-型AlGaN/GaN-HEMT)的方法現在將會被描述。
首先，GaN、AlGaN、與GaN是藉，例如，金屬有機氣相磊晶(MOVPE)法來被連續地沉積於一SiC基體1上。例如，i-GaN、i-AlGaN、n-AlGaN、與n-GaN是連續地被沉積於一個半-絕緣SiC基體1上。因此，一個包括堆疊在該SiC基體1上之一GaN電子傳輸層2、一AlGaN電子供應層3、與一GaN帽蓋層4的氮化物半導體多層結構5是被形成。一分子束磊晶(MBE)法等等是可以被使用取代該MOVPE法。
一源極電極凹槽10與一汲極電極凹槽11然後是分別形成在該氮化物半導體多層結構5的源極電極形成區域(一個在其內要形成有一源極電極的區域)與汲極電極形 成區域(一個在其內要形成有一汲極電極的區域)中。即，該帽蓋層4與電子供應層3之在該源極電極形成區域與汲極電極形成區域中的部份是藉，例如，光刻法與使用氯氣體等等的乾蝕刻來被移除俾形成一源極電極凹槽10與一汲極電極凹槽11。因此，貫穿該帽蓋層4且到達該電子供應層3中之一預定深度的凹槽是被形成作為該源極電極凹槽10與汲極電極凹槽11。該蝕刻的深度是可以被設定以致於到達電子供應層3中之預定深度的凹槽是被形成作為該源極電極凹槽10與汲極電極凹槽11。該蝕刻的深度未被特別限定。例如，該蝕刻的深度可以是一個到達該電子傳輸層2的深度。
一絕緣薄膜6然後是形成在該氮化物半導體多層結構5上俾可覆蓋該整個表面。
在這實施例中，作為該絕緣薄膜6，下氧化鋁薄膜6A是形成在該GaN帽蓋層4之除了位在一閘極電極形成區域(一個在其內要形成有閘極電極之區域)下方之外的區域上而一上氧化鋁薄膜6B是形成在該等下氧化鋁薄膜6A上與在該GaN帽蓋層4之一位在閘極電極形成區域下方的區域上。
於此中，該氮化物半導體多層結構5的表面是以一硫酸-過氧化氫混合物(sulfuric acid-hydrogen peroxide mixture)等等來清洗，而一交錯層(altered layer)是以氫氟酸清洗而然後用水洗滌是被執行。
一個下氧化鋁薄膜6A然後是藉，例如，一個使 用一利用一含H2O之原料氣體之氧化製程(蒸氣氧化製程)的原子層沉積(ALD)法來被形成在該GaN帽蓋層4上。該下氧化鋁薄膜6A的厚度可以是，例如，大約5nm到10nm而於此中是大約10nm。化學蒸氣沉積(CVD)法等等是可以被使用取代該ALD法。
該下氧化鋁薄膜6A之一位在閘極電極形成區域下方的部份然後是藉，例如，使用四甲基氫氧化銨(tetramethylammonium hydroxide(TMAH))的濕蝕刻來被移除。因此，下氧化鋁薄膜6A是形成在該GaN帽蓋層4之除了位在閘極電極形成區域下方之外的區域上。
一上氧化鋁薄膜6B然後是藉，例如，一使用一利用一含O2或O3之原料氣體之氧化製程(氧氣電漿氧化製程)的ALD法來被形成在該等下氧化鋁薄膜6A上與在該GaN帽蓋層4之一位在閘極電極形成區域下方的區域上。該上氧化鋁薄膜6B的厚度可以是，例如，大約10nm到100nm而於此中是大約40nm。化學蒸氣沉積(CVD)法等等是可以被使用取代該ALD法。
該絕緣薄膜6然後是遭遇一個在，例如，大約500℃至800℃之溫度下的退火處理。
因此，一個具有一由該等與GaN帽蓋層4之除了位在閘極電極形成區域下方之外之表面接觸之下氧化鋁薄膜6A與該堆疊在該等下氧化鋁薄膜6A上俾可與該GaN帽蓋層4之一位在閘極電極形成區域下方之表面接觸之上氧化鋁薄膜6B構成之兩-層結構的絕緣薄膜是被形成作為該絕 緣薄膜6。在這情況中，該上氧化鋁薄膜6B具有一個比該等下氧化鋁薄膜6A之薄膜密度高的薄膜密度。
於此中，該上氧化鋁薄膜6B，即，使用該利用一含O2或O3之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約3.3g/cm3的薄膜密度。該等下氧化鋁薄膜6A，即，使用該利用一含H2O之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約2.9g/cm3的薄膜密度。例如，該上氧化鋁薄膜6B，即，使用該利用一含O2或O3之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約3.0g/cm3或以上的薄膜密度。因此，該GaN帽蓋層4的表面是由在一位於閘極電極形成區域下方之區域內的該上氧化鋁薄膜6B與在除了位於閘極電極形成區域下方之外之區域內的該等下氧化鋁薄膜6A覆蓋。
在這情況中，當該等下氧化鋁薄膜6A與該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此一第一氧化區域4A與第二氧化區域4B是被形成在該GaN帽蓋層4中。更明確地，當該等下氧化鋁薄膜6A是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該等第二氧化區域4B是被形成在該GaN帽蓋層4中。當該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該第一氧化區域4A是形成在該GaN帽蓋層4中。
在這情況中，該GaN帽蓋層4具有一氧化區域(第 一氧化區域)4A位在該與該呈現在該閘極電極形成區域下方之上氧化鋁薄膜6B的界面附近及氧化區域(第二氧化區域)4B位在該等與該等呈現在該閘極電極形成區域下方之外之下氧化鋁薄膜6A的界面附近。該第一氧化區域4A具有一個比該等第二氧化區域4B之氧氣濃度高的氧氣濃度。換句話說，該第一氧化區域4A具有一個比位在該等與該絕緣薄膜6之位在閘極電極形成區域下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。該第一氧化區域4A的厚度是比該等第二氧化區域4B的厚度大。例如，該第一氧化區域4A的厚度(深度)是比大約2nm大。該等氧化區域4A和4B包含GaO、GaON等等。
一源極電極8和一汲極電極9然後是被形成。即，形成在分別置於一源極電極形成區域與一汲極電極形成區域內之該源極電極凹槽10與汲極電極凹槽11中的下氧化鋁薄膜6A與上氧化鋁薄膜6B是藉，例如，使用TMAH的濕蝕刻來被移除。
該源極電極凹槽10與該汲極電極凹槽11然後是藉著，例如，蒸氣沉積法與剝離法以，例如，作用為源極電極8和汲極電極9之材料的Ta/Al填充。Ta/Al是進一步被沉積俾可自該源極電極凹槽10與該汲極電極凹槽11突起。
一退火處理然後是在，例如，大約550℃的溫度下被執行俾可形成一歐姆接觸。因此，作用如一對歐姆電極的一源極電極8和一汲極電極9是被形成。
一閘極電極7然後是被形成在該絕緣薄膜6(上氧 化鋁薄膜6B)上。
在這實施例中，一閘極電極7是形成在該GaN帽蓋層4的第一氧化區域4A之上，該絕緣薄膜6(上氧化鋁薄膜6B)是被夾在它們之間。
於此中，例如，Ni/Au是被使用作為該閘極電極7的材料。該閘極電極7是藉由以，例如，蒸氣沉積法和剝離法來把Ni/Au沉積在在該GaN帽蓋層4之第一氧化區域4A之上的該絕緣薄膜6(上氧化鋁薄膜6B)之上而然後執行一個在，例如，大約300℃至400℃之溫度下的退火處理來被形成。
隨後，用於形成一保護薄膜、一接觸孔、一導線等等(圖中未示)的處理是被執行俾完成一半導體裝置(MIS-型AlGaN/GaN-HEMT)。
這實施例的半導體裝置及用於製造該半導體裝置的方法提供的優點是在於在汲極電流上的減低被抑制之同時一高臨界值是被獲得。
在以上的實施例中，該氧化鋁薄膜(氧化物絕緣薄膜)是被使用作為該絕緣薄膜6，但是該絕緣薄膜6不被限定為那樣。例如，一個含有從該包含鋁、鉿(hafnium)、鉭(tantalum)、鋯(zirconium)與矽之群組選擇出來之至少一氧化物或氮氧化物的絕緣薄膜是可以被使用作為該絕緣薄膜6。換句話說，該絕緣薄膜可以包括置於該氮化物半導體多層結構之除了位在閘極電極之外之區域上的下氧化物絕緣薄膜或下氮氧化物絕緣薄膜以及置於該等下氧化物絕緣薄 膜或該等下氮氧化物絕緣薄膜上和在該氮化物半導體多層結構之一位在閘極電極下方之區域上的一上氧化物絕緣薄膜或一上氮氧化物絕緣薄膜。
在以上的實施例中，一個在其內該電子傳輸層是由GaN構成而該電子供應層是由AlGaN構成的AlGaN/GaN-HEMT已被例示作為一半導體裝置，但是該半導體裝置不被限定為那樣。例如，這實施例也可應用到一個在其內該電子傳輸層是由GaN構成而該電子供應層是由InAlN構成的InAlN/GaN-HEMT或者一個在其內該電子傳輸層是由GaN構成而該電子供應層是由InAlGaN構成的InAlGaN/GaN-HEMT。這實施例也可應用到具有另一氮化物半導體多層結構的半導體裝置。
例如，該氮化物半導體多層結構5可以包括至少該電子供應層3和電子傳輸層2而且不是必要地包括該帽蓋層4。在這情況中，構成該氮化物半導體多層結構5之最上層的該氮化物半導體層(電子供應層3)具有一氧化區域(第一氧化區域)4A在該與該絕緣薄膜6之一位在閘極電極7下方之區域的界面附近，該氧化區域4A具有一個比在該等與絕緣薄膜6之除了位在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。此外，該氮化物半導體層具有第二氧化區域4B，該等第二氧化區域4B具有一個比該在該等與絕緣薄膜6之除了位在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮 化物半導體多層結構5的該第一氧化區域4A與該等第二氧化區域4B是為由AlGaN構成的氧化區域。
在以上的實施例中，一個不具有閘極凹坑的HEMT已被例示為一半導體裝置，但該半導體裝置不被限定為那樣。例如，這實施例也可應用到如在圖4中所示之一具有一閘極凹坑12的HEMT。
在該具有一閘極凹坑12之HEMT的情況中，上述實施例的氮化物半導體多層結構5可以被改變成一個具有一閘極凹坑12的氮化物半導體多層結構而且該閘極電極7是可以被設置在該閘極凹坑12中。換句話說，該氮化物半導體多層結構5可以被改變成一個具有具有一在其內是設置有閘極電極7之閘極凹坑12的氮化物半導體多層結構。例如，部份的閘極電極7是可以被埋藏在該閘極凹坑12內。再者，例如，一個具有一到達該電子傳輸層2之深度的凹槽可以被形成作為該閘極凹坑12。在這情況中，該閘極電極7是被設置在該氮化物半導體多層結構5之上，即，在被包括在該氮化物半導體多層結構5內的電子傳輸層2之上。被包括在該氮化物半導體多層結構5內的電子傳輸層2具有一個第一氧化區域4A位在該與該絕緣薄膜6之一位於閘極電極7下方之區域的界面附近，該第一氧化區域4A具有一個比位在該等與絕緣薄膜6之除了位於閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。
於此中，該電子傳輸層2是為一GaN層。因此，該氮化物半導體多層結構5的第一氧化區域4A是為一個由 GaN構成的氧化區域。再者，構成該氮化物半導體多層結構5之最上層的氮化物半導體層(帽蓋層4)具有第二氧化區域4B，該等第二氧化區域4B具有一個比位在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此中，該帽蓋層4是為一GaN層。因此，該氮化物半導體多層結構5的第二氧化區域4B是為由GaN構成的氧化區域。該閘極凹坑12也被稱為一凹坑、一凹孔、或者一電極凹槽。
該閘極凹坑12可以具有一個到達該電子供應層3的深度。在這情況中，該閘極電極7是被設置在該氮化物半導體多層結構5之上，即，在被包括於該氮化物半導體多層結構5內的電子供應層3之上。被包括在該氮化物半導體多層結構5內的電子供應層3具有一第一氧化區域4A在該與絕緣薄膜6之一位在閘極電極7下方之區域的界面附近，該第一氧化區域4A具有一個比位在該等與絕緣薄膜6之除了位於閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的第一氧化區域4A是為一個由AlGaN構成的氧化區域。當該電子供應層3是由InAlN或者InAlGaN構成時，該氮化物半導體多層結構5的第一氧化區域4A是為一個由InAlN或者InAlGaN構成的氧化區域。
例如，該具有閘極凹坑12的氮化物半導體多層結構5可以包括至少該電子供應層3與電子傳輸層2而且不是 必須地包括該帽蓋層4。在這情況中，構成該氮化物半導體多層結構5之最上層的該氮化物半導體層(電子供應層3)具有一氧化區域(第一氧化區域)4A位在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該氧化區域4A具有一個比位在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。再者，該氮化物半導體層具有第二氧化區域4B，該等第二氧化區域4B具有一個比位在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的該第一氧化區域4A與該等第二氧化區域4B是為由AlGaN構成的氧化區域。
一個具有如此之閘極凹坑12的HEMT是可以由下面的方法製成。在上述實施例的製造方法中，一閘極凹坑12是在該源極電極凹槽10與該汲極電極凹槽11被形成之後被形成。隨後，該絕緣薄膜6是被形成，該源極電極8與該汲極電極9是被形成，且該閘極電極7是被形成。
在用於形成該閘極凹坑12的製程中，該閘極凹坑12是可以被形成於該氮化物半導體多層結構5的閘極電極形成區域中(一個在其內要形成有一閘極電極的區域)。即，該帽蓋層4與電子供應層3之在閘極電極形成區域內的部份是可以藉，例如，光刻法與使用氯氣體、氟氣體等等的乾蝕刻來被移除以形成該閘極凹坑12。因此，一個具有一到達電子傳輸層2之深度的凹槽是可以被形成作為該閘極凹 坑12。於此中，一個具有一到達電子傳輸層2之深度的凹槽是被形成作為該閘極凹坑12，但該結構不被限定為那樣。例如，一個具有一到達電子供應層3之深度的凹槽是可以被形成作為該閘極凹坑12。
[第二實施例]
一第二實施例之半導體裝置及用於製造該半導體裝置之方法現在將會配合圖5來作描述。
這實施例的半導體裝置與該第一實施例的半導體裝置不同的地方是在於該絕緣薄膜6。換句話說，在該第一實施例中，該等下氧化鋁薄膜6A是為使用一利用一含有H2O之原料氣體之氧化製程，像是蒸氣氧化製程般，來被形成的薄膜，而該上氧化鋁薄膜6B是為一使用一利用一含有O2或O3之原料氣體之氧化製程，像是氧氣電漿氧化製程般，來被形成的薄膜。另一方面，在這實施例中，該下氧化鋁薄膜6A是為是為一使用一利用一含有O2或O3之原料氣體之氧化製程，像是氧氣電漿氧化製程般，來被形成的薄膜，而該上氧化鋁薄膜6B是為一使用一利用一含有H2O之原料氣體之氧化製程，像是蒸氣氧化製程般，來被形成的薄膜。
具體地，如在圖5中所示，該半導體裝置包括，作為該絕緣薄膜6，一個被置於該GaN帽蓋層4之一位在閘極電極7下方之區域上的下氧化鋁薄膜6A，該GaN帽蓋層4構成該氮化物半導體多層結構5的最上層，及一被置於該下氧化鋁薄膜6A上與在該GaN帽蓋層4之除了位在閘極電極7下方之外之區域上的上氧化鋁薄膜6B。換句話說，該絕緣 薄膜6具有一個由該與GaN帽蓋層4之一位在閘極電極7下方之表面接觸的下氧化鋁薄膜6A與該被堆疊在該下氧化鋁薄膜6A上俾可與該GaN帽蓋層4之除了位在閘極電極7下方之外之表面接觸的上氧化鋁薄膜6B構成的兩-層結構。在這情況中，該GaN帽蓋層4的表面是由在一個位於閘極電極7下方之區域內的下氧化鋁薄膜6A以及在除了位於閘極電極7下方之外之區域內的上氧化鋁薄膜6B覆蓋。該下氧化鋁薄膜6A也被稱為下氧化物絕緣薄膜。該上氧化鋁薄膜6B也被稱為上氧化物絕緣薄膜。
該下氧化鋁薄膜6A是如下面所述使用一利用一含有O2或O3之原料氣體之氧化製程，像是氧氣電漿氧化製程般，來被形成。該上氧化鋁薄膜6B是如下面所述使用一利用一含有H2O之原料氣體之氧化製程，像是蒸氣氧化製程般，來被形成。因此，該下氧化鋁薄膜6A具有一個比該上氧化鋁薄膜6B之薄膜密度高的薄膜密度。該上氧化鋁薄膜6B，即，該使用該利用一含有H2O之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約2.9g/cm3的薄膜密度。該下氧化鋁薄膜6A，即，該使用該利用一含有O2或O3之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約3.3g/cm3的薄膜密度。例如，該下氧化鋁薄膜6A，即，該使用該利用一含有O2或O3之原料氣體之氧化製程來被形成的氧化鋁薄膜具有大約3.0g/cm3的薄膜密度。
在這情況中，當該下氧化鋁薄膜6A與該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的 近-表面部份是被氧化而因此一第一氧化區域4A與第二氧化區域4B是形成在該GaN帽蓋層4中。更具體地，當該下氧化鋁薄膜6A是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該第一氧化區域4A是形成在該GaN帽蓋層4中。當該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該等第二氧化區域4B是形成在該GaN帽蓋層4中。
在這情況中，該GaN帽蓋層4具有一氧化區域(第一氧化區域)4A位在該與絕緣薄膜6(下氧化鋁薄膜6A)之一在閘極電極7下方之區域的界面附近以及氧化區域(第二氧化區域)4B位在該等與絕緣薄膜6(上氧化鋁薄膜6B)之除了在閘極電極7下方之外之區域的界面附近。於此中，該閘極電極7是被設置在該GaN帽蓋層4的第一氧化區域4A之上，該絕緣薄膜6(下氧化鋁薄膜6A)是被夾在該閘極電極7與該GaN帽蓋層4的第一氧化區域4A之間。該GaN帽蓋層4也被稱為一氮化鎵層或者一氮化物半導體層。該等氧化區域4A和4B也被稱為氧化層、GaN氧化區域、或者GaN氧化層。
該第一氧化區域4A具有一個比該等第二氧化區域4B之氧氣濃度高的氧氣濃度。換句話說，該第一氧化區域4A具有一個比位在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。該第一氧化區域4A的厚度是比該等第二氧化區域4B的厚度大。例如，該第一氧化區域4A的厚度是比大約2nm大。該等氧化區域4A和4B含有GaO、GaON等等。
這實施例的半導體裝置可以由後面的方法製成。即，在該第一實施例之用於製造半導體裝置之方法中在用於形成一絕緣薄膜的製程中，該絕緣薄膜6是可以被形成如下。
作為該絕緣薄膜6，該下氧化鋁薄膜6A是形成在該GaN帽蓋層4之一在閘極電極形成區域(一個在其內要形成有閘極電極的區域)下方的區域上而該上氧化鋁薄膜6B是形成在該下氧化鋁薄膜6A上以及在該GaN帽蓋層4之除了在閘極電極形成區域下方之外的區域上。
於此中，該氮化物半導體多層結構5的表面是以一硫酸-過氧化氫混合物等等來清洗，而一交錯層是以氫氟酸來清洗而然後用水清洗是被執行。
一個下氧化鋁薄膜6A是以，例如，一種使用一利用一含有O2或O3之原料氣體之氧化製程(氧氣電漿氧化製程)的ALD法來形成在該GaN帽蓋層4上。該下氧化鋁薄膜6A的厚度可以是，例如，大約5nm到10nm而於此中是大約10nm。一CVD法等等是可以被使用取代該ALD法。
該下氧化鋁薄膜6A之除了在閘極電極形成區域下方之外的部份然後是藉，例如，使用TMAH的濕蝕刻來被選擇地移除。因此，該下氧化鋁薄膜6A是形成在該GaN帽蓋層4之一在閘極電極形成區域下方的區域上。
一上氧化鋁薄膜6B然後是藉，例如，一種使用一利用一含有H2O之原料氣體之氧化製程(蒸氣氧化製程)的ALD法來形成在該下氧化鋁薄膜6A上與在該GaN帽蓋層 4之除了在閘極電極形成區域下方之外的區域上。該上氧化鋁薄膜6B的厚度可以是，例如，大約10nm到100nm而且於此中是為大約40nm。一CVD法等等是可以被使用取代該ALD法。
該絕緣薄膜6然後是經歷一個在，例如，大約500℃至800℃之溫度下的退火處理。
因此，一個具有一由該與GaN帽蓋層4之一在閘極電極形成區域下方之表面接觸之下氧化鋁薄膜6A和該被堆疊於該下氧化鋁薄膜6A上俾可與該GaN帽蓋層4之除了在閘極電極形成區域下方之外之表面接觸之上氧化鋁薄膜6B所構成之兩-層結構的絕緣薄膜是被形成作為該絕緣薄膜6。在這情況中，該下氧化鋁薄膜6A具有一個比該上氧化鋁薄膜6B之薄膜密度高的薄膜密度。該GaN帽蓋層4的表面是由該在一個位於閘極電極形成區域下方之區域中的下氧化鋁薄膜6A和該在除了在閘極電極形成區域下方之外之區域中的上氧化鋁薄膜6B覆蓋。
在這實施例中，如上所述，該下氧化鋁薄膜6A是使用一利用一含有O2或O3之原料氣體的氧化製程，像是氧氣電漿氧化製程般，來被形成在整個表面上；該下氧化鋁薄膜6A之除了在閘極電極形成區域下方之外的部份，即，該下氧化鋁薄膜6A之在要被形成成存取區域之區域中的部份是被移除；而且該上氧化鋁薄膜6B然後是使用一利用一含有H2O之原料氣體的氧化製程，像是蒸氣氧化製程般，來被形成在該下氧化鋁薄膜6A上。另一方面，在該第一實施 例中，該下氧化鋁薄膜6A是使用一利用一含有H2O之原料氣體的氧化製程，像是蒸氣氧化製程般，來被形成在整個表面上；該下氧化鋁薄膜6A之一在閘極電極形成區域下方的部份是被移除；而且該上氧化鋁薄膜6B然後是使用一利用一含有O2或O3之原料氣體的氧化製程，像是氧氣電漿氧化製程般，來被形成在該等下氧化鋁薄膜6A上。
在這情況中，當該下氧化鋁薄膜6A與該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此一第一氧化區域4A與第二氧化區域4B是形成在該GaN帽蓋層4中。更明確地，當該下氧化鋁薄膜6A是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該第一氧化區域4A是形成在該GaN帽蓋層4中。當該上氧化鋁薄膜6B是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的近-表面部份是被氧化而因此該等第二氧化區域4B是形成在該GaN帽蓋層4中。
在這情況中，該GaN帽蓋層4具有一氧化區域(第一氧化區域)4A接近該與該呈現於閘極電極形成區域下方之下氧化鋁薄膜6A的界面附近及氧化區域(第二氧化區域)4B接近該等與該上氧化鋁薄膜6B之除了在閘極電極形成區域下方之區域的界面附近。該第一氧化區域4A具有一個比該等第二氧化區域4B之氧氣濃度高的氧氣濃度。換句話說，該第一氧化區域4A具有一個比位在該等與絕緣薄膜6之除了在閘極電極形成區域下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。該第一氧化區域4A的厚度 是比該等第二氧化區域4B的厚度大。例如，該第一氧化區域4A的厚度(深度)是比大約2nm大。該等氧化區域4A和4B含有GaO、GaON等等。
其他的結構與生產製程是與該第一實施例相同。
這實施例的半導體裝置以及用於製造該半導體裝置的方法提供的優點為當在汲極電流上的減低是被抑制的同時一個高臨界值是被實現。
在上述實施例中，該氧化鋁薄膜(氧化物絕緣薄膜)是被使用作為該絕緣薄膜6，但是該絕緣薄膜6不被限定為那樣。例如，一個含有從該包含鋁、鉿、鉭、鋯與矽之群組選擇出來之至少一氧化物或氮氧化物的絕緣薄膜是可以被使用作為該絕緣薄膜6。換句話說，該絕緣薄膜可以包括被設置在該氮化物半導體多層結構之一在閘極電極下方之區域上的一下氧化物絕緣薄膜或者一下氮氧化物絕緣薄膜以及被設置在該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜上和在該氮化物半導體多層結構之除了在閘極電極下方之外之區域上的一上氧化物絕緣薄膜或者一上氮氧化物絕緣薄膜。
在上述實施例中，一種在其內該電子傳輸層是由GaN構成而該電子供應層是由AlGaN構成的AlGaN/GaN-HEMT已被例示作為一半導體裝置，但是該半導體裝置不被限定為那樣。例如，這實施例也可應用到一種在其內該電子傳輸層是由GaN構成而該電子供應層是由 InAlN構成的InAlN/GaN-HEMT或者一種在其內該電子傳輸層是由GaN構成而該電子供應層是由InAlGaN構成的InAlGaN/GaN-HEMT。這實施例也可應用到具有其他氮化物半導體多層結構的半導體裝置。例如，該氮化物半導體多層結構5可以包括至少該電子供應層3與電子傳輸層2而且不是必要地包括該帽蓋層4。
在這情況中，構成該氮化物半導體多層結構5之最上層的氮化物半導體層(電子供應層3)具有一氧化區域(第一氧化區域)4A接近該與絕緣薄膜6之一在閘極電極7下方之區域的界面，該氧化區域4A具有一個比在該與絕緣薄膜6之一在閘極電極7下方之區域之界面附近之區域之氧氣濃度高的氧氣濃度。再者，該氮化物半導體層具有第二氧化區域4B，該等第二氧化區域4B具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的該第一氧化區域4A與該等第二氧化區域4B是為由AlGaN構成的氧化區域。
在上述實施例中，一種不具有閘極凹坑的HEMT已被例示作為一半導體裝置，但是該半導體裝置不被限定為那樣。例如，這實施例也可應用到如在圖6中所示之一種具有一閘極凹坑12的HEMT。
在具有一閘極凹坑12之HEMT的情況中，上述實施例的氮化物半導體多層結構5是可以被改變成一種具有 一閘極凹坑12的氮化物半導體多層結構而且該閘極電極7可以是形成在該閘極凹坑12中。換句話說，該氮化物半導體多層結構5可以被改變成一種具有一在其內是設置有該閘極電極7之閘極凹坑12的氮化物半導體多層結構。例如，部份的閘極電極7是可以被埋藏在該閘極凹坑12中。再者，例如，一個具有一到達該電子傳輸層2之深度的凹槽是可以被形成作為該閘極凹坑12。
在這情況中，該閘極電極7是設置在該氮化物半導體多層結構5之上，即，在該被包括於該氮化物半導體多層結構5內的電子傳輸層2之上。被包括在該氮化物半導體多層結構5內的該電子傳輸層2具有一第一氧化區域4A在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該第一氧化區域4A具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該電子傳輸層2是為一GaN層。因此，該氮化物半導體多層結構5的第一氧化區域4A是為一個由GaN構成的氧化區域。再者，構成該氮化物半導體多層結構5之最上層的該氮化物半導體層(帽蓋層4)具有第二氧化區域4B，該等第二氧化區域4B具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此中，該帽蓋層4是為一GaN層。因此，該氮化物半導體多層結構5的第二氧化區域4B是為由GaN構成的氧化區域。該閘極凹坑12也被稱為一凹坑、一凹孔、或者一電極凹槽。
該閘極凹坑12可以具有一個到達該電子供應層3的深度。在這情況中，該閘極電極7是設置在該氮化物半導體多層結構5之上，即，在該被包括於該氮化物半導體多層結構5內的電子供應層3之上。被包括在該氮化物半導體多層結構5內的該電子供應層3具有一第一氧化區域4A接近該與絕緣薄膜6之一在閘極電極7下方之區域的界面，該第一氧化區域4A具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的第一氧化區域4A是為一個由AlGaN構成的氧化區域。當該電子供應層3是由InAlN或者InAlGaN構成時，該氮化物半導體多層結構5的第一氧化區域4A是為一個由InAlN或者InAlGaN構成的氧化區域。
例如，具有該閘極凹坑12的氮化物半導體多層結構5可以包括至少該電子供應層3與電子傳輸層2而且不是必要地包括該帽蓋層4。在這情況中，構成該氮化物半導體多層結構5之最上層的該氮化物半導體層(電子供應層3)具有一個第一氧化區域4A接近該與絕緣薄膜6之一在閘極電極7下方之區域的界面，該第一氧化區域4A具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之區域之界面附近之區域之氧氣濃度高的氧氣濃度。再者，該氮化物半導體層具有第二氧化區域4B，該等第二氧化區域具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之第一氧化區域4A之氧氣濃度低的氧氣濃度。於此 中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的該第一氧化區域4A與該等第二氧化區域4B是為由AlGaN構成的氧化區域。
一種具有如此之閘極凹坑12的HEMT可以由下面的方法製成。在上述實施例的生產方法中，一閘極凹坑12是在該源極電極凹槽10與該汲極電極凹槽11被形成之後被形成。隨後，該絕緣薄膜6被形成，該源極電極8和該汲極電極9被形成，而且該閘極電極7被形成。
在用於形成該閘極凹坑12的製程中，該閘極凹坑12可以是形成在該氮化物半導體多層結構5的閘極電極形成區域中(一個在其內要形成有一閘極電極的區域)。即，該帽蓋層4與電子供應層3之在閘極電極形成區域內的部份是可以藉，例如，光刻法與使用氯氣體、氟氣體等等的乾蝕刻來被移除俾形成該閘極凹坑12。因此，一個具有一到達電子傳輸層2之深度的凹槽是可以被形成作為該閘極凹坑12。於此中，一個具有一到達該電子傳輸層2之深度的凹槽是被形成作為該閘極凹坑12，但是該結構不被限定為那樣。例如，一個具有一到達該電子供應層3之深度的凹槽是可以被形成作為該閘極凹坑12。
[第三實施例]
一第三實施例之半導體裝置及用於製造該半導體裝置的方法現在將會配合圖7來作描述。
這實施例的半導體裝置與該第一實施例的半導體裝置不同的地方是在於該絕緣薄膜與該氮化物半導體多 層結構的氧化區域。
在這實施例中，如在圖7中所示，一氧化區域4X是僅呈現在閘極電極7下方接近構成氮化物半導體多層結構5之最上層之GaN帽蓋層4之與絕緣薄膜6的界面。在這情況中，該GaN帽蓋層4具有一氧化區域(第一氧化區域)4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近。該閘極電極7是設置在該GaN帽蓋層4的氧化區域4X之上，該絕緣薄膜6被夾在它們之間。該GaN帽蓋層4也被稱為一氮化鎵層或者一氮化物半導體層。該氧化區域4X也被稱為一氧化物層、一GaN氧化物區域、或者一GaN氧化物層。
該氧化區域4X可以是透過一個使用氧氣電漿作為氧氣源的氧氣電漿處理藉由選擇地氧化該GaN帽蓋層4的一近-表面部份來被形成。在這情況中，該氧化區域4X的厚度(深度)是比大約2nm大。該氧化區域4X含有GaO、GaON等等。於此中，該氧氣電漿處理(氧氣電漿氧化製程)是被用於一氧化製程，但是該氧化製程不被限定為那樣。例如，像是氧氣退火與氧氣離子植入般的其他氧化製程是可以被使用。如此的氧化製程也被稱為一種使用一含O2或者O3之原料氣體的氧化製程。
在該GaN帽蓋層4的表面，即，在該GaN帽蓋層4與該絕緣薄膜6的界面，僅該氧化區域4X被最好地氧化，但是一個除了該氧化區域4X之外的區域有時是被不可避免地氧化。縱使在如此的情況中，該氧化區域4X具有一個比其他區域之氧化濃度高的氧氣濃度。換句話說，該氧化區域 4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。
在這實施例中，該絕緣薄膜6可以是由一種諸如氧化鋁、氧化鉿、氧化矽、氮化鋁、氮化鉿、或氮化矽般的材料構成。換句話說，該絕緣薄膜6可以包含從該包含鋁、鉿、鉭、鋯、與矽之群組選擇出來之至少一元素的氧化物、氮化物、或氮氧化物。於此中，在氧化區域4X是如上所述形成在該GaN帽蓋層4中的情況中，最好的是當該絕緣薄膜6是形成在該GaN帽蓋層4上時該GaN帽蓋層4的表面是儘可能不被氧化。
當一氧化物絕緣薄膜或者一氮氧化物絕緣薄膜是被使用作為該與GaN帽蓋層4接觸的絕緣薄膜6時，一種使用一含有H2O之原料氣體的氧化製程，像是一蒸氣氧化製程般，最好是被使用以致於在形成於該GaN帽蓋層4之該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之氧化區域(第二氧化區域)中的氧氣濃度是比在一形成於該GaN帽蓋層4之該與絕緣薄膜6之一在閘極電極7下方之區域之界面附近之氧化區域(第一氧化區域)的氧氣濃度低。例如，一氧化鋁薄膜是被使用作為該絕緣薄膜6，而且該氧化鋁薄膜可以是使用一種利用一含H2O之原料氣體的氧化製程，像是蒸氣氧化製程般，來被形成。
在這情況中，該GaN帽蓋層4具有一氧化區域(第一氧化區域)在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近以及在該等與絕緣薄膜6之除了在閘極電極7 下方之外之區域之界面附近的氧化區域(第二氧化區域)。該等第二氧化區域具有一個比該第一氧化區域之氧氣濃度低的氧氣濃度。在這情況中，該第一氧化區域具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。再者，該第一氧化區域的厚度是比該等第二氧化區域的厚度大。例如，該第一氧化區域具有一個大於大約2nm的厚度。該絕緣薄膜6可以具有一單-層結構或者一在其內由以上之材料構成之兩個或多個層是堆疊於彼此之頂部上的多層結構。
在這實施例的半導體裝置中，在該用於製造第一實施例之半導體裝置之方法中之用於形成一絕緣薄膜的製程之前，構成該氮化物半導體多層結構5之最上層之該GaN帽蓋層4的一部份是可以藉下面的方法來被氧化以形成一氧化區域(第一氧化區域)4X。
即，在該源極電極凹槽10與該汲極電極凹槽11被形成之後，該氮化物半導體多層結構5的表面是能夠以一硫酸-過氧化氫混合物等等來清洗，而一交錯層是以氫氟酸清洗而然後用水洗滌是被執行。
隨後，在閘極電極形成區域下方之GaN帽蓋層4的一近-表面部份，構成該氮化物半導體多層結構5之最上層的GaN帽蓋層4，是被氧化俾形成一氧化區域(第一氧化區域)4X在該GaN帽蓋層4中。例如，該GaN帽蓋層4的一近-表面部份可以使用一氧氣電漿氧化製程來被選擇地氧化。該氧化製程不被限定為那樣。像是氧氣退火與氧氣離子植 入般的其他氧化製程，即，使用一含有O2或者O3之原料氣體的氧化製程是可以被使用。
在這情況中，該GaN帽蓋層4具有一氧化區域(第一氧化區域)4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近。該氧化區域4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。該氧化區域4X的厚度(深度)是比大約2nm大。該氧化區域4X含有GaO、GaON等等。
隨後，該絕緣薄膜6是被形成俾可覆蓋該氮化物半導體多層結構5的整個表面。該絕緣薄膜6之材料的範例包括氧化鋁、氧化鉿、氧化矽、氮化鋁、氮化鉿、和氮化矽。具體地，一氧化鋁薄膜是被使用作為該絕緣薄膜6，而且該氧化鋁薄膜可以藉，例如，一種使用一利用一含有H2O之原料氣體之氧化製程，諸如一蒸氣氧化製程般，的ALD法來被形成在該GaN帽蓋層4上。換句話說，在一氧化物絕緣薄膜或者一氮氧化物絕緣薄膜是被使用作為絕緣薄膜的情況中，一氧化物絕緣薄膜或者一氮氧化物絕緣薄膜是可以利用一含有H2O的原料氣體來被形成在該氮化物半導體多層結構上。
在這情況中，當該氧化鋁薄膜是形成在該GaN帽蓋層4上時，該GaN帽蓋層4的一近-表面部份是被氧化而因此具有一個比第一氧化區域4X之氧氣濃度低之氧氣濃度的第二氧化區域是形成在該GaN帽蓋層4中。即，該GaN帽蓋層4具有一氧化區域(第一氧化區域)4X在該與氧化鋁薄膜 之一在閘極電極7下方之區域的界面附近以及在該等與氧化鋁薄膜之除了在閘極電極7下方之外之區域之界面附近的氧化區域(第二氧化區域)。該第一氧化區域4X具有一個比該等第二氧化區域之氧氣濃度高的氧氣濃度。換句話說，該第一氧化區域4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。該第一氧化區域4X具有一個比該等第二氧化區域之厚度大的厚度。例如，該第一氧化區域4X的厚度(深度)是比大約2nm大。該氧化區域4X含有GaO、GaON等等。該氧化鋁薄膜6的厚度可以是，例如，大約10nm到100nm而且於此中是大約40nm。一CVD法等等是可以被使用取代該ALD法。在那之後，該絕緣薄膜6是經歷一個在，例如，大約500℃到800℃之溫度下的退火處理。
因此，具有第一氧化區域4X在閘極電極形成區域下方之GaN帽蓋層4的整個表面是由該絕緣薄膜6(氧化鋁薄膜)覆蓋。
該絕緣薄膜6(氧化鋁薄膜)之形成在源極電極凹槽10與汲極電極凹槽11中的部份是可以藉，例如，使用TMAH的濕蝕刻來被移除，該源極電極8和該汲極電極9是可以被形成，而然後該閘極電極7是可以被形成。於此中，該閘極電極7是形成在該GaN帽蓋層4的第一氧化區域4X之上，該絕緣薄膜6(氧化鋁薄膜)是被夾在它們之間。換句話說，該閘極電極7是形成在該第一氧化區域4X之上，該第一氧化區域4X具有一個比形成在該氮化物半導體多層結構之 與氧化物絕緣薄膜或者氮氧化物絕緣薄膜之界面附近之該等第二氧化區域之氧氣濃度高的氧氣濃度，該氧化物絕緣薄膜或者該氮氧化物絕緣薄膜是被夾在該閘極電極7與該氮化物半導體多層結構之間。
其他的結構與生產製程是與該第一實施例相同。
這實施例的半導體裝置及用於製造該半導體裝置的方法提供的優點是在於在汲極電流上的減低是被抑制之時一個高臨界值是被實現。
在上述實施例中，一種在其內該電子傳輸層是由GaN構成而該電子供應層是由AlGaN構成的AlGaN/GaN-HEMT業已被例示作為一半導體裝置，但是該半導體裝置不被限定為那樣。例如，這實施例也可應用到一種在其內該電子傳輸層是由GaN構成而該電子供應層是由InAlN構成的InAlN/GaN-HEMT或者一種在其內該電子傳輸層是由GaN構成而該電子供應層是由InAlGaN構成的InAlGaN/GaN-HEMT。這實施例也可應用到具有其他氮化物半導體多層結構的半導體裝置。例如，該氮化物半導體多層結構5可以包括至少該電子供應層3與電子傳輸層2而且不是必要地包括該帽蓋層4。
在這情況中，構成該氮化物半導體多層結構5之最上層的該氮化物半導體層(電子供應層3)具有一氧化區域(第一氧化區域)4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該第一氧化區域4X具有一個比在該等 與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的第一氧化區域4X是為一個由AlGaN構成的氧化區域。
在上述的實施例中，一種不具有閘極凹坑的HEMT業已被例示作為一半導體裝置，但是該半導體裝置不被限定為那樣。例如，這實施例也可應用到如在圖8中所示之一種具有一閘極凹坑12的HEMT。
在具有一閘極凹坑12之HEMT的情況中，上述實施例的氮化物半導體多層結構5可以被改變成一種具有一閘極凹坑12的氮化物半導體多層結構而且該閘極電極7可以被設置在該閘極凹坑12內。換句話說，該氮化物半導體多層結構5可以被改變成一種具有一個在其內設置有閘極電極7之閘極凹坑12的氮化物半導體多層結構。例如，部份的閘極電極7是可以被埋藏在該閘極凹坑12內。再者，例如，一個具有一到達電子傳輸層2之深度的凹槽是可以被形成作為該閘極凹坑12。在這情況中，該閘極電極7是設置在該氮化物半導體多層結構5之上，即，在該被包括在該氮化物半導體多層結構5內的電子傳輸層2之上。
該被包括在該氮化物半導體多層結構5內的電子傳輸層2具有一第一氧化區域4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該第一氧化區域4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中， 該電子傳輸層2是為一GaN層。因此，該氮化物半導體多層結構5的第一氧化區域4X是為一個由GaN構成的氧化區域。該閘極凹坑12也被稱為一凹坑、一凹孔、或者一電極凹槽。
該閘極凹坑12可以具有一個到達該電子供應層3的深度。在這情況中，該閘極電極7是設置在該氮化物半導體多層結構5之上，即，在該被包括在該氮化物半導體多層結構5內的電子供應層3之上。被包括在該氮化物半導體多層結構5內的電子供應層3具有一第一氧化區域4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該第一氧化區域4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的第一氧化區域4X是為一個由AlGaN構成的氧化區域。當該電子供應層3是由InAlN或者InAlGaN構成時，該氮化物半導體多層結構5的第一氧化區域4X是為一個由InAlN或者InAlGaN構成的氧化區域。
例如，具有閘極凹坑12的氮化物半導體多層結構5可以包括至少該電子供應層3與電子傳輸層2而且不是必要地包括該帽蓋層4。在這情況中，構成該氮化物半導體多層結構5之最上層的氮化物半導體層(電子供應層3)具有一氧化區域(第一氧化區域)4X在該與絕緣薄膜6之一在閘極電極7下方之區域的界面附近，該第一氧化區域4X具有一個比在該等與絕緣薄膜6之除了在閘極電極7下方之外之區域之界面附近之區域之氧氣濃度高的氧氣濃度。於此中，該 電子供應層3是為一AlGaN層。因此，該氮化物半導體多層結構5的第一氧化區域4X是為一個由AlGaN構成的氧化區域。
一種具有如此之閘極凹坑12的HEMT可以由下面的方法製成。在上述實施例的製造方法中，一閘極凹坑12是在該源極電極凹槽10與該汲極電極凹槽11被形成之後被形成。隨後，該氧化區域4X被形成，該絕緣薄膜6被形成，該源極電極8與該汲極電極9被形成，而且該閘極電極7被形成。
在用於形成該閘極凹坑12的製程中，該閘極凹坑12可以被形成在該氮化物半導體多層結構5的一閘極電極形成區域內(一個在其內要形成有一閘極電極的區域)。即，帽蓋層4和電子供應層3之在該閘極電極形成區域內的部份是可以藉，例如，光刻法與使用氯氣體、氟氣體等等的乾蝕刻來被移除以形成該閘極凹坑12。因此，一個具有一到達該電子傳輸層2之深度的凹槽是可以被形成作為該閘極凹坑12。於此中，一個具有一到達該電子傳輸層2之深度的凹槽是被形成作為該閘極凹坑12，但是該結構不被限定為那樣。例如，一個具有一到達該電子供應層3之深度的凹槽是可以被形成作為該閘極凹坑12。
[第四實施例]
一第四實施例的電源供應裝置現在將會配合圖9來被描述。
這實施例的電源供應裝置包括該等第一至第三 實施例中之任一者的半導體裝置(HEMT)以及其之變化。
如在圖9中所示，該電源供應裝置包括一高-電壓初級電路(高-電壓電路)21、一低-電壓次級電路(低-電壓電路)22、及一置於該初級電路21與該次級電路22之間的變壓器23。
該初級電路21包括一AC電源24、一所謂的橋式整流器電路25、及數個切換元件26a,26b,26c，和26d(於此中，其之數目為四個)。該橋式整流器電路25包括一切換元件26e。
該次級電路22包括數個切換元件27a,27b，和27c(於此中，其之數目為三個)。
在這實施例中，該初級電路21的切換元件26a,26b,26c,26d，和26e相當於該等第一至第三實施例中之任一者的HEMT以及其之變化。該次級電路22的切換元件27a,27b，和27c是為使用矽的常見MIS-FETs。
據此，有一優點是在於因為該等第一至第三實施例中之任一者的半導體裝置(HEMT)以及其之變化是被使用於該高-電壓電路21，這實施例的電源供應裝置實現高可靠度。
[第五實施例]
一第五實施例的高頻放大器現在將會配合圖10來被描述。
這實施例的高頻放大器包括該等第一至第三實施例中之任一者的半導體裝置(HEMT)以及其之變化。
如在圖10中所示，該高頻放大器包括一數位預失真電路31、混合器32a和32b、與一功率放大器33。該功率放大器33也被簡單地稱為一放大器。
該數位預失真電路31補償一輸入訊號的非線性失真。該等混合器32a和32b把一AC訊號與非線性失真被補償過的該輸入訊號混合。
該功率放大器33把業已與該AC訊號混合一起的該輸入訊號放大而且包括該等第一至第三實施例中之任一者的HEMT以及其之變化。
在圖10中，一輸出側訊號與一AC訊號是要由該混合器32b混合並且藉由，例如，切換一開關來被發送到該數位預失真電路31。
據此，有一優點是在於因為該等第一至第三實施例中之任一者的半導體裝置(HEMT)以及其之變化是被使用於該功率放大器33，這實施例的高頻放大器實現高可靠度。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1‧‧‧SiC基體
2‧‧‧GaN電子傳輸層
3‧‧‧AlGaN電子供應層
4‧‧‧GaN帽蓋層
4A‧‧‧第一氧化區域
4B‧‧‧第二氧化區域
5‧‧‧氧化物半導體多層結構
6‧‧‧絕緣薄膜
6A‧‧‧下氧化鋁薄膜
6B‧‧‧上氧化鋁薄膜
7‧‧‧閘極電極
8‧‧‧源極電極
9‧‧‧汲極電極
10‧‧‧源極電極凹槽
11‧‧‧汲極電極凹槽

Claims (20)

  1. 一種半導體裝置，包含：一氮化物半導體多層(multilayer)；設置在該氮化物半導體多層上的一源極電極與一汲極電極；設置在該氮化物半導體多層上的該源極電極與該汲極電極之間的一帽蓋層；設置在該源極電極與該汲極電極之間的該帽蓋層上之一絕緣薄膜；以及一設置在該絕緣薄膜上的閘極電極，其中，該帽蓋層具有：一第一氧化區域在該閘極電極下方之該絕緣薄膜附近，及一第二氧化區域在除了該閘極電極下方之外的該絕緣薄膜附近，該第一氧化區域具有一個比該第二氧化區域之氧氣濃度高的氧氣濃度。
  2. 如請求項1之半導體裝置，其中，該絕緣薄膜是為一氧化物絕緣薄膜或者一氮氧化物絕緣薄膜。
  3. 如請求項1之半導體裝置，其中，該第一氧化區域具有一個比該第二氧化區域之厚度大的厚度。
  4. 如請求項1之半導體裝置，其中，該絕緣薄膜包括：設置在該帽蓋層之一除了在該閘極電極下方之外之區域上的一下氧化物絕緣薄膜或者一下氮氧化物絕緣薄膜，和設置在該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜上以及在該帽蓋層之一在該閘極電極下方之區域上的一上氧化物絕緣薄膜或者一上氮氧化物絕緣薄膜。
  5. 如請求項4之半導體裝置，其中，該上氧化物絕緣薄膜或者該上氮氧化物絕緣薄膜具有一個比該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜之薄膜密度高的薄膜密度。
  6. 如請求項1之半導體裝置，其中，該絕緣薄膜包括：設置在該帽蓋層之一在該閘極電極下方之區域上的一下氧化物絕緣薄膜或者一下氮氧化物絕緣薄膜，和設置在該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜上以及在該帽蓋層之一除了在該閘極電極下方之外之區域上的一上氧化物絕緣薄膜或者一上氮氧化物絕緣薄膜。
  7. 如請求項6之半導體裝置，其中，該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜具有一個比該上氧化物絕緣薄膜或者該上氮氧化 物絕緣薄膜之薄膜密度高的薄膜密度。
  8. 如請求項1之半導體裝置，其中，該第一氧化區域具有一個大於2nm的厚度。
  9. 如請求項1之半導體裝置，其中，該氮化物半導體多層包括一電子傳輸層及一電子供應層。
  10. 如請求項1之半導體裝置，其中，該氮化物半導體多層包括一電子傳輸層和一電子供應層而且具有一個在其內設置有該閘極電極的凹坑。
  11. 一種用於製造半導體裝置的方法，包含：形成一絕緣薄膜在一氮化物半導體多層上；選擇性地移除一閘極電極形成區域的該絕緣薄膜，該閘極電極形成區域為一閘極電極要被形成之一區域；藉由氧化該絕緣薄膜而形成一上氧化物薄膜；藉由氧化該絕緣薄膜而在除了該閘極電極形成區域之外的該上氧化物薄膜下面形成一下氧化物薄膜；形成一第一氧化區域在該閘極電極形成區域中的該氮化物半導體多層之一表面上；形成一第二氧化區域在除了該閘極電極形成區域之外的該氮化物半導體多層之一表面上；形成一閘極電極於該氮化物半導體多層的該第一氧化區域之上， 其中，該第一氧化區域具有一個比該第二氧化區域之氧氣濃度高的氧氣濃度。
  12. 如請求項11之方法，更包含在該形成該絕緣薄膜之前藉由氧化該氮化物半導體多層的一部份來形成該第一氧化區域。
  13. 如請求項12之方法，其中，該形成該絕緣薄膜包括使用一含有H2O之原料氣體來形成一氧化物絕緣薄膜或者一氮氧化物絕緣薄膜在該氮化物半導體多層上，且該形成該閘極電極包括形成該閘極電極在該具有一個比一第二氧化區域之氧氣濃度高之氧氣濃度的第一氧化區域之上因此該氧化物絕緣薄膜或者該氮氧化物絕緣薄膜是被夾在該閘極電極與該第一氧化區域之間，該第二氧化區域是被形成在該氮化物半導體多層之一與該氧化物絕緣薄膜或者該氮氧化物絕緣薄膜的界面附近。
  14. 如請求項13之方法，其中，該第一氧化區域具有一個比該第二氧化區域之厚度大的厚度。
  15. 如請求項11之方法，其中，該形成該絕緣薄膜包括：使用一含有H2O的原料氣體形成一個下氧化物絕緣薄膜或者一個下氮氧化物絕緣薄膜在該氮化物半導體多層上； 移除該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜的一部份；及使用一含有O2或O3的原料氣體形成一個上氧化物絕緣薄膜或者一個上氮氧化物絕緣薄膜在該氮化物半導體多層和該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜上，且該形成該閘極電極包括：形成該閘極電極在該具有一個比一第二氧化區域之氧氣濃度高之氧氣濃度的第一氧化區域之上因此該上氧化物絕緣薄膜或者該上氮氧化物絕緣薄膜是被夾在該閘極電極與該第一氧化區域之間，該第一氧化區域是被形成在該氮化物半導體多層之一與該上氧化物絕緣薄膜或者該上氮氧化物絕緣薄膜的界面附近，該第二氧化區域是被形成在該氮化物半導體多層之一與該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜的界面附近。
  16. 如請求項11之方法，其中，該形成該絕緣薄膜包括：使用一含有O2或O3的原料氣體來形成一下氧化物絕緣薄膜或者一下氮氧化物絕緣薄膜於該氮化物半導體多層上；移除該下氧化物絕緣薄膜或者下氮氧化物絕緣薄膜的一部份；及使用一含有H2O的原料氣體形成一個上氧化物絕緣 薄膜或者一個上氮氧化物絕緣薄膜在該氮化物半導體多層和該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜上，且該形成該閘極電極包括：形成該閘極電極在該具有一個比一第二氧化區域之氧氣濃度高之氧氣濃度的第一氧化區域之上因此該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜和該上氧化物絕緣薄膜或者該上氮氧化物絕緣薄膜是被夾在該閘極電極與該第一氧化區域之間，該第一氧化區域是被形成在該氮化物半導體多層之一與該下氧化物絕緣薄膜或者該下氮氧化物絕緣薄膜的界面附近，該第二氧化區域是被形成在該氮化物半導體多層之一與該上氧化物絕緣薄膜或者該上氮氧化物絕緣薄膜的界面附近。
  17. 如請求項11之方法，更包含在該形成該絕緣薄膜之前形成一個包括一電子傳輸層、一電子供應層、與一帽蓋層的氮化物半導體多層，其中，該形成該絕緣薄膜包括形成該絕緣薄膜於該帽蓋層上。
  18. 如請求項11之方法，更包含，在該形成該絕緣薄膜之前：形成一個包括一電子傳輸層與一電子供應層的氮化物半導體多層；及在該氮化物半導體多層中形成一個在其內要形成有該閘極電極的凹坑， 其中，該形成該絕緣薄膜包括形成該絕緣薄膜於該被露出在該凹坑之一底表面的電子傳輸層或者電子供應層上。
  19. 一種電源供應裝置，包含：一包括一電晶體的初級電源供應電路；及一藉著一變壓器來與該初級電源供應電路隔開的次級電源供應電路，其中，該電晶體包括：一氮化物半導體多層，設置在該氮化物半導體多層上的一源極電極與一汲極電極，設置在該氮化物半導體多層上的該源極電極與該汲極電極之間的一帽蓋層，設置在該源極電極與該汲極電極之間的該帽蓋層上之一絕緣薄膜，及一設置在該絕緣薄膜上的閘極電極，其中，該帽蓋層具有：一第一氧化區域在該閘極電極下方之該絕緣薄膜附近，及一第二氧化區域在除了該閘極電極下方之外的該絕緣薄膜附近，該第一氧化區域具有一個比該第二氧化區域之氧氣濃度高的氧氣濃度。
  20. 一種高頻放大器，包含： 一被組構來補償一輸入訊號之非線性失真的數位預失真電路；一連接到該數位預失真電路且是被組構來把一AC訊號與非線性失真被補償過之該輸入訊號混合的混合器；及一連接到該混合器且是被組構來把與該AC訊號混合之該輸入訊號放大的放大器，該放大器包括一電晶體，其中，該電晶體包括：一氮化物半導體多層，設置在該氮化物半導體多層上的一源極電極與一汲極電極，設置在該氮化物半導體多層上的該源極電極與該汲極電極之間的一帽蓋層，設置在該源極電極與該汲極電極之間的該帽蓋層上之一絕緣薄膜，及一設置在該絕緣薄膜上的閘極電極，其中，該帽蓋層具有：一第一氧化區域在該閘極電極下方之該絕緣薄膜附近，及一第二氧化區域在除了該閘極電極下方之外的該絕緣薄膜附近，該第一氧化區域具有一個比該第二氧化區域之氧氣濃度高的氧氣濃度。
TW103103918A 2013-03-18 2014-02-06 半導體裝置及製造其之方法、電源供應裝置及高頻放大器 TWI582994B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013054928A JP6171435B2 (ja) 2013-03-18 2013-03-18 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
TW201440222A TW201440222A (zh) 2014-10-16
TWI582994B true TWI582994B (zh) 2017-05-11

Family

ID=51523642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103918A TWI582994B (zh) 2013-03-18 2014-02-06 半導體裝置及製造其之方法、電源供應裝置及高頻放大器

Country Status (4)

Country Link
US (2) US9755061B2 (zh)
JP (1) JP6171435B2 (zh)
CN (1) CN104064594B (zh)
TW (1) TWI582994B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
US20160322473A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer Layer on Gate and Methods of Forming the Same
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US9666683B2 (en) 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
US20170301780A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
JP6852283B2 (ja) * 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6649586B2 (ja) 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
JP6703269B2 (ja) * 2016-07-12 2020-06-03 富士通株式会社 化合物半導体装置及びその製造方法
JP6790682B2 (ja) * 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
US10411706B1 (en) 2017-10-20 2019-09-10 United States Of America As Represented By The Secretary Of The Air Force Wide-band digital buffer driver
US10068986B1 (en) * 2017-10-27 2018-09-04 Vanguard International Semiconductor Corporation Enhanced-mode high electron mobility transistor and method for forming the same
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
CN111916351A (zh) 2019-05-10 2020-11-10 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
JP7371384B2 (ja) * 2019-08-01 2023-10-31 富士通株式会社 化合物半導体装置及びその製造方法
JP7128535B2 (ja) 2020-06-26 2022-08-31 片山工業株式会社 ルーフモール及びその端末組付け構造
WO2022000247A1 (en) * 2020-06-30 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法
JP7446214B2 (ja) * 2020-12-16 2024-03-08 株式会社東芝 半導体装置及びその製造方法
JP2021044588A (ja) * 2020-12-17 2021-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
CN112993030A (zh) * 2021-02-04 2021-06-18 宁波海特创电控有限公司 一种提高槽栅GaN MIS FET器件可靠性的方法
CN113439340B (zh) * 2021-05-03 2023-05-12 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155781A1 (en) * 2006-03-31 2010-06-24 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
TW201242026A (en) * 2011-02-25 2012-10-16 Fujitsu Ltd Compound semiconductor device and method for manufacturing the same
TW201306129A (zh) * 2011-03-30 2013-02-01 Semiconductor Energy Lab 半導體裝置的製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745449A (en) * 1985-01-28 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated electronics suitable for optical communications
JP4134575B2 (ja) 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
CN101506958B (zh) * 2006-09-20 2012-02-22 富士通株式会社 场效应晶体管
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
WO2011008531A2 (en) * 2009-06-30 2011-01-20 University Of Florida Research Foundation, Inc. Enhancement mode hemt for digital and analog applications
US8394922B2 (en) * 2009-08-03 2013-03-12 Medarex, Inc. Antiproliferative compounds, conjugates thereof, methods therefor, and uses thereof
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
CN104011867B (zh) * 2011-12-23 2016-12-07 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
JP5957994B2 (ja) 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
CN102810564B (zh) 2012-06-12 2017-03-15 苏州能讯高能半导体有限公司 一种射频器件及其制作方法
JP6161889B2 (ja) * 2012-10-23 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
TWI653742B (zh) * 2014-05-30 2019-03-11 台達電子工業股份有限公司 半導體裝置與其之製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155781A1 (en) * 2006-03-31 2010-06-24 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
TW201242026A (en) * 2011-02-25 2012-10-16 Fujitsu Ltd Compound semiconductor device and method for manufacturing the same
TW201306129A (zh) * 2011-03-30 2013-02-01 Semiconductor Energy Lab 半導體裝置的製造方法

Also Published As

Publication number Publication date
US10468514B2 (en) 2019-11-05
US9755061B2 (en) 2017-09-05
CN104064594B (zh) 2018-10-12
TW201440222A (zh) 2014-10-16
CN104064594A (zh) 2014-09-24
US20170352752A1 (en) 2017-12-07
US20140264451A1 (en) 2014-09-18
JP2014183080A (ja) 2014-09-29
JP6171435B2 (ja) 2017-08-02

Similar Documents

Publication Publication Date Title
TWI582994B (zh) 半導體裝置及製造其之方法、電源供應裝置及高頻放大器
TWI487102B (zh) 化合物半導體裝置
JP5782947B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
TWI470803B (zh) 化合物半導體裝置及其製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
US9252254B2 (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
TWI515894B (zh) 半導體裝置及半導體裝置的製造方法
TWI515874B (zh) 半導體裝置及其製造方法、電源供應器與高頻放大器
US9349828B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20130193485A1 (en) Compound semiconductor device and method of manufacturing the same
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
TWI466291B (zh) 半導體裝置及用於製造半導體裝置的方法
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
JP2011204717A (ja) 化合物半導体装置
JP2012169369A (ja) 化合物半導体装置及びその製造方法
JP6135487B2 (ja) 半導体装置及び半導体装置の製造方法
TW201431078A (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
US20180197979A1 (en) Semiconductor device, power supply apparatus and high-frequency amplifier
US20140217416A1 (en) Nitrides based semiconductor device