[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5913816B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5913816B2
JP5913816B2 JP2011035117A JP2011035117A JP5913816B2 JP 5913816 B2 JP5913816 B2 JP 5913816B2 JP 2011035117 A JP2011035117 A JP 2011035117A JP 2011035117 A JP2011035117 A JP 2011035117A JP 5913816 B2 JP5913816 B2 JP 5913816B2
Authority
JP
Japan
Prior art keywords
layer
forming
semiconductor device
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011035117A
Other languages
English (en)
Other versions
JP2012174875A (ja
Inventor
山田　敦史
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011035117A priority Critical patent/JP5913816B2/ja
Priority to US13/315,682 priority patent/US8957425B2/en
Priority to TW100148557A priority patent/TWI451500B/zh
Priority to CN201210003495.4A priority patent/CN102646581B/zh
Publication of JP2012174875A publication Critical patent/JP2012174875A/ja
Priority to US14/221,489 priority patent/US9231095B2/en
Application granted granted Critical
Publication of JP5913816B2 publication Critical patent/JP5913816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。特に、ＡｌＧａＮを電子供給層、ＧａＮを走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じピエゾ分極が発生する。このように発生したピエゾ分極により、高濃度の二次元電子ガスが生じるため、高出力デバイスを得ることができる。
ところで、このような用途に用いられるＨＥＭＴは、ノーマリーオフであること、絶縁耐圧が高いこと等が求められている。特に、ノーマリーオフは安全動作の観点から重要であることから、ノーマリーオフ化のための様々な方法が検討されている。ノーマリーオフ化の為の方法の一つとして、ゲート電極の直下の半導体層の一部を除去することによりゲートリセスを形成する方法がある。この方法により形成されるゲートリセス構造では、電極間の抵抗成分を増加させることなく、閾値電圧を正にすることが可能である等の利点を有している。また、電力用途に用いられるノーマリーオフの半導体デバイスでは、高いドレイン耐圧やゲート耐圧が求められるため、横型構造のＦＥＴやＨＥＭＴにおいては、ゲート絶縁膜となる絶縁膜を形成したＭＩＳ（Metal Insulator Semiconductor）構造が用いられている。このように、ＧａＮ系の半導体材料を用いたＨＥＭＴにおいては、ゲートリセス構造及びＭＩＳ構造を組み合わせた構造とすることにより、電力用途に適した半導体デバイスとすることができる。
特開２００２−３５９２５６号公報 特開２００７−１９３０９号公報 特開２００９−７６８４５号公報
ところで、ゲートリセス構造及びＭＩＳ構造を有する半導体装置は、エピタキシャル成長等により成膜した半導体層の一部をエッチング等により除去し、エッチングされた部分に絶縁膜を形成する必要がある。このため製造される半導体装置はエッチングによりダメージを受け所望の特性や歩留りが得られなくなり、また、製造工程が複雑なものとなり、製造される半導体装置のコストを上昇させていた。
よって、ゲートリセス構造及びＭＩＳ構造を有する半導体装置を低コストで製造することのできる半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板の上方に形成された電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層に形成され、前記電子走行層と接した酸化絶縁膜と、前記酸化絶縁膜の上方に形成されたゲート電極と、前記電子走行層、または、前記電子供給層の上方に形成された、ソース電極及びドレイン電極と、を有することを特徴とする。
また、本実施の形態の一観点によれば、基板の上方に電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、前記電子供給層の上方に酸化絶縁膜が形成される領域に開口部を有するマスクを形成する工程と、前記開口部における前記電子供給層の一部を、前記電子走行層と接するまで酸化し酸化絶縁膜を形成する工程と、前記酸化絶縁膜の上方にゲート電極を形成する工程と、前記電子走行層または前記電子供給層の上方に、ソース電極及びドレイン電極を形成する工程と、を有し、前記酸化絶縁膜を形成する工程は、前記マスクの開口部において露出している前記電子供給層が、超臨界水、または、１００℃より高い温度の水に接触することにより行われるものであり、７００℃以下の温度で行われるものであって、前記ソース電極及び前記ドレイン電極は、オーミックコンタクトのために熱処理が行なわれるものであって、前記酸化絶縁膜を形成する際の温度は、前記オーミックコンタクトのための熱処理の温度よりも低い温度であり、前記電子走行層及び前記電子供給層は、Ｇａ、Ａｌ、Ｉｎのうちから選ばれる１または２以上のものの窒化物を含むものにより形成されていることを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ゲートリセス構造及びＭＩＳ構造を有する半導体装置における製造工程を簡略化することができ、所望の特性の半導体装置を低コストで製造することができる。
第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） 第１の実施の形態における半導体装置の製造工程図（２） 超臨界水の説明図 第１の実施の形態における他の半導体装置の構造図 第２の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第２の実施の形態における電源装置の回路図 第２の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置の構造）
図１に基づき、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＨＥＭＴと呼ばれるトランジスタであり、半導体等からなる基板１０上に形成されたバッファ層２０上に、電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４からなる半導体層が形成されている。この半導体層はＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によるエピタキシャル成長により形成されている。また、ソース電極４２及びドレイン電極４３は電子供給層２３と接続されて形成されており、ゲート電極４１が形成される領域には、電子走行層２１上にゲート絶縁膜となる絶縁膜３０が形成されており、絶縁膜３０上にゲート電極４１が形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接続されているものであってもよい。また、キャップ層２４等を覆うように、絶縁体からなる保護膜が形成されているものであってもよい。
基板１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板１０としてＳｉ基板を用いているため、バッファ層２０を形成しているが、他の材料からなる基板１０を用いた場合には、バッファ層２０を形成する必要がない場合がある。第１の半導体層となる電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はｉ−ＡｌＧａＮにより形成されており、第２の半導体層となる電子供給層２３はｎ−ＡｌＧａＮにより形成されており、キャップ層２４はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２次元電子ガス（２ＤＥＧ）２１ａが形成される。
ゲート電極４１、ソース電極４２及びドレイン電極４３は金属材料により形成されている。ゲート絶縁膜となる絶縁膜３０は、スペーサ層２２、電子供給層２３及びキャップ層２４を酸化することにより形成されている。具体的には、スペーサ層２２となるｉ−ＡｌＧａＮ、電子供給層２３はｎ−ＡｌＧａＮ、キャップ層２４となるｎ−ＧａＮを酸化することによりＧａ２Ｏ３、Ａｌ２Ｏ３が形成され、このように形成されたＧａ２Ｏ３、Ａｌ２Ｏ３より絶縁膜３０が形成されている。尚、上記説明では、スペーサ層２２、電子供給層２３及びキャップ層２４を酸化した場合について説明したが、電子供給層２３及びキャップ層２４を酸化したものであってもよく、また、キャップ層２４を酸化したものであってもよい。
上記においては、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。この場合、ゲート絶縁膜となる絶縁膜３０は、ＩｎＡｌＮ、ＩｎＧａＡｌＮを酸化することにより形成されるＧａ２Ｏ３、Ｉｎ２Ｏ３、Ａｌ２Ｏ３等により形成される。
（半導体装置の製造方法）
次に、図２から図４に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図２（ａ）に示すように、基板１０上にバッファ層２０を形成し、バッファ層２０上に、電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４等の半導体層をＭＯＶＰＥ等によりエピタキシャル成長させることにより形成する。この後、キャップ層２４の上には、マスクを形成するための窒化シリコン（ＳｉＮ）膜６１を形成する。基板１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板１０上には電子走行層２１等をエピタキシャル成長させるためバッファ層２０が形成されている。バッファ層２０は、例えば、厚さ０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。また、第１の半導体層となる電子走行層２１は、厚さ３μｍのノンドープのｉ−ＧａＮにより形成されている。スペーサ層２２は、厚さ５ｎｍのノンドープのｉ−ＡｌＧａＮにより形成されている。第２の半導体層となる電子供給層２３は、厚さ３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。また、キャップ層２４は、厚さ１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。窒化シリコン（ＳｉＮ）膜６１は、プラズマＣＶＤ（Chemical Vapor Deposition）によりキャップ層２４上に２００ｎｍの膜厚で成膜することにより形成する。
次に、図２（ｂ）に示すように、窒化シリコン膜６１上にレジストパターン６２を形成する。具体的には、窒化シリコン膜６１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン６２を形成する。このレジストパターン６２は、後述するゲート絶縁膜となる絶縁膜が形成される領域に開口部を有するものである。
次に、図２（ｃ）に示すように、レジストパターン６２が形成されていない領域の窒化シリコン膜６１をＲＩＥ（Reactive Ion Etching）等のドライエッチングを行なうことにより除去し、更に、レジストパターン６２も除去する。これにより開口部６３を有する窒化シリコン膜６１からなるマスク６４が形成される。尚、本実施の形態では、マスク６４を形成する材料に窒化シリコン膜６１を用いたが、酸化されにくい材料であれば、他の材料を用いてもよい。
次に、図３（ａ）に示すように、マスク６４の開口部６３において露出しているスペーサ層２２、電子供給層２３及びキャップ層２４を酸化することにおりゲート絶縁膜となる絶縁膜３０を形成する。この絶縁膜３０は、超臨界水を用いてスペーサ層２２、電子供給層２３及びキャップ層２４を酸化することにより形成する。具体的には、窒化シリコン膜６１に開口部６３が形成されているものを、純水が入れられているチャンバー内の所定の位置に設置し、チャンバー内を高温高圧状態にすることにより、チャンバー内部の純水を超臨界水にすることにより行なう。超臨界水は極めて酸化力が強く、通常高温でしか酸化しない材料であっても、低温で酸化させることができる。例えば、ＧａＮ及びＡｌＧａＮ等を熱酸化により酸化しようとした場合には、通常は１０００℃以上の温度が必要となり、このような高温に加熱した場合、エピタキシャル成長させた半導体層の結晶構造が崩れてしまい、所望の特性の半導体装置を得ることができない。しかしながら、超臨界水による酸化では、７００℃以下の温度、例えば、約３８０℃の超臨界水が半導体層に接触することにより、超臨界水が接触した所定の領域の半導体層を酸化させることができる。従って、半導体層の結晶構造に乱れを生じさせることなく、窒化物半導体を酸化することができる。よって、半導体装置における特性を低下させることなく窒化物半導体からなる半導体層の一部を酸化しゲート絶縁膜となる絶縁膜３０を形成することができる。
ここで、図５に基づき超臨界水について説明する。超臨界水とは、水を３７４℃以上の温度で、２１８気圧以上の圧力の状態におけるものであり、気体と液体とが区別できなくなる状態の水である。このような状態の水、即ち、超臨界水は通常の水とは著しく異なる性質を有しており、そのような性質の一つとして化学反応が促進されることが挙げられる。本実施の形態では、超臨界水を用いることにより、通常では、極めて高い温度においてしか酸化しないＧａＮ及びＡｌＧａＮを比較的低い温度で酸化させることができる。即ち、ｉ−ＡｌＧａＮからなるスペーサ層２２、ｎ−ＡｌＧａＮからなる電子供給層２３、ｎ−ＧａＮからなるキャップ層２４を酸化することにより、Ｇａ２Ｏ３及びＡｌ２Ｏ３からなる絶縁膜３０を形成することができるのである。本実施の形態では、超臨界水を用いることにより、７００℃以下、更には、５５０℃以下の温度でスペーサ層２２、電子供給層２３及びキャップ層２４を酸化し絶縁膜３０を形成することができる。尚、本実施の形態では、超臨界水を用いて酸化する場合について説明しているが、臨界点よりも僅かに低い温度と圧力の亜臨界水も強い酸化力を有しており、亜臨界水に近い状態の水の酸化力も比較的強い。よって、１００℃より高い温度（１００℃を超える温度）において液体状態となっている水であれば、超臨界水と同様に低温でＧａＮ及びＡｌＧａＮを酸化することができるものと考えられる。即ち、本実施の形態では、後述するソース電極４２及びドレイン電極４３をオーミックコンタクトさせるために必要な温度以下の温度においても窒化物半導体からなる半導体層を酸化させることができるのである。
このようにスペーサ層２２、電子供給層２３及びキャップ層２４を酸化することにより、酸化された領域では、リセスが形成されるとともに、リセス内に絶縁膜が形成される。よって、リセスを形成する工程、絶縁膜を形成する工程を一度に行なうことができ、製造工程を簡素化することができる。
尚、上記においては、ＧａＮ及びＡｌＧａＮを酸化する場合について説明したが、窒化物半導体を有する半導体装置であれば同様に酸化膜を形成することができ、この酸化膜により絶縁膜を形成することができる。具体的には、半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても、超臨界水等を用いた酸化によりＩｎ２Ｏ３、Ｇａ２Ｏ３及びＡｌ２Ｏ３からなる絶縁膜を形成することができる。
次に、図３（ｂ）に示すように、窒化シリコン膜６１を除去する。具体的には、熱リン酸を用いてウェットエッチングにより窒化シリコン膜６１を除去する。
次に、図３（ｃ）に示すように、レジストパターン６５を形成する。具体的には、キャップ層２４の表面にフォトレジストを塗布し、露光装置による露光及び現像を行なうことによりレジストパターン６５を形成する。このレジストパターン６５は、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有するものである。尚、レジストパターン６５を形成する前に、不図示の素子分離領域を形成してもよい。この場合には、素子分離領域に開口部を有する不図示のレジストパターンを形成し、開口部において塩素系ガスを用いたドライエッチングまたは、イオン注入を行なうことにより素子分離領域を形成する。この後、素子分離領域を形成するために用いられた不図示のレジストパターンを除去する。
次に、図４（ａ）に示すように、塩素系のガスを用いてＲＩＥ等のドライエッチングを行なうことにより、レジストパターン６５の開口部におけるキャップ層２４を除去する。この後、レジストパターン６５も有機溶剤等により除去する。これにより、ソース電極４２及びドレイン電極４３が形成される領域において、キャップ層２４が除去される。
次に、図４（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。このレジストパターンは、キャップ層２４が形成されている面にフォトレジストを塗布し、露光層による露光、現像を行なうことにより形成する。この後、全面に金属膜（Ｔａ：膜厚約２０ｎｍ／Ａｌ：膜厚約２００ｎｍ）を真空蒸着等により成膜した後、有機溶剤を用いてリフトオフを行なうことによりレジストパターン上に成膜された金属膜を除去する。これにより、レジストパターンが形成されていない領域における金属膜により、電子供給層２３上にＴａ／Ａｌからなるソース電極４２及びドレイン電極４３が形成される。尚、金属膜におけるＴａからなる膜はキャップ層２４に接して形成されており、窒素雰囲気中で４００℃から７００℃の温度、例えば、５５０℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３においてオーミックコンタクトが確立される。また、この熱処理を行なわなくともオーミックコンタクトが確立される場合には、熱処理は行なう必要がない。
次に、図４（ｃ）に示すように、ゲート電極４１を形成する。具体的には、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。このレジストパターンは、キャップ層２４が形成されている面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成する。この後、全面に金属膜（Ｎｉ：膜厚約４０ｎｍ／Ａｕ：膜厚約４００ｎｍ）を真空蒸着により成膜した後、有機溶剤を用いてリフトオフを行なうことによりレジストパターン上に成膜された金属膜を除去する。これにより、レジストパターンの形成されていない領域の金属膜により絶縁膜３０の上部にＮｉ／Ａｕからなるゲート電極４１を形成することができる。尚、この後、必要に応じて熱処理等を行ってもよい。
以上により、本実施の形態における半導体装置を作製することができる。
また、本実施の形態における半導体装置においては、更に、図６に示すように、キャップ層２４が露出している領域に保護膜５０を形成したものであってもよい。具体的には、保護膜５０は、絶縁体により形成されており、例えば、プラズマＡＬＤ（Atomic Layer Deposition）等により酸化アルミニウム膜、窒化シリコン膜等を成膜することにより形成することができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図７に基づき説明する。尚、図７は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１の実施の形態に示されているものとは異なっている。
最初に、第１の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１の実施の形態におけるゲート電極４１に接続されている。ソース電極４４２はソース電極パッドであり、第１の実施の形態におけるソース電極４２に接続されている。ドレイン電極４４３はドレイン電極パッドであり、第１の実施の形態におけるドレイン電極４３に接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
また、本実施の形態における電源装置及び高周波増幅器は、第１の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
図８に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図８に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図８に示す例では３つ）４６８を備えている。図８に示す例では、第１の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
また、図９に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図９に示す例では、パワーアンプ４７３は、第１の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図９に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。本実施の形態では、第１の実施の形態における半導体装置を用いることにより、電源装置及び増幅器を低コストで得ることができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上方に形成された半導体層と、
前記半導体層の一部を酸化することにより形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
を有し、
前記絶縁膜は、酸化ガリウムを含むもの、または、酸化ガリウム及び酸化インジウムを含むものにより形成されているものであることを特徴とする半導体装置。
（付記２）
前記絶縁膜は、更に、酸化アルミニウムを含むものであることを特徴とする付記１に記載の半導体装置。
（付記３）
前記半導体層は窒化物半導体により形成されているものであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記半導体層は、Ｇａ、Ａｌ、Ｉｎのうちから選ばれる１または２以上のものの窒化物を含むものにより形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記絶縁膜は前記半導体層の一部を超臨界水、または、１００℃より高く、７００℃以下の温度の水に接触することにより酸化されたものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記電極はゲート電極であって、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第１の半導体層は、ＧａＮを含むものであることを特徴とする付記６に記載の半導体装置。
（付記８）
前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする付記６または７に記載の半導体装置。
（付記９）
前記絶縁膜は前記第１の半導体層に接していることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記半導体層の上方には、絶縁体からなる保護膜が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１２）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１３）
基板の上方に半導体層を形成する工程と、
前記半導体層上に絶縁膜が形成される領域に開口部を有するマスクを形成する工程と、
前記開口部における半導体層の一部を酸化し絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
を有し、
前記半導体層は、窒化物半導体により形成されていることを特徴とする半導体装置の製造方法。
（付記１４）
前記半導体層は、Ｇａ、Ａｌ、Ｉｎのうちから選ばれる１または２以上のものの窒化物を含むものにより形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記絶縁膜を形成する工程は、前記マスクの開口部において露出している半導体層が、超臨界水、または、１００℃より高い温度の水に接触することにより行なわれるものであることを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記絶縁膜を形成する工程は、７００℃以下の温度で行なわれることを特徴とする付記１３から１５のいずれかに記載の導体装置の製造方法。
（付記１７）
前記マスクを形成する工程は、前記半導体層上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜に開口部を形成する工程と、
を有することを特徴とする付記１３から１６のいずれかに記載の導体装置の製造方法。
（付記１８）
前記電極はゲート電極であって、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記半導体層を形成する工程の後に、前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記ソース電極及び前記ドレイン電極を形成する工程は、前記絶縁膜を形成する工程の後に行なうものであることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記ソース電極及び前記ドレイン電極は、オーミックコンタクのために熱処理が行なわれるものであって、
前記絶縁膜を形成する際の温度は、前記オーミックコンタクのための熱処理の温度よりも低い温度であることを特徴とする請求項１８または１９に記載の半導体装置の製造方法。
１０ 基板
２０ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ スペーサ層
２３ 電子供給層（第２の半導体層）
２４ キャップ層
３０ 絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 保護膜
６１ 窒化シリコン膜
６２ 開口部
６３ レジストパターン
６４ マスク
６５ レジストパターン

Claims (2)

  1. 基板の上方に電子走行層を形成する工程と、
    前記電子走行層の上方に電子供給層を形成する工程と、
    前記電子供給層の上方に酸化絶縁膜が形成される領域に開口部を有するマスクを形成する工程と、
    前記開口部における前記電子供給層の一部を、前記電子走行層と接するまで酸化し酸化絶縁膜を形成する工程と、
    前記酸化絶縁膜の上方にゲート電極を形成する工程と、
    前記電子走行層または前記電子供給層の上方に、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記酸化絶縁膜を形成する工程は、前記マスクの開口部において露出している前記電子供給層が、超臨界水、または、１００℃より高い温度の水に接触することにより行われるものであり、７００℃以下の温度で行われるものであって、
    前記ソース電極及び前記ドレイン電極は、オーミックコンタクトのために熱処理が行なわれるものであって、
    前記酸化絶縁膜を形成する際の温度は、前記オーミックコンタクトのための熱処理の温度よりも低い温度であり、
    前記電子走行層及び前記電子供給層は、Ｇａ、Ａｌ、Ｉｎのうちから選ばれる１または２以上のものの窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
  2. 前記マスクを形成する工程は、前記電子供給層の上方に窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜に開口部を形成する工程と、
    を有することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2011035117A 2011-02-21 2011-02-21 半導体装置の製造方法 Active JP5913816B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011035117A JP5913816B2 (ja) 2011-02-21 2011-02-21 半導体装置の製造方法
US13/315,682 US8957425B2 (en) 2011-02-21 2011-12-09 Semiconductor device and method for manufacturing semiconductor device
TW100148557A TWI451500B (zh) 2011-02-21 2011-12-26 半導體裝置及半導體裝置的製造方法
CN201210003495.4A CN102646581B (zh) 2011-02-21 2012-01-06 半导体器件和制造半导体器件的方法
US14/221,489 US9231095B2 (en) 2011-02-21 2014-03-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011035117A JP5913816B2 (ja) 2011-02-21 2011-02-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012174875A JP2012174875A (ja) 2012-09-10
JP5913816B2 true JP5913816B2 (ja) 2016-04-27

Family

ID=46652017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011035117A Active JP5913816B2 (ja) 2011-02-21 2011-02-21 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8957425B2 (ja)
JP (1) JP5913816B2 (ja)
CN (1) CN102646581B (ja)
TW (1) TWI451500B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6245559B2 (ja) * 2012-10-11 2017-12-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014220463A (ja) * 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
US9412830B2 (en) 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
JP6237433B2 (ja) * 2014-04-17 2017-11-29 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104393039B (zh) * 2014-10-23 2017-02-15 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
KR102366953B1 (ko) 2016-01-06 2022-02-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6852283B2 (ja) 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
CN111199873A (zh) * 2020-01-09 2020-05-26 西安交通大学 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用
JP2023017513A (ja) * 2021-07-26 2023-02-07 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
CN113725297B (zh) * 2021-08-24 2024-10-01 厦门大学 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024524A2 (en) 1999-01-27 2000-08-02 Matsushita Electric Industrial Co., Ltd. Deposition of dielectric layers using supercritical CO2
TWI313059B (ja) 2000-12-08 2009-08-01 Sony Corporatio
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
CN1280982C (zh) * 2001-08-23 2006-10-18 皇家飞利浦电子股份有限公司 高频功率放大器电路
JP4134575B2 (ja) * 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP4588340B2 (ja) * 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
JP2004311869A (ja) * 2003-04-10 2004-11-04 Mitsubishi Electric Corp 窒化物半導体系電界効果トランジスタとその製造方法
US20050106895A1 (en) 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Supercritical water application for oxide formation
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4895189B2 (ja) * 2006-08-28 2012-03-14 国立大学法人大阪大学 酸化物の形成方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8431973B2 (en) 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
US8637873B2 (en) * 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same

Also Published As

Publication number Publication date
US8957425B2 (en) 2015-02-17
US20120211761A1 (en) 2012-08-23
JP2012174875A (ja) 2012-09-10
US9231095B2 (en) 2016-01-05
US20140206158A1 (en) 2014-07-24
TWI451500B (zh) 2014-09-01
CN102646581A (zh) 2012-08-22
TW201236083A (en) 2012-09-01
CN102646581B (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
JP5913816B2 (ja) 半導体装置の製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
TWI542008B (zh) 半導體裝置
JP6136571B2 (ja) 半導体装置及び半導体装置の製造方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP2015037105A (ja) 半導体装置及び半導体装置の製造方法
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
JP2019192698A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017085057A (ja) 半導体装置及び半導体装置の製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP2012174996A (ja) 半導体装置及び半導体装置の製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20180197979A1 (en) Semiconductor device, power supply apparatus and high-frequency amplifier
JP2014146646A (ja) 半導体装置
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP2019160966A (ja) 半導体装置及び半導体装置の製造方法
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2018041784A (ja) 半導体装置及び半導体装置の製造方法
JP2017212325A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5913816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150