[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI470803B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI470803B
TWI470803B TW100149136A TW100149136A TWI470803B TW I470803 B TWI470803 B TW I470803B TW 100149136 A TW100149136 A TW 100149136A TW 100149136 A TW100149136 A TW 100149136A TW I470803 B TWI470803 B TW I470803B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
semiconductor layer
electrode
semiconductor structure
stacked
Prior art date
Application number
TW100149136A
Other languages
English (en)
Other versions
TW201242026A (en
Inventor
Tadahiro Imada
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201242026A publication Critical patent/TW201242026A/zh
Application granted granted Critical
Publication of TWI470803B publication Critical patent/TWI470803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

化合物半導體裝置及其製造方法
本發明所述之實施例係關於化合物半導體裝置及用於製作該化合物半導體裝置之方法。
一項關於利用氮化物半導體之典型特徵，例如高飽和電子速率、寬能隙等，將氮化物半導體應用於高電壓電阻高輸出半導體裝置正在研究中。例如，氮化鎵(GaN)(氮化物半導體)的能隙為3.4eV，其高於矽的能隙1.1eV以及砷化鎵(GaAs)的能隙1.4eV，因而具有高崩潰場強度(breakdown field strength)。因此，對於作為可執行高電壓操作及高輸出的電源供應器的半導體裝置的材料而言，氮化鎵有很大的希望。
已有多份報告指出，利用氮化物半導體使場效電晶體，尤其是高電子遷移率電晶體(high electron mobility transistor,HEMT)作為半導體裝置。例如，氮化鎵基HEMT(GaN-HEMT)的備受關注的焦點在於，利用氮化鎵作為電子傳輸層(electron transit layer)及利用氮化鋁鎵(AlGaN)作為電子供應層的氮化鋁鎵/氮化鎵HEMT。於氮化鋁鎵/氮化鎵HEMT中，由氮化鎵與氮化鋁鎵之間的晶格常數不同所導致之應變係形成於氮化鋁鎵之內。因此，由於該應變所導致之AlGaN的壓電極化(piezoelectric polarization)和自發極化(spontaneous polarization)而獲得高濃度二維電子雲(two dimensional electron gas, 2DEG)。故，預期HEMT用於作為高效率開關元件或高電壓電阻電源裝置而用在電動車等。
[專利文件1]日本特開第2010-153493號
[專利文件2]日本特開第2009-49288號
[專利文件3]日本特開第2008-71988號
然而，GaN-HEMT具有普遍缺乏突崩(avalanche)電阻及顯著易受突波(surge)損害之缺點。此外，不像矽基半導體裝置，GaN-HEMT並不具有內接二極體。因此，二極體需要從外部連接而成為所謂的續流二極體(freewheel diode,FWD)，以便將GaN-HEMT應用在例如反向器電路(全橋式反向器電路)上。
於GaN-HEMT中，在閘極電極和源極電極之間的寄生電容Cgs以及在閘極電極和汲極電極之間的寄生電容Cgd可能由於2DEG的高濃度而增加。因此，為了降低寄生電容Cgs和Cgd，在某些案例中，將使用金屬材料的場極板(fieldplate)形成在閘極絕緣膜上，以使該場極板鄰接汲極電極側上的閘極電極。然而，在此案例中，由於空乏層難於延伸於場極板之下，故寄生電容Cds和Cgd係為大的。因而令人擔憂的是，大的寄生電容可能使裝置運作速度降低。當設置有場極板時，介於該場極板與化合物半導體層之間的絕緣膜(例如閘極絕緣膜)引起電壓電阻。此導致另一問題，電場中心在絕緣膜上，因而電壓電阻未能得到改善。此亦可視為一問題，即由碰撞游離(impact ionization)等所產生的電洞長期不變地存在於裝置中。
鑑於上述問題提出本文所述之實施例。因此，所述實施例之目的為提供一種高可靠性高電壓電阻化合物半導體裝置，除了減輕閘極電極上電場的集中藉以實現進一步改善電壓電阻之外，能增加裝置運作速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除從外部連接二極體之需求、以及即使有電洞產生亦能達到安全且穩定的操作，並用於製作該高可靠性高電壓電阻化合物半導體裝置之方法。
化合物半導體裝置之其中一態樣包括堆疊化合物半導體結構、形成於該堆疊化合物半導體結構上之閘極電極、以及形成於該堆疊化合物半導體結構上並具有與該堆疊化合物半導體結構的導電率類型相反的導電率類型之半導體層。
用於製造化合物半導體裝置的方法之其中一態樣包括在堆疊化合物半導體結構上形成閘極電極、以及在該堆疊化合物半導體結構上形成與該堆疊化合物半導體結構的導電率類型相反的導電率類型之半導體層。
以下係參考所附圖式詳細描述實施例。在以下描述的實施例中，將描述各化合物半導體裝置的組構以及用於製造該化合物半導體裝置之方法。
應注意到，為了說明方便，在以下所引用的圖式中說明不符合某些組件相對正確的尺寸及其厚度。
(第一實施例)
本實施例揭露一種作為化合物半導體裝置之AlGaN/GaN HEMT。
第1A至4B圖係根據第一實施例以步驟的順序說明AlGaN/GaN HEMT之製造方法之剖面示意圖。
首先，如第1A圖所述，堆疊化合物半導體結構2形成在例如矽基板1上作為成長用基板。作為成長用基板，藍寶石基板、GaAs基板、SiC基板、GaN基板等可用來代替矽基板。此外，基板的導電性質可為任何型式，無論是半絕緣性或導電性。
堆疊化合物半導體結構2包括緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d、及蓋層2e。
於完成的AlGaN/GaN HEMT中，當操作AlGaN/GaN HEMT時，電子傳輸層2b與電子供應層2d之介面附近(精確地說為中間層2c)係產生二維電子雲(two-dimensional electron gas,2DEG)。基於電子傳輸層2b的化合物半導體(在此為GaN)與電子供應層2d的化合物半導體(在此為AlGaN)之不同晶格常數而產生2DEG。
具體而言，下列所述之各化合物半導體藉由金屬有機氣相磊晶成長(metal organic vapor phase epitaxy,MOVPE)方法而在矽基板上成長。可使用分子束磊晶成長(molecular beam epitaxy,MBE)方法來代替MOVPE方法。
在矽基板1上，依序成長約0.1μm厚的AlN、約3μm厚的i-GaN、約5nm厚的i-AlGaN、約30nm厚的 n-AlGaN、以及約10nm厚的n-GaN，其中i係指刻意未摻雜。因此，形成有緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d以及蓋層2e。
對於AlN、GaN、AlGaN和GaN的成長環境，使用由三甲基鋁(Trimethyl aluminum)氣體、三甲基鎵(trimethyl gallium)氣體及氨(ammonia)氣體組成之混合氣體作為原始材料氣體。無論是否確定提供三甲基鋁氣體(鋁源)及/或三甲基鎵氣體(鎵源)以及氣體的流速是否設定，如合適時，根據即將要成長的化合物半導體層來確定氣體或設定其流速。
當成長GaN和AlGaN為n型半導體時，將含矽四氫化矽(SiH4 )氣體，舉例而言，作為n型雜質而以預定流速加入原始材料氣體中，以便用矽摻雜GaN和AlGaN。矽的摻雜濃度設定為約1×1018 /cm3 至1×1020 /cm3 ，例如約5×1018 /cm3 。
接著，如第1B圖所示，形成元件隔離結構3。於第2A和隨後的圖中將不會說明元件隔離結構3。
具體而言，例如，將氬(Ar)植入堆疊化合物半導體結構2的元件隔離區域。因此，元件隔離結構3便形成在矽基板1和堆疊化合物半導體結構2的部分結構的表面層中。故，藉由元件隔離結構3而在堆疊化合物半導體結構2上定義出主動區。
應注意到，可使用其他已知方法實施元件隔離，例如以淺溝槽隔離(Shallow Trench Isolation,STI)方法代替上述植入方法。此時，使用例如氯基蝕刻氣體而對堆疊化 合物半導體結構2進行乾蝕刻。
接著，如第1C圖所示，形成源極電極4和汲極電極5。
具體而言，首先，在堆疊化合物半導體結構2的表面的適當位置上形成電極凹槽2A和2B，源極電極和汲極電極形成在該適當位置中(電極的位置預定形成在這裡)。
在堆疊化合物半導體結構2的表面上塗布阻劑(resist)。透過微影方法加工阻劑，以便在該阻劑中形成開口，以曝露堆疊化合物半導體結構2之對應於電極預定形成於其中的位置之表面部分。因而形成具有上述開口之阻劑遮罩。
使用這樣的阻劑遮罩，藉由乾蝕刻移除在電極預定形成位置的部分蓋層2e直到暴露電子供應層2d的表面。因而形成電極凹槽2A和2B以在電極預定形成位置暴露電子供應層2d的表面部分。對於蝕刻條件而言，可使用諸如氬氣或氯基氣體(例如氯Cl2 )之惰性氣體作為蝕刻氣體，例如，設定Cl2 的流速為30 sccm，壓力為2 Pa以及射頻輸入功率為20 W。應注意到，可藉由蝕刻穿過蓋層2e一半或蝕刻穿過或超過蓋層2e至電子供應層2d來形成電極凹槽2A和2B。
藉由灰化(ashing)處理等移除阻劑遮罩。
形成用於形成源極和汲極電極之阻劑遮罩。例如，在此可使用適用於蒸鍍方法和剝離(liftoff)方法之屋簷結構(eaves-structured)的兩層阻劑。此阻劑塗布在堆疊化合物半導體結構2上以形成用以暴露電極凹槽2A和2B的 開口。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，透過在阻劑遮罩上(包括在曝露電極凹槽2A和2B的開口的內部)的蒸鍍方法沉積如鉭(Ta)和鋁(Al)作為電極材料。鉭的厚度設定成約20nm，而鋁的厚度設定成約200nm。透過剝離方法移除阻劑遮罩及沈積於其上之鉭和鋁。之後，熱處理矽基板1，例如400℃至1000℃的氮氣，例如約600℃，因而導致留下鉭和鋁以與電子供應層2d歐姆接觸。只要鉭和鋁與電子供應層2d之歐姆接觸有效，則未必需要熱處理。因此，在填充有部分電極材料之電極凹槽2A和2B中形成有源極電極4和汲極電極5。
接著，如第2A圖所示，在堆疊化合物半導體結構2中形成閘極電極之電極凹槽2C。
首先，具體而言，在堆疊化合物半導體結構2的表面上塗佈阻劑。透過微影方法加工阻劑，以便在該阻劑中形成開口，以曝露堆疊化合物半導體結構2之對應於閘極電極即將形成的位置(電極預定形成於其中的位置)之表面部分。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，藉由乾蝕刻移除在電極預定形成位置之部分的蓋層2e及電子供應層2d。因而形成挖掘通過蓋層2e至部分的電子供應層2d之電極凹槽2C。就蝕刻環境而言，可使用惰性氣體例如氬和氯基氣體(如氯Cl2 )作為蝕刻氣體，例如設定氯的流速為30 sccm、設定壓力為2 Pa以及設定射頻輸入功率為20W。應注意到，可藉由 蝕刻穿過蓋層2e一半或蝕刻穿過蓋層2e至電子供應層2d的較深部分來形成電極凹槽2C。
藉由灰化處理等移除阻劑遮罩。
接著，如第2B圖所示，形成閘極絕緣膜6。
具體而言，例如在堆疊化合物半導體結構2上沈積氧化鋁(Al2 O3 )作為絕緣材料，以便覆蓋電極凹槽2C的內壁表面。例如透過原子層沈積方法(atomic layer deposition；簡稱ALD)方法來沈積Al2 O3 至膜厚約2nm至200nm，在此約10nm。因而形成閘極絕緣膜6。
需注意的是，可透過例如電漿CVD方法或濺鍍方法來取代ALD方法以沈積氧化鋁。可使用以及沈積鋁的氮化物或氧氮化物以取代沈積Al2 O3 。除了鋁的氮化物或氧氮化物之外，可使用矽、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)或鎢(W)之氧化物、氮化物或氧氮化物。或者，從這些氧化物、氮化物或氧氮化物中作合適的選擇以將所選擇的材料沈積為多層，因而形成閘極絕緣膜。
本實施例揭露一種稱之為MIS型之AlGaN/GaN HEMT，其中，閘極絕緣膜6設置在閘極電極與堆疊化合物半導體結構2之間。然而，本實施例係不限於此種HEMT。或者，可形成一種稱之為蕭特基(Schottky)型之AlGaN/GaN HEMT，其中，形成閘極電極而不形成閘極絕緣膜6，以便直接與堆疊化合物半導體結構有蕭特基接觸(Schottky contact)。
接著，如第2C圖所示，在堆疊化合物半導體結構2中形成場極板的場極板凹槽2D。
首先，具體而言，在閘極絕緣膜6上塗布阻劑。透過微影方法加工阻劑以於在該阻劑中形成開口，以暴露閘極絕緣膜6之對應於場極板即將形成的位置(電極預定形成於其中的位置)之表面部分。因此，形成具有上述開口之阻劑遮罩。需注意的是，電極預定形成於其中的位置係定義為閘極電極的電極凹槽2C與汲極電極5之間的預定位置。
使用這種阻劑遮罩，透過乾蝕刻將在電極預定形成於其中的位置之部分閘極絕緣膜6和蓋層2e移除。因而形成穿透部分蓋層2e之場極板凹槽2D。形成場極板凹槽2D以使該場極板凹槽2D的縱向方向平行於電極凹槽2C的縱向方向。就蝕刻條件而言，可使用例如氫氧化鉀(KOH)水溶液或四甲基氫氧化銨(TMAH)之鹼性水溶液作為用於蝕刻閘極絕緣膜6的蝕刻液，例如使用(氫氧化鉀水溶液的)濃縮。為了蝕刻蓋層2e，使用如氬和氯基氣體(例如氯Cl2 )之惰性氣體作為蝕刻氣體，並例如設定氯的流速為30sccm、設定壓力為2 Pa、設定射頻輸入功率為20W。
藉由灰化處理等類似者移除阻劑遮罩。
可藉由蝕刻蓋層2e直到暴露出電子供應層2d的表面，或藉由蝕刻穿過蓋層2e至電子供應層2d的較深部分來形成場極板凹槽2D。需注意的是，於本實施例中，透過舉例來顯示案例，當以堆疊化合物半導體結構2的表面(蓋層2e的表面)作為參考時，場極板的場極板凹槽2D的深度小於閘極電極的電極凹槽2C之深度。然而，本實施例並不限於此案例。
接著，如第3A圖所示，形成閘極電極7。
首先，具體而言，形成用以形成閘極電極的阻劑遮罩。例如，在此可使用適用於蒸鍍方法和剝離方法之屋簷結構的兩層阻劑。此阻劑塗布在閘極絕緣膜6上以形成開口以暴露閘極絕緣膜6之對應於電極凹槽2C的部分。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露閘極絕緣膜6之對應於電極凹槽2C的部分的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在電極凹槽2C的內部通過閘極絕緣膜6填充部分電極材料而形成閘極電極7。
接著，如第3B圖所示，形成場極板8。
首先，具體而言，當形成為與堆疊化合物半導體結構2具有的導電類型相反之半導體時(亦即，作為p型半導體)，在正在製作的HEMT的整體表面上(包括場極板凹槽2D的內部)藉由例如濺鍍方法沈積呈現p型半導體性質之導電氧化物。可使用從NiO、FeO2 、CoO2 、MnO、CuO、ZnO、In2 O3 、SnO2 、Y2 O3 、SrTiO3 、SrPbO3 及TiO2 所組成的群組中選擇一個或多個材料作為此種導電氧化物。在此使用並沈積厚度例如約50nm之NiO。可透過例如CVD方法沈積p型矽以代替沈積導電氧化物。
可藉由例如CVD方法沈積P型矽，藉以替代沈積此種 導電氧化物。於此案例中，將矽摻雜p型雜質(如硼)並沈積，或者在沈積矽之後將p型雜質以離子植入方法植入矽中。
藉由微影和乾蝕刻方法加工所沈積的NiO，以保留場極板即將形成的位置(電極預定形成於其中的位置)，包括場極板凹槽2D的內部。因此，在場極板凹槽2D的內部填充部分的NiO以形成p型半導體層8a。
接著，在p型半導體層8a上形成連接電極8b。
首先，形成用以形成連接電極的阻劑遮罩。於正在製作的HEMT的整體表面上塗佈阻劑以形成開口以曝露p型半導體層8a。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露p型半導體層8a的上表面的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在p型半導體層8a上形成與其歐姆接觸之連接電極8b。連接電極8b的電極材料可為任何導電材料，只要該電極材料允許與p型半導體歐姆接觸。因此，可使用鈦、鉛或鉭或其合金代替鎳或金。在某些案例中，可應用不允許用於歐姆接觸之導電材料，只要該導電材料允許該連接電極8b與p型半導體電性連接。
因此，形成了由p型半導體層8a和連接電極8b所構成之場極板8。於場極板8中，p型半導體層8a與場極板 凹槽2D的內側表面及其底面之堆疊化合物半導體結構2的蓋層2e直接接觸。
場極板8可形成為偏向不面對鄰近閘極電極7的方向(亦即朝向汲極電極5)的形狀。具體而言，如第5圖所示，場極板8之在汲極電極5側的一部分在閘極絕緣膜6上延伸。於AlGaN/GaN HEMT中，在某些案例中，可施加相較於施加在源極電極和閘極電極之較大的電壓在汲極電極上。甚至在這些案例中，採用這樣的組構能使場極板8減少由於施加大電壓所產生的電場。
接著，如第4A圖所示，形成中間層絕緣膜9。
具體而言，藉由CVD方法等將例如氮化矽(SiN)之絕緣材料沈積在矽基板1的整體表面上，以便遮蓋源極電極4、汲極電極5、閘極電極7及電極板8。因而形成中間層絕緣膜9。
接著，如第4B圖所示，形成中間連接層11。
首先，具體而言，透過微影和乾蝕刻加工中間層絕緣膜9和閘極絕緣膜6。因而形成開口9a和9b以分別暴露源極電極4和場極板8的表面部分。
藉由蒸鍍方法等將例如金之導電材料沈積在中間層絕緣膜9上，以便填充開口9a和9b的內部。
透過微影和乾蝕刻之方法加工所沈積的金。因而在中間層絕緣膜9上而在開口9a和9b的內部填充導電材料且源極電極4和場極板8相互電性連接以形成中間連接層11。
於本實施例中，範例中顯示一種情況，源極電極4和場極板8的連接電極8b相互電性連接。或者，中間連接層可形成在閘極電極7與場極板8之間以將閘極電極7和場極板8相互電性連接。
之後，根據本實施例在通過執行步驟(包括形成上層保護膜的步驟)之後，形成AlGaN/GaN HEMT。
根據本實施例，在AlGaN/GaN HEMT中，形成閘極電極7以透過閘極絕緣膜6填充電極凹槽2C。藉由採用此種MIS型凹槽閘極結構為前提下，使HEMT之高壓電阻的常關(normally-off)操作需求成為可能。
於本實施例中，提供用以填充場極板凹槽2D之場極板8以在汲極電極5側上鄰近閘極電極7。場極板8在其下部具有一個導電類型與堆疊化合物半導體結構2的導電類型相反之半導體層，亦即p型半導體層8a。因為堆疊化合物半導體結構2的n型半導體(電子供應層2d的n-AlGaN及蓋層2e的n-GaN)之關係，會使此種p型半導體層8a成為空乏。因此，空乏層在p型半導體層8a之下延伸和擴張。故，施加在閘極電極7端部的電場採用透過具有凹槽結構的場極板而顯著減少。此外，電壓電阻由於空乏層的延伸而顯著提升。又另外，寄生電容Cds和Cgd由於p型半導體層8a所導致之空乏層的延伸而大大地減少。因此，可實現裝置操作的速度增加。
此外，於本實施例中，透過採用場極板8在p型半導體層8a的NiO和蓋層2e的n-GaN之間形成pn接面，其中， 堆疊化合物半導體結構2與p型半導體層8a相互接觸。因此，透露出保護二極體的功能，其中，場極板8的連接電極8b提供作為陽極，而汲極電極5提供作為陰極。第6圖係圖示AlGaN/GaN HEMT之等效電路圖。HEMT的閘極電極、源極電極及汲極電極分別表示為G、S及D，而HEMT的保護二極體係表示為PD。即使於AlGaN/GaN HEMT中產生突波電壓，藉由PD的整流作用使得AlGaN/GaN HEMT避免損壞。如上所述，本實施例確保足夠的突崩電阻及貢獻以穩定裝置操作。
在此，根據審查的本實施例，將以實驗說明AlGaN/GaN HEMT的特性。作為本實施例之比較範例，藉由範例將顯示備有金屬製且透過閘極絕緣膜形成在堆疊化合物半導體結構上之場極板的AlGaN/GaN HEMT。
於實驗1中，係調查出汲極-源極電壓Vds與輸出電容Coss之間的關係。第7圖係圖示實驗的結果。根據此結果，相較於比較範例，於本實施例中，確認在輸出電容Coss中有實質上的減少。
於實驗2中，係調查出汲極-源極電壓Vds與汲極-源極電流Ids之間的關係。第8圖係圖示實驗的結果。根據此結果，相較於比較範例，確認於本實施中，截止漏電流減少且耐受電壓提升。
到目前為止如上所述，根據本發明，除了減少在閘極電極7上之電場的集中藉以實現在電壓電阻上的進一步改良之外，其體現了高可靠性、高電壓電阻AlGaN/GaN HEMT 可增進裝置操作的速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除連接任何外部二極體的需求、以及即使於產生電洞時能達到穩定運作。
經修改的範例
以下係根據第一實施例給予經修改的範例之說明。
(修改範例1)
本範例揭露一種作為第一實施例的案例之AlGaN/GaN HEMT。然而，於堆疊化合物半導體結構的蓋層中，修改後的範例係不同於第一實施例。需注意的是，與第一實施例相同的組件或類似者係以相同的元件符號表示且在此對於其性質並不會多做詳細說明。
第9圖係為根據第一實施例之修改範例1說明製作AlGaN/GaN HEMT的方法之主要步驟之剖面示意圖。
首先，如第9A圖所示，形成堆疊化合物半導體結構21在例如作為用於成長的基板之矽基板1上。
堆疊化合物半導體結構21包括緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d、及蓋層2e。
蓋層22被製成具有堆疊結構，包括一層由化合物半導體所組成者，其能隙窄於在蓋層22底下的一層化合物半導體(此處為電子供應層2d的n-AlGaN)，以及包括一層由化合物半導體所組成者，其能隙大於底層的化合物半導體。此處，引用n-GaN為前一層的範例且引用AlN為後一層的範例。三個化合物半導體層n-GaN 22a、AlN 22b、n-GaN 22c係依序堆疊以形成蓋層22。
需注意的是，除了上述結構之外，這種堆疊結構的蓋層可形成為，例如依序堆疊n-GaN和AlN之兩層結構或者四層或更多層的堆疊結構。
在與第一實施例同樣的成長條件下，藉由MOVPE方法係依序成長和形成緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d、及蓋層22。形成蓋層22以分別使n-GaN 22a的膜厚度約2nm至3nm、AlN 22b的膜厚度約2nm至3nm、及n-GaN 22c的膜厚度約5nm。
之後，執行與第一實施例中第1B至2B圖之步驟相同的步驟。
此時，在堆疊化合物半導體結構21的電極凹槽21A和21B形成源極電極4及汲極電極5，以及在堆疊化合物半導體結構21上形成閘極絕緣膜6，以便覆蓋電極凹槽21C的內壁表面。
之後，如第9B圖所示，在堆疊化合物半導體結構21中形成場極板凹槽21D。
首先，具體而言，在閘極絕緣膜6上塗布阻劑。透過微影方法加工阻劑以於在該阻劑中形成開口，以暴露閘極絕緣膜6之對應於場極板即將形成的位置(電極預定形成於其中的位置)之表面部分。因此，形成具有上述開口之阻劑遮罩。需注意的是，電極預定形成於其中的位置係定義為閘極電極的電極凹槽21C與汲極電極5之間的預定位置。
使用這種阻劑遮罩，透過蝕刻將在電極預定形成於其中的位置之部分閘極絕緣膜6和蓋層22移除。於本範例 中，藉由利用GaN與AlN之間的蝕刻速率差異，在AlN的蝕刻速率低於GaN的蝕刻速率之條件下執行蝕刻。換言之，在蓋層22的各層之間，利用AlN 22b作為蝕刻停止層對n-GaN 22a乾蝕刻。因此，形成電極凹槽21D，其中暴露蓋層2e的AlN 22b。實際應用時需注意，AlN 22b的部分表面層亦很有可能被蝕刻到。因此，圖式之電極凹槽21D係已挖掘穿過部分的AlN 22b。
就蝕刻條件而言，可使用例如氫氧化鉀(KOH)水溶液或四甲基氫氧化銨(TMAH)之鹼性水溶液作為用於蝕刻閘極絕緣膜6的蝕刻液，以及例如使用(氫氧化鉀水溶液的)濃縮。為了蝕刻蓋層2e的n-GaN 22a，使用如氬和氯基氣體(如氯Cl2 )之惰性氣體作為蝕刻氣體，並例如設定氯的流速為30sccm、設定壓力為2Pa、設定射頻輸入功率為20W。
藉由灰化處理等移除阻劑遮罩。
需注意的是，可藉由蝕刻蓋層22直到暴露出電子供應層2d的表面，或藉由蝕刻穿過蓋層22至電子供應層2d的較深部分來形成場極板凹槽21D。
接著，藉由執行與第一實施例中第3A圖之步驟相同的步驟，形成閘極電極7。類似地，藉由執行與第3B圖之步驟相同的步驟形成場極板8。此外，執行與第4A及4B圖之步驟相同的步驟，以致於透過中間連接層11，使得源極電極4和場極板8的連接電極相互電性連接。第9C圖說明於此階段的HEMT。
之後，根據本範例在通過執行步驟(包括形成上層保 護膜的步驟)之後，形成AlGaN/GaN HEMT。
到目前為止如上所述，根據本範例，除了減少在閘極電極7上之電場的集中藉以實現在電壓電阻上的進一步改良之外，其體現了高可靠性、高電壓電阻AlGaN/GaN HEMT可增進裝置操作的速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除連接任何外部二極體的需求、以及即使於產生電洞時能達到穩定運作。
需注意的是，第一實施例之另一應用範例，蓋層2e可不形成於堆疊半導體結構2中。第10圖藉由範例說明這樣的AlGaN/GaN HEMT。需注意的是，元件隔離結構3係未圖示於第10圖中。
藉由乾蝕刻挖掘凹槽一半通過電子供應層2d以形成閘極電極7的電極凹槽2E和場極板8的場極板凹槽2F。
於本應用範例中，除了減少在閘極電極7上之電場的集中藉以實現在電壓電阻上的進一步改良之外，亦體現了高可靠性、高電壓電阻AlGaN/GaN HEMT可增進裝置操作的速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除連接任何外部二極體的需求、以及即使於產生電洞時能達到穩定運作。
(修改範例2)
本範例揭露一種在第一實施例的案例中之AlGaN/GaN HEMT。然而，於場極板的p型半導體層中，修改範例係不同於第一實施例。需注意的是，與第一實施例相同的組件或類似者係以相同的元件符號表示且在此對於其性質並不 會多做詳細說明。
第11和12圖根據第一實施例之修改範例2說明製作AlGaN/GaN HEMT的方法之主要步驟剖面示意圖。
首先，如第11A圖所示，形成堆疊化合物半導體結構2以及p型半導體膜23在例如矽基板1上，其中，該p型半導體膜23的導電類型與堆疊化合物半導體結構2的導電類型相反。
堆疊化合物半導體結構2包括緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d、及蓋層2e。
例如，利用MOVPE方法在矽基板1上依序成長約0.1μm厚的AlN、約3μm厚的i-GaN、約5nm厚的i-AlGaN、約30nm厚的n-AlGaN、約10nm厚的n-GaN以及約10nm厚的p-GaN。因此，形成有緩衝層2a、電子傳輸層2b、中間層2c、電子供應層2d、蓋層2e以及p型半導體膜23。
對於AlN、GaN、AlGaN和GaN的成長環境而言，使用由三甲基鋁氣體、三甲基鎵氣體及氨氣體組成之混合氣體作為原始材料氣體。無論是否確定提供三甲基鋁氣體(鋁源)及/或三甲基鎵氣體(鎵源)以及氣體的流速是否設定，如合適時，根據即將要成長的化合物半導體層來確定氣體或設定其流速。將常用之原始材料的氨氣的流速設定成約100 ccm至10LM。此外，將成長壓力設定為約50Torr至300 Torr以及將成長溫度設定為約1000℃至1200℃。
當成長GaN和AlGaN為n型半導體時，將含矽四氫化矽(SiH4 )氣體，舉例而言，作為n型雜質而以預定流速加入 原始材料氣體中，以便利用矽摻雜GaN和AlGaN。矽的摻雜濃度設定為約1×1018 /cm3 至1×1020 /cm3 ，例如約5×1018 /cm3 。
當成長GaN為p型半導體時，亦即，當成長p型半導體膜23的p-GaN時，舉例而言，將含鎂雙環戊二烯基(cyclopentadienly)鎂(magnesium)氣體作為p型雜質而以預定流速加入原始材料氣體中，以便利用鎂摻雜GaN。鎂的摻雜濃度設定為約1×1016 /cm3 至1×1020 /cm3 ，例如約1×1018 /cm3 。可使用鈣或鍶替代鎂來作為p型雜質。此外，可離子植入p型雜質進入成長的i-GaN以取代摻雜p型雜質。
於本範例中，形成p-GaN作為p型半導體膜23。或者，可形成其他p型氮化合物半導體來代替GaN，例如p型AlGaN、AlN、InN、InAlN、InAlGaN或其他類似者。當成長InN、InAlN或InAlGaN時，則例如將三甲基銦氣體使用作為銦的原始材料氣體。
接著，如第11B圖所示，形成p型半導體層24a。
具體而言，透過微影和乾蝕刻方法加工p型半導體膜23，以便僅保留在堆疊化合物半導體2上之場極板即將形成的位置(電極預定形成於其中的位置)。因此，形成p型半導體層24a於電極預定形成於其中的位置。
接著，執行與第一實施例中第1B圖至第2A圖之步驟相同的步驟。此時，形成元件隔離結構3，形成源極電極4和汲極電極5在電極凹槽2A和2B中，以及形成電極凹槽2C在閘極電極預定形成於其中的位置。
接著，如第11C圖所示，形成閘極絕緣膜25。
具體而言，例如在堆疊化合物半導體結構2上沈積氧化鋁(Al2 O3 )作為絕緣材料，以便覆蓋電極凹槽2C的內壁表面以及p型半導體層24a的表面部分。例如透過原子層沈積方法(atomic layer deposition；簡稱ALD)方法來沈積氧化鋁至膜厚約2nm至200nm，在此約10nm。因而形成閘極絕緣膜25。
需注意的是，可透過例如電漿CVD方法或濺鍍方法來取代ALD方法以沈積氧化鋁。可使用以及沈積鋁的氮化物或氧氮化物以取代沈積Al2 O3 。除了鋁的氮化物或氧氮化物之外，可使用矽、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)或鎢(W)之氧化物、氮化物或氧氮化物。或者從這些氧化物、氮化物或氧氮化物中作合適的選擇以將所選擇的材料沈積為多層，因而形成閘極絕緣膜。
本實施例揭露一種稱之為MIS型之AlGaN/GaN HEMT，其中，閘極絕緣膜25設置在閘極電極與堆疊化合物半導體結構2之間。然而，本實施例係不限於此種HEMT。或者，可形成一種稱之為蕭特基型之AlGaN/GaN HEMT，其中，形成閘極而不形成閘極絕緣膜25，以便直接與堆疊化合物半導體結構進行蕭特基接觸。
接著，如第12A圖所示，形成閘極電極26。
具體而言，形成用以形成閘極電極的阻劑遮罩。例如，在此可使用適用於蒸鍍方法和剝離方法之屋簷結構的兩層阻劑。此阻劑塗布在閘極絕緣膜25上以形成開口而暴 露閘極絕緣膜25之對應於電極凹槽2C的部分。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露閘極絕緣膜25之對應於電極凹槽2C的一部分的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在電極凹槽2C的內部通過閘極絕緣膜25填充部分電極材料而形成閘極電極26。
接著，如第12B圖所示，在p型半導體層24a上形成連接電極24b。
首先，具體而言，透過微影和乾蝕刻加工閘極絕緣膜25。因此，於閘極絕緣膜25中形成有開口25a以曝露p型半導體層24a的表面部分。
形成用於形成連接電極的阻劑遮罩。於正在製作的HEMT的整體表面上塗布阻劑以形成開口以曝露p型半導體層24a。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露p型半導體層24a的上表面的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因而形成填充閘極絕緣膜25的開口25a並與p型半導體層24a的已暴露的表面歐姆接觸之連接電極24b。連接電極24b的電極材料可為任何 導電材料，只要該電極材料允許與p型半導體歐姆接觸。因此，可使用鈦、鉛或鉭或其合金代替鎳或金。在某些案例中，可應用不允許用於歐姆接觸之導電材料，只要該導電材料允許與p型半導體電性連接。
因此，形成了由p型半導體層24a和連接電極24b所構成之場極板24。於場極板24中，p型半導體層24a與堆疊化合物半導體結構2的蓋層2e直接接觸。
場極板24可形成為偏向不面對鄰近閘極電極7的方向的形狀，亦即朝向汲極電極5，如第一實施例之第5圖所示的案例。具體而言，場極板24之在汲極電極5側的一部分在閘極絕緣膜25上延伸。於AlGaN/GaN HEMT中，在某些案例中，可施加相較於施加在源極電極和閘極電極之較大的電壓在汲極電極上。甚至在這些案例中，採用這樣的組構能使場極板24減少由於施加大電壓所產生的電場。
接著，執行與第一實施例之第4A及4B圖之步驟相同的步驟。因而通過中間連接層11，源極電極4和場極板24的連接電極24b相互電性連接。第12C圖說明於此階段的HEMT。
之後，根據本範例在經過執行步驟(包括形成上層保護膜的步驟)之後，形成AlGaN/GaN HEMT。
根據本範例，在AlGaN/GaN HEMT中，形成閘極電極26以透過閘極絕緣膜25填充電極凹槽2C。藉由採用此種MIS型凹槽閘極結構為前提下，使HEMT之高壓電阻所需的常關操作成為可能。
於本範例中，提供場極板24以在汲極電極5側上鄰近閘極電極7。場極板24在其下部具有p型半導體層24a。因為堆疊化合物半導體結構2的n型半導體之關係，會使此種p型半導體層24a成為空乏。因此，空乏層在p型半導體層24a之下延伸和擴張。故，電壓電阻係顯著提升。另外，寄生電容Cds和Cgd由於p型半導體層24a所導致之空乏層的延伸而大大地減少。因此，可實現增加裝置的操作速度。
但另外，於本範例中，透過採用場極板24在p型半導體層24a的p-GaN和蓋層2e的n-GaN之間形成pn接面，其中，堆疊化合物半導體結構2與p型半導體層24a相互接觸。因此，透露出保護二極體的功能，其中，場極板24提供作為陽極且汲極電極5提供作為陰極。故，即使於AlGaN/GaN HEMT中產生突波電壓，藉由保護二極體的整流作用使得AlGaN/GaN HEMT避免損壞。如上所述，本實施例確保足夠的突崩電阻及促使穩定裝置操作。
到目前為止如上所述，根據本實施例，除了減少在閘極電極26上電場的集中藉以實現在電壓電阻上的進一步改良之外，其體現了高可靠性、高電壓電阻AlGaN/GaN HEMT可增進裝置操作的速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除連接任何外部二極體的需求、以及即使於產生電洞時能達到穩定運作。
(第二實施例)
本實施例揭露一種作為第一實施例的案例之AlGaN/ GaN HEMT。然而，本實施例與第一實施例之不同在於，絕緣層係形成於堆疊化合物半導體結構與場極板間之間。需注意的是，與第一實施例相同的組件或類似者係以相同的元件符號表示且在此對於其性質並不會多做詳細說明。
第13和14圖係為根據第二實施例說明AlGaN/GaN HEMT的製造方法之主要步驟之剖面示意圖。
首先，執行與第一實施例的第1A至2A圖之步驟相同的步驟。
此時，在堆疊化合物半導體結構2之電極凹槽2A和2B中形成源極電極4和汲極電極5，以及在堆疊化合物半導體結構2中形成閘極電極的電極凹槽2C。
接著，如第13A圖所示，在堆疊化合物半導體結構2中形成場極板凹槽2G。
首先，具體而言，在堆疊化合物半導體結構2的表面上塗佈阻劑。透過微影加工阻劑，以便在該阻劑中形成開口，以曝露蓋層2e之對應於場極板即將形成的位置(電極預定形成於其中的位置)之表面部分。因而形成具有上述開口之阻劑遮罩。需注意的是，此電極預定形成於其中的位置係定義為在閘極電極的電極凹槽2C與汲極電極5之間的預定位置。
使用此種阻劑遮罩，藉由乾蝕刻移除在電極預定形成位置之部分的蓋層2e。因而形成挖掘通過至部分的蓋層2e之場極板凹槽2G。形成場極板凹槽2G以使場極板凹槽2G的縱向方向平行於電極凹槽2C的縱向方向。就蝕刻條件而 言，使用如氬和氯基氣體(例如氯Cl2 )之惰性氣體作為蝕刻氣體，並例如設定氯的流速為30sccm、設定壓力為2 Pa、設定射頻輸入功率為20W。
藉由灰化處理等類似者移除阻劑遮罩。
接著，如第13B圖所示，形成閘極絕緣膜27。
具體而言，例如在堆疊化合物半導體結構2上沈積氧化鋁(Al2 O3 )作為絕緣材料，以便覆蓋電極凹槽2C和2G的內壁表面。例如透過原子層沈積方法(atomic layer deposition；簡稱ALD)方法來沈積Al2 O3 至膜厚約2nm至200nm，在此約10nm。因而形成閘極絕緣膜27。
需注意的是，可透過例如電漿CVD方法或濺鍍方法來取代ALD方法以沈積Al2 O3 。可使用以及沈積鋁的氮化物或氧氮化物以取代沈積Al2 O3 。除了鋁的氮化物或氧氮化物之外，可使用矽、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)或鎢(W)之氧化物、氮化物或氧氮化物。或者，從這些氧化物、氮化物或氧氮化物中作合適的選擇以將所選擇的材料沈積為多層，因而形成閘極絕緣膜。
接著，如第13C圖所示，形成閘極電極28。
首先，具體而言，形成用以形成閘極電極的阻劑遮罩。例如，在此可使用適用於蒸鍍方法和剝離方法之屋簷結構的兩層阻劑。此阻劑塗布在閘極絕緣膜27上以形成開口以暴露閘極絕緣膜27之對應於電極凹槽2C的部分。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝 露閘極絕緣膜27之對應於電極凹槽2C的部分的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在電極凹槽2C的內部通過閘極絕緣膜27填充部分電極材料而形成閘極電極28。
接著，如第14A圖所示，形成場極板29。
首先，具體而言，在正在製作的HEMT的整體表面上(包括穿過閘極絕緣膜27的場極板凹槽2G的內部)藉由例如濺鍍方法沈積導電氧化物，當導電氧化物被形成時呈現出p型半導體的性質，則導電氧化物如同一種導電類型與堆疊化合物半導體結構2的導電類型相反之半導體，亦即為p型半導體。可使用從NiO、FeO2 、CoO2 、MnO、CuO、ZnO、In2 O3 、SnO2 、Y2 O3 、SrTiO3 、SrPbO3 及TiO2 所組成的群組中選擇一個或多個材料作為此種導電氧化物。在此透過使用NiO的範例來顯示案例。
可透過例如CVD方法沈積p型矽以代替沈積導電氧化物。於此案例中，將矽摻雜p型雜質(如硼)並沈積，或者在沈積矽之後將p型雜質離子植入矽中。
藉由微影和乾蝕刻方法加工所沈積的NiO，以保留場極板即將形成的位置，包括通過閘極絕緣膜17之場極板凹槽2G的內部。因此，在場極板凹槽2G的內部通過閘極絕緣膜17填充部分的NiO以形成p型半導體層29a。
接著，在p型半導體層29a上形成連接電極29b。
首先，形成用以形成連接電極的阻劑遮罩。於正在製作的HEMT的整體表面上塗佈阻劑以形成開口以曝露p型半導體層29a。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露p型半導體層29a的上表面的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在p型半導體層29a上形成與其歐姆接觸之連接電極29b。連接電極29b的電極材料可為任何導電材料，只要該電極材料允許與p型半導體歐姆接觸。因此，可使用鈦、鉛或鉭或其合金代替鎳或金。在某些案例中，可應用不允許用於歐姆接觸之導電材料，只要該導電材料允許與p型半導體之電性連接。
因此，形成了由p型半導體層29a和連接電極29b所構成之場極板29。於場極板29中，p型半導體層29a係通過閘極絕緣膜27安置在堆疊化合物半導體結構2的蓋層2e及場極板凹槽2G之內。
場極板29可形成為偏向不面對鄰近閘極電極7的方向的形狀，亦即朝向汲極電極5，如第一實施例之第5圖所示之案例。具體而言，場極板29之在汲極電極5側的一部分在閘極絕緣膜27上延伸。於AlGaN/GaN HEMT中，在某些案例中，可施加相較於施加在源極電極和閘極電極之較大的電壓在汲極電極上。甚至在這些案例中，採用這樣的組構能使場極板29減少由於施加大電壓所產生的電場。
接著，執行與第一實施例之第4A及4B圖之步驟相同的步驟。因而通過中間連接層11，源極電極4和場極板24相互電性連接。第14B圖說明於此階段的HEMT。
之後，根據本實施例在經過執行步驟(包括形成上層保護膜的步驟)之後，形成AlGaN/GaN HEMT。
根據本實施，在AlGaN/GaN HEMT中，形成閘極電極28以通過閘極絕緣膜27填充電極凹槽2C。藉由採用此種MIS型凹槽閘極結構為前提下，使HEMT之高壓電阻所需的常關操作成為可能。
於本實施例中，提供用於通過閘極絕緣膜27填充場極板凹槽2G之場極板29以便在汲極電極5側上鄰近閘極電極28。場極板29在其下部具有p型半導體層29a。因為堆疊化合物半導體結構2的n型半導體之關係，會使此種p型半導體層29a成為空乏。因而空乏層在p型半導體層29a之下延伸和擴張。因此，藉由採用凹槽結構，顯著減緩施加在電極28之邊緣部分的電場。另外，由於空乏層之延伸進一步提升電壓電阻。又另外，寄生電容Cds和Cgd由於p型半導體層29a所導致之空乏層的延伸而大大地減少。因此，可實現增加裝置的操作速度。在場極板29下面的閘極絕緣膜27之存在係進一步減少電容，藉以促進增加裝置操作的速度。
到目前為止如上所述，根據本實施例，除了減少在閘極電極28上電場的集中藉以實現在電壓電阻上的進一步改良之外，其體現了高可靠性、高電壓電阻AlGaN/GaN HEMT 可增進裝置運作的速度、以及即使於產生電洞時能達到穩定運作。
亦須注意的是，於本實施例中，堆疊化合物半導體結構的蓋層可具有由例如在第一實施例之修改範例1的n-GaN、AlN、n-GaN所組成之三層結構。或者，AlGaN/GaN HEMT可具有不包含蓋層的組構。
-修改範例-
以下係根據第二實施例給予修改範例之說明。
本範例揭露一種作為第二實施例的案例之AlGaN/GaN HEMT。然而，於場極板的p型半導體層中，修改範例係不同於第二實施例。需注意的是，與第二實施例相同的組件或類似者係以相同的元件符號表示且在此對於其性質並不會多做詳細說明。
第15A和16B圖係為根據第二實施例之修改範例說明製作AlGaN/GaN HEMT的方法之主要步驟之剖面示意圖。
首先，執行與第一實施例的第1A至2A圖之步驟相同的步驟。
此時，在堆疊化合物半導體結構2之電極凹槽2A和2B中形成源極電極4和汲極電極5，以及在堆疊化合物半導體結構2中形成閘極電極的電極凹槽2C。
接著，如第15A圖所示，形成閘極絕緣膜31。
具體而言，例如在堆疊化合物半導體結構2上沈積氧化鋁(Al2 O3 )作為絕緣材料，以便覆蓋電極凹槽2C的內壁表面。例如透過原子層沈積方法(atomic laver deposition； 簡稱ALD)方法來沈積Al2 O3 至膜厚約2nm至200nm，在此約10nm。因而形成閘極絕緣膜31。
需注意的是，可透過例如電漿CVD方法或濺鍍方法來取代ALD方法以沈積Al2 O3 。可使用以及沈積鋁的氮化物或氧氮化物以取代沈積Al2 O3 。除了鋁的氮化物或氧氮化物之外，可使用矽、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)或鎢(W)之氧化物、氮化物或氧氮化物。或者從這些氧化物、氮化物或氧氮化物中作合適的選擇以將所選擇的材料沈積為多層，因而形成閘極絕緣膜。
接著，如第15B圖所示，形成p型半導體層32a，其為導電類型與堆疊化合物半導體結構2的導電類型相反之半導體。
首先，具體而言，在閘極絕緣膜31上形成p型半導體膜。更具體來說，藉由MOVPE方法或類似者在閘極絕緣膜31上成長厚度約50nm之p-GaN。因而形成有p型半導體膜。當成長p-GaN時，舉例而言，將含鎂雙環戊二烯基(cyclopentadienly)鎂氣體作為p型雜質而以預定流速加入原始材料氣體中，以便利用鎂摻雜GaN。鎂的摻雜濃度設定為約1×1016 /cm3 至1×1020 /cm3 ，例如約1×1018 /cm3 。可使用鈣或鍶替代鎂來作為p型摻質。此外，可離子植入p型雜質進入成長的i-GaN以取代摻雜p型雜質。
於本範例中，形成p-GaN作為p型半導體膜。或者，可形成其他p型氮化合物半導體來代替GaN，例如p型AlGaN、AlN、InN、InAlN、InAlGaN或其他類似者。當成 長InN、InAlN或InAlGaN時，例如可使用三甲基銦氣體作為銦的原始材料氣體。
透過微影和乾蝕刻方法加工p型半導體膜，以便僅保留在閘極絕緣膜31上之場極板即將形成的位置(電極預定形成於其中的位置)。因此，形成p型半導體層32a於電極預定形成於其中的位置。
接著，如第15C圖所示，在p型半導體層32a上形成連接電極32b。
首先，具體而言，形成用於形成連接電極的阻劑遮罩。於正在製作的HEMT的整體表面上塗布阻劑以形成開口以曝露p型半導體層32a。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露p型半導體層32a的上表面的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因而形成與p型半導體層32a的已暴露表面歐姆接觸之連接電極32b。連接電極32b的電極材料可為任何導電材料，只要該電極材料允許與p型半導體歐姆接觸。因此，可使用鈦、鉛或鉭或其合金代替鎳或銅。在某些案例中，可應用不允許用於歐姆接觸之導電材料，只要該導電材料允許與p型半導體之電性連接。
因此，形成了由p型半導體層32a和連接電極32b所構成之場極板32。於場極板32中，p型半導體層32a係安 排在堆疊化合物半導體結構2的蓋層2e及閘極絕緣膜31之內。
場極板32可形成為偏向不面對鄰近閘極電極的方向的形狀，亦即朝向汲極電極5，如第一實施例之第5圖所示之案例。具體而言，場極板32之在汲極電極5側的一部分在閘極絕緣膜31上延伸。於AlGaN/GaN HEMT中，在某些案例中，可施加相較於施加在源極電極和閘極電極之較大的電壓在汲極電極上。甚至在這些案例中，採用這樣的組構能使場極板32減少由於施加大電壓所產生的電場。
接著，如第16A圖所示，形成閘極電極33。
首先，具體而言，形成用以形成閘極電極的阻劑遮罩。例如，在此可使用適用於蒸鍍方法和剝離方法之屋簷結構的兩層阻劑。此阻劑塗布在閘極絕緣膜31上以形成開口以暴露閘極絕緣膜31之對應於電極凹槽2C的部分。因而形成具有上述開口之阻劑遮罩。
使用此種阻劑遮罩，例如，在阻劑遮罩上(包括在曝露閘極絕緣膜31之電極凹槽2C的開口的內部)透過蒸鍍方法沉積如鎳(Ni)和金(Au)作為電極材料。鎳的厚度設定成約30nm，而金的厚度設定成約400nm。透過剝離方法移除阻劑遮罩及沈積於其上之鎳和金。因此，在電極凹槽2C的內部通過閘極絕緣膜31填充部分電極材料而形成閘極電極33。
接著，執行與第一實施例之第4A及4B圖之步驟相同的步驟。因而通過中間連接層11，源極電極4和場極板32 相互電性連接。第16B圖說明於此階段的HEMT。
之後，根據本實施例在經過執行步驟(包括形成上層保護膜的步驟)之後，形成AlGaN/GaN HEMT。
根據本範例，在AlGaN/GaN HEMT中，形成閘極電極33以通過閘極絕緣膜27填充電極凹槽2C。藉由採用此種MIS型凹槽閘極結構為前提下，使HEMT之高壓電阻所需的常關操作成為可能。
於本實施例中，透過閘極絕緣膜31在堆疊化合物半導體2上設置場極板32，以便在汲極電極5側上鄰近閘極電極33。場極板32在其下部具有p型半導體層32a。因為堆疊化合物半導體結構2的n型半導體之關係，會使此種p型半導體層29a成為空乏。因而空乏層在p型半導體層32a之下延伸和擴張。因而提升電壓電阻。另外，寄生電容Cds和Cgd由於p型半導體層32a所導致之空乏層的延伸而大大地減少。因此，可實現增加裝置的操作速度。在場極板32下面的閘極絕緣膜31之存在係進一步減少電容，藉以促進增加裝置操作的速度。
到目前為止如上所述，根據本範例，除了減少在閘極電極33上電場的集中藉以實現在電壓電阻上的進一步改良之外，其體現了高可靠性、高電壓電阻AlGaN/GaN HEMT可增進裝置操作的速度以及即使於產生電洞時能達到穩定運作。
需注意的是，雖然於上述第一和第二實施例及其修改範例中，已揭露具有閘極凹槽結構之AlGaN/GaN HEMT，但 該些實施例及修改範例並非限制這些HEMT。或者，可形成閘極電極在閘極絕緣膜上或形成在堆疊化合物半導體結構上而不形成閘極電極的電極凹槽。
根據上述第一和第二實施例及其修改範例，AlGaN/GaN HEMT可應用於所謂的離散封裝件(discrete package)。
於此離散封裝件中，裝設上述AlGaN/GaN HEMT之任何一種的晶片。以下藉由範例將根據上述第一和第二實施例及其修改範例，描述用於AlGaN/GaN HEMT的晶片(以下稱之為HEMT晶片)之離散封裝件。
第17圖說明HEMT晶片的結構示意圖。
於HEMT晶片30中，上述AlGaN/GaN HEMT的汲極電極所連接之汲極墊片34、HEMT的閘極電極所連接至的閘極墊片35、及HEMT的源極電極所連接至的源極墊片36係配置於該HEMT晶片的表面上。
第18圖係為離散封裝件的平面示意圖。
為了製作離散封裝件，首先，利用晶粒黏著劑41(例如助焊劑)將HEMT晶片30固定在導線架42上。汲極導線42a係與導線架42一體形成，而閘極導線42b及源極導線42c配置在離導線架42一段距離作為分開的組件。
接著，汲極墊片34和汲極導線42a、閘極墊片35和閘極導線42b、以及源極墊片36和源極導線42c係分別利用鋁導線43透過接線方式而相互電性連接。
之後，利用成形樹脂44透過轉移成形方法將HEMT晶片30樹脂密封，且導線架42與該成形樹脂44分開。因而 形成離散封裝件。
(第三實施例)
本實施例揭露一種具有自那些第一和第二實施例及其修改範例中所選出的AlGaN/GaN HEMT之PFC(Power Factor Correction)電路。
第19圖係為說明PFC電路之連接線路圖。
PFC電路50具有切換元件(電晶體)51、二極體52、阻流圈53、電容器54、55、二極體電橋56、及AC電源供應器(AC)57。將選自那些第一和第二實施例及其修改範例之AlGaN/GaN HEMT應用於切換元件51上。根據第一和第二實施例及其修改的範例中任何一者，AlGaN/GaN HEMT優良的操作速度是特別較佳的。
於PFC電路50中，切換元件51的汲極電極、二極體52的陽極終端、及阻流圈53的一個終端係彼此連接。切換元件51的源極電極、電容器54的一個終端、及電容器55的一個終端係彼此連接。電容器54的另一終端和阻流圈53的另一終端相互連接。電容器55的另一終端和二極體52的陰極終端相互連接。AC 57透過二極體電橋56連接在電容器54的兩終端之間。DC電源(DC)係連接在電容器55的兩終端之間。
於本實施例中，除了實現施加電壓電阻在PFC電路50的進一步改良之外，AlGaN/GaN HEMT可進一步增加裝置操作的速度並達到即使有電洞產生仍能穩定運作，因而體現高可靠度的PFC電路50。
(第四實施例)
本實施例揭露一種具有自上述第一實施例及其修改範例選出之AlGaN/GaN HEMT之電源供應單元。
第20圖係根據第三實施例說明電源供應單元的概略組構之連接線路圖。
根據本實施例，電源供應單元在一次側電路61配備有高壓電路、在二次側電路62有低壓電路及配置在該一次側電路61與該二次側電路62之間之變壓器63。
於一次側電路61中，根據第三實施例，包括PFC電路50以及反向器電路，例如連接在PFC電路之電容器55的兩個終端之間的全橋式反向器電路60。全橋式反向器電路60配備有複數個(在此有四個)切換元件64a、64b、64c及64d。
二次側電路62配備有複數個(在此有三個)切換元件65a、65b及65c。
於本實施例中，具體指定組成於一次側電路61中之PFC電路50的切換元件51及全橋式反向器電路60的切換元件64a、64b、64c及64d作為選自那些第一實施例及其修改範例之AlGaN/GaN HEMT。另一方面，具體指定二次側電路62的切換元件65a、65b及65c作為使用矽之正規的MIS FET。
如第一實施例所述，選自那些第一實施例及其修改範例之AlGaN/GaN HEMT採用與堆疊化合物半導體結構直接接觸之場極板，以於兩者之間產生pn接面。因而瞭解到保護 二極體的功效，其中場極板作為陽極而汲極電極作為陰極。於本實施例中，將此種AlGaN/GaN HEMT應用於PFC電路50的切換元件51及全橋式反向器電路60的切換元件64a、64b、64c及64d。因此，即使在一次側電路61中的切換元件51、64a、64b、64c及64d中產生突波電壓，切換元件51、64a、64b、64c及64d可藉由保護二極體的整流作用而免於損壞。如上所述，本實施例確保大量的突崩電阻而促使穩定裝置的操作。
於本實施例中，高可靠度、高壓電阻AlGaN/GaN HEMT，除了實現進一步改善應用於一次側電路61(高壓電路)的電壓電阻之外，能增加裝置運作速度、高突崩電阻、耐突波、當應用於例如反向器電路時排除從外部連接二極體之需求、以及即使有電洞產生亦能達到安全且穩定的操作。因而體現高可靠度高電源之電源供應單元。
(第五實施例)
本實施例揭露一種具有自那些第一和第二實施例及其修改範例中所選出的AlGaN/GaN HEMT之高頻放大器。
第21圖係根據第五實施例說明高頻放大器的概略組構之連接線路圖。
根據本實施例，高頻放大器配備有數位預失真電路71、混合器72a和72b、及電源放大器73。
數位預失真電路71補償輸入訊號的非線性失真。混合器72a混合已補償非線性失真的該輸入訊號以及AC訊號。電源放大器73放大與該AC訊號混合之輸入訊號，並包括 選自第一和第二實施例及其修改範例之AlGaN/GaN HEMT。根據第二實施例及其修改範例之任何一者，AlGaN/GaN HEMT優良的操作速度是特別較佳的。需注意的是，於第21圖中，高頻電路係組構成能透過例如切換操作之方法，藉由混合器72b將輸出側訊號與AC訊號混合並送出該混合信號至數位預失真電路71。
於本實施例中，除了實現當應用於高頻放大器時電壓電阻的進一步改良之外，AlGaN/GaN HEMT可增進裝置操作的速度以及即使於產生電洞時能達到穩定運作。因而體現高可靠性高壓電阻之高頻放大器。
(其他實施例)
於第一和第二實施例及其修改範例以及第三至第五實施例中，通過範例已將AlGaN/GaN HEMT引用作為化合物半導體裝置。除了AlGaN/GaN HEMT之外，實施例及其修改範例亦可應用到以下所述的HEMT作為化合物半導體裝置。
其他HEMT的範例1
本實施例揭露一種作為化合物半導體裝置之AlGaN/GaN HEMT。
InAlN及GaN為化合物半導體，其晶格常數可通過合成物而彼此接近。於此案例中，電子傳輸層、中間層、電子供應層及蓋層係分別由上述第一和第二實施例及其修改範例以及第三至第五實施例中之i-GaN、i-InAlN、n-InAlN及n-GaN所形成。此外，由於在此案例中不太發生壓電極化，所以主要藉由InAlN的自發極化而產生二維電子雲。
根據本範例，類似上述AlGaN/GaN HEMT，其體現除了減少在閘極電極上電場的集中藉以實現在電壓電阻上的進一步改良之外，高可靠度、高壓電阻化合物半導體裝置能增加裝置操作速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除從外部連接二極體之需求、以及即使有電洞產生亦能達到安全且穩定的操作。
其他HEMT的範例2
本實施例揭露一種作為化合物半導體裝置之InAlGaN/GaN HEMT。
GaN及InAlGaN為化合物半導體，其中，GaN的晶格常數可通過合成物而小於InAlGaN的晶格常數。於此案例中，電子傳輸層、中間層、電子供應層及蓋層係分別由上述第一和第二實施例及其修改範例以及第三至第五實施例中之i-GaN、i-InAlGaN、n-InAlGaN及n-GaN所形成。
根據本範例，類似上述AlGaN/GaN HEMT，其體現除了減少在閘極電極上電場的集中藉以實現在電壓電阻上的進一步改良之外，高可靠度高壓電阻化合物半導體裝置能增加裝置操作速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時排除從外部連接二極體之需求、以及即使有電洞產生亦能達到安全且穩定的操作。
根據以上描述的態樣，其體現除了減少在閘極電極上電場的集中藉以實現在電壓電阻上的進一步改良之外，高可靠度高壓電阻化合物半導體裝置能增加裝置操作速度、具備高突崩電阻、且耐突波、當應用於例如反向器電路時 排除從外部連接二極體之需求、以及即使有電洞產生亦能達到安全且穩定的操作。
以下如申請專利範圍所述將共同地描述化合物半導體裝置、化合物半導體裝置之製造方法、以及電源供應單元和高頻放大器之態樣。
本文所述之所有範例與條件語言傾向教學目的以協助讀者了解本發明以及本發明者提供增進該技術之概念，並且不應視為受限於該類特別說明之範例與條件中，而且該說明書中之該類範例的組織與顯示本發明之優劣無關。雖然該(等)實施例已詳細說明，但應了解在不違背本發明之精神與範疇下，其可作各種不同的改變、替代、以及變動。
1‧‧‧矽基板
2、21‧‧‧堆疊化合物半導體結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e、22‧‧‧蓋層
2A、2B、2C、21A、21B、21C‧‧‧電極凹槽
2D、21D、2E、2F、2G‧‧‧場極板凹槽
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6、25、27、31‧‧‧閘極絕緣膜
7、26、28、33‧‧‧閘極電極
8、24、29、32‧‧‧場極板
8a、24a、29a、32a‧‧‧p型半導體層
8b、24b、29b、32b‧‧‧連接電極
9‧‧‧中間層絕緣膜
9a、9b、25a‧‧‧開口
11‧‧‧中間連接層
22a‧‧‧n-GaN
22b‧‧‧AlN
22c‧‧‧n-GaN
23‧‧‧p型半導體膜
30‧‧‧晶片
34‧‧‧汲極墊片
35‧‧‧閘極墊片
36‧‧‧源極墊片
41‧‧‧晶粒黏著劑
42‧‧‧導線架
42a‧‧‧汲極導線
42b‧‧‧閘極導線
42c‧‧‧源極導線
43‧‧‧鋁導線
44‧‧‧成形樹脂
50‧‧‧PFC電路
51‧‧‧切換元件
52‧‧‧二極體
53‧‧‧阻流圈
54、55‧‧‧電容器
56‧‧‧二極體電橋
57‧‧‧AC電源供應器
61‧‧‧一次側電路
62‧‧‧二次側電路
63‧‧‧變壓器
64a、64b、64c、64d、65a、65b、65c‧‧‧切換元件
71‧‧‧數位預失真電路
72a、72b‧‧‧混合器
73‧‧‧電源放大器
D‧‧‧汲極電極
G‧‧‧閘極電極
PD‧‧‧保護二極體
S‧‧‧源極電極
第1A至1C圖係根據第一實施例依步驟的順序說明AlGaN/GaN HEMT之製造方法之剖面示意圖；第2A至2C圖係根據第一實施例依第1A至1C圖之步驟順序說明AlGaN/GaN HEMT之製造方法之剖面示意圖；第3A和3B圖係根據第一實施例依第2A至2C圖之步驟順序說明AlGaN/GaN HEMT之製造方法之剖面示意圖；第4A和4B圖係根據第一實施例依第3A和3B圖之步驟順序說明AlGaN/GaN HEMT之製造方法之剖面示意圖；第5圖係根據第一實施例說明AlGaN/GaN HEMT之另一範例之剖面示意圖；第6圖係為根據第一實施例說明AlGaN/GaN HEMT的 等效電路圖之圖式；第7圖係為說明汲-源電壓Vds與輸出電容Coss之間的關係之特徵圖式；第8圖係說明汲-源電壓Vds與汲-源電流Ids之間的關係之特徵圖式；第9A至9C圖係根據第一實施例之修改範例1說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第10圖根據第一實施例之另一應用範例說明AlGaN/GaN HEMT之剖面示意圖；第11A至11C圖係根據第一實施例之修改範例2說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第12A至12C圖係根據第一實施例之修改範例2依第11A至11C步驟說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第13A至13C圖係根據第二實施例說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第14A和14B圖係根據第二實施例依第13A至13C圖之步驟說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第15A至15C圖係根據第二實施例之修改範例說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖；第16A和16B圖係根據第二實施例之修改範例依第15A至15C圖的步驟說明AlGaN/GaN HEMT之製造方法之主要步驟之剖面示意圖； 第17圖係根據第一和第二實施例及其修改範例說明MIS類型AlGaN/GaN HEMT的晶片之概略組構的平面圖；第18圖係根據第一和第二實施例及其修改範例說明使用HEMT晶片的離散封裝的概略組構之平面圖；第19圖係根據第三實施例說明PFC電路的連接線路圖式；第20圖係根據進一步實施例說明電源供應單元的概略組構的連接線路圖；以及第21圖係根據第五實施例說明高頻率放大器的概略組構的連接線路圖。
1‧‧‧矽基板
2‧‧‧堆疊化合物半導體結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋層

Claims (18)

  1. 一種化合物半導體裝置，係包括：堆疊化合物半導體結構；閘極電極，係形成於該堆疊化合物半導體結構上；以及半導體層，係形成於該堆疊化合物半導體結構上，且該半導體層的導電類型係與該堆疊化合物半導體結構的導電類型相反，其中，該閘極電極和該半導體層彼此於該堆疊化合物半導體結構上俯視呈現保持距離。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，其中，於該堆疊化合物半導體結構中係形成有凹槽，且該半導體層係形成為填充該凹槽的內部。
  3. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該半導體層係形成有插置於該半導體層與該堆疊化合物半導體結構之間的絕緣膜。
  4. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該半導體層係屬於p類型，並與該堆疊化合半導體結構產生pn接面。
  5. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該半導體層係形成為偏向不面對該閘極電極的方向之形狀。
  6. 如申請專利範圍第1項所述之化合物半導體裝置，其中，於該半導體層上形成有連接電極。
  7. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該半導體層係屬於p類型，且包括選自Si、GaN、AlGaN、AlN、InN、InAlN、InAlGaN、NiO、FeO2 、CoO2 、MnO、CuO、ZnO、In2 O3 、SnO2 、Y2 O3 、SrTiO3 、SrPbO3 及TiO2 所組成的群組中的一個或多個半導體。
  8. 一種化合物半導體裝置之製造方法，係包括以下步驟：於堆疊化合物半導體結構上形成閘極電極；以及於該堆疊化合物半導體結構上形成半導體層，且該半導體層的導電類型係與該堆疊化合物半導體結構的導電類型相反，其中，該閘極電極和該半導體層彼此於該堆疊化合物半導體結構上俯視呈現保持距離。
  9. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，該方法復包括於該堆疊化合物半導體結構中形成凹槽，其中，該半導體層係形成為填充該凹槽的內部。
  10. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，該方法復包括於該堆疊化合物半導體結構上形成絕緣膜，其中，該半導體層係形成為將該絕緣膜插置於該半導體層與該堆疊化合物半導體結構之間。
  11. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，其中，該半導體層係屬於p類型，並與該堆疊化合半導體結構產生pn接面。
  12. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，其中，該半導體層係形成為偏向不面對該閘極 電極的方向之形狀。
  13. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，該方法復包括於該半導體層上形成連接電極。
  14. 如申請專利範圍第8項所述之化合物半導體裝置之製造方法，其中，該半導體層係屬於p類型，且包括選自Si、GaN、AlGaN、AlN、InN、InAlN、InAlGaN、NiO、FeO2 、CoO2 、MnO、CuO、ZnO、In2 O3 、SnO2 、Y2 O3 、SrTiO3 、SrPbO3 及TiO2 所組成的群組中之一個或多個半導體。
  15. 一種電源供應單元，包括變壓器、高壓電路和低壓電路，該變壓器係位於該高壓電路和該低壓電路之間，其中，該高壓電路包含電晶體，該電晶體係包括：堆疊化合物半導體結構；閘極電極，係形成於該堆疊化合物半導體結構上；以及半導體層，係形成於該堆疊化合物半導體結構上，且該半導體層的導電類型係與該堆疊化合物半導體結構的導電類型相反。
  16. 如申請專利範圍第15項所述之電源供應單元，其中，該高壓電路係包括PFC電路，且設置於該PFC電路中之第一切換元件係定義為該電晶體。
  17. 如申請專利範圍第16項所述之電源供應單元，其中，該高壓電路復包括連接該PFC電路之反向器電路，且設置於該反向器電路中之第二切換元件係定義為該電晶體。
  18. 一種高頻放大器，用以將輸入高頻電壓放大及輸出，其中，該高頻放大器包括電晶體，且該電晶體包括：堆疊化合物半導體結構；閘極電極，係形成於該堆疊化合物半導體結構上；以及半導體層，係形成於該堆疊化合物半導體結構上，且該半導體層的導電類型係與該堆疊化合物半導體結構的導電類型相反。
TW100149136A 2011-02-25 2011-12-28 化合物半導體裝置及其製造方法 TWI470803B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040617A JP5874173B2 (ja) 2011-02-25 2011-02-25 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201242026A TW201242026A (en) 2012-10-16
TWI470803B true TWI470803B (zh) 2015-01-21

Family

ID=46693350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149136A TWI470803B (zh) 2011-02-25 2011-12-28 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8872232B2 (zh)
JP (1) JP5874173B2 (zh)
CN (1) CN102651388B (zh)
TW (1) TWI470803B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5789967B2 (ja) * 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
US9887139B2 (en) 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9184275B2 (en) * 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
WO2014035794A1 (en) * 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
TWI525820B (zh) 2013-03-14 2016-03-11 廣鎵光電股份有限公司 增強型場效電晶體
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
CN103594508A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种栅单场板的氮化镓高电子迁移率晶体管
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
CN105280694A (zh) * 2014-05-27 2016-01-27 晶元光电股份有限公司 半导体功率元件
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US10229978B2 (en) 2014-06-06 2019-03-12 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
KR102135163B1 (ko) * 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
CN104409481B (zh) * 2014-11-18 2017-03-29 西安电子科技大学 槽栅型直角复合栅场板异质结器件及其制作方法
CN104393035B (zh) * 2014-11-18 2017-04-12 西安电子科技大学 基于介质调制的复合源场板异质结场效应晶体管
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP2016152255A (ja) * 2015-02-16 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
CN105161536B (zh) * 2015-07-27 2017-11-10 成都海威华芯科技有限公司 一种具有跨线场板的半导体器件的制造方法
JP6701767B2 (ja) * 2015-09-22 2020-05-27 株式会社デンソー 半導体装置
WO2017051688A1 (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
KR102261732B1 (ko) * 2015-12-18 2021-06-09 한국전자통신연구원 전계 효과 트랜지스터
CN108447906A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种功率半导体器件及其制作方法
CN108447898A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件及其制作方法
US10128228B1 (en) * 2017-06-22 2018-11-13 Infineon Technologies Americas Corp. Type III-V semiconductor device with integrated diode
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管
CN109728079A (zh) * 2018-12-04 2019-05-07 北京大学深圳研究生院 一种晶体管及其制作方法
US11476359B2 (en) * 2019-03-18 2022-10-18 Wolfspeed, Inc. Structures for reducing electron concentration and process for reducing electron concentration
CN110061632A (zh) * 2019-04-29 2019-07-26 广东美的制冷设备有限公司 智能功率模块和空调器
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
JP7368107B2 (ja) * 2019-05-22 2023-10-24 株式会社東芝 半導体装置
JP7176475B2 (ja) * 2019-05-29 2022-11-22 株式会社デンソー 半導体装置
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN112490286B (zh) 2019-09-12 2023-09-19 联华电子股份有限公司 半导体装置及其制作方法
CN117832265A (zh) 2019-09-12 2024-04-05 联华电子股份有限公司 半导体装置及其制作方法
TWI769431B (zh) * 2020-01-22 2022-07-01 大陸商聚力成半導體(重慶)有限公司 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US12125845B2 (en) 2020-04-29 2024-10-22 Innoscience (Zhuhai) Technology Co., Ltd. Electronic device
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
US20220037518A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride-Based Device with Step-Wise Field Plate and Method Making the Same
JP7640015B2 (ja) 2020-11-16 2025-03-05 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
CN115483208A (zh) * 2021-05-31 2022-12-16 无锡华润微电子有限公司 GaN基高电子迁移率晶体管集成器件结构及其制造方法
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管
KR102686096B1 (ko) * 2021-10-18 2024-07-19 주식회사 시지트로닉스 GaN RF HEMT 소자 및 그 제조방법
CN115172454A (zh) * 2022-07-05 2022-10-11 天狼芯半导体(成都)有限公司 一种氮化镓功率器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222988A (ja) * 1983-06-01 1984-12-14 Matsushita Electric Ind Co Ltd 化合物半導体素子およびその製造方法
JP3326704B2 (ja) * 1993-09-28 2002-09-24 富士通株式会社 Ｉｉｉ／ｖ系化合物半導体装置の製造方法
JP2000216256A (ja) * 1998-11-16 2000-08-04 Nec Corp 半導体集積回路の製造方法
JP2001332568A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4451811B2 (ja) 2005-05-09 2010-04-14 ローム株式会社 窒化物半導体素子の製法
JP2008071988A (ja) 2006-09-15 2008-03-27 Elpida Memory Inc 半導体装置の欠陥検査装置及び欠陥検査方法
JP5417693B2 (ja) 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication

Also Published As

Publication number Publication date
TW201242026A (en) 2012-10-16
CN102651388A (zh) 2012-08-29
US8872232B2 (en) 2014-10-28
JP2012178464A (ja) 2012-09-13
CN102651388B (zh) 2015-04-08
JP5874173B2 (ja) 2016-03-02
US20120218783A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
TWI470803B (zh) 化合物半導體裝置及其製造方法
JP5866773B2 (ja) 化合物半導体装置及びその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
JP6014984B2 (ja) 半導体装置及びその製造方法
JP5775321B2 (ja) 半導体装置及びその製造方法、電源装置
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
CN103545362B (zh) 化合物半导体器件及其制造方法
US20130075749A1 (en) Compound semiconductor device and method of manufacturing the same
CN103367425A (zh) 化合物半导体器件及其制造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
US20180145148A1 (en) Compound semiconductor device
JP7231824B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP7545044B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
US20250063754A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device