[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6171435B2 - 半導体装置及びその製造方法、電源装置、高周波増幅器 - Google Patents

半導体装置及びその製造方法、電源装置、高周波増幅器 Download PDF

Info

Publication number
JP6171435B2
JP6171435B2 JP2013054928A JP2013054928A JP6171435B2 JP 6171435 B2 JP6171435 B2 JP 6171435B2 JP 2013054928 A JP2013054928 A JP 2013054928A JP 2013054928 A JP2013054928 A JP 2013054928A JP 6171435 B2 JP6171435 B2 JP 6171435B2
Authority
JP
Japan
Prior art keywords
insulating film
oxide
nitride semiconductor
gate electrode
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013054928A
Other languages
English (en)
Other versions
JP2014183080A (ja
Inventor
史朗 尾崎
史朗 尾崎
岡本　直哉
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013054928A priority Critical patent/JP6171435B2/ja
Priority to US14/167,216 priority patent/US9755061B2/en
Priority to TW103103918A priority patent/TWI582994B/zh
Priority to CN201410056424.XA priority patent/CN104064594B/zh
Publication of JP2014183080A publication Critical patent/JP2014183080A/ja
Priority to US15/664,318 priority patent/US10468514B2/en
Application granted granted Critical
Publication of JP6171435B2 publication Critical patent/JP6171435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、半導体装置及びその製造方法、電源装置、高周波増幅器に関する。
例えば窒化物半導体を用いた半導体装置として、例えばＧａＮを用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ；ＧａＮ−ＨＥＭＴ）などのＧａＮを用いた電界効果トランジスタがある。
特に、ＧａＮ−ＨＥＭＴは、大きな絶縁耐圧、２次元電子ガス（２ＤＥＧ：Dimensional electron gas）利用時の比較的高い移動度、大きな飽和速度といったＧａＮの優れた材料特性を活かし、高出力・高効率・高電圧動作が可能な電源用途のパワーデバイスとして開発が進められている。つまり、ＧａＮ−ＨＥＭＴは、Ｓｉ横拡散ＭＯＳ（Laterally Diffused Metal Oxide Semiconductor：ＬＤＭＯＳ）トランジスタやＧａＡｓ電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）では対応することが難しい高出力・高効率・高電圧動作が可能な電源用途のパワーデバイスとして開発が進められている。
このＧａＮ−ＨＥＭＴを電源用途で用いるためには、ゲート電圧オフ時に電流が流れないノーマリオフを実現すべく、閾値を高くする必要がある。このため、例えば、ゲートリセスによって２ＤＥＧを分断したり、ゲート電極の直下にｐ型半導体層を設けて２ＤＥＧを打ち消したりする技術がある。
なお、窒化物半導体を用いた半導体装置では、窒化物半導体層上の全面に、即ち、ゲート電極の直下だけでなく、チャネル領域（アクセス領域）の上方を含む全面に、ゲート絶縁膜を設け、このゲート絶縁膜上にゲート電極を設けたものがある。また、ゲート絶縁膜中のＣ濃度を低減し、リーク電流を抑制するために、酸化力の強いＯ２又はＯ３を酸化原料として用いて酸化アルミニウムからなるゲート絶縁膜を形成したものもある。
特開２０１０−９８１４１号公報 特開２０１０−２３８８３８号公報
ところで、窒化物半導体を用いた半導体装置において、窒化物半導体層上の全面にゲート絶縁膜を形成する場合に、窒化物半導体層のゲート絶縁膜との界面近傍に酸化領域が形成されないか、あるいは、窒化物半導体層のゲート絶縁膜との界面近傍に酸化領域が形成されるが、その酸素濃度が低いと、ドレイン電流は高くなるが、閾値が低くなってしまうことがわかった。
これに対し、窒化物半導体層のゲート絶縁膜との界面近傍に酸化領域が形成され、その酸素濃度が高いと、閾値は高くなるが、ドレイン電流は低下してしまうことがわかった。
そこで、ドレイン電流の低下を抑制しながら、閾値を高くしたい。
本半導体装置は、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の絶縁膜との界面近傍に、ゲート電極の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方以外の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は第２酸化領域よりも酸素濃度が高く、上部酸化物絶縁膜又は上部酸窒化物絶縁膜は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
また、本半導体装置は、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の絶縁膜との界面近傍に、ゲート電極の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方以外の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は第２酸化領域よりも酸素濃度が高く、下部酸化物絶縁膜又は下部酸窒化物絶縁膜は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
本半導体装置の製造方法は、窒化物半導体積層構造上に絶縁膜を形成する工程と、窒化物半導体積層構造の第１酸化領域の上方に絶縁膜を挟んでゲート電極を形成する工程とを備え、窒化物半導体積層構造の第１酸化領域は、ゲート電極形成領域の下方の絶縁膜との界面近傍に位置し、ゲート電極形成領域の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い領域であり、絶縁膜を形成する工程において、窒化物半導体積層構造上に、Ｈ ２ Ｏを含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜を部分的に除去し、部酸化物絶縁膜又は下部酸窒化物絶縁膜及び窒化物半導体積層構造上に、Ｏ ２ 又はＯ ３ を含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、ゲート電極を形成する工程において、窒化物半導体積層構造の上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に形成され、窒化物半導体積層構造の下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い第１酸化領域の上方に、上部酸化物絶縁膜又は上部酸窒化物絶縁膜を挟んでゲート電極を形成することを要件とする。
また、本半導体装置の製造方法は、窒化物半導体積層構造上に絶縁膜を形成する工程と、窒化物半導体積層構造の第１酸化領域の上方に絶縁膜を挟んでゲート電極を形成する工程とを備え、窒化物半導体積層構造の第１酸化領域は、ゲート電極形成領域の下方の絶縁膜との界面近傍に位置し、ゲート電極形成領域の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い領域であり、絶縁膜を形成する工程において、窒化物半導体積層構造上に、Ｏ ２ 又はＯ ３ を含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜を部分的に除去し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜及び窒化物半導体積層構造上に、Ｈ ２ Ｏを含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、ゲート電極を形成する工程において、窒化物半導体積層構造の下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に形成され、窒化物半導体積層構造の上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い第１酸化領域の上方に、下部酸化物絶縁膜又は下部酸窒化物絶縁膜及び上部酸化物絶縁膜又は上部酸窒化物絶縁膜を挟んでゲート電極を形成することを要件とする。
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の絶縁膜との界面近傍に、ゲート電極の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方以外の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は第２酸化領域よりも酸素濃度が高く、上部酸化物絶縁膜又は上部酸窒化物絶縁膜は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
また、本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の前記絶縁膜との界面近傍に、ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方以外の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は第２酸化領域よりも酸素濃度が高く、下部酸化物絶縁膜又は下部酸窒化物絶縁膜は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の絶縁膜との界面近傍に、ゲート電極の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方以外の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は第２酸化領域よりも酸素濃度が高く、上部酸化物絶縁膜又は上部酸窒化物絶縁膜は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
また、本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造上に設けられた絶縁膜と、絶縁膜上に設けられたゲート電極とを備え、窒化物半導体積層構造は、ゲート電極の下方の絶縁膜との界面近傍に、ゲート電極の下方以外の絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、絶縁膜として、ゲート電極の下方の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方以外の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、窒化物半導体積層構造は、下部酸化物絶縁膜又は下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、上部酸化物絶縁膜又は上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、下部酸化物絶縁膜又は下部酸窒化物絶縁膜は、上部酸化物絶縁膜又は上部酸窒化物絶縁膜よりも膜密度が高いことを要件とする。
したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、ドレイン電流の低下を抑制しながら、閾値を高くすることができるという利点がある。
第１実施形態にかかる半導体装置の構成を示す模式的断面図である。 酸素プラズマ酸化方式及び水蒸気酸化方式における酸化領域の深さ（厚さ）と酸素濃度との関係を示す図である。 本発明の効果を説明するための図である。 第１実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第２実施形態にかかる半導体装置の構成を示す模式的断面図である。 第２実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第３実施形態にかかる半導体装置の構成を示す模式的断面図である。 第３実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第４実施形態の電源装置の構成を示す模式図である。 第５実施形態の高周波増幅器の構成を示す模式図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図３を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば窒化物半導体を用いた窒化物半導体積層構造を備える半導体装置である。
本実施形態では、半導体装置として、窒化物半導体を用いたＦＥＴ、具体的には、ＧａＮ（窒化ガリウム）を電子走行層に用い、ＡｌＧａＮ（窒化アルミニウムガリウム）を電子供給層に用いた窒化物半導体積層構造（ＨＥＭＴ構造）を備え、ゲート絶縁膜を有するＭＩＳ（Metal Insulator Semiconductor）型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明する。
なお、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを、ＡｌＧａＮ／ＧａＮ−ＦＥＴともいう。また、窒化物半導体積層構造を、ＩＩＩ−Ｖ族窒化物半導体積層構造、ＧａＮ系半導体積層構造又は化合物半導体積層構造ともいう。また、半導体装置を、窒化物半導体装置、ＩＩＩ−Ｖ族窒化物半導体装置又は化合物半導体装置ともいう。
本ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、図１に示すように、ＳｉＣ基板１上に、ＧａＮ電子走行層２、ＡｌＧａＮ電子供給層３、ＧａＮキャップ層４を積層させた窒化物半導体積層構造５を備える。この場合、電子走行層２と電子供給層３との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。そして、キャップ層４を設けることによって、電子走行層２と電子供給層３との間で歪みが増大し、ピエゾ効果が惹起されて２ＤＥＧが増加する。これにより、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴのオン抵抗が低減し、大電流動作が可能となる。なお、図１では、２ＤＥＧを破線で示している。また、ＳｉＣ基板１を、基板又は半導体基板ともいう。また、基板１との電子走行層２との間に必要に応じて核形成層（バッファ層）を設けても良い。また、各半導体層２〜４を、ＩＩＩ−Ｖ族窒化物半導体層又は窒化物半導体層ともいう。
また、本実施形態では、窒化物半導体積層構造５上に、その表面全体を覆うように、絶縁膜６が設けられており、この絶縁膜６上にゲート電極７が設けられている。つまり、窒化物半導体積層構造５の最上層を構成する窒化物半導体層であるＧａＮキャップ層４上に、その表面全体を覆うように、絶縁膜６が設けられており、この絶縁膜６上にゲート電極７が設けられている。この絶縁膜６は、窒化物半導体積層構造５とゲート電極７との間ではゲート絶縁膜として機能し、それ以外の領域では表面保護膜として機能する。
また、ゲート電極７を挟んで両側に、互いに離れてソース電極８及びドレイン電極９が設けられている。本実施形態では、窒化物半導体積層構造５に設けられたソース電極用溝１０及びドレイン電極用溝１１に、それぞれ、ソース電極８及びドレイン電極９が設けられている。ここでは、ソース電極用溝１０及びドレイン電極用溝１１は、電子供給層３に達する深さを有する溝である。このため、ソース電極８及びドレイン電極９は、電子供給層３に接する。つまり、ソース電極８及びドレイン電極９は、窒化物半導体積層構造５上、即ち、窒化物半導体積層構造５を構成する電子供給層３上に設けられている。なお、ソース電極用溝１０及びドレイン電極用溝１１を、電極溝又は凹部ともいう。
特に、本実施形態では、絶縁膜６として、ゲート電極７の下方以外のＧａＮキャップ層４上に設けられた下部酸化アルミニウム膜６Ａと、ゲート電極７の下方のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に設けられた上部酸化アルミニウム膜６Ｂとを備える。つまり、絶縁膜６として、ゲート電極７の下方以外のＧａＮキャップ層４の表面に接する下部酸化アルミニウム膜６Ａと、ゲート電極７の下方のＧａＮキャップ層４の表面に接するように下部酸化アルミニウム膜６Ａ上に積層された上部酸化アルミニウム膜６Ｂとからなる２層構造の絶縁膜を備える。この場合、ＧａＮキャップ層４は、ゲート電極７の下方でその表面が上部酸化アルミニウム膜６Ｂによって覆われ、ゲート電極７の下方以外でその表面が下部酸化アルミニウム膜６Ａによって覆われることになる。なお、下部酸化アルミニウム膜６Ａを、下部酸化物絶縁膜ともいう。また、上部酸化アルミニウム膜６Ｂを、上部酸化物絶縁膜ともいう。また、酸化アルミニウム膜６Ａ，６ＢをＡｌＯ膜（例えばＡｌ２Ｏ３膜）ともいう。
ここで、下部酸化アルミニウム膜６Ａは、後述するように、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成される。一方、上部酸化アルミニウム膜６Ｂは、後述するように、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成される。このため、上部酸化アルミニウム膜６Ｂは、下部酸化アルミニウム膜６Ａよりも膜密度が高くなっている。ここでは、上部酸化アルミニウム膜６Ｂ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度３．３ｇ/ｃｍ３程度であり、下部酸化アルミニウム膜６Ａ、即ち、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度２．９ｇ/ｃｍ３程度である。例えば、上部酸化アルミニウム膜６Ｂ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、３．０ｇ/ｃｍ３以上の膜密度を有する。
この場合、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａ及び上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａ及び第２酸化領域４Ｂが形成される。ここでは、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第２酸化領域４Ｂが形成され、ＧａＮキャップ層４上に上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａが形成される。
この場合、ＧａＮキャップ層４は、ゲート電極７の下方の絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）との界面近傍に酸化領域（第１酸化領域）４Ａを有し、ゲート電極７の下方以外の絶縁膜６（ここでは下部酸化アルミニウム膜６Ａ）との界面近傍に酸化領域（第２酸化領域）４Ｂを有するものとなる。なお、この場合、ＧａＮキャップ層４の第１酸化領域４Ａの上方に絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）を挟んでゲート電極７が設けられる。なお、ＧａＮキャップ層４を、窒化ガリウム層又は窒化物半導体層ともいう。また、酸化領域４Ａ、４Ｂを、酸化層、ＧａＮ酸化領域又はＧａＮ酸化層ともいう。
そして、第１酸化領域４Ａは第２酸化領域４Ｂよりも酸素濃度が高くなる。つまり、第１酸化領域４Ａは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域４Ａの厚さは、第２酸化領域４Ｂの厚さよりも厚くなる。例えば、第１酸化領域４Ａの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ａ、４Ｂは、ＧａＯ、ＧａＯＮなどを含むものとなっている。
ここで、図２は、Ｘ線光電子分光法によって、窒化物半導体層の絶縁膜との界面近傍（ここではＧａＮ層の酸化アルミニウム膜との界面近傍）に形成される酸化領域の厚さ（界面からの深さ）及び酸素濃度を測定した結果を示している。なお、図２中、実線Ａは、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式として酸素プラズマ酸化方式を用いて酸化アルミニウム膜を形成した場合にＧａＮ層に形成される酸化領域の厚さ及び酸素濃度を示している。また、図２中、実線Ｂは、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いた酸化方式として水蒸気酸化方式を用いて酸化アルミニウム膜を形成した場合にＧａＮ層に形成される酸化領域の厚さ及び酸素濃度を示している。
図２中、実線Ｂで示すように、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いた酸化方式として水蒸気酸化方式を用いて酸化アルミニウム膜を形成した場合、ＧａＮ層に形成される酸化領域の厚さは、約２ｎｍである。これに対し、図２中、実線Ａで示すように、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式として酸素プラズマ酸化方式を用いて酸化アルミニウム膜を形成した場合、ＧａＮ層に形成される酸化領域の厚さは、約４ｎｍである。このように、図２中、実線Ａ、Ｂで示すように、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式として酸素プラズマ酸化方式を用いて酸化アルミニウム膜を形成した場合の方が、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いた酸化方式として水蒸気酸化方式を用いて酸化アルミニウム膜を形成した場合よりも、ＧａＮ層に形成される酸化領域の厚さが厚くなる、即ち、酸化領域の深さが深くなることがわかる。具体的には、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式として酸素プラズマ酸化方式を用いて酸化アルミニウム膜を形成した場合、ＧａＮ層に形成される酸化領域の厚さは、約２ｎｍよりも大きくなる。また、図２中、実線Ａ、Ｂで示すように、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式として酸素プラズマ酸化方式を用いて酸化アルミニウム膜を形成した場合の方が、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いた酸化方式として水蒸気酸化方式を用いて酸化アルミニウム膜を形成した場合よりも、ＧａＮ層に形成される酸化領域の酸素濃度が高くなることがわかる。なお、酸化領域全体の酸素濃度も高いし、酸化領域の各深さ位置における酸素濃度も高い。これは、酸素プラズマに含まれるラジカル等の活性酸素によって、ＧａＮ層の酸化が促進されるためであると考えられる。
ところで、上述のように、ＧａＮキャップ層４のゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ａを設けているのは、以下の理由による。
まず、ＧａＮキャップ層上の全面に、絶縁膜として、Ｈ２Ｏを含む原料ガスを用いた酸化方式（例えば水蒸気酸化方式）を用いて酸化アルミニウム膜を形成すると、ＧａＮキャップ層の絶縁膜との界面近傍に酸素濃度が低い酸化領域が形成されるため、例えば図３中、実線Ａで示すように、ドレイン電流は高くなるが、閾値が低くなってしまうことがわかった。
これに対し、ＧａＮキャップ層上の全面に、絶縁膜として、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式（例えば酸素プラズマ酸化方式）を用いて酸化アルミニウム膜を形成すると、ＧａＮキャップ層の絶縁膜との界面近傍に酸素濃度が高い酸化領域が形成されるため、例えば図３中、実線Ｂで示すように、閾値は高くなるが、ドレイン電流が低下してしまうことがわかった。
このように、絶縁膜として、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式（例えば酸素プラズマ酸化方式）を用いて酸化アルミニウム膜を形成することで、ＧａＮキャップ層の絶縁膜との界面近傍に酸素濃度が高い酸化領域が形成され、閾値をプラス側へシフトさせることができるものの、この酸化アルミニウム膜を全面に形成し、酸素濃度が高い酸化領域がアクセス領域にも形成されてしまうと、Ｈ２Ｏを含む原料ガスを用いた酸化方式（例えば水蒸気酸化方式）を用いて酸化アルミニウム膜を形成する場合よりもドレイン電流が低くなってしまうことがわかった。
そこで、上述のように、ＧａＮキャップ層４上のゲート電極７の下方に、絶縁膜６として、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式（例えば酸素プラズマ酸化方式）を用いて酸化アルミニウム膜６Ｂを形成している。このようにして酸化アルミニウム膜６Ｂを形成する際に、ゲート電極７の下方（ここでは直下）のＧａＮキャップ層４に、酸素濃度が高い酸化領域、即ち、深い電子トラップを有する酸化領域（第１酸化領域）４Ａが形成される。これにより、閾値を高くすることができる。一方、ＧａＮキャップ層４上のゲート電極７の下方以外に、即ち、アクセス領域の上方に、絶縁膜６として、Ｈ２Ｏを含む原料ガスを用いた酸化方式（例えば水蒸気酸化方式）を用いて酸化アルミニウム膜６Ａを形成している。このようにして、ゲート電極７の下方以外のＧａＮキャップ層４に、できるだけ酸素濃度の高い酸化領域、即ち、深い電子トラップを有する酸化領域が形成されないようにしている。つまり、ゲート電極７の下方以外のＧａＮキャップ層４に、ゲート電極７の下方よりも酸素濃度が低い酸化領域（第２酸化領域）４Ｂが形成されるようにしている。これにより、ドレイン電流の低下を抑制することができる。
このように、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いた酸化アルミニウム膜６ＢとＨ２Ｏを含む原料ガスを用いた酸化方式を用いた酸化アルミニウム膜６Ａとを組み合わせたハイブリッド酸化アルミニウム膜を絶縁膜６に用いることで、例えば図３中、実線Ｃで示すように、高いドレイン電流を維持したまま、閾値プラス化を可能としている。つまり、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて酸化アルミニウム膜を形成する場合、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いて酸化アルミニウム膜を形成する場合よりも、ＧａＮキャップ層の表面近傍の酸化が進み、より深い電子トラップが形成される。このような電子トラップとしては、Ｇａ空孔やＧａ空孔と酸素の複合型欠陥などが挙げられる。このため、ＧａＮキャップ層４上のゲート電極７の下方のみ、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて酸化アルミニウム膜６Ｂを形成することで、ゲート電極７の下方に、より深い電子トラップを含む酸化領域４Ａが形成されるようにし、これに２ＤＥＧの電子がトラップされるようにして、閾値プラス化を可能とし、ＧａＮキャップ層４上のゲート電極７の下方以外は、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いて酸化アルミニウム膜６Ａを形成することで、高いドレイン電流が維持されるようにして、ドレイン電流の低下を抑制しながら、閾値を高くするようにしている。
次に、本実施形態にかかる半導体装置（ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）の製造方法について説明する。
まず、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法によって、ＧａＮ、ＡｌＧａＮ、ＧａＮを順次堆積させる。例えば、半絶縁性のＳｉＣ基板１上に、ｉ−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ、ｎ−ＧａＮを順次堆積させる。これにより、ＳｉＣ基板１上に、ＧａＮ電子走行層２、ＡｌＧａＮ電子供給層３、ＧａＮキャップ層４を積層させた窒化物半導体積層構造５が形成される。なお、ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法等を用いても良い。
次に、窒化物半導体積層構造５のソース電極及びドレイン電極形成領域（ソース電極及びドレイン電極形成予定領域）にソース電極用溝１０及びドレイン電極用溝１１を形成する。つまり、ソース電極及びドレイン電極形成領域のキャップ層４及び電子供給層３の一部を、例えばリソグラフィー及び塩素系ガス等を用いたドライエッチングによって除去して、ソース電極用溝１０及びドレイン電極用溝１１を形成する。このようにして、ソース電極用溝１０及びドレイン電極用溝１１として、キャップ層４を貫通し、電子供給層３の所定の深さに達する溝を形成する。ここで、エッチング深さは、ソース電極用溝１０及びドレイン電極用溝１１として、電子供給層３の所定の深さに達する溝が形成されるようにすれば良い。なお、エッチング深さには特に制限はない。例えば、電子走行層２に達する深さとしても良い。
次に、窒化物半導体積層構造５上に、その表面全体を覆うように、絶縁膜６を形成する。
本実施形態では、絶縁膜６として、ゲート電極形成領域（ゲート電極形成予定領域）の下方以外のＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成し、ゲート電極形成領域の下方のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に上部酸化アルミニウム膜６Ｂを形成する。
ここでは、まず、窒化物半導体積層構造５の表面を例えば硫酸過水で、変質層を例えばフッ酸で洗浄した後、水洗を行なう。
次に、例えば原子層堆積（ＡＬＤ：Atomic Layer Deposition）法によって、ＧａＮキャップ層４上に、Ｈ２Ｏを含む原料ガスを用いた酸化方式（ここでは水蒸気酸化方式）を用いて下部酸化アルミニウム膜６Ａを形成する。この下部酸化アルミニウム膜６Ａの膜厚は、例えば約５ｎｍ〜約１０ｎｍ程度とすれば良く、ここでは約１０ｎｍとしている。なお、ＡＬＤ法の代わりに、ＣＶＤ等を用いても良い。
次に、ゲート電極形成領域の下方の下部酸化アルミニウム膜６Ａを、選択的、かつ、部分的に、例えばＴＭＡＨを用いたウェットエッチングによって除去する。これにより、ゲート電極形成領域の下方以外のＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａが形成される。
次に、例えばＡＬＤ法によって、ゲート電極形成領域の下方のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式（ここでは酸素プラズマ酸化方式）を用いて上部酸化アルミニウム膜６Ｂを形成する。この上部酸化アルミニウム膜６Ｂの膜厚は、例えば約１０ｎｍ〜約１００ｎｍ程度とすれば良く、ここでは約４０ｎｍとしている。なお、ＡＬＤ法の代わりに、ＣＶＤ等を用いても良い。
その後、例えば約５００℃〜約８００℃程度の温度で、絶縁膜６にアニール処理を施す。
このようにして、絶縁膜６として、ゲート電極形成領域の下方以外のＧａＮキャップ層４の表面に接する下部酸化アルミニウム膜６Ａと、ゲート電極形成領域の下方のＧａＮキャップ層４の表面に接するように下部酸化アルミニウム膜６Ａ上に積層された上部酸化アルミニウム膜６Ｂとからなる２層構造の絶縁膜が形成される。この場合、上部酸化アルミニウム膜６Ｂは、下部酸化アルミニウム膜６Ａよりも膜密度が高くなる。ここでは、上部酸化アルミニウム膜６Ｂ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度３．３ｇ/ｃｍ３程度であり、下部酸化アルミニウム膜６Ａ、即ち、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度２．９ｇ/ｃｍ３程度である。例えば、上部酸化アルミニウム膜６Ｂ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、３．０ｇ/ｃｍ３以上の膜密度を有する。このようにして、ＧａＮキャップ層４は、ゲート電極７の下方でその表面が上部酸化アルミニウム膜６Ｂによって覆われ、ゲート電極７の下方以外でその表面が下部酸化アルミニウム膜６Ａによって覆われる。
この場合、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａ及び上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａ及び第２酸化領域４Ｂが形成される。ここでは、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第２酸化領域４Ｂが形成され、ＧａＮキャップ層４上に上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａが形成される。
この場合、ＧａＮキャップ層４は、ゲート電極７の下方の上部酸化アルミニウム膜６Ｂとの界面近傍に酸化領域（第１酸化領域）４Ａを有し、ゲート電極７の下方以外の下部酸化アルミニウム膜６Ａとの界面近傍に酸化領域（第２酸化領域）４Ｂを有するものとなる。そして、第１酸化領域４Ａは第２酸化領域４Ｂよりも酸素濃度が高くなる。つまり、第１酸化領域４Ａは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域４Ａの厚さは、第２酸化領域４Ｂの厚さよりも厚くなる。例えば、第１酸化領域４Ａの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ａ、４Ｂは、ＧａＯ、ＧａＯＮなどを含むものとなる。
次に、ソース電極８及びドレイン電極９を形成する。
つまり、まず、ソース電極及びドレイン電極形成領域に設けられたソース電極用溝１０及びドレイン電極用溝１１に形成されている下部酸化アルミニウム膜６Ａ及び上部酸化アルミニウム膜６Ｂを、例えばＴＭＡＨを用いたウェットエッチングによって除去する。
次に、ソース電極８及びドレイン電極９の材料として例えばＴａ／Ａｌを用い、例えば蒸着法及びリフトオフ法によって、ソース電極用溝１０及びドレイン電極用溝１１を埋め込み、その上部がソース電極用溝１０及びドレイン電極用溝１１から突出するように、Ｔａ／Ａｌを堆積させる。
その後、例えば約５５０℃程度の温度でアニール処理を施してオーミックコンタクトをとる。これにより、一対のオーミック電極としてのソース電極８及びドレイン電極９が形成される。
次に、絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）上に、ゲート電極７を形成する。
本実施形態では、ＧａＮキャップ層４の第１酸化領域４Ａの上方に絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）を挟んでゲート電極７を形成する。
ここでは、ゲート電極７の材料として例えばＮｉ／Ａｕを用い、例えば蒸着法及びリフトオフ法によって、ＧａＮキャップ層４の第１酸化領域４Ａの上方の絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）上にＮｉ／Ａｕを堆積させた後、例えば約３００℃〜約４００℃程度の温度でアニール処理を施して、ゲート電極７を形成する。
その後、図示していないが、保護膜、コンタクト孔、配線等を形成する各工程を経て、半導体装置（ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）が完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ドレイン電流の低下を抑制しながら、閾値を高くすることができるという利点がある。
なお、上述の実施形態では、絶縁膜６として、酸化アルミニウム膜（酸化物絶縁膜）を用いているが、これに限られるものではない。例えば、絶縁膜６として、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物又は酸窒化物を含む絶縁膜を用いることもできる。つまり、絶縁膜として、ゲート電極の下方以外の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備えるものとすることができる。
また、上述の実施形態では、半導体装置として、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、ＧａＮを電子走行層に用い、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ、あるいは、ＧａＮを電子走行層に用い、ＩｎＡｌＧａＮを電子供給層に用いたＩｎＡｌＧａＮ／ＧａＮ−ＨＥＭＴにも本発明を適用することもできる。また、他の窒化物半導体積層構造を有するものに本発明を適用することもできる。例えば、窒化物半導体積層構造５は、少なくとも電子供給層、電子走行層を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ａを有するものとなる。また、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａ及び第２酸化領域４Ｂは、ＡｌＧａＮの酸化領域である。
また、上述の実施形態では、半導体装置として、ゲートリセスを有しないＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、図４に示すように、ゲートリセス１２を有するＨＥＭＴに本発明を適用することもできる。
ゲートリセス１２を有するＨＥＭＴの場合、上述の実施形態の窒化物半導体積層構造５を、ゲートリセス１２を備えるものとし、このゲートリセス１２にゲート電極７を設ければ良い。つまり、窒化物半導体積層構造５を、ゲート電極７が設けられるリセス１２を有するものとすれば良い。例えば、ゲートリセス１２にゲート電極７の一部が埋め込まれた構造とすれば良い。また、ゲートリセス１２として、例えば電子走行層２に達する深さを有する溝を設ければ良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子走行層２の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子走行層２が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ａを有するものとなる。ここでは、電子走行層２は、ＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａは、ＧａＮの酸化領域である。また、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここではキャップ層４）が、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、キャップ層４は、ＧａＮ層である。このため、窒化物半導体積層構造５の第２酸化領域４Ｂは、ＧａＮの酸化領域である。なお、ゲートリセス１２を、リセス、リセス開口部又は電極溝ともいう。
なお、ゲートリセス１２は、電子供給層３に達する深さを有するものとしても良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子供給層３の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子供給層３が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ａを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａは、ＡｌＧａＮの酸化領域である。なお、電子供給層３にＩｎＡｌＮやＩｎＡｌＧａＮが用いられている場合には、窒化物半導体積層構造５の第１酸化領域４Ａは、ＩｎＡｌＮやＩｎＡｌＧａＮの酸化領域となる。
また、ゲートリセス１２を有する窒化物半導体積層構造５は、少なくとも電子供給層３及び電子走行層２を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ａを有するものとなる。また、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａ及び第２酸化領域４Ｂは、ＡｌＧａＮの酸化領域である。
このようなゲートリセス１２を有するＨＥＭＴを製造するには、上述の実施形態の製造方法において、ソース電極用溝１０及びドレイン電極用溝１１を形成した後に、ゲートリセス１２を形成し、その後に、絶縁膜６を形成し、ソース電極８及びドレイン電極９を形成し、ゲート電極７を形成すれば良い。
そして、ゲートリセス１２を形成する工程では、窒化物半導体積層構造５のゲート電極形成領域（ゲート電極形成予定領域）にゲートリセス１２を形成すれば良い。つまり、ゲート電極形成領域のキャップ層４及び電子供給層３を、例えばリソグラフィー及び塩素系ガス又はフッ素系ガス等を用いたドライエッチングによって除去して、ゲートリセス１２を形成すれば良い。このようにして、ゲートリセス１２として、電子走行層２に達する深さを有する溝を形成すれば良い。なお、ここでは、ゲートリセス１２として電子走行層２に達する深さを有する溝を形成しているが、これに限られるものではなく、例えば、ゲートリセス１２として電子供給層３に達する深さを有する溝を形成しても良い。
［第２実施形態］
まず、第２実施形態にかかる半導体装置及びその製造方法について、図５を参照しながら説明する。
本実施形態にかかる半導体装置は、上述の第１実施形態のものに対し、絶縁膜６が異なる。つまり、上述の第１実施形態では、下部酸化アルミニウム膜６Ａを、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成される膜とし、上部酸化アルミニウム膜６Ｂを、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成される膜としているのに対し、本実施形態では、下部酸化アルミニウム膜６Ａを、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成される膜とし、上部酸化アルミニウム膜６Ｂを、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成される膜としている点が異なる。
具体的には、本半導体装置は、図５に示すように、絶縁膜６として、ゲート電極７の下方の窒化物半導体積層構造５の最上層を構成するＧａＮキャップ層４上に設けられた下部酸化アルミニウム膜６Ａと、ゲート電極７の下方以外のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に設けられた上部酸化アルミニウム膜６Ｂとを備える。つまり、絶縁膜６として、ゲート電極７の下方のＧａＮキャップ層４の表面に接する下部酸化アルミニウム膜６Ａと、ゲート電極７の下方以外のＧａＮキャップ層４の表面に接するように下部酸化アルミニウム膜６Ａ上に積層された上部酸化アルミニウム膜６Ｂとからなる２層構造の絶縁膜を備える。この場合、ＧａＮキャップ層４は、ゲート電極７の下方でその表面が下部酸化アルミニウム膜６Ａによって覆われ、ゲート電極７の下方以外でその表面が上部酸化アルミニウム膜６Ｂによって覆われることになる。なお、下部酸化アルミニウム膜６Ａを、下部酸化物絶縁膜ともいう。また、上部酸化アルミニウム膜６Ｂを、上部酸化物絶縁膜ともいう。
ここで、下部酸化アルミニウム膜６Ａは、後述するように、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成される。一方、上部酸化アルミニウム膜６Ｂは、後述するように、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成される。このため、下部酸化アルミニウム膜６Ａは、上部酸化アルミニウム膜６Ｂよりも膜密度が高くなっている。ここでは、上部酸化アルミニウム膜６Ｂ、即ち、Ｈ２Ｏを含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度２．９ｇ/ｃｍ３程度であり、下部酸化アルミニウム膜６Ａ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、膜密度３．３ｇ/ｃｍ３程度である。例えば、下部酸化アルミニウム膜６Ａ、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いて形成された酸化アルミニウム膜は、３．０ｇ/ｃｍ３以上の膜密度を有する。
この場合、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａ及び上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａ及び第２酸化領域４Ｂが形成される。ここでは、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａが形成され、ＧａＮキャップ層４上に上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第２酸化領域４Ｂが形成される。
この場合、ＧａＮキャップ層４は、ゲート電極７の下方の絶縁膜６（ここでは下部酸化アルミニウム膜６Ａ）との界面近傍に酸化領域（第１酸化領域）４Ａを有し、ゲート電極７の下方以外の絶縁膜６（ここでは上部酸化アルミニウム膜６Ｂ）との界面近傍に酸化領域（第２酸化領域）４Ｂを有するものとなる。なお、この場合、ＧａＮキャップ層４の第１酸化領域４Ａの上方に絶縁膜６（ここでは下部酸化アルミニウム膜６Ａ）を挟んでゲート電極７が設けられる。なお、ＧａＮキャップ層４を、窒化ガリウム層又は窒化物半導体層ともいう。また、酸化領域４Ａ、４Ｂを、酸化層、ＧａＮ酸化領域又はＧａＮ酸化層ともいう。
そして、第１酸化領域４Ａは第２酸化領域４Ｂよりも酸素濃度が高くなる。つまり、第１酸化領域４Ａは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域４Ａの厚さは、第２酸化領域４Ｂの厚さよりも厚くなる。例えば、第１酸化領域４Ａの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ａ、４Ｂは、ＧａＯ、ＧａＯＮなどを含むものとなっている。
このように構成される本実施形態の半導体装置は、上述の第１実施形態の半導体装置の製造方法における絶縁膜形成工程において、以下のようにして絶縁膜６を形成すれば良い。
つまり、絶縁膜６として、ゲート電極形成領域（ゲート電極形成予定領域）の下方のＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成し、ゲート電極形成領域の下方以外のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に上部酸化アルミニウム膜６Ｂを形成する。
ここでは、まず、窒化物半導体積層構造５の表面を例えば硫酸過水で、変質層を例えばフッ酸で洗浄した後、水洗を行なう。
次に、例えばＡＬＤ法によって、ＧａＮキャップ層４上に、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式（ここでは酸素プラズマ酸化方式）を用いて下部酸化アルミニウム膜６Ａを形成する。この下部酸化アルミニウム膜６Ａの膜厚は、例えば約５ｎｍ〜約１０ｎｍ程度とすれば良く、ここでは約１０ｎｍとしている。なお、ＡＬＤ法の代わりに、ＣＶＤ等を用いても良い。
次に、ゲート電極形成領域の下方以外の下部酸化アルミニウム膜６Ａを、選択的、かつ、部分的に、例えばＴＭＡＨを用いたウェットエッチングによって除去する。これにより、ゲート電極形成領域の下方のＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａが形成される。
次に、例えばＡＬＤ法によって、ゲート電極形成領域の下方以外のＧａＮキャップ層４及び下部酸化アルミニウム膜６Ａ上に、Ｈ２Ｏを含む原料ガスを用いた酸化方式（ここでは水蒸気酸化方式）を用いて上部酸化アルミニウム膜６Ｂを形成する。この上部酸化アルミニウム膜６Ｂの膜厚は、例えば約１０ｎｍ〜約１００ｎｍ程度とすれば良く、ここでは約４０ｎｍとしている。なお、ＡＬＤ法の代わりに、ＣＶＤ等を用いても良い。
その後、例えば約５００℃〜約８００℃程度の温度で、絶縁膜６にアニール処理を施す。
このようにして、絶縁膜６として、ゲート電極形成領域の下方のＧａＮキャップ層４の表面に接する下部酸化アルミニウム膜６Ａと、ゲート電極形成領域の下方以外のＧａＮキャップ層４の表面に接するように下部酸化アルミニウム膜６Ａ上に積層された上部酸化アルミニウム膜６Ｂとからなる２層構造の絶縁膜が形成される。この場合、下部酸化アルミニウム膜６Ａは、上部酸化アルミニウム膜６Ｂよりも膜密度が高くなる。このようにして、ＧａＮキャップ層４は、ゲート電極７の下方でその表面が下部酸化アルミニウム膜６Ａによって覆われ、ゲート電極７の下方以外でその表面が上部酸化アルミニウム膜６Ｂによって覆われる。
このように、本実施形態では、全面に、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて下部酸化アルミニウム膜６Ａを形成し、ゲート電極形成領域の下方以外、即ち、アクセス領域となる領域の下部酸化アルミニウム膜６Ａを部分的に除去した後、この下部酸化アルミニウム膜６Ａ上に、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて上部酸化アルミニウム膜６Ｂを形成している。これに対し、上述の第１実施形態では、全面に、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて下部酸化アルミニウム膜６Ａを形成し、ゲート電極形成領域の下方となる領域の下部酸化アルミニウム膜６Ａを部分的に除去した後、この下部酸化アルミニウム膜６Ａ上に、例えば酸素プラズマ酸化方式などのＯ２又はＯ３を含む原料ガスを用いた酸化方式を用いて上部酸化アルミニウム膜６Ｂを形成している。
この場合、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａ及び上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａ及び第２酸化領域４Ｂが形成される。ここでは、ＧａＮキャップ層４上に下部酸化アルミニウム膜６Ａを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第１酸化領域４Ａが形成され、ＧａＮキャップ層４上に上部酸化アルミニウム膜６Ｂを形成する際に、ＧａＮキャップ層４の表面近傍が部分的に酸化されて、ＧａＮキャップ層４に第２酸化領域４Ｂが形成される。
この場合、ＧａＮキャップ層４は、ゲート電極７の下方の下部酸化アルミニウム膜６Ａとの界面近傍に酸化領域（第１酸化領域）４Ａを有し、ゲート電極７の下方以外の上部酸化アルミニウム膜６Ｂとの界面近傍に酸化領域（第２酸化領域）４Ｂを有するものとなる。そして、第１酸化領域４Ａは第２酸化領域４Ｂよりも酸素濃度が高くなる。つまり、第１酸化領域４Ａは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域４Ａの厚さは、第２酸化領域４Ｂの厚さよりも厚くなる。例えば、第１酸化領域４Ａの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ａ，４Ｂは、ＧａＯ、ＧａＯＮなどを含むものとなる。
なお、その他の構成や製造方法等は、上述の第１実施形態の場合と同様である。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ドレイン電流の低下を抑制しながら、閾値を高くすることができるという利点がある。
なお、上述の実施形態では、絶縁膜６として、酸化アルミニウム膜（酸化物絶縁膜）を用いているが、これに限られるものではない。例えば、絶縁膜６として、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物又は酸窒化物を含む絶縁膜を用いることもできる。つまり、絶縁膜として、ゲート電極の下方の窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、ゲート電極の下方以外の窒化物半導体積層構造及び下部酸化物絶縁膜又は下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備えるものとすることができる。
また、上述の実施形態では、半導体装置として、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、ＧａＮを電子走行層に用い、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ、あるいは、ＧａＮを電子走行層に用い、ＩｎＡｌＧａＮを電子供給層に用いたＩｎＡｌＧａＮ／ＧａＮ−ＨＥＭＴにも本発明を適用することもできる。また、他の窒化物半導体積層構造を有するものに本発明を適用することもできる。例えば、窒化物半導体積層構造５は、少なくとも電子供給層３、電子走行層２を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ａを有するものとなる。また、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａ及び第２酸化領域４Ｂは、ＡｌＧａＮの酸化領域である。
また、上述の実施形態では、半導体装置として、ゲートリセスを有しないＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、図６に示すように、ゲートリセス１２を有するＨＥＭＴに本発明を適用することもできる。
ゲートリセス１２を有するＨＥＭＴの場合、上述の実施形態の窒化物半導体積層構造５を、ゲートリセス１２を備えるものとし、このゲートリセス１２にゲート電極７を設ければ良い。つまり、窒化物半導体積層構造５を、ゲート電極７が設けられるリセス１２を有するものとすれば良い。例えば、ゲートリセス１２にゲート電極７の一部が埋め込まれた構造とすれば良い。また、ゲートリセス１２として、例えば電子走行層２に達する深さを有する溝を設ければ良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子走行層２の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子走行層２が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ａを有するものとなる。ここでは、電子走行層２は、ＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａは、ＧａＮの酸化領域である。また、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここではキャップ層４）が、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、キャップ層４は、ＧａＮ層である。このため、窒化物半導体積層構造５の第２酸化領域４Ｂは、ＧａＮの酸化領域である。なお、ゲートリセス７を、リセス、リセス開口部又は電極溝ともいう。
なお、ゲートリセス１２は、電子供給層３に達する深さを有するものとしても良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子供給層３の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子供給層３が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ａを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａは、ＡｌＧａＮの酸化領域である。なお、電子供給層３にＩｎＡｌＮやＩｎＡｌＧａＮが用いられている場合には、窒化物半導体積層構造５の第１酸化領域４Ａは、ＩｎＡｌＮやＩｎＡｌＧａＮの酸化領域となる。
また、ゲートリセス１２を有する窒化物半導体積層構造５は、少なくとも電子供給層３及び電子走行層２を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ａを有するものとなる。また、ゲート電極７の下方以外の絶縁膜６との界面近傍に、第１酸化領域４Ａよりも酸素濃度が低い第２酸化領域４Ｂを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ａ及び第２酸化領域４Ｂは、ＡｌＧａＮの酸化領域である。
このようなゲートリセス１２を有するＨＥＭＴを製造するには、上述の実施形態の製造方法において、ソース電極用溝１０及びドレイン電極用溝１１を形成した後に、ゲートリセス１２を形成し、その後に、絶縁膜６を形成し、ソース電極８及びドレイン電極９を形成し、ゲート電極７を形成すれば良い。
そして、ゲートリセス１２を形成する工程では、窒化物半導体積層構造５のゲート電極形成領域（ゲート電極形成予定領域）にゲートリセス１２を形成すれば良い。つまり、ゲート電極形成領域のキャップ層４及び電子供給層３を、例えばリソグラフィー及び塩素系ガス又はフッ素系ガス等を用いたドライエッチングによって除去して、ゲートリセス１２を形成すれば良い。このようにして、ゲートリセス１２として、電子走行層２に達する深さを有する溝を形成すれば良い。なお、ここでは、ゲートリセス１２として電子走行層２に達する深さを有する溝を形成しているが、これに限られるものではなく、例えば、ゲートリセス１２として電子供給層３に達する深さを有する溝を形成しても良い。
［第３実施形態］
まず、第３実施形態にかかる半導体装置及びその製造方法について、図７を参照しながら説明する。
本実施形態にかかる半導体装置は、上述の第１実施形態のものに対し、絶縁膜及び窒化物半導体層の酸化領域が異なる。
つまり、本実施形態では、図７に示すように、窒化物半導体積層構造５の最上層を構成するＧａＮキャップ層４の絶縁膜６との界面近傍は、ゲート電極７の下方のみ酸化領域４Ｘになっている。この場合、ＧａＮキャップ層４は、ゲート電極７の下方の絶縁膜６との界面近傍に酸化領域（第１酸化領域）４Ｘを有することになる。そして、このＧａＮキャップ層４の酸化領域４Ｘの上方に絶縁膜６を挟んでゲート電極７が設けられている。なお、ＧａＮキャップ層４を、窒化ガリウム層又は窒化物半導体層ともいう。また、酸化領域４Ｘを、酸化層、ＧａＮ酸化領域又はＧａＮ酸化層ともいう。
この酸化領域４Ｘは、例えば、酸素原料に酸素プラズマを用いる酸素プラズマ処理によってＧａＮキャップ層４の表面近傍を選択的、かつ、部分的に酸化することで形成することができる。この場合、酸化領域４Ｘの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ｘは、ＧａＯ、ＧａＯＮなどを含むものとなっている。なお、ここでは、酸化方式として酸素プラズマ処理（酸素プラズマ酸化方式）を用いているが、これに限られるものではなく、例えば、酸素アニール、酸素のイオン注入等の他の酸化方式を用いても良い。このような酸化方式を、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式ともいう。
ここで、ＧａＮキャップ層４の表面、即ち、絶縁膜６との界面近傍は、酸化領域４Ｘのみ酸化されるようにするのが好ましいが、酸化領域４Ｘ以外の領域も不可避的に酸化されてしまう場合もある。このような場合であっても、酸化領域４Ｘは、それ以外の領域よりも酸素濃度が高くなる。つまり、酸化領域４Ｘは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。
また、本実施形態では、絶縁膜６の材料としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化シリコン、窒化アルミニウム、窒化ハフニウム、窒化シリコン等を用いることができる。つまり、絶縁膜６は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含むものとすれば良い。但し、上述のように、ＧａＮキャップ層４に酸化領域４Ｘを設ける場合、ＧａＮキャップ層４上に絶縁膜６を形成する際にＧａＮキャップ層４の表面ができるだけ酸化されないようにするのが好ましい。ここで、ＧａＮキャップ層４に接する絶縁膜６として酸化物絶縁膜又は酸窒化物絶縁膜を用いる場合、ＧａＮキャップ層４のゲート電極７の下方以外の絶縁膜６との界面近傍に形成される酸化領域（第２酸化領域）の酸素濃度が、ゲート電極７の下方の絶縁膜６との界面近傍に形成される酸化領域（第１酸化領域）の酸素濃度よりも低くなるように、酸化方式としては、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いるのが好ましい。例えば、絶縁膜６を酸化アルミニウム膜とし、この酸化アルミニウム膜を、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成すれば良い。この場合、ＧａＮキャップ層４は、ゲート電極７の下方の絶縁膜６との界面近傍に酸化領域（第１酸化領域）を有し、さらに、ゲート電極７の下方以外の絶縁膜６との界面近傍に酸化領域（第２酸化領域）を有するものとなる。そして、第２酸化領域は、第１酸化領域よりも酸素濃度が低くなる。この場合、第１酸化領域は、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域の厚さは、第２酸化領域の厚さよりも厚くなる。例えば、第１酸化領域の厚さは、約２ｎｍよりも大きい。なお、絶縁膜６は、１層であっても良いし、これらの材料のうち２つ以上の材料を積層させた２層以上の多層構造であっても良い。
このように構成される本実施形態の半導体装置は、上述の第１実施形態の半導体装置の製造方法における絶縁膜形成工程の前に、以下のようにして窒化物半導体積層構造５の最上層を構成するＧａＮキャップ層４を部分的に酸化して酸化領域（第１酸化領域）４Ｘを形成すれば良い。
つまり、ソース電極用溝１０及びドレイン電極用溝１１を形成した後に、窒化物半導体積層構造５の表面を例えば硫酸過水で、変質層を例えばフッ酸で洗浄した後、水洗を行なう。
次に、窒化物半導体積層構造５の最上層を構成するＧａＮキャップ層４のゲート電極形成領域の下方となる表面近傍を部分的に酸化して、ＧａＮキャップ層４に酸化領域（第１酸化領域）４Ｘを形成する。例えば、酸素プラズマ酸化方式を用いてＧａＮキャップ層４の表面近傍を選択的、かつ、部分的に酸化すれば良い。なお、酸化方式はこれに限られるものではなく、例えば、酸素アニール、酸素のイオン注入等の他の酸化方式、即ち、Ｏ２又はＯ３を含む原料ガスを用いた酸化方式を用いても良い。
この場合、ＧａＮキャップ層４は、ゲート電極７の下方の絶縁膜６との界面近傍に酸化領域（第１酸化領域）４Ｘを有するものとなる。そして、この酸化領域４Ｘは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、酸化領域４Ｘの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ｘは、ＧａＯ、ＧａＯＮなどを含むものとなる。
次に、窒化物半導体積層構造５上に、その表面全体を覆うように、絶縁膜６を形成する。例えば、絶縁膜６の材料としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化シリコン、窒化アルミニウム、窒化ハフニウム、窒化シリコン等を用いることができる。具体的には、絶縁膜６を酸化アルミニウム膜とし、この酸化アルミニウム膜を、ＧａＮキャップ層４上に、例えばＡＬＤ法によって、例えば水蒸気酸化方式などのＨ２Ｏを含む原料ガスを用いた酸化方式を用いて形成すれば良い。つまり、絶縁膜を酸化物絶縁膜又は酸窒化物絶縁膜とする場合、窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて酸化物絶縁膜又は酸窒化物絶縁膜を形成すれば良い。この場合、ＧａＮキャップ層４上に酸化アルミニウム膜を形成する際に、ＧａＮキャップ層４の表面近傍が酸化されて、ＧａＮキャップ層４に第１酸化領域４Ｘよりも酸素濃度が低い第２酸化領域が形成される。つまり、ＧａＮキャップ層４は、ゲート電極７の下方の酸化アルミニウム膜との界面近傍に酸化領域（第１酸化領域）４Ｘを有し、ゲート電極７の下方以外の酸化アルミニウム膜との界面近傍に酸化領域（第２酸化領域）を有するものとなる。そして、第１酸化領域４Ｘは第２酸化領域よりも酸素濃度が高くなる。つまり、第１酸化領域４Ｘは、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高くなる。また、第１酸化領域４Ｘの厚さは、第２酸化領域の厚さよりも厚くなる。例えば、第１酸化領域４Ｘの厚さ（深さ）は約２ｎｍよりも大きい。また、酸化領域４Ｘは、ＧａＯ、ＧａＯＮなどを含むものとなる。ここで、この酸化アルミニウム膜６の膜厚は、例えば約１０ｎｍ〜約１００ｎｍ程度とすれば良く、ここでは約４０ｎｍとしている。なお、ＡＬＤ法の代わりに、ＣＶＤ等を用いても良い。その後、例えば約５００℃〜約８００℃程度の温度で、絶縁膜６にアニール処理を施す。
このようにして、ゲート電極形成領域の下方に第１酸化領域４Ｘを有するＧａＮキャップ層４は、その表面全体が絶縁膜６（ここでは酸化アルミニウム膜）によって覆われる。
そして、ソース電極用溝１０及びドレイン電極用溝１１に形成されている絶縁膜６（ここでは酸化アルミニウム膜）を、例えばＴＭＡＨを用いたウェットエッチングによって除去した後、ソース電極８及びドレイン電極９を形成し、ゲート電極７を形成すれば良い。ここでは、ＧａＮキャップ層４の第１酸化領域４Ｘの上方に絶縁膜６（ここでは酸化アルミニウム膜）を挟んでゲート電極７を形成する。つまり、窒化物半導体積層構造の酸化物絶縁膜又は酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い第１酸化領域４Ｘの上方に、酸化物絶縁膜又は酸窒化物絶縁膜を挟んでゲート電極７を形成する。
なお、その他の構成や製造方法等は、上述の第１実施形態の場合と同様である。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ドレイン電流の低下を抑制しながら、閾値を高くすることができるという利点がある。
なお、上述の実施形態では、半導体装置として、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、ＧａＮを電子走行層に用い、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ、あるいは、ＧａＮを電子走行層に用い、ＩｎＡｌＧａＮを電子供給層に用いたＩｎＡｌＧａＮ／ＧａＮ−ＨＥＭＴにも本発明を適用することもできる。また、他の窒化物半導体積層構造を有するものに本発明を適用することもできる。例えば、窒化物半導体積層構造５は、少なくとも電子供給層３、電子走行層２を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ｘを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ｘは、ＡｌＧａＮの酸化領域である。
また、上述の実施形態では、半導体装置として、ゲートリセスを有しないＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、図８に示すように、ゲートリセス１２を有するＨＥＭＴに本発明を適用することもできる。
ゲートリセス１２を有するＨＥＭＴの場合、上述の実施形態の窒化物半導体積層構造５を、ゲートリセス１２を備えるものとし、このゲートリセス１２にゲート電極７を設ければ良い。つまり、窒化物半導体積層構造５を、ゲート電極７が設けられるリセス１２を有するものとすれば良い。例えば、ゲートリセス１２にゲート電極７の一部が埋め込まれた構造とすれば良い。また、ゲートリセス１２として、例えば電子走行層２に達する深さを有する溝を設ければ良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子走行層２の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子走行層２が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ｘを有するものとなる。ここでは、電子走行層２は、ＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ｘは、ＧａＮの酸化領域である。なお、ゲートリセス１２を、リセス、リセス開口部又は電極溝ともいう。
なお、ゲートリセス１２は、電子供給層３に達する深さを有するものとしても良い。この場合、ゲート電極７は、窒化物半導体積層構造５の上方、即ち、窒化物半導体積層構造５を構成する電子供給層３の上方に設けられることになる。また、窒化物半導体積層構造５を構成する電子供給層３が、ゲート電極７の下方の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い第１酸化領域４Ｘを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ｘは、ＡｌＧａＮの酸化領域である。なお、電子供給層３にＩｎＡｌＮやＩｎＡｌＧａＮが用いられている場合には、窒化物半導体積層構造５の第１酸化領域４Ｘは、ＩｎＡｌＮやＩｎＡｌＧａＮの酸化領域となる。
また、ゲートリセス１２を有する窒化物半導体積層構造５は、少なくとも電子供給層３及び電子走行層２を含むものであれば良く、例えばキャップ層４を含まないものであっても良い。この場合、窒化物半導体積層構造５の最上層を構成する窒化物半導体層（ここでは電子供給層３）が、ゲート電極７の下方以外の絶縁膜６との界面近傍に、ゲート電極７の下方以外の絶縁膜６との界面近傍よりも酸素濃度が高い酸化領域（第１酸化領域）４Ｘを有するものとなる。ここでは、電子供給層３は、ＡｌＧａＮ層である。このため、窒化物半導体積層構造５の第１酸化領域４Ｘは、ＡｌＧａＮの酸化領域である。
このようなゲートリセス１２を有するＨＥＭＴを製造するには、上述の実施形態の製造方法において、ソース電極用溝１０及びドレイン電極用溝１１を形成した後に、ゲートリセス１２を形成し、その後に、酸化領域４Ｘを形成し、絶縁膜６を形成し、ソース電極８及びドレイン電極９を形成し、ゲート電極７を形成すれば良い。
そして、ゲートリセス１２を形成する工程では、窒化物半導体積層構造５のゲート電極形成領域（ゲート電極形成予定領域）にゲートリセス１２を形成すれば良い。つまり、ゲート電極形成領域のキャップ層４及び電子供給層３を、例えばリソグラフィー及び塩素系ガス又はフッ素系ガス等を用いたドライエッチングによって除去して、ゲートリセス１２を形成すれば良い。このようにして、ゲートリセス１２として、電子走行層２に達する深さを有する溝を形成すれば良い。なお、ここでは、ゲートリセス１２として電子走行層２に達する深さを有する溝を形成しているが、これに限られるものではなく、例えば、ゲートリセス１２として電子供給層３に達する深さを有する溝を形成しても良い。
［第４実施形態］
次に、第４実施形態にかかる電源装置について、図９を参照しながら説明する。
本実施形態にかかる電源装置は、上述の第１〜３実施形態及びそれらの変形例の半導体装置（ＨＥＭＴ）のいずれかを備える電源装置である。
本電源装置は、図９に示すように、高圧の一次側回路（高圧回路）２１及び低圧の二次側回路（低圧回路）２２と、一次側回路２１と二次側回路２２との間に配設されるトランス（変圧器）２３とを備える。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１〜３実施形態及びそれらの変形例のいずれかのＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ−ＦＥＴとされている。
したがって、本実施形態にかかる電源装置によれば、上述の第１〜３実施形態及びそれらの変形例にかかる半導体装置（ＨＥＭＴ）を、高圧回路２１に適用しているため、信頼性の高い電源装置を実現することができるという利点がある。
［第５実施形態］
次に、第５実施形態にかかる高周波増幅器について、図１０を参照しながら説明する。
本実施形態にかかる高周波増幅器は、上述の第１〜３実施形態及びそれらの変形例の半導体装置（ＨＥＭＴ）のいずれかを備える高周波増幅器である。
本高周波増幅器は、図１０に示すように、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。
ミキサー３２ａ，３２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１〜３実施形態及びそれらの変形例のいずれかのＨＥＭＴを備える。
なお、図１０では、例えばスイッチの切り替えによって、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１〜３実施形態及びそれらの変形例にかかる半導体装置（ＨＥＭＴ）を、パワーアンプ３３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態及びそれらの変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及びそれらの変形例に関し、更に、付記を開示する。
（付記１）
窒化物半導体積層構造と、
前記窒化物半導体積層構造上に設けられた絶縁膜と、
前記絶縁膜上に設けられたゲート電極とを備え、
前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有することを特徴とする半導体装置。
（付記２）
前記絶縁膜は、酸化物絶縁膜又は酸窒化物絶縁膜であり、
前記窒化物半導体積層構造は、前記ゲート電極の下方以外の前記絶縁膜との界面近傍に、前記第１酸化領域よりも酸素濃度が低い第２酸化領域を有することを特徴とする、付記１に記載の半導体装置。
（付記３）
前記絶縁膜として、前記ゲート電極の下方以外の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
前記窒化物半導体積層構造は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高いことを特徴とする、付記１に記載の半導体装置。
（付記４）
前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする、付記３に記載の半導体装置。
（付記５）
前記絶縁膜として、前記ゲート電極の下方の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方以外の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
前記窒化物半導体積層構造は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高いことを特徴とする、付記１に記載の半導体装置。
（付記６）
前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする、付記５に記載の半導体装置。
（付記７）
前記第１酸化領域の厚さは、前記第２酸化領域の厚さよりも厚いことを特徴とする、付記２〜６のいずれか１項に記載の半導体装置。
（付記８）
前記第１酸化領域の厚さは、２ｎｍよりも大きいことを特徴とする、付記１〜７のいずれか１項に記載の半導体装置。
（付記９）
前記窒化物半導体積層構造は、電子走行層、電子供給層及びキャップ層を含み、
前記キャップ層が、前記第１酸化領域を有することを特徴とする、付記１〜８のいずれか１項に記載の半導体装置。
（付記１０）
前記窒化物半導体積層構造は、電子走行層及び電子供給層を含み、かつ、前記ゲート電極が設けられるリセスを有し、
前記電子走行層又は前記電子供給層が、前記第１酸化領域を有することを特徴とする、付記１〜８のいずれか１項に記載の半導体装置。
（付記１１）
窒化物半導体積層構造上に絶縁膜を形成する工程と、
前記窒化物半導体積層構造の第１酸化領域の上方に前記絶縁膜を挟んでゲート電極を形成する工程とを備え、
前記窒化物半導体積層構造の前記第１酸化領域は、ゲート電極形成領域の下方の前記絶縁膜との界面近傍に位置し、前記ゲート電極形成領域の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い領域であることを特徴とする半導体装置の製造方法。
（付記１２）
前記絶縁膜を形成する工程の前に、前記窒化物半導体積層構造を部分的に酸化して前記第１酸化領域を形成する工程を含むことを特徴とする、付記１１に記載の半導体装置の製造方法。
（付記１３）
前記絶縁膜を形成する工程において、前記窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて酸化物絶縁膜又は酸窒化物絶縁膜を形成し、
前記ゲート電極を形成する工程において、
前記窒化物半導体積層構造の前記酸化物絶縁膜又は前記酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い前記第１酸化領域の上方に、前記酸化物絶縁膜又は前記酸窒化物絶縁膜を挟んで前記ゲート電極を形成することを特徴とする、付記１２に記載の半導体装置の製造方法。
（付記１４）
前記絶縁膜を形成する工程において、
前記窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、
前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜を部分的に除去し、
前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記窒化物半導体積層構造上に、Ｏ２又はＯ３を含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、
前記ゲート電極を形成する工程において、
前記窒化物半導体積層構造の前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に形成され、前記窒化物半導体積層構造の前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い前記第１酸化領域の上方に、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜を挟んで前記ゲート電極を形成することを特徴とする、付記１１に記載の半導体装置の製造方法。
（付記１５）
前記絶縁膜を形成する工程において、
前記窒化物半導体積層構造上に、Ｏ２又はＯ３を含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、
前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜を部分的に除去し、
前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、
前記ゲート電極を形成する工程において、
前記窒化物半導体積層構造の前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に形成され、前記窒化物半導体積層構造の前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い前記第１酸化領域の上方に、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜を挟んで前記ゲート電極を形成することを特徴とする、付記１１に記載の半導体装置の製造方法。
（付記１６）
前記第１酸化領域の厚さは、前記第２酸化領域の厚さよりも厚いことを特徴とする、付記１３〜１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）
前記絶縁膜を形成する工程の前に、電子走行層、電子供給層及びキャップ層を含む窒化物半導体積層構造を形成する工程を含み、
前記絶縁膜を形成する工程において、前記キャップ層上に前記絶縁膜を形成することを特徴とする、付記１１〜１６のいずれか１項に記載の半導体装置の製造方法。
（付記１８）
前記絶縁膜を形成する工程の前に、
電子走行層及び電子供給層を含む窒化物半導体積層構造を形成する工程と、
前記窒化物半導体積層構造に、前記ゲート電極が設けられるリセスを形成する工程とを含み、
前記絶縁膜を形成する工程において、前記リセスの底面に露出する前記電子走行層又は前記電子供給層上に前記絶縁膜を形成することを特徴とする、付記１１〜１６のいずれか１項に記載の半導体装置の製造方法。
（付記１９）
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
窒化物半導体積層構造と、
前記窒化物半導体積層構造上に設けられた絶縁膜と、
前記絶縁膜上に設けられたゲート電極とを備え、
前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有することを特徴とする電源装置。
（付記２０）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
窒化物半導体積層構造と、
前記窒化物半導体積層構造上に設けられた絶縁膜と、
前記絶縁膜上に設けられたゲート電極とを備え、
前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有することを特徴とする高周波増幅器。
１ 基板（ＳｉＣ基板）
２ 電子走行層（ＧａＮ電子走行層）
３ 電子供給層（ＡｌＧａＮ電子供給層）
４ キャップ層（ＧａＮキャップ層）
４Ａ 酸化領域（第１酸化領域）
４Ｂ 酸化領域（第２酸化領域）
４Ｘ 酸化領域（第１酸化領域）
５ 窒化物半導体積層構造
６ 絶縁膜（ゲート絶縁膜）
６Ａ 下部酸化アルミニウム膜（下部酸化物絶縁膜）
６Ｂ 上部酸化アルミニウム膜（上部酸化物絶縁膜）
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ ソース電極用溝
１１ ドレイン電極用溝
１２ ゲートリセス
２１ 高圧の一次側回路（高圧回路）
２２ 低圧の二次側回路（低圧回路）
２３ トランス（変圧器）
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ スイッチング素子
２６ｅ スイッチング素子
２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (8)

  1. 窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方以外の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする半導体装置。
  2. 窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方以外の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする半導体装置。
  3. 窒化物半導体積層構造上に絶縁膜を形成する工程と、
    前記窒化物半導体積層構造の第１酸化領域の上方に前記絶縁膜を挟んでゲート電極を形成する工程とを備え、
    前記窒化物半導体積層構造の前記第１酸化領域は、ゲート電極形成領域の下方の前記絶縁膜との界面近傍に位置し、前記ゲート電極形成領域の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い領域であり、
    前記絶縁膜を形成する工程において、
    前記窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜を部分的に除去し、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記窒化物半導体積層構造上に、Ｏ２又はＯ３を含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、
    前記ゲート電極を形成する工程において、
    前記窒化物半導体積層構造の前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に形成され、前記窒化物半導体積層構造の前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い前記第１酸化領域の上方に、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜を挟んで前記ゲート電極を形成することを特徴とする半導体装置の製造方法。
  4. 窒化物半導体積層構造上に絶縁膜を形成する工程と、
    前記窒化物半導体積層構造の第１酸化領域の上方に前記絶縁膜を挟んでゲート電極を形成する工程とを備え、
    前記窒化物半導体積層構造の前記第１酸化領域は、ゲート電極形成領域の下方の前記絶縁膜との界面近傍に位置し、前記ゲート電極形成領域の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い領域であり、
    前記絶縁膜を形成する工程において、
    前記窒化物半導体積層構造上に、Ｏ２又はＯ３を含む原料ガスを用いて下部酸化物絶縁膜又は下部酸窒化物絶縁膜を形成し、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜を部分的に除去し、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記窒化物半導体積層構造上に、Ｈ２Ｏを含む原料ガスを用いて上部酸化物絶縁膜又は上部酸窒化物絶縁膜を形成し、
    前記ゲート電極を形成する工程において、
    前記窒化物半導体積層構造の前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に形成され、前記窒化物半導体積層構造の前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に形成された第２酸化領域よりも酸素濃度が高い前記第１酸化領域の上方に、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜及び前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜を挟んで前記ゲート電極を形成することを特徴とする半導体装置の製造方法。
  5. 変圧器と、
    前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
    前記高圧回路は、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方以外の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする電源装置。
  6. 変圧器と、
    前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
    前記高圧回路は、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方以外の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする電源装置。
  7. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方以外の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする高周波増幅器。
  8. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に設けられた絶縁膜と、
    前記絶縁膜上に設けられたゲート電極とを備え、
    前記窒化物半導体積層構造は、前記ゲート電極の下方の前記絶縁膜との界面近傍に、前記ゲート電極の下方以外の前記絶縁膜との界面近傍よりも酸素濃度が高い第１酸化領域を有し、
    前記絶縁膜として、前記ゲート電極の下方の前記窒化物半導体積層構造上に設けられた下部酸化物絶縁膜又は下部酸窒化物絶縁膜と、前記ゲート電極の下方以外の前記窒化物半導体積層構造及び前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜上に設けられた上部酸化物絶縁膜又は上部酸窒化物絶縁膜とを備え、
    前記窒化物半導体積層構造は、前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜との界面近傍に第１酸化領域を有し、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜との界面近傍に第２酸化領域を有し、前記第１酸化領域は前記第２酸化領域よりも酸素濃度が高く、
    前記下部酸化物絶縁膜又は前記下部酸窒化物絶縁膜は、前記上部酸化物絶縁膜又は前記上部酸窒化物絶縁膜よりも膜密度が高いことを特徴とする高周波増幅器。
JP2013054928A 2013-03-18 2013-03-18 半導体装置及びその製造方法、電源装置、高周波増幅器 Active JP6171435B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013054928A JP6171435B2 (ja) 2013-03-18 2013-03-18 半導体装置及びその製造方法、電源装置、高周波増幅器
US14/167,216 US9755061B2 (en) 2013-03-18 2014-01-29 Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier
TW103103918A TWI582994B (zh) 2013-03-18 2014-02-06 半導體裝置及製造其之方法、電源供應裝置及高頻放大器
CN201410056424.XA CN104064594B (zh) 2013-03-18 2014-02-19 半导体器件及其制造方法、电源装置和高频放大器
US15/664,318 US10468514B2 (en) 2013-03-18 2017-07-31 Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013054928A JP6171435B2 (ja) 2013-03-18 2013-03-18 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
JP2014183080A JP2014183080A (ja) 2014-09-29
JP6171435B2 true JP6171435B2 (ja) 2017-08-02

Family

ID=51523642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013054928A Active JP6171435B2 (ja) 2013-03-18 2013-03-18 半導体装置及びその製造方法、電源装置、高周波増幅器

Country Status (4)

Country Link
US (2) US9755061B2 (ja)
JP (1) JP6171435B2 (ja)
CN (1) CN104064594B (ja)
TW (1) TWI582994B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7128535B2 (ja) 2020-06-26 2022-08-31 片山工業株式会社 ルーフモール及びその端末組付け構造

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
US20160322473A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer Layer on Gate and Methods of Forming the Same
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US9666683B2 (en) 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
US20170301780A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
JP6852283B2 (ja) * 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6649586B2 (ja) 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
JP6703269B2 (ja) * 2016-07-12 2020-06-03 富士通株式会社 化合物半導体装置及びその製造方法
JP6790682B2 (ja) * 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
US10411706B1 (en) 2017-10-20 2019-09-10 United States Of America As Represented By The Secretary Of The Air Force Wide-band digital buffer driver
US10068986B1 (en) * 2017-10-27 2018-09-04 Vanguard International Semiconductor Corporation Enhanced-mode high electron mobility transistor and method for forming the same
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
CN111916351A (zh) 2019-05-10 2020-11-10 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
JP7371384B2 (ja) * 2019-08-01 2023-10-31 富士通株式会社 化合物半導体装置及びその製造方法
WO2022000247A1 (en) * 2020-06-30 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法
JP7446214B2 (ja) * 2020-12-16 2024-03-08 株式会社東芝 半導体装置及びその製造方法
JP2021044588A (ja) * 2020-12-17 2021-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
CN112993030A (zh) * 2021-02-04 2021-06-18 宁波海特创电控有限公司 一种提高槽栅GaN MIS FET器件可靠性的方法
CN113439340B (zh) * 2021-05-03 2023-05-12 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745449A (en) * 1985-01-28 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated electronics suitable for optical communications
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4134575B2 (ja) 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
CN101506958B (zh) * 2006-09-20 2012-02-22 富士通株式会社 场效应晶体管
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
WO2011008531A2 (en) * 2009-06-30 2011-01-20 University Of Florida Research Foundation, Inc. Enhancement mode hemt for digital and analog applications
US8394922B2 (en) * 2009-08-03 2013-03-12 Medarex, Inc. Antiproliferative compounds, conjugates thereof, methods therefor, and uses thereof
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
JP5874173B2 (ja) 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
CN104011867B (zh) * 2011-12-23 2016-12-07 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
JP5957994B2 (ja) 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
CN102810564B (zh) 2012-06-12 2017-03-15 苏州能讯高能半导体有限公司 一种射频器件及其制作方法
JP6161889B2 (ja) * 2012-10-23 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
TWI653742B (zh) * 2014-05-30 2019-03-11 台達電子工業股份有限公司 半導體裝置與其之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7128535B2 (ja) 2020-06-26 2022-08-31 片山工業株式会社 ルーフモール及びその端末組付け構造

Also Published As

Publication number Publication date
US10468514B2 (en) 2019-11-05
US9755061B2 (en) 2017-09-05
CN104064594B (zh) 2018-10-12
TW201440222A (zh) 2014-10-16
TWI582994B (zh) 2017-05-11
CN104064594A (zh) 2014-09-24
US20170352752A1 (en) 2017-12-07
US20140264451A1 (en) 2014-09-18
JP2014183080A (ja) 2014-09-29

Similar Documents

Publication Publication Date Title
JP6171435B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP5782947B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
TWI487102B (zh) 化合物半導體裝置
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP6339762B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
US10340360B2 (en) Nitride semiconductor device and method for manufacturing the same
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP2008112868A (ja) 半導体装置およびその製造方法
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
JP2014078537A (ja) 横型半導体装置
JP2007250910A (ja) 半導体装置
TW201431078A (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
US20180197979A1 (en) Semiconductor device, power supply apparatus and high-frequency amplifier
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP2014007389A (ja) ヘテロ接合型ｆｅｔ
KR20120073865A (ko) 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R150 Certificate of patent or registration of utility model

Ref document number: 6171435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150