[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI395335B - 奈米結晶的形成 - Google Patents

奈米結晶的形成 Download PDF

Info

Publication number
TWI395335B
TWI395335B TW096123850A TW96123850A TWI395335B TW I395335 B TWI395335 B TW I395335B TW 096123850 A TW096123850 A TW 096123850A TW 96123850 A TW96123850 A TW 96123850A TW I395335 B TWI395335 B TW I395335B
Authority
TW
Taiwan
Prior art keywords
metal
layer
nanocrystalline
substrate
dielectric layer
Prior art date
Application number
TW096123850A
Other languages
English (en)
Other versions
TW200812091A (en
Inventor
Nety M Krishna
Ralf Fofmann
Kaushal K Singh
Karl J Armstrong
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200812091A publication Critical patent/TW200812091A/zh
Application granted granted Critical
Publication of TWI395335B publication Critical patent/TWI395335B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

奈米結晶的形成
本發明係有關奈米結晶及奈米結晶材料，以及形成奈米結晶及奈米結晶材料的方法。
奈米技術已成為一普及之科技且應用於所有工業中。為奈米科技之一環的奈米結晶材料已在許多工業中被開發出且利用於多種應用中。奈米結晶材料可用於如燃料電池催化劑、電池催化劑、聚合作用催化劑、觸媒轉換器、光電電池、發光元件、能量吸收劑元件、及近來之快閃記憶體元件中。通常，奈米結晶材料含有多重奈米結晶或一貴重金屬如鉑或鈀之奈米點。
快閃記憶體元件已非常普及的用於許多消費性產品產生之數位資料的儲存及傳送。快閃記憶體元件用於電腦、數位助理器、數位相機、數位錄音器與播放器、及行動電話。矽基快閃記憶體元件通常含有多層不同結晶度或摻雜之矽材料及氧化矽與氮化矽材料以形成結構。此些矽基元件通常非常薄且易於製造。
第1A圖圖示說明一如習知技術描述之典型矽基快閃記憶體元件。快閃記憶胞100為配置於基材102(例如，矽基材)上，其依據習知技術為含有源極區104、汲極區106及通道區108。快閃記憶胞100更進一步包含穿隧介電層 110(例如，氧化物)、浮置閘極層120(例如，氮化矽)、頂部介電層130(例如，氧化矽)及控制閘極層140(例如，多晶矽層)。雖然在浮置閘極層120之電荷陷阱位置可捕捉穿透穿隧介電層110之電子或電洞，頂部介電層130於快閃記憶體的寫入或清除操作期間適用於防止電子或電洞由浮置閘極層120脫離而進入控制閘極層140。此電子沿電荷路徑122由源極區104流至汲極區。
第1B圖圖示說明習知技術的快閃記憶胞100後續缺陷115的形成，缺陷通常在穿隧介電層110中形成。缺陷115通常中斷沿電荷路徑122之電子流動而造成在源極區104及汲極區106間完全的電荷遺失。因為不同的臨界電壓表示不同的儲存於快閃記憶胞100之資料位元，由於缺陷115中斷電荷路徑122可引起儲存資料的遺失。許多研究人員已嘗試藉由在穿隧介電層110中使用不同型式的材料以解決此一問題。
因此，存在形成用於快閃記憶體元件以及其他元件之奈米結晶材料的方法之需求。
本發明之實施例提供金屬奈米結晶材料、利用此些材料的元件、以及形成金屬奈米結晶材料的方法。在一實施例中，提供一種在一基材上形成金屬奈米結晶材料的方法，此方法包括：曝露一基材於一預處理製程，在基材上 形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一金屬奈米結晶層，及在金屬奈米結晶層上形成一介電覆蓋層。此方法更提供形成具有奈米結晶密度為至少約5x1012 cm-2 之金屬奈米結晶層，尤以至少約8x1012 cm-2 為宜。在一範例中，金屬奈米結晶層含有鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、或前述金屬之組合。在另一範例中，金屬奈米結晶層含有鉑、釕、鎳、前述金屬之合金或前述金屬之組合。在另一範例中，金屬奈米結晶層含有釕或釕合金。
在另一實施例中，本發明提供一種在基材上形成一多層的金屬奈米結晶材料的方法，此方法包含：曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，及在第二金屬奈米結晶層上形成一介電覆蓋層。
在另一實施例中，本發明提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，此方法包含：曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在基材上形成複數個雙層，其中每一雙層包含一沉積在金屬奈米結晶層上之中間介電層，及在複數個雙層上形成一介電覆蓋層。在一範例中，複數個雙層可包含至少10層金屬奈米 結晶層及至少10層中間介電層。在另一範例中，複數個雙層可包含至少50層金屬奈米結晶層及至少50層中間介電層。在另一範例中，複數個雙層可包含至少100層金屬奈米結晶層及至少100層中間介電層。
在一範例中，本發明提供一種金屬奈米結晶材料，包括：一穿隧介電層，沉積在一基材上，一第一金屬奈米結晶層，沉積在穿隧介電層上，一第一中間介電層，沉積在第一金屬奈米結晶層上，一第二金屬奈米結晶層，沉積在第一中間介電層上，一第二中間介電層，沉積在第二金屬奈米結晶層上，一第三金屬奈米結晶層，沉積在第二中間介電層上，及一介電覆蓋層，沉積在第三金屬奈米結晶層上。
在另一態樣中，本發明之方法更提供將金屬奈米結晶層曝露至一快速升温退火製程(rapid thermal annealing process)以控制奈米結晶大小及大小分佈。此金屬奈米結晶層可在快速升温退火製程期間於300℃至約1,250℃的温度範圍間形成。在某些範例中，此温度可在由400℃至約1,100℃範圍間或500℃至約1,000℃範圍間。此金屬奈米結晶層可包含至少約80%(重量百分比)之具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間的奈米結晶。在其他範例中，至少約90%、95%或99%(重量百分比)之奈米結晶為具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間。此方法更提供金屬奈米結晶層之形成，係藉由一氣相沉積 製程，如原子層沉積、化學氣相沉積、物理氣相沉積，或藉由一液相沉積製程，如無電沉積或電化電鍍。
本發明之方法更提供於預處理製程期間在基材上形成疏水表面。此疏水表面可藉由將基材曝於一還原劑中而形成，還原劑如矽烷、二矽烷、氨、聯胺、二硼烷、三乙基硼烷、氫、原子氫、或前述還原劑之電漿。此方法亦提供在預處理製程期間曝露基材於一脫氣製程。亦可替代地，此方法提供於預處理製程期間在基材上形成一成核表面或一種晶表面。此成核表面或種晶表面可藉由原子層沉積、P3i泛流(P3i flooding)製程或電荷槍泛流(charge gun flooding)製程而形成。
在另一態樣中，本發明方法更提供在基材上形成均勻度小於約0.5%之穿隧介電層。穿隧介電層可藉由脈衝DC沉積(pulsed DC deposition)、RF濺鍍(RF sputtering)、無電性沉積、原子層沉積、化學氣相沉積、或物理氣相沉積而形成。此方法更提供於後處理製程期間曝露基材至快速升温退火、雷射退火、摻雜、P3i泛流、或化學氣相沉積。在一範例中，可於後處理製程期間沉積一犠牲覆蓋層於基材上。此犠牲覆蓋層可由選自下列製程組成之組群中的製程而沉積：旋轉塗佈製程、無電性沉積、原子層沉積、化學氣相沉積、或物理氣相沉積。
本發明之實施例提供金屬奈米結晶及含有金屬奈米結 晶之奈米結晶材料，以及形成金屬奈米結晶與奈米結晶材料的方法。如本說明書所述，金屬奈米結晶及奈米結晶材料可用於半導體及電子元件(例如快閃記憶體元件、光電電池、發光元件、及能量吸收劑元件)、生物技術及在許多利用催化劑的製程中，如燃料電池催化劑、電池催化劑、聚合作用催化劑、觸媒轉換器。在一範例中，金屬奈米結晶可用於形成一非揮發性記憶體元件，如NAND快閃記憶體。
如前述有關先前技術的討論，第1A-1B圖圖示說明具有缺陷115的快閃記憶胞100，缺陷在穿隧介電層110中形成，因為電荷路徑122的中斷而造成儲存資料的遺失，致使典型矽基快閃記憶體元件失效。
第2A圖圖示說明配置在基材202上的快閃記憶胞200，包含源極區204、汲極區206及通道區208。快閃記憶胞200更包含穿隧介電層210(例如，氧化矽)、奈米結晶層220、頂部介電層230(例如，氧化矽)及控制閘極層240(例如，多晶矽層)。奈米結晶層220含有複數個金屬奈米結晶222(例如，釕、鉑、或鎳)。因為每一金屬奈米結晶222可維持一獨立電荷，電子沿在奈米結晶層220之電荷路徑由源極區204流至汲極區206。在奈米結晶層220中之電荷陷阱位置捕捉穿透穿隧介電層210之電子或電洞，同時頂部介電層230於快閃記憶體的寫入或清除操作期間適於防止電子或電洞由奈米結晶層220脫離而進入控制閘極層240。
第2B圖圖示說明快閃記憶胞200後續之缺陷215的形成，缺陷通常在穿隧介電層210中形成。然而，不同於快閃記憶胞200之缺陷115，此缺陷215並未中斷在奈米結晶層220中沿電荷路徑在源極區204及汲極區206間的電子流動。僅遺失在接近缺陷215的獨立奈米結晶之電荷，如奈米結晶224。因此，快閃記憶胞200僅遺失儲存電荷全部的一部份且在奈米結晶層220中之電荷路徑在源極區204及汲極區206間仍持續。再者，因為快閃記憶胞200並未遭受因缺陷215所中斷之電荷路徑，儲存的資料並未遺失。
本發明實施例提供的方法可用於形成快閃記憶胞200，如第2A圖之圖示說明。在一實施例中，提供一種在一基材上形成一金屬奈米結晶材料的方法，包括曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一金屬奈米結晶層，在金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。在另一實施例中，提供一種在一基材上形成一金屬奈米結晶材料的方法，包括曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一金屬奈米結晶層，在金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。在另一實施例中，提供一種在一基材上形成一金屬奈米結晶材料的方法，包括曝露一基材於一預處理製程，在基材上形成一穿隧介電層， 曝露基材於一後處理製程，在穿隧介電層上形成一金屬奈米結晶層，及在金屬奈米結晶層上形成一介電覆蓋層。在另一實施例中，提供一種在一基材上形成一金屬奈米結晶材料的方法，包括曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一金屬奈米結晶層，在金屬奈米結晶層上形成一介電覆蓋層，及在介電覆蓋層上形成一控制閘極層。
實施例提供之金屬奈米結晶222可包含至少一金屬，如鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、或前述金屬之組合。
本發明提供之方法可用於形成具有至少二金屬奈米結晶層及介電層之雙層的快閃記憶胞。在一實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。
在另一實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一 第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。
在另一實施例中，提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。
在另一實施例中，提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，及在第二金屬奈米結晶層上形成一介電覆蓋層。
在另一實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中間介電層，在中間介電層上形成一第二金屬奈米結晶層，在 第二金屬奈米結晶層上形成一介電覆蓋層，及在介電覆蓋層上形成一控制閘極層。
第3圖圖示說明配置在基材302上的快閃記憶胞300，包含源極區304、汲極區306及通道區308。穿隧介電層310在源極區304、汲極區306及通道區308上方形成且為快閃記憶胞300之一部份。接續為含有複數個金屬奈米結晶322之奈米結晶層320A、320B及320C與中間介電層330A、330B及330C依續堆疊，如第3圖之圖示。控制閘極層340為配置於中間介電層330C上。
本發明實施例提供的方法可用於形成快閃記憶胞300，如第3圖之圖示說明。在一實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，在第三金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。
在另一實施例中，提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第 一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，在第三金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。
在另一實施例中，提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，在第三金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於一計量製程
在另一實施例中，提供一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，及在第三金屬奈米結晶層上形成一介電覆蓋層。
在另一實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含在基材上形成一穿隧介電層，曝露基材於一後處理製程，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，在第三金屬奈米結晶層上形成一介電覆蓋層，及在介電覆蓋層上形成一控制閘極層。
第4圖圖示說明配置在基材402上的快閃記憶胞400，包含源極區404、汲極區406及通道區408。穿隧介電層410在源極區404、汲極區406及通道區408上方形成且為快閃記憶胞400之一部份。含有複數個金屬奈米結晶422之奈米結晶層420與中間介電層430依續堆疊，如第4圖之圖示說明。每一雙層450(由雙層4501 至雙層450N )含有一奈米結晶層420及一中間介電層430。控制閘極層440為配置於雙層450N 之中間介電層430上。
在雙層4501 至雙層450N 間之區域452可不含有雙層450或可含有數百雙層450。在一範例中，區域452不含有雙層450，因此，在雙層450N 中N=7而快閃記憶胞400包含總數為7之雙層450。在另一範例中，區域452含有三額外雙層450(未顯示)，因此，在雙層450N 中N=10而快閃記憶胞400包含總數為10之雙層450。在另一範例 中，區域452含有43額外雙層450(未顯示)，因此，在雙層450N 中N=50而快閃記憶胞400包含總數為50之雙層450。在另一範例中，區域452含有93額外雙層450(未顯示)，因此，在雙層450N 中N=100而快閃記憶胞400包含總數為100之雙層450。在另一範例中，區域452含有193額外雙層450(未顯示)，因此，在雙層450N 中N=200而快閃記憶胞400包含總數為200之雙層450。
快閃記憶胞400在多層金屬奈米結晶材料中可具有數百個雙層450，如第4圖之圖示說明。在其他實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，包含曝露一基材於一預處理製程，在基材上形成一穿隧介電層，在基材上形成複數個雙層，其中每一雙層包含沉積於一金屬奈米結晶層上之一中間介電層，及在複數個雙層上形成一介電覆蓋層。在一範例中，複數個雙層可包含至少10層金屬奈米結晶層及至少10層中間介電層。在另一範例中，複數個雙層可包含至少50層金屬奈米結晶層及至少50層中間介電層。在另一範例中，複數個雙層可包含至少100層金屬奈米結晶層及至少100層中間介電層。
在一實施例中，預處理製程提供一具有均勻度為約2Å至約3Å之平坦表面。在另一實施例中，預處理製程在基材上提供一疏水表面。在一範例中，疏水表面藉由曝露基材至一還原劑而形成。在另一範例中，還原劑可包括矽烷、二矽烷、氨、聯胺、二硼烷、三乙基硼烷、氫、原子氫、 前述還原劑之電漿、前述還原劑之衍生物、或前述還原劑之組合。在另一實施例中，在預處理製程期間曝露基材於一脫氣製程。在另一實施例中，預處理製程在基材上提供成核表面或一種晶表面。在其他實施例中，成核表面或種晶表面可藉由ALD製程、P3i泛流(P3i flooding)製程或電荷槍泛流製程而形成。
穿隧介電層可在基材上形成，尤以在一基材之預處理表面上為宜。在一實施例中，在基材上形成之穿隧介電層均勻度為小於約0.5%，尤以小於約0.3%為宜。提供形成或沉積穿隧介電層之範例為脈衝DC沉積製程、RF濺鍍製程、無電性沉積製程、原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、或物理氣相沉積(PVD)製程。
接續穿隧介電層沉積之後，基材在後處理製程期間可曝露於一RTA製程。其他的後處理製程包括一摻雜製程、一P3i泛流製程、一CVD製程、一雷射退火製程、一快閃退火製程、或前述製程之組合。
在一可替代的實施例中，一犠牲覆蓋層可在製程期間沉積於基材上。犠牲覆蓋層可藉由無電性製程、一ALD製程、一CVD製程、一PVD製程、一旋轉塗佈製程，或前述製程之組合而沉積。
實施例說明金屬奈米結晶222、322及422可包含至少一金屬如鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化 物、前述金屬之合金、或前述金屬之組合。此金屬可藉由一無電性製程、一電鍍製程(ECP)、一ALD製程、一CVD製程、一PVD製程或前述製程之組合而沉積。
在一實施例中，金屬奈米結晶層(例如，奈米結晶層220、320及420)可曝露於一RTA以控制奈米結晶大小及大小分佈。在一範例中，金屬奈米結晶層在約300℃至約1,250℃之温度範圍間形成，尤以在約400℃至約1,100℃範圍間為宜，且最佳為在約500℃至約1,000℃範圍間。在一範例中，金屬奈米結晶層(例如，奈米結晶層220、320及420)包含具有奈米結晶顆粒大小在約0.5 nm至約10 nm範圍間之金屬奈米結晶(例如，金屬奈米結晶222、322及422)，尤以在約1 nm至約5 nm範圍間為宜，且較佳為在約2 nm至約3 nm範圍間。在另一範例中，金屬奈米結晶層包含奈米結晶，而約80%(重量百分比)奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間，尤以90%(重量百分比)奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間為宜，尤以約95%(重量百分比)奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間為佳，且較佳為約97%(重量百分比)奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間，且最佳為約99%(重量百分比)奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍間。在另一實施例中，金屬奈米結晶層包含一奈米結晶顆粒密度分佈係在每約35 nm乘約120 nm(約35 nm x 約120 nm)的閘極區域為約+/-3顆粒。
在一實施例中，金屬奈米結晶(MNC)層(例如，奈米結晶層220、320及420)可包含約100個奈米結晶(例如，金屬奈米結晶220、322及422)。此MNC層可具有約1x1011 cm-2 或更大之奈米結晶密度，尤以約1x1012 cm-2 或更大之奈米結晶密度為宜，且較佳為約5x1012 cm-2 或更大之奈米結晶密度，且更佳為約1 x1013 cm-2 或更大之奈米結晶密度。在一範例中，MNC層包含鉑且具有至少約5x1012 cm-2 之奈米結晶密度，較佳為約8x1012 cm-2 或更大之奈米結晶密度。在另一範例中，MNC層包含釕且具有至少約5x1012 cm-2 之奈米結晶密度，較佳為約8x1012 cm-2 或更大之奈米結晶密度。在另一範例中，MNC層含有鎳且具有至少約5x1012 cm-2 之奈米結晶密度，較佳為約8x1012 cm-2 或更大之奈米結晶密度。
在一實施例中，奈米結晶或奈米點可用於形成包含金屬奈米結晶222、322及422之快閃記憶體的MNC胞。在一範例中，MNC胞之形成可藉由曝露基材於一預處理製程，形成一第一介電層，曝露基材於後處理製程，形成一金屬奈米結晶層，及沉積一介電覆蓋層。範例說明基材可由多種計量製程檢測。
在一範例中，可預處理基材表面以具有一防止不均勻成核的平坦表面。在一範例中，使用多種介電步驟及整修步驟以形成一所需要的基材表面。在另一範例中，預處理 製程提供一具有均勻度為約2Å至約3Å之平坦表面。在另一範例中，基材表面可預處理以具有一促進疏水性的表面，故可促進基材表面的去濕性。此基材可曝露至一還原劑以使懸氫鍵最大化。此還原劑可包括矽烷(SiH4 )、二矽烷(Si2 H6 )、氨(NH3 )、聯胺(N2 H4 )、二硼烷(B2 H6 )、三乙基硼烷(Et3 B)、氫(H2 )、原子氫(H)、前述還原劑之電漿、前述還原劑之自由基、前述還原劑之衍生物、或前述還原劑之組合。其他範例提供脫氣或預清潔以防止在沉積金屬層後的逸氣。
在另一實施例中，表面處理或預處理可包括一成核控制(「種晶」成核位置)以助於獲得一均勻奈米結晶密度及小範圍的奈米結晶大小分佈。提供蒸氣曝露的範例有ALD或CVD製程、P3i泛流、電荷槍泛流(電子、或離子)、表面模式之CNT或Si填充二-電子探針(「矽草(Si grass)」)、接觸、電子處理、金屬蒸氣、及NIL模版。
在可替代的實施例中，可使用一CVD氧化物沉積製程為單一步驟以產生結合在介電層(如一氧化矽)中的奈米結晶。在一範例中，奈米結晶為結合或混合至TEOS，故在沉積於介電穿隧層(例如，氧化矽)之頂部期間可包埋於薄膜中。在另一實施例中，可曝露基材表面至一藉由使用雷射及光柵或藉由NIL模版之局部加熱。
在另一實施例中，犠牲層在基材加熱(例如，RTA)或曝露基材至其他處理以形成一模版時，可轉換為島狀(例 如，2-3 nm直徑)。然後，在模版化期間可使用此模版。在一範例中，可使用原子層蝕刻以形成一奈米結晶材料。
在另一實施例中，奈米結晶或奈米點為用於形成快閃記憶體之MNC胞。在一範例中，MNC胞之二介電層間包含至少一金屬奈米結晶層，此二介電層如底部介電層(例如，穿隧介電層)及上部介電層(例如，覆蓋介電層，頂部介電層，或中間介電層)。金屬奈米結晶層包含具有有下列至少一金屬之奈米結晶(例如，金屬奈米結晶222、322及422)，金屬如鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、或前述金屬之組合。在一範例中，一奈米結晶材料包含鉑、鎳、釕、鉑鎳合金、或前述金屬之組合。在另一範例中，一奈米結晶材料包含重量百分比為約5%之鉑及約95%之鎳。
在另一實施例中，MNC胞包含至少二金屬奈米結晶層，此金屬奈米結晶層位在底部介電層(例如，穿隧介電層)及上部介電層(例如，覆蓋介電層或頂部介電層)間且由一中間介電層分隔。在另一實施例中，MNC胞包含至少三金屬奈米結晶層，此金屬奈米結晶層位在底部介電層(例如，穿隧介電)及上部介電層(例如，覆蓋介電層或頂部介電)間且各自分別由中間介電層分隔。
在其他實施例中，提供一種在基材上形成一多層的金屬奈米結晶材料的方法，其包含曝露一基材於一預處理製 程，在基材上形成一穿隧介電層，在基材上形成複數個雙層，其中每一雙層包含一沉積於金屬奈米結晶層上之中間介電層，及在複數個雙層上形成一介電覆蓋層。在一範例中，複數個雙層可包含至少10層金屬奈米結晶層及至少10層中間介電層。在另一範例中，複數個雙層可包含至少50層金屬奈米結晶層及至少50層中間介電層。在另一範例中，複數個雙層可包含至少100層金屬奈米結晶層及至少100層中間介電層。
在一範例中，提供一金屬奈米結晶材料，包括在基材上沉積一穿隧介電層，在穿隧介電層上形成一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介電層，在第一中間介電層上形成一第二金屬奈米結晶層，在第二金屬奈米結晶層上形成一第二中間介電層，在第二中間介電層上形成一第三金屬奈米結晶，及在第三金屬奈米結晶層上形成一介電覆蓋層。
在一實施例中，一底部介電層(例如，穿隧介電層或底部電極)包含一介電材料，如矽、氧化矽、或前述材料之衍生物，且一上部介電層(例如，覆蓋介電層、頂部介電、頂部電極、或中間介電層)包含一介電材料，如矽、氮化矽、氧化矽、氧化鋁、鉿氧化物、矽酸鋁、矽酸鉿、或前述材料之衍生物。在一實施例中，一閘極氧化物介電材料可藉由原位蒸汽產生(in-situ steam generation；ISSG)製程、一水蒸氣產生(water vapor generation；WVG)製程、或快速 高温氧化(rapid thermal oxide；RTO)製程而形成。
可用於形成介電層及材料的設備及製程(包括ISSG、WVG及RTO製程)為進一步描述於相同受讓人之申請於2005年5月12日之美國專利申請號第11/127,767號並以US 2005-0271813公開之專利申請案，申請於2005年5月14日之美國專利申請號第10/851,514號並以US 2005-0260357公開之專利申請案，申請於2005年9月9日之美國專利申請號第11/223,896號並以US 2006-0062917公開之專利申請案，申請於2005年5月21日之美國專利申請號第10/851,561號並以US 2005-0260347公開之專利申請案，及相同受讓人之美國專利第6,846,516、6,858,547、7,067,439、6,620,670、6,869,838、6,825,134、6,905,939、及6,924,191號，其等全文為本發明之參考。
在一實施例中，一金屬奈米結晶層之形成係藉由在一基材上沉積至少一金屬層及曝露基材至一退火製程以形成包含來自金屬層之至少一金屬的奈米結晶。金屬層之形成或沉積係藉由一PVD製程、一ALD製程、一CVD製程、一無電沉積製程、一ECP製程、或前述製程之組合。此金屬層可沉積至一約100Å或更少的厚度，如在約3 Å至約50 Å範圍間的厚度，尤以在4 Å至約30 Å範圍間的厚度為宜，且較佳為在約5 Å至約20 Å範圍間的厚度。退火製程之範例包括RTP、快閃退火、及雷射退火。
在一實施例中，基材(例如，基材202、302及402)可置於一退火反應室內並曝露於一後沉積退火(post deposition annealing；PDA)製程。CENTURA® RADIANCE® RTP反應室(可得自於美國加州聖大克勞拉市之Applied Materials,Inc.)為一可在PDA製程期間使用的退火反應室。基材可在約300℃至約1,250℃的温度範圍間加熱，或由約400℃至約1,100℃的範圍間加熱，或由約500℃至約1,000℃的範圍間加熱，例如，可在約1,100℃加熱。
在另一實施例中，金屬奈米結晶層(例如，金屬奈米結晶222、322、及422)可藉由沉積、形成、或分散衛星狀金屬奈米點於基材上而形成。此基材可預熱至一預定温度，如至一約300℃至約1,250℃的温度範圍間，或約400℃至約1,100℃的温度範圍間，或由約500℃至約1,000℃的温度範圍間。此金屬奈米點可藉由蒸發金屬奈米點的液態懸浮液而預形成及沉積或分佈於基材上。金屬奈米點可為結晶或非結晶，但可藉由預熱基材而再結晶以在金屬奈米結晶層中形成金屬奈米結晶。
金屬奈米結晶層包含具有至少一如下金屬之奈米結晶，如鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、或前述金屬之組合。在一範例中，此奈米結晶材料包含鉑、鎳、釕、鉑-鎳合金、或前述金屬之組合。在另一範例中，此奈米結晶材料含有釕或釕合金。 在另一範例中，此奈米結晶材料含有鉑或鉑合金。
可用於形成金屬層及材料的設備及製程為進一步描述於相同受讓人之申請於2003年5月22日之美國專利申請號第10/443,648並以US 2005-0220998公開之專利申請案，申請於2003年8月4日之美國專利申請號第10/634,662並以US 2004-0105934公開之專利申請案，申請於2004年3月26日之美國專利申請號第10/811,230並以US 2004-0241321公開之專利申請案，申請於2005年9月6日之美國專利申請號第60/714580，及相同受讓人之美國專利第6,936,538、6,620,723、6,551,929、6,855,368、6,797,340、6,951,804、6,939,801、6,972,267、6,596,643、6,849,545、6,607,976、6,702,027、6,916,398、6,878,206、及6,936,906號，其等全文為本發明之參考。
在其他實施例中，除了快閃記憶體應用外，奈米結晶或奈米點可用於燃料電池、電池、或聚合作用反應及觸媒轉換器、光電電池、發光元件、能量吸收劑元件之催化劑。
雖然前述描述為有關本發明之實施例，本發明之其他及進一步實施例可在未偏離本發明範疇下完全，且本發明之範疇由後附之申請專利範圍界定。
100‧‧‧快閃記憶胞
102‧‧‧基材
104‧‧‧源極區
106‧‧‧汲極區
108‧‧‧通道區
110‧‧‧穿隧介電層
120‧‧‧浮置閘極層
130‧‧‧頂部介電層
140‧‧‧控制閘極層
122‧‧‧沿電荷路徑
115‧‧‧缺陷
202‧‧‧基材
200‧‧‧快閃記憶胞
204‧‧‧源極區
206‧‧‧汲極區
208‧‧‧通道區
210‧‧‧穿隧介電層
215‧‧‧缺陷
220‧‧‧奈米結晶層
222‧‧‧金屬奈米結晶
230‧‧‧頂部介電層
240‧‧‧控制閘極層
302‧‧‧基材
300‧‧‧快閃記憶胞
304‧‧‧源極區
306‧‧‧汲極區
308‧‧‧通道區
310‧‧‧穿隧介電層
322‧‧‧金屬奈米結晶
320A、320B、320C‧‧‧奈米結晶層
330A、330B、330C‧‧‧中間介電層
340‧‧‧控制閘極層
402‧‧‧基材
400‧‧‧快閃記憶胞
404‧‧‧源極區
406‧‧‧汲極區
408‧‧‧通道區
410‧‧‧穿隧介電層
420‧‧‧奈米結晶層
422‧‧‧金屬奈米結晶
430‧‧‧中間介電層
440‧‧‧控制閘極層
450、4501 至450N ‧‧‧雙層
452‧‧‧區域
本發明已簡短概述如上，但提供配合附圖說明之實施例以更詳盡描述本發明，故可獲得及更詳細瞭解本發明之 前述特徵。然而，需注意附圖僅為說明本發明的典型實施例，因此不能視為本發明範圍的限制，因為本發明亦容許其他同等效用的實施例。
第1A-1B圖圖示說明如習知技術描述之快閃記憶體元件的剖面圖；第2A-2B圖圖示說明本發明描述之實施例的快閃記憶體元件之剖面圖；第3圖圖示說明本發明描述之另一實施例的快閃記憶體元件之剖面圖；及第4圖圖示說明本發明描述之另一實施例的快閃記憶體元件之剖面圖。
200‧‧‧快閃記憶胞
202‧‧‧基材
204‧‧‧源極區
206‧‧‧汲極區
208‧‧‧通道區
210‧‧‧穿隧介電層
215‧‧‧缺陷
220‧‧‧奈米結晶層
222‧‧‧金屬奈米結晶
224‧‧‧奈米結晶
230‧‧‧頂部介電層
240‧‧‧控制閘極層

Claims (41)

  1. 一種在一基材上形成一金屬奈米結晶材料的方法，包括以下步驟：曝露一基材於一預處理製程；在該基材上形成一穿隧介電層；曝露該基材於一後處理製程；在該穿隧介電層上形成一金屬奈米結晶層；以及在該金屬奈米結晶層上形成一介電覆蓋層，其中該預處理製程提供一成核表面、一種晶表面、或一疏水表面在該基材上。
  2. 如申請專利範圍第1項所述之方法，其中該金屬奈米結晶層包含釕或一釕合金。
  3. 如申請專利範圍第2項所述之方法，其中複數個附加金屬奈米結晶層及附加介電覆蓋層為依序形成於其上。
  4. 如申請專利範圍第3項所述之方法，其中該複數個附加金屬奈米結晶層及附加介電覆蓋層包含至少10層附加金屬奈米結晶層及至少10層附加介電覆蓋層。
  5. 如申請專利範圍第4項所述之方法，其中該複數個附加金屬奈米結晶層及附加介電覆蓋層包含至少50層附 加金屬奈米結晶層及至少50層附加介電覆蓋層。
  6. 如申請專利範圍第5項所述之方法，其中該複數個附加金屬奈米結晶層及附加介電覆蓋層包含至少100層附加金屬奈米結晶層及至少100層附加介電覆蓋層。
  7. 如申請專利範圍第1項所述之方法，其中該金屬奈米結晶層包含一選自由下列所組成之組群中的金屬：鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、及前述金屬之組合。
  8. 如申請專利範圍第2項所述之方法，其中該預處理製程提供一疏水表面於該基材上。
  9. 如申請專利範圍第8項所述之方法，其中該疏水表面之形成係藉由將該基材曝露於一還原劑。
  10. 如申請專利範圍第9項所述之方法，其中該還原劑為選自由下列所組成之組群：矽烷、二矽烷、氨、聯胺、二硼烷、三乙基硼烷、氫、原子氫、前述還原劑之電漿、前述還原劑之衍生物、及前述還原劑之組合。
  11. 如申請專利範圍第1項所述之方法，其中該基材在該預處理製程期間曝露於一脫氣製程。
  12. 如申請專利範圍第1項所述之方法，其中該成核表面或該種晶表面可藉由選自由下列所組成之組群中之製程而形成：原子層沉積、P3i泛流(P3i flooding)、電荷槍泛流(charge gun flooding)、及前述製程之組合。
  13. 如申請專利範圍第2項所述之方法，其中該穿隧介電層在該基材上以小於約0.5%之均勻度而形成。
  14. 如申請專利範圍第2項所述之方法，其中該穿隧介電層可由選自由下列所組成之組群中的製程而形成：脈衝DC沉積、RF濺鍍、無電性沉積、原子層沉積、化學氣相沉積、物理氣相沉積、及前述製程之組合。
  15. 如申請專利範圍第2項所述之方法，其中該基材於該後處理製程期間曝露於選自由下列所組成之組群中的製程：快速升温退火、雷射退火、摻雜、P3i泛流、化學氣相沉積、及前述製程之組合。
  16. 如申請專利範圍第1項所述之方法，其中一犠牲覆蓋層可於該後處理製程期間沉積於該基材上。
  17. 如申請專利範圍第16項所述之方法，其中該犠牲覆蓋層可由選自由下列所組成之組群中的製程而沉積：旋轉塗佈製程、無電性沉積、原子層沉積、化學氣相沉積、物理氣相沉積、及前述製程之組合。
  18. 如申請專利範圍第1項所述之方法，其中該金屬奈米結晶層曝露至一快速升温退火製程以控制奈米結晶大小及大小分佈。
  19. 如申請專利範圍第18項所述之方法，其中該金屬奈米結晶層可在快速升温退火製程期間於300℃至約1,250℃的温度範圍間形成。
  20. 如申請專利範圍第19項所述之方法，其中該温度在500℃至約1,000℃範圍間。
  21. 如申請專利範圍第1項所述之方法，其中該金屬奈米結晶層包含奈米結晶，且至少約80重量百分比之奈米結晶具有約1 nm至約5 nm範圍間的奈米結晶顆粒大小。
  22. 如申請專利範圍第21項所述之方法，其中至少約90重量百分比之奈米結晶具有約1 nm至約5 nm範圍間的 奈米結晶顆粒大小。
  23. 如申請專利範圍第22項所述之方法，其中至少約95重量百分比之奈米結晶具有約1 nm至約5 nm範圍間的奈米結晶顆粒大小。
  24. 如申請專利範圍第23項所述之方法，其中約99重量百分比之奈米結晶具有約1 nm至約5 nm範圍間的奈米結晶顆粒大小。
  25. 如申請專利範圍第1項所述之方法，其中該金屬奈米結晶層包含至少約5x1012 cm-2 的奈米結晶密度。
  26. 如申請專利範圍第25項所述之方法，其中該奈米結晶密度為至少約8x1012 cm-2 。
  27. 如申請專利範圍第25項所述之方法，其中該金屬奈米結晶層包含一選自由下列所組成之組群中的金屬：鉑、釕、鎳、前述金屬之合金、及前述金屬之組合。
  28. 一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含以下步驟：曝露一基材於一預處理製程； 在該基材上形成一穿隧介電層；在該穿隧介電層上形成一第一金屬奈米結晶層；在該第一金屬奈米結晶層上形成一中間介電層；在該中間介電層上形成一第二金屬奈米結晶層；以及在該第二金屬奈米結晶層上形成一介電覆蓋層，其中該預處理製程提供一成核表面、一種晶表面、或一疏水表面在該基材上。
  29. 如申請專利範圍第28項所述之方法，其中該第一金屬奈米結晶層及該第二金屬奈米結晶層各自包含一選自由下列所組成之組群中的金屬：鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、及前述金屬之組合。
  30. 如申請專利範圍第28項所述之方法，其中該第一金屬奈米結晶層及該第二金屬奈米結晶層包含釕或一釕合金。
  31. 一種在一基材上形成一多層的金屬奈米結晶材料的方法，包含以下步驟：曝露一基材於一預處理製程；在該基材上形成一穿隧介電層； 在該基材上形成複數個雙層，其中每一雙層包含沉積於一金屬奈米結晶層上之一中間介電層；以及在該複數個雙層上形成一介電覆蓋層，其中該預處理製程提供一成核表面、一種晶表面、或一疏水表面在該基材上。
  32. 如申請專利範圍第31項所述之方法，其中該金屬奈米結晶層包含釕或一釕合金。
  33. 如申請專利範圍第32項所述之方法，其中該複數個雙層包含至少10層金屬奈米結晶層及至少10層中間介電層。
  34. 如申請專利範圍第33項所述之方法，其中該複數個雙層包含至少50層金屬奈米結晶層及至少50層中間介電層。
  35. 如申請專利範圍第34項所述之方法，其中該複數個雙層包含至少100層金屬奈米結晶層及至少100層中間介電層。
  36. 如申請專利範圍第31項所述之方法，其中該金屬奈米結晶層包含一選自由下列所組成之組群中的金屬： 鉑、釕、鎳、前述金屬之合金、及前述金屬之組合。
  37. 一種金屬奈米結晶材料，包括：一穿隧介電層，沉積在一基材上；一第一金屬奈米結晶層，沉積在該穿隧介電層上；一中間介電層，沉積在該第一金屬奈米結晶層上；一第二金屬奈米結晶層，沉積在該中間介電層上；以及一介電覆蓋層，沉積在該第二金屬奈米結晶層上。
  38. 如申請專利範圍第37項所述之金屬奈米結晶材料，其中該第一金屬奈米結晶層與該第二金屬奈米結晶層包含至少約5x1012 cm-2 的奈米結晶密度。
  39. 如申請專利範圍第38項所述之金屬奈米結晶材料，其中該奈米結晶密度為至少約8x1012 cm-2 。
  40. 如申請專利範圍第38項所述之金屬奈米結晶材料，其中該第一金屬奈米結晶層與該第二金屬奈米結晶層包含一選自由下列所組成之組群中的金屬：鉑、鈀、鎳、銥、釕、鈷、鎢、鉭、鉬、銠、金、前述金屬之矽化物、前述金屬之氮化物、前述金屬之碳化物、前述金屬之合金、及前述金屬之組合。
  41. 一種金屬奈米結晶材料，包括：一穿隧介電層，沉積在一基材上；一第一金屬奈米結晶層，沉積在該穿隧介電層上；一第一中間介電層，沉積在該第一金屬奈米結晶層上；一第二金屬奈米結晶層，沉積在該第一中間介電層上；一第二中間介電層，沉積在該第二金屬奈米結晶層上；一第三金屬奈米結晶層，沉積在該第二中間介電層上；以及一介電覆蓋層，沉積在該第三金屬奈米結晶層上。
TW096123850A 2006-06-30 2007-06-29 奈米結晶的形成 TWI395335B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80644606P 2006-06-30 2006-06-30

Publications (2)

Publication Number Publication Date
TW200812091A TW200812091A (en) 2008-03-01
TWI395335B true TWI395335B (zh) 2013-05-01

Family

ID=38895390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096123850A TWI395335B (zh) 2006-06-30 2007-06-29 奈米結晶的形成

Country Status (7)

Country Link
US (1) US20080135914A1 (zh)
EP (1) EP2047502A4 (zh)
JP (1) JP5558815B2 (zh)
KR (1) KR101019875B1 (zh)
CN (1) CN101479834B (zh)
TW (1) TWI395335B (zh)
WO (1) WO2008005892A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US20070054487A1 (en) * 2005-09-06 2007-03-08 Applied Materials, Inc. Atomic layer deposition processes for ruthenium materials
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
KR100791007B1 (ko) * 2006-12-07 2008-01-04 삼성전자주식회사 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
JP5773646B2 (ja) 2007-06-25 2015-09-02 キユーデイー・ビジヨン・インコーポレーテツド ナノ材料を被着させることを含む組成物および方法
WO2009014707A2 (en) * 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
JP4445556B2 (ja) 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
WO2009118784A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 発光素子およびその製造方法
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
CN105713599B (zh) 2009-08-14 2018-09-11 三星电子株式会社 发光器件、用于发光器件的光学元件、以及方法
US20110304404A1 (en) * 2010-02-19 2011-12-15 University Of Connecticut Signal generators based on solid-liquid phase switching
US8288811B2 (en) 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
US8524600B2 (en) 2011-03-31 2013-09-03 Applied Materials, Inc. Post deposition treatments for CVD cobalt films
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
WO2015147933A2 (en) * 2013-12-27 2015-10-01 Drexel University Grain size tuning for radiation resistance
TWI618225B (zh) * 2014-09-03 2018-03-11 應用材料股份有限公司 用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11028480B2 (en) 2018-03-19 2021-06-08 Applied Materials, Inc. Methods of protecting metallic components against corrosion using chromium-containing thin films
EP3784815A4 (en) 2018-04-27 2021-11-03 Applied Materials, Inc. PROTECTION OF COMPONENTS AGAINST CORROSION
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
WO2020086175A1 (en) 2018-10-25 2020-04-30 Applied Materials, Inc. Methods for depositing metallic iridium and iridium silicide
US11732353B2 (en) 2019-04-26 2023-08-22 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
WO2022005696A1 (en) 2020-07-03 2022-01-06 Applied Materials, Inc. Methods for refurbishing aerospace components
US11543584B2 (en) * 2020-07-14 2023-01-03 Meta Platforms Technologies, Llc Inorganic matrix nanoimprint lithographs and methods of making thereof with reduced carbon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235064A1 (en) * 2002-06-21 2003-12-25 Shubneesh Batra Method of forming a non-volatile electron storage memory and the resulting device
US6703264B2 (en) * 1995-09-08 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW200518349A (en) * 2003-06-20 2005-06-01 Ibm Nonvolatile memory device using semiconductor nanocrystals and method of forming same
TWI245375B (en) * 2004-11-19 2005-12-11 Nat Applied Res Laboratories Nonvolatile flash memory of hafnium silicate nanocrystal

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) * 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
JPH0653518A (ja) * 1992-08-03 1994-02-25 Seiko Instr Inc トンネル絶縁膜の形成方法
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6348376B2 (en) * 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
US6197683B1 (en) * 1997-09-29 2001-03-06 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6015917A (en) * 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
US6517616B2 (en) * 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
KR100347379B1 (ko) * 1999-05-01 2002-08-07 주식회사 피케이엘 복수매 기판의 박막 증착 공정이 가능한 원자층 증착장치
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
US6984415B2 (en) * 1999-08-20 2006-01-10 International Business Machines Corporation Delivery systems for gases for gases via the sublimation of solid precursors
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6534404B1 (en) * 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
AU2001260374A1 (en) * 2000-05-15 2001-11-26 Asm Microchemistry Oy Process for producing integrated circuits
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6527855B2 (en) * 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
US6346477B1 (en) * 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
WO2003029515A2 (en) * 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6548906B2 (en) * 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US20030042630A1 (en) * 2001-09-05 2003-03-06 Babcoke Jason E. Bubbler for gas delivery
JP2003086715A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6718126B2 (en) * 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6713373B1 (en) * 2002-02-05 2004-03-30 Novellus Systems, Inc. Method for obtaining adhesion for device manufacture
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
KR100476926B1 (ko) * 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6955211B2 (en) * 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
US6772072B2 (en) * 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US7300038B2 (en) * 2002-07-23 2007-11-27 Advanced Technology Materials, Inc. Method and apparatus to help promote contact of gas with vaporized material
US6915592B2 (en) * 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
JP4188033B2 (ja) * 2002-08-30 2008-11-26 本田技研工業株式会社 油圧緩衝機の取付構造
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
US6927136B2 (en) * 2003-08-25 2005-08-09 Macronix International Co., Ltd. Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US6962850B2 (en) * 2003-10-01 2005-11-08 Chartered Semiconductor Manufacturing Ltd. Process to manufacture nonvolatile MOS memory device
JP4703116B2 (ja) * 2004-02-10 2011-06-15 日本電信電話株式会社 記憶素子およびその製造方法
JP2005340768A (ja) * 2004-04-26 2005-12-08 Asahi Glass Co Ltd 多値不揮発性半導体記憶素子およびその製造方法
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP4359207B2 (ja) * 2004-08-30 2009-11-04 シャープ株式会社 微粒子含有体の製造方法
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7317229B2 (en) * 2005-07-20 2008-01-08 Applied Materials, Inc. Gate electrode structures and methods of manufacture
KR100641060B1 (ko) * 2005-07-22 2006-11-01 삼성전자주식회사 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법
US7397638B2 (en) * 2005-07-22 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having an in stack bias structure with NiFeCr spacer layer for improved bias layer pinning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703264B2 (en) * 1995-09-08 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20030235064A1 (en) * 2002-06-21 2003-12-25 Shubneesh Batra Method of forming a non-volatile electron storage memory and the resulting device
TW200518349A (en) * 2003-06-20 2005-06-01 Ibm Nonvolatile memory device using semiconductor nanocrystals and method of forming same
TWI245375B (en) * 2004-11-19 2005-12-11 Nat Applied Res Laboratories Nonvolatile flash memory of hafnium silicate nanocrystal

Also Published As

Publication number Publication date
JP2009543359A (ja) 2009-12-03
TW200812091A (en) 2008-03-01
CN101479834B (zh) 2011-06-08
EP2047502A2 (en) 2009-04-15
WO2008005892A3 (en) 2008-12-18
JP5558815B2 (ja) 2014-07-23
EP2047502A4 (en) 2009-12-30
WO2008005892A2 (en) 2008-01-10
CN101479834A (zh) 2009-07-08
KR101019875B1 (ko) 2011-03-04
US20080135914A1 (en) 2008-06-12
KR20090026352A (ko) 2009-03-12

Similar Documents

Publication Publication Date Title
TWI395335B (zh) 奈米結晶的形成
US11996328B2 (en) Cobalt fill for gate structures
US9496355B2 (en) Conductive nanoparticles
TWI426598B (zh) 用於電子裝置之電子阻隔層
JP2006066896A (ja) ナノクリスタルを有する不揮発性メモリ素子の製造方法
KR100900569B1 (ko) 플로팅 게이트 형성 방법 및 이를 이용한 비휘발성 메모리 장치의 제조 방법
TW200830474A (en) Growth of metallic nanodots using specific precursors
US8486828B2 (en) Semiconductor device manufacturing method
US20150060986A1 (en) Semiconductor memory device and method for manufacturing the same
US8597997B2 (en) Process for fabricating a charge storage layer of a memory cell
US20100195267A1 (en) Polymer memory and method of its fabrication
US20150056798A1 (en) Methods of forming metal oxide
TWI223844B (en) Method for fabricating a component, and component having a metal layer and an insulation layer
KR100739989B1 (ko) 낸드형 플래쉬 메모리소자의 제조 방법
US20080093657A1 (en) Nonvolatile memory devices and methods of fabricating the same
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
JP5698847B2 (ja) 半導体素子の製造方法
JP4781806B2 (ja) 半導体記憶装置およびその製造方法
JP2008075167A (ja) 半導体装置の製造方法、及び基板処理装置
JP2008075166A (ja) 半導体装置の製造方法、及び基板処理装置
KR20220169453A (ko) 비트 라인 저항 감소를 위한 실리콘 함유 층
US20130181275A1 (en) Manufacturing method of nonvolatile semiconductor storage device and a nonvolatile semiconductor storage device
KR101132863B1 (ko) 다층 금속-실리사이드 나노결정 플로팅게이트 형성방법
JP2013089724A (ja) 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees