[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101479834B - 纳米结晶形成 - Google Patents

纳米结晶形成 Download PDF

Info

Publication number
CN101479834B
CN101479834B CN2007800246033A CN200780024603A CN101479834B CN 101479834 B CN101479834 B CN 101479834B CN 2007800246033 A CN2007800246033 A CN 2007800246033A CN 200780024603 A CN200780024603 A CN 200780024603A CN 101479834 B CN101479834 B CN 101479834B
Authority
CN
China
Prior art keywords
layer
base material
metallic nanocrystalline
dielectric layer
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800246033A
Other languages
English (en)
Other versions
CN101479834A (zh
Inventor
N·M·克里什纳
R·霍夫曼
K·K·辛区
K·J·阿姆斯特朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101479834A publication Critical patent/CN101479834A/zh
Application granted granted Critical
Publication of CN101479834B publication Critical patent/CN101479834B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

在一实施例中，本发明提供一种在一基材上形成一金属纳米结晶材料的方法，此方法包括：曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一金属纳米结晶层，及在金属纳米结晶层上形成一介电覆盖层。此方法更提供形成具有纳米结晶密度为至少约5 x 1012cm-2的金属纳米结晶层，尤以具有至少约8 x 1012cm-2为佳。在一范例中，此金属纳米结晶层含有铂、钌或镍。在另一实施例中，本发明提供一种在基材上形成一多层的金属纳米结晶材料的方法，此包含：形成数个双层，其中每一双层包含沉积于一金属纳米结晶层上的一中间介电层。某些范例包括10、50、100、200或更多的双层。

Description

纳米结晶形成
技术领域
本发明是有关纳米结晶及纳米结晶材料，以及形成纳米结晶及纳米结晶材料的工艺。
背景技术
纳米技术已成为一普及的科技且应用于许多工业中。为纳米科技的一环的纳米结晶材料已被开发出且利用于多种应用中，如燃料电池催化剂、电池催化剂、聚合作用催化剂、触媒转换器、光电电池、发光组件、能量吸收剂组件、及近来的闪存组件中。通常，纳米结晶材料含有多重纳米结晶或一贵重金属如铂或钯的纳米点。
用于储存及传送数字数据的闪存组件已见于许多消费性产品。闪存组件用于计算机、数字助理器、数字相机、数字录音器与播放器、及行动电话。硅基闪存组件通常含有多层不同结晶度或掺杂的硅材料、氧化硅与氮化硅。此些硅基组件通常非常薄且易于制造，但是容易遭受完全失效而仅稍微损坏。
图1A-1B图标说明一如习知技术描述的典型硅基闪存组件。快闪存储单元100为配置于基材102(例如，硅基材)上，其含有源极区104、漏极区106及沟道区108，如图1所示。快闪存储单元100更进一步包含穿遂介电层110(例如，氧化物)、浮置栅极层120(例如，氮化硅)、顶部介电层130(例如，氧化硅)及控制栅极层140(例如，多晶硅层)。虽然在浮置栅极层120的电荷陷阱位置可捕捉穿透穿遂介电层110的电子或空穴，顶部介电层130于闪存的写入或清除操作期间适用于防止电子或空穴由浮置栅极层120脱离而进入控制栅极层140。此电子沿电荷路径122由源极区104流至漏极区。
图1B图标说明快闪存储单元100后续缺陷115的形成。缺陷115通常中断沿电荷路径122的电子流动而造成在源极区104及漏极区106间完全的电荷遗失。因为不同的临界电压表示不同的储存于快闪存储单元100的数据位，由于缺陷115中断电荷路径122可引起储存数据的遗失。许多研究人员已着手通过对穿遂介电层110使用不同型式的材料以解决此一问题。
因此，存在形成用于闪存组件以及其它组件的纳米结晶材料的方法的需求。
发明内容
本发明的实施例提供金属纳米结晶材料、利用此些材料的组件、以及形成金属纳米结晶材料的方法。在一实施例中，提供一种在一基材上形成金属纳米结晶材料的方法，此方法包括：曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一金属纳米结晶层，及在金属纳米结晶层上形成一介电覆盖层。此方法更提供形成具有纳米结晶密度为至少约5x1012cm-2的金属纳米结晶层，尤以至少约8x1012cm-2为宜。在一范例中，金属纳米结晶层含有铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其等的硅化物、其等的氮化物、其等的碳化物、其等的合金、或其等的组合。在另一范例中，金属纳米结晶层含有铂、钌、镍、其等的合金或其等的组合。在另一范例中，金属纳米结晶层含有钌或钌合金。
在另一实施例中，本发明提供一种在基材上形成一多层的金属纳米结晶材料的方法，此方法包含：曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，及在第二金属纳米结晶层上形成一介电覆盖层。
在另一实施例中，本发明提供一种在一基材上形成一多层的金属纳米结晶材料的方法，此方法包含：曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在基材上形成数个双层，其中每一双层包含一沉积在金属纳米结晶层上之中间介电层，及在数个双层上形成一介电覆盖层。在一范例中，数个双层可包含至少10金属纳米结晶层及至少10中间介电层。在另一范例中，数个双层可包含至少50金属纳米结晶层及至少50中间介电层。在另一范例中，数个双层可包含至少100金属纳米结晶层及至少100中间介电层。
在一范例中，本发明提供一种金属纳米结晶材料，其包括：一沉积在一基材上的穿遂介电层，一沉积在穿遂介电层上的第一金属纳米结晶层，一沉积在第一金属纳米结晶层上的第一中间介电层，一沉积在第一中间介电层上的第二金属纳米结晶层，一沉积在第二金属纳米结晶层上的第二中间介电层，一沉积在第二中间介电层上的第三金属纳米结晶层，及一沉积在第三金属纳米结晶层上的介电覆盖层。
在另一实施例中，本发明的方法更提供将金属纳米结晶层曝露至一快速升温退火工艺(rapid thermal annealing process；RTA)以控制纳米结晶大小及大小分布。此金属纳米结晶层可在快速升温退火工艺期间于300℃至约1,250℃的温度范围间形成。在某些范例中，此温度可在由400℃至约1,100℃范围间或500℃至约1,000℃范围间。在金属纳米结晶层中，至少约80％(重量百分比)的纳米结晶为具有纳米结晶颗粒大小在约1nm至约5nm范围间。在其它范例中，至少约90％、95％或99％(重量百分比)的纳米结晶为具有纳米结晶颗粒大小在约1nm至约5nm范围间。此方法更提供金属纳米结晶层的形成，其是通过一气相沉积工艺，如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PV)，或通过一液相沉积工艺，如无电沉积或电化电镀(ECP)。
本发明的方法更提供于预处理工艺期间在基材上形成疏水表面。此疏水表面可通过将基材曝于一还原剂中而形成，还原剂如硅烷、二硅烷、氨、联胺、二硼烷、三乙基硼烷、氢、原子氢、或其等的等离子。此方法亦提供在预处理工艺期间曝露基材于一脱气工艺。亦可替代地，此方法提供于预处理工艺期间在基材上形成一成核表面或一种晶表面。此成核表面或种晶表面可通过原子层沉积、P3i泛流(P3i flooding)工艺或电荷枪泛流(charge gun flooding)工艺而形成。
在另一方面中，本发明方法更提供在基材上形成均匀度小于约0.5％的穿遂介电层。穿遂介电层可通过脉冲DC沉积(pulsed DC deposition)、RF溅镀(RFsputtering)、无电性沉积、原子层沉积、化学气相沉积、或物理气相沉积而形成。此方法更提供于后处理工艺期间曝露基材至快速升温退火、激光退火、掺杂、P3i泛流、或化学气相沉积。在一范例中，可于后处理工艺期间沉积一牺牲覆盖层于基材上。此牺牲覆盖层可由旋转涂布工艺、无电性沉积、原子层沉积、化学气相沉积、或物理气相沉积来沉积。
附图说明
本发明已简短概述如上，但提供配合附图说明的实施例以更详尽描述本发明，故可获得及更详细了解本发明之前述特征。然而，需注意附图仅为说明本发明的典型实施例，因此不能视为本发明范围的限制，因为本发明亦容许其它同等效用的实施例。
图1A-1B图标说明如习知技术描述的闪存组件的剖面图；
图2A-2B图标说明本发明描述的实施例的闪存组件的剖面图；
图3图标说明本发明描述的另一实施例的闪存组件的剖面图；及
图4图标说明本发明描述的另一实施例的闪存组件的剖面图。
主要组件符号说明：
100  快闪存储单元      102   基材
104  源极区            106   漏极区
108  沟道区            110   穿遂介电层
120  浮置栅极层        130   顶部介电层
140  控制栅极层        122   沿电荷路径
115  缺陷              202   基材
200  快闪存储单元      204   源极区
206  漏极区            208   沟道区
210  穿遂介电层        215   缺陷
220  纳米结晶层        222   金属纳米结晶
230  顶部介电层        240   控制栅极层
302  基材              300   快闪存储单元
304  源极区            306   漏极区
308  沟道区            310   穿遂介电层
322  金属纳米结晶
320A、320B、320C纳米结晶层
330A、330B、330C中间介电层
340  控制栅极层        402   基材
400  快闪存储单元      404   源极区
406  漏极区            408   沟道区
410  穿遂介电层        420   纳米结晶层
422  金属纳米结晶      430   中间介电层
440  控制栅极层        450、4501至450N  双层
452  区域
具体实施方式
本发明的实施例提供金属纳米结晶及含有金属纳米结晶的纳米结晶材料，以及形成金属纳米结晶与纳米结晶材料的方法。如本说明书所述，金属纳米结晶及纳米结晶材料可用于半导体及电子组件(例如闪存组件、光电电池、发光组件、及能量吸收剂组件)、生物技术及在许多利用催化剂的工艺中，如燃料电池催化剂、电池催化剂、聚合作用催化剂、或触媒转换器。在一范例中，金属纳米结晶可用于形成一非挥发性内存组件，如NAND闪存。
如前述有关先前技术的讨论，图1B图标说明具有缺陷115的快闪存储单元100。缺陷115通常在穿遂介电层110中形成，并且因为电荷路径122的中断而造成储存数据的遗失，致使典型硅基闪存组件失效。
图2A图标说明配置在基材202上的快闪存储单元200，其包含源极区204、漏极区206及沟道区208。快闪存储单元200更包含穿遂介电层210(例如，氧化硅)、纳米结晶层220、顶部介电层230(例如，氧化硅)及控制栅极层240(例如，多晶硅层)。纳米结晶层220含有数个金属纳米结晶222(例如，钌、铂、或镍)。因为每一金属纳米结晶222可维持一独立电荷，电子沿在纳米结晶层220的电荷路径由源极区204流至漏极区206。在纳米结晶层220中的电荷陷阱纳米结晶222捕捉穿透穿遂介电层210的电子或空穴，同时顶部介电层230于闪存的写入或清除操作期间适于防止电子或空穴由纳米结晶层220脱离而进入控制栅极层240。
图2B图标说明快闪存储单元200后续的缺陷215的形成，缺陷通常在穿遂介电层210中形成。然而，不同于快闪存储单元100的缺陷115，快闪存储单元200的缺陷215并未中断在纳米结晶层220中沿电荷路径在源极区204及漏极区206间的电子流动。仅遗失在接近缺陷215的独立纳米结晶的电荷，如纳米结晶224。因此，快闪存储单元200仅遗失储存电荷全部的一部份，而在纳米结晶层220中的电荷路径仍然存在于源极区204及漏极区206间。再者，因为快闪存储单元200并未遭受因缺陷215所中断的电荷路径，储存的数据并未遗失。
本发明实施例提供的方法可用于形成快闪存储单元200，如图2A的图标说明。在一实施例中，提供一种在一基材上形成一金属纳米结晶材料的方法，其包括曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一金属纳米结晶层，在金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。在另一实施例中，提供一种在一基材上形成一金属纳米结晶材料的方法，其包括曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一金属纳米结晶层，在金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。在另一实施例中，提供一种在一基材上形成一金属纳米结晶材料的方法，其包括曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一金属纳米结晶层，及在金属纳米结晶层上形成一介电覆盖层。在另一实施例中，提供一种在一基材上形成一金属纳米结晶材料的方法，其包括曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一金属纳米结晶层，在金属纳米结晶层上形成一介电覆盖层，及在介电覆盖层上形成一控制栅极层。实施例提供的金属纳米结晶222可包含至少一金属，如铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其等的硅化物、其等的氮化物、其等的碳化物、其等的合金、或其等的组合。
本发明提供的方法可用于形成具有至少二金属纳米结晶层及介电层的双层的快闪存储单元。在一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。在另一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。在另一实施例中，提供一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。在另一实施例中，提供一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，及在第二金属纳米结晶层上形成一介电覆盖层。在另一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一中间介电层，在中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一介电覆盖层，及在介电覆盖层上形成一控制栅极层。
图3图标说明配置在基材302上的快闪存储单元300，其包含源极区304、漏极区306及沟道区308。穿遂介电层310在源极区304、漏极区306及沟道区308上方形成且为快闪存储单元300的一部份。含有数个金属纳米结晶322的纳米结晶层320A、320B及320C与中间介电层330A、330B及330C依续堆栈，如图3的图标。控制栅极层340为配置于中间介电层330C上。
本发明实施例提供的方法可用于形成快闪存储单元300，如图3的图标说明。在一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层(例如穿遂介电层310)，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层(例如纳米结晶层320A)，在第一金属纳米结晶层上形成一第一中间介电层(例如中间介电层330A)，在第一中间介电层上形成一第二金属纳米结晶层(例如纳米结晶层320B)，在第二金属纳米结晶层上形成一第二中间介电层(例如中间介电层330B)，在第二中间介电层上形成一第三金属纳米结晶层(例如纳米结晶层320C)，在第三金属纳米结晶层上形成一介电覆盖层(例如中间介电层330C)，及曝露基材于一计量工艺。一控制栅极层(例如控制栅极层340)可以沉积在介电覆盖层上。
在另一实施例中，提供一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一第一中间介电层，在第一中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一第二中间介电层，在第二中间介电层上形成一第三金属纳米结晶，在第三金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺。
在另一实施例中，提供一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一第一中间介电层，在第一中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一第二中间介电层，在第二中间介电层上形成一第三金属纳米结晶，在第三金属纳米结晶层上形成一介电覆盖层，及曝露基材于一计量工艺
在另一实施例中，提供一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一第一中间介电层，在第一中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一第二中间介电层，在第二中间介电层上形成一第三金属纳米结晶，及在第三金属纳米结晶层上形成一介电覆盖层。
在另一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含在基材上形成一穿遂介电层，曝露基材于一后处理工艺，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一第一中间介电层，在第一中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一第二中间介电层，在第二中间介电层上形成一第三金属纳米结晶，在第三金属纳米结晶层上形成一介电覆盖层，及在介电覆盖层上形成一控制栅极层。
图4图标说明配置在基材402上的快闪存储单元400，其包含源极区404、漏极区406及沟道区408。穿遂介电层410在源极区404、漏极区406及沟道区408上方形成且为快闪存储单元400的一部份。含有数个金属纳米结晶422的纳米结晶层420与中间介电层430依续堆栈，如图4的图标说明。每一双层450(由双层4501至双层450N)含有一纳米结晶层420及一中间介电层430。控制栅极层440为配置于双层450N之中间介电层430上。
在双层4501至双层450N间的区域452可不含有双层450或可含有数百双层450。在一范例中，区域452不含有双层450，因此，在双层450N中N＝7而快闪存储单元400包含总数为7的双层450。在另一范例中，区域452含有三额外双层450(未显示)，因此，在双层450N中N＝10而快闪存储单元400包含总数为10的双层450。在另一范例中，区域452含有43额外双层450(未显示)，因此，在双层450N中N＝50而快闪存储单元400包含总数为50的双层450。在另一范例中，区域452含有93额外双层450(未显示)，因此，在双层450N中N＝100而快闪存储单元400包含总数为100的双层450。在另一范例中，区域452含有193额外双层450(未显示)，因此，在双层450N中N＝200而快闪存储单元400包含总数为200的双层450。
快闪存储单元400在多层金属纳米结晶材料中可具有数百个双层450，如图4的图标说明。在一实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在基材上形成数个双层，其中每一双层包含沉积于一金属纳米结晶层上的一中间介电层，及在数个双层上形成一介电覆盖层。在一范例中，数个双层可包含至少10金属纳米结晶层及至少10中间介电层。在另一范例中，数个双层可包含至少50金属纳米结晶层及至少50中间介电层。在另一范例中，数个双层可包含至少100金属纳米结晶层及至少100中间介电层。
可预处理基材表面以具有一防止不均匀成核的平坦表面。在一实施例中，使用多种介电步骤及整修步骤以形成一所需要的基材表面。在一些范例中，预处理工艺提供一具有均匀度为约2
Figure G2007800246033D0009172717QIETU
至约3的平坦表面。在另一实施例中，可预处理基材表面以具有一促进疏水性的表面，故可促进基材表面的去湿性。此基材可曝露至一还原剂以使悬氢键最大化。此还原剂可包括硅烷(SiH4)、二硅烷(Si2H6)、氨(NH3)、联胺(N2H4)、二硼烷(B2H6)、三乙基硼烷(Et3B)、氢(H2)、原子氢(H)、其等的等离子、其等的自由基、其等的衍生物、或其等的组合。其它范例提供脱气或预清洁以防止在沉积金属层后的逸气。在另一实施例中，预处理工艺在基材上提供成核表面或一种晶表面。在其它实施例中，成核表面或种晶表面可通过ALD工艺、P3i泛流(P3i flooding)工艺或电荷枪泛流工艺而形成。
穿遂介电层可在基材上形成，尤以在一基材的预处理表面上为宜。在一实施例中，在基材上形成的穿遂介电层均匀度为小于约0.5％，尤以小于约0.3％为宜。提供形成或沉积穿遂介电层的范例为脉冲DC沉积工艺、RF溅镀工艺、无电性沉积工艺、原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺、或物理气相沉积(PVD)工艺。
接续穿遂介电层沉积之后，基材在后处理工艺期间可曝露于一RTA工艺。其它的预处理工艺包括一掺杂工艺、一P3i泛流工艺、一CVD工艺、一激光退火工艺、一快闪退火工艺、或其等的组合。在一可替代的实施例中，一牺牲覆盖层可在工艺期间沉积于基材上。牺牲覆盖层可通过无电性工艺、一ALD工艺、一CVD工艺、一PVD工艺、一旋转涂布工艺，或其等的组合而沉积。
实施例说明金属纳米结晶222、322及422可包含至少一金属如铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其等的硅化物、其等的氮化物、其等的碳化物、其等的合金、或其等的组合。此金属可通过一无电性工艺、一电镀工艺(ECP)、一ALD工艺、一CVD工艺、一PVD工艺或其等的组合而沉积。
在一实施例中，金属纳米结晶层(例如，纳米结晶层220、320及420)可曝露于一RTA以控制纳米结晶大小及大小分布。在一范例中，金属纳米结晶层在约300℃至约1,250℃的温度范围间形成，尤以在约400℃至约1,100℃范围间为宜，且最佳为在约500℃至约1,000℃范围间。在一范例中，金属纳米结晶层(例如，纳米结晶层220、320及420)包含具有纳米结晶颗粒大小在约0.5nm至约10nm范围间的金属纳米结晶(例如，金属纳米结晶222、322及422)，尤以在约1nm至约5nm范围间为宜，且较佳为在约2nm至约3nm范围间。在另一范例中，金属纳米结晶层包含纳米结晶，而约80％(重量百分比)纳米结晶具有纳米结晶颗粒大小在约1nm至约5nm范围间，尤以90％(重量百分比)纳米结晶具有纳米结晶颗粒大小在约1nm至约5nm范围间为宜，尤以约95％(重量百分比)纳米结晶具有纳米结晶颗粒大小在约1nm至约5nm范围间为佳，且较佳为约97％(重量百分比)纳米结晶具有纳米结晶颗粒大小在约1nm至约5nm范围间，且最佳为约99％(重量百分比)纳米结晶具有纳米结晶颗粒大小在约约1nm至约5nm范围间。在另一实施例中，金属纳米结晶层包含一纳米结晶颗粒密度分布是在每约35nm乘约120nm(约35nm x约120nm)的栅极区域为约+/-3颗料。
在一实施例中，金属纳米结晶(MNC)层(例如，纳米结晶层220、320及420)可包含约100纳米结晶(例如，金属纳米结晶220、322及422)。此MNC层可具有约1 x 1011cm-2或更大的纳米结晶密度，尤以约1 x 1012cm-2或更大的纳米结晶密度为宜，且较佳为约5 x 1012cm-2或更大的纳米结晶密度，且更佳为约1x 1013cm-2或更大的纳米结晶密度。在一范例中，MNC层包含铂且具有至少约5 x 1012cm-2的纳米结晶密度，较佳为约8 x 1012cm-2或更大的纳米结晶密度。在另一范例中，MNC层包含钌且具有至少约5 x 1012cm-2的纳米结晶密度，较佳为约8 x 1012cm-2或更大的纳米结晶密度。在另一范例中，MNC层含有镍且具有至少约5 x 1012cm-2的纳米结晶密度，较佳为约8 x 1012cm-2或更大的纳米结晶密度。
在一实施例中，纳米结晶或纳米点可用于形成包含金属纳米结晶222、322及422的闪存的MNC胞。在一范例中，MNC胞的形成可通过曝露基材于一预处理工艺，形成一第一介电层，曝露基材于后处理工艺，形成一金属纳米结晶层，及沉积一介电覆盖层。范例说明基材可由多种计量工艺检测。
在另一实施例中，表面处理或预处理可包括一成核控制(「种晶」成核位置)以助于获得一均匀纳米结晶密度及小范围的纳米结晶大小分布。提供蒸气曝露的范例有ALD或CVD工艺、P3i泛流、电荷枪泛流(电子、或离子)、表面模式的CNT或Si填充二-电子探针(「硅草(Si grass)」)、接触、电子处理、金属蒸气、及NIL模版。
在可替代的实施例中，可使用一CVD氧化物沉积工艺为单一步骤以产生结合在介电层(如一氧化硅)中的纳米结晶。在一范例中，纳米结晶为结合或混合至TEOS，故在沉积于介电穿遂层(例如，氧化硅)的顶部期间可包埋于薄膜中。在另一实施例中，可曝露基材表面至一通过使用激光及光栅或通过NIL模版的局部加热。
在另一实施例中，牺牲层在基材加热(例如，RTA)或曝露基材至其它处理以形成一模版时，可转换为岛状(例如，2-3nm直径)。然后，在模版化期间可使用此模版。在一范例中，可使用原子层蚀刻以形成一纳米结晶材料。
在另一实施例中，纳米结晶或纳米点为用于形成闪存的MNC胞。在一范例中，MNC胞的二介电层间包含至少一金属纳米结晶层，此二介电层如底部介电层(例如，穿遂介电层)及上部介电层(例如，覆盖介电层，顶部介电层，或中间介电层)。金属纳米结晶层包含具有有下列至少一金属的纳米结晶(例如，金属纳米结晶222、322及422)，金属如铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其等的硅化物、其等的氮化物、其等的碳化物、其等的合金、或其等的组合。在一范例中，一纳米结晶材料包含铂、镍、钌、铂镍合金、或其等的组合。在另一范例中，一纳米结晶材料包含重量百分比为约5％的铂及约95％的镍。
在另一实施例中，MNC胞包含至少二金属纳米结晶层，此金属纳米结晶层位在底部介电层(例如，穿遂介电层)及上部介电层(例如，覆盖介电层或顶部介电层)间且由一中间介电层分隔。在另一实施例中，MNC胞包含至少三金属纳米结晶层，此金属纳米结晶层位在底部介电层(例如，穿遂介电)及上部介电层(例如，覆盖介电层或顶部介电)间且各自分别由中间介电层分隔。
在其它实施例中，提供一种在基材上形成一多层的金属纳米结晶材料的方法，其包含曝露一基材于一预处理工艺，在基材上形成一穿遂介电层，在基材上形成数个双层，其中每一双层包含一沉积于金属纳米结晶层上之中间介电层，及在数个双层上形成一介电覆盖层。在一范例中，数个双层可包含至少10金属纳米结晶层及至少10中间介电层。在另一范例中，数个双层可包含至少50金属纳米结晶层及至少50中间介电层。在另一范例中，数个双层可包含至少100金属纳米结晶层及至少100中间介电层。
在一范例中，提供一金属纳米结晶材料，其包括在基材上沉积一穿遂介电层，在穿遂介电层上形成一第一金属纳米结晶层，在第一金属纳米结晶层上形成一第一中间介电层，在第一中间介电层上形成一第二金属纳米结晶层，在第二金属纳米结晶层上形成一第二中间介电层，在第二中间介电层上形成一第三金属纳米结晶，及在第三金属纳米结晶层上形成一介电覆盖层。
在一些实施例中，一底部介电层(例如，穿遂介电层或底部电极)包含一介电材料，如硅、氧化硅、或其等的衍生物，且一上部介电层(例如，覆盖介电层、顶部介电、顶部电极、或中间介电层)包含一介电材料，如硅、氮化硅、氧化硅、氧化铝、铪氧化物、硅酸铝、硅酸铪、或其等的衍生物。在一实施例中，顶部介电层230或中间介电层330和340包含一介电材料，如硅、氮化硅、氧化硅、氮氧化硅、氧化铝、铪氧化物、硅酸铝、硅酸铪、氮氧化硅铪、氧化锆、硅酸锆、其等的衍生物、或其等的组合。在一实施例中，一介电材料(例如一栅极氧化物介电材料)可通过原位蒸汽产生(in-situ steam generation；ISSG)工艺、一水蒸气产生(water vapor generation；WVG)工艺、或快速高温氧化(rapid thermaloxide；RTO)工艺而形成。
可用于形成介电层及材料的设备及工艺(包括ISSG、WVG及RTO工艺)为进一步描述于相同受让人的申请于2005年5月12日的美国专利申请号第11/127,767号并以US 2005-0271813公开的专利申请案，申请于2005年5月14日的美国专利申请号第10/851,514号并以US 2005-0260357公开的专利申请案，申请于2005年9月9日的美国专利申请号第11/223,896号并以US2006-0062917公开的专利申请案，申请于2005年5月21日的美国专利申请号第10/851,561号并以US 2005-0260347公开的专利申请案，及相同受让人的美国专利第6,846,516、6,858,547、7,067,439、6,620,670、6,869,838、6,825,134、6,905,939、及6,924,191号，其等全文为本发明的参考。
在一实施例中，包含纳米结晶(例如金属纳米结晶222、232及422)的金属纳米结晶层的形成是通过在一基材上沉积至少一金属层及曝露基材至一退火工艺以形成包含来自金属层的至少一金属的纳米结晶。金属层的形成或沉积是通过一PVD工艺、一ALD工艺、一CVD工艺、一无电沉积工艺、一ECP工艺、或其等的组合。此金属层可沉积至一约100或更少的厚度，如在约3至约50范围间的厚度，尤以在4至约30范围间的厚度为宜，且较佳为在约5至约20范围间的厚度。退火工艺的范例包括RTP、快闪退火、及激光退火。
在一实施例中，基材(例如，基材202、302及402)可置于一退火反应室内并曝露于一后沉积退火(post deposition annealing；PDA)工艺。
Figure G2007800246033D0013173055QIETU
Figure G2007800246033D0013173116QIETU
RTP反应室(可得自于美国加州圣塔克莱拉的Applied Materials，Inc.)为一可在PDA工艺期间使用的退火反应室。基材可在约300℃至约1,250℃的温度范围间加热，或由约400℃至约1,100℃的范围间加热，或由约500℃至约1,000℃的范围间加热，例如，可在约1,100℃加热。
在另一实施例中，包含纳米结晶(例如，金属纳米结晶222、322、及422)的金属纳米结晶层可通过沉积、形成、或分散卫星状金属纳米点于基材上而形成。此基材可预热至一预定温度，如至一约300℃至约1,250℃的温度范围间，或约400℃至约1,100℃的温度范围间，或由约500℃至约1,000℃的温度范围间。此金属纳米点可通过蒸发金属纳米点的液态悬浮液而预形成及沉积或分布于基材上。金属纳米点可为结晶或非结晶，但可通过预热基材而再结晶以在金属纳米结晶层中形成金属纳米结晶。
金属纳米结晶层(例如纳米结晶层220、230及420)包含纳米结晶(例如金属纳米结晶222、322及422)，金属纳米结晶包含至少一如下的金属，如铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其等的硅化物、其等的氮化物、其等的碳化物、其等的合金、或其等的组合。在一范例中，此纳米结晶材料包含铂、镍、钌、铂-镍合金、或其等的组合。在另一范例中，此纳米结晶材料含有钌或钌合金。在另一范例中，此纳米结晶材料含有铂或铂合金。
可用于形成金属层及材料的设备及工艺为进一步描述于相同受让人的申请于2003年5月22日的美国专利申请号第10/443,648并以US 2005-0220998公开的专利申请案，申请于2003年8月4日的美国专利申请号第10/634,662并以US 2004-0105934公开的专利申请案，申请于2004年3月26日的美国专利申请号第10/811,230并以US 2004-0241321公开的专利申请案，申请于2005年9月6日的美国专利申请号第60/714580，及相同受让人的美国专利第6,936,538、6,620,723、6,551,929、6,855,368、6,797,340、6,951,804、6,939,801、6,972,267、6,596,643、6,849,545、6,607,976、6,702,027、6,916,398、6,878,206、及6,936,906号，其等全文为本发明的参考。
在其它实施例中，除了闪存应用外，纳米结晶或纳米点可用于燃料电池、电池、或聚合作用反应及触媒转换器、光电电池、发光组件、能量吸收剂组件的催化剂。
虽然前述描述为有关本发明的实施例，本发明的其它及进一步实施例可在未偏离本发明范畴下完全，且本发明的范畴由后附的申请专利范围界定。

Claims (16)

1.一种在一基材上形成一金属纳米结晶材料的方法，其包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中所述预处理工艺提供一成核表面或一种晶表面在该基材上，且该成核表面或该种晶表面通过选自下列工艺组成的组群中的工艺而形成：原子层沉积、P3i泛流工艺、电荷枪泛流工艺及其组合。
2.如权利要求1所述的方法，其中该金属纳米结晶层包含钌或一钌合金。
3.如权利要求1所述的方法，其中该金属纳米结晶层包含一选自下列金属组成的组群中的金属：铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其硅化物、其氮化物、其碳化物、其合金、及其组合。
4.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中所述金属纳米结晶层包含钌或一钌合金，且其中所述预处理工艺包括通过将该基材曝露于一还原剂以在该基材上形成疏水表面，该还原剂为选自下列组成的组群：硅烷、二硅烷、氨、联胺、二硼烷、三乙基硼烷、氢、原子氢、其等离子、其衍生物、及其组合。
5.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中所述金属纳米结晶层包含钌或一钌合金，且其中该基材于该后处理工艺期间曝露于选自下列工艺组成的组群中的工艺：快速升温退火、激光退火、掺杂、P3i泛流、化学气相沉积、及其组合。
6.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中一牺牲覆盖层可于该后处理工艺期间沉积于该基材上，并且其中该牺牲覆盖层可由选自下列工艺组成的组群中的工艺而沉积：旋转涂布工艺、无电性沉积、原子层沉积、化学气相沉积、物理气相沉积、及其组合。
7.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中该金属纳米结晶层曝露至一快速升温退火工艺以控制纳米结晶大小及大小分布，并且其中该金属纳米结晶层可在快速升温退火工艺期间于300℃至1,250℃的温度范围间形成。
8.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中该金属纳米结晶层包含纳米结晶，且至少80％(重量百分比)的纳米结晶具有纳米结晶颗粒大小在1nm至5nm范围间。
9.一种在一基材上形成一金属纳米结晶材料的方法，包括：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
曝露该基材于一后处理工艺；
在该穿遂介电层上形成一金属纳米结晶层；及
在该金属纳米结晶层上形成一介电覆盖层，其中该金属纳米结晶层包含纳米结晶密度为至少5x1012cm-2。
10.如权利要求9所述的方法，其中该金属纳米结晶层包含一选自下列金属组成的组群中的金属：铂、钌、镍、其合金、及其组合。
11.一种在一基材上形成一多层的金属纳米结晶材料的方法，其包含：
曝露一基材于一预处理工艺；
在该基材上形成一穿遂介电层；
在该基材上形成数个双层，其中每一双层包含沉积于一金属纳米结晶层上的一中间介电层；及
在该数个双层上形成一介电覆盖层。
12.如权利要求11所述的方法，其中该金属纳米结晶层包含一选自下列金属组成的组群中的金属：铂、钌、镍、其合金、及其组合。
13.一种金属纳米结晶材料，其包括：
一沉积在一基材上的穿遂介电层；
一沉积在该穿遂介电层上的金属纳米结晶层，该金属纳米结晶层包含一选自下列金属组成的组群中的金属：铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、金、其硅化物、其氮化物、其碳化物、其合金、及其组合；
一沉积在该金属纳米结晶层上的介电覆盖层；及
一沉积在该介电覆盖层上的控制栅极层。
14.如权利要求13所述的金属纳米结晶材料，其中该金属纳米结晶层包含纳米结晶密度为至少5x1012cm-2。
15.一种金属纳米结晶材料，其包括：
一沉积在一基材上的穿遂介电层；
一沉积在该穿遂介电层上的第一金属纳米结晶层；
一沉积在该第一金属纳米结晶层上的中间介电层；
一沉积在该中间介电层上的第二金属纳米结晶层；及
一沉积在该第二金属纳米结晶层上的介电覆盖层。
16.一种金属纳米结晶材料，其包括：
一沉积在一基材上的穿遂介电层；
一沉积在该穿遂介电层上的第一金属纳米结晶层；
一沉积在该第一金属纳米结晶层上的第一中间介电层；
一沉积在该第一中间介电层上的第二金属纳米结晶层；
一沉积在该第二金属纳米结晶层上的第二中间介电层；
一沉积在该第二中间介电层上的第三金属纳米结晶层；及
一沉积在该第三金属纳米结晶层上的介电覆盖层。
CN2007800246033A 2006-06-30 2007-06-29 纳米结晶形成 Expired - Fee Related CN101479834B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80644606P 2006-06-30 2006-06-30
US60/806,446 2006-06-30
PCT/US2007/072577 WO2008005892A2 (en) 2006-06-30 2007-06-29 Nanocrystal formation

Publications (2)

Publication Number Publication Date
CN101479834A CN101479834A (zh) 2009-07-08
CN101479834B true CN101479834B (zh) 2011-06-08

Family

ID=38895390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800246033A Expired - Fee Related CN101479834B (zh) 2006-06-30 2007-06-29 纳米结晶形成

Country Status (7)

Country Link
US (1) US20080135914A1 (zh)
EP (1) EP2047502A4 (zh)
JP (1) JP5558815B2 (zh)
KR (1) KR101019875B1 (zh)
CN (1) CN101479834B (zh)
TW (1) TWI395335B (zh)
WO (1) WO2008005892A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US20070054487A1 (en) * 2005-09-06 2007-03-08 Applied Materials, Inc. Atomic layer deposition processes for ruthenium materials
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
KR100791007B1 (ko) * 2006-12-07 2008-01-04 삼성전자주식회사 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
JP5773646B2 (ja) 2007-06-25 2015-09-02 キユーデイー・ビジヨン・インコーポレーテツド ナノ材料を被着させることを含む組成物および方法
WO2009014707A2 (en) * 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
JP4445556B2 (ja) 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
WO2009118784A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 発光素子およびその製造方法
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
CN105713599B (zh) 2009-08-14 2018-09-11 三星电子株式会社 发光器件、用于发光器件的光学元件、以及方法
US20110304404A1 (en) * 2010-02-19 2011-12-15 University Of Connecticut Signal generators based on solid-liquid phase switching
US8288811B2 (en) 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
US8524600B2 (en) 2011-03-31 2013-09-03 Applied Materials, Inc. Post deposition treatments for CVD cobalt films
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
WO2015147933A2 (en) * 2013-12-27 2015-10-01 Drexel University Grain size tuning for radiation resistance
TWI618225B (zh) * 2014-09-03 2018-03-11 應用材料股份有限公司 用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11028480B2 (en) 2018-03-19 2021-06-08 Applied Materials, Inc. Methods of protecting metallic components against corrosion using chromium-containing thin films
EP3784815A4 (en) 2018-04-27 2021-11-03 Applied Materials, Inc. PROTECTION OF COMPONENTS AGAINST CORROSION
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
WO2020086175A1 (en) 2018-10-25 2020-04-30 Applied Materials, Inc. Methods for depositing metallic iridium and iridium silicide
US11732353B2 (en) 2019-04-26 2023-08-22 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
WO2022005696A1 (en) 2020-07-03 2022-01-06 Applied Materials, Inc. Methods for refurbishing aerospace components
US11543584B2 (en) * 2020-07-14 2023-01-03 Meta Platforms Technologies, Llc Inorganic matrix nanoimprint lithographs and methods of making thereof with reduced carbon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) * 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
JPH0653518A (ja) * 1992-08-03 1994-02-25 Seiko Instr Inc トンネル絶縁膜の形成方法
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6348376B2 (en) * 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
US6197683B1 (en) * 1997-09-29 2001-03-06 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6015917A (en) * 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
US6517616B2 (en) * 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
KR100347379B1 (ko) * 1999-05-01 2002-08-07 주식회사 피케이엘 복수매 기판의 박막 증착 공정이 가능한 원자층 증착장치
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
US6984415B2 (en) * 1999-08-20 2006-01-10 International Business Machines Corporation Delivery systems for gases for gases via the sublimation of solid precursors
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6534404B1 (en) * 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
AU2001260374A1 (en) * 2000-05-15 2001-11-26 Asm Microchemistry Oy Process for producing integrated circuits
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6527855B2 (en) * 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
US6346477B1 (en) * 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
WO2003029515A2 (en) * 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6548906B2 (en) * 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US20030042630A1 (en) * 2001-09-05 2003-03-06 Babcoke Jason E. Bubbler for gas delivery
JP2003086715A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6718126B2 (en) * 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6713373B1 (en) * 2002-02-05 2004-03-30 Novellus Systems, Inc. Method for obtaining adhesion for device manufacture
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
KR100476926B1 (ko) * 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6955211B2 (en) * 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
US6772072B2 (en) * 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US7300038B2 (en) * 2002-07-23 2007-11-27 Advanced Technology Materials, Inc. Method and apparatus to help promote contact of gas with vaporized material
US6915592B2 (en) * 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
JP4188033B2 (ja) * 2002-08-30 2008-11-26 本田技研工業株式会社 油圧緩衝機の取付構造
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US6927136B2 (en) * 2003-08-25 2005-08-09 Macronix International Co., Ltd. Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US6962850B2 (en) * 2003-10-01 2005-11-08 Chartered Semiconductor Manufacturing Ltd. Process to manufacture nonvolatile MOS memory device
JP4703116B2 (ja) * 2004-02-10 2011-06-15 日本電信電話株式会社 記憶素子およびその製造方法
JP2005340768A (ja) * 2004-04-26 2005-12-08 Asahi Glass Co Ltd 多値不揮発性半導体記憶素子およびその製造方法
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP4359207B2 (ja) * 2004-08-30 2009-11-04 シャープ株式会社 微粒子含有体の製造方法
TWI245375B (en) * 2004-11-19 2005-12-11 Nat Applied Res Laboratories Nonvolatile flash memory of hafnium silicate nanocrystal
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7317229B2 (en) * 2005-07-20 2008-01-08 Applied Materials, Inc. Gate electrode structures and methods of manufacture
KR100641060B1 (ko) * 2005-07-22 2006-11-01 삼성전자주식회사 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법
US7397638B2 (en) * 2005-07-22 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having an in stack bias structure with NiFeCr spacer layer for improved bias layer pinning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device

Also Published As

Publication number Publication date
JP2009543359A (ja) 2009-12-03
TW200812091A (en) 2008-03-01
EP2047502A2 (en) 2009-04-15
TWI395335B (zh) 2013-05-01
WO2008005892A3 (en) 2008-12-18
JP5558815B2 (ja) 2014-07-23
EP2047502A4 (en) 2009-12-30
WO2008005892A2 (en) 2008-01-10
CN101479834A (zh) 2009-07-08
KR101019875B1 (ko) 2011-03-04
US20080135914A1 (en) 2008-06-12
KR20090026352A (ko) 2009-03-12

Similar Documents

Publication Publication Date Title
CN101479834B (zh) 纳米结晶形成
US11239252B2 (en) Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
KR101460823B1 (ko) 저항 스위칭 메모리 소자를 형성하는 방법
KR100630437B1 (ko) 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US9761797B2 (en) Methods of forming structures
US20080220601A1 (en) Methods for forming nonvolatile memory elements with resistive-switching metal oxides
TW201010153A (en) Vapor phase methods for forming electrodes in phase change memory devices
US8389968B2 (en) Nonvolatile memory device
TW201025575A (en) Electron blocking layers for electronic devices
CN102484114A (zh) 非易失性半导体存储装置及其制造方法
US11844219B2 (en) Semiconductor device and method of manufacturing the same
TW200830474A (en) Growth of metallic nanodots using specific precursors
US20120074376A1 (en) Nonvolatile memory elements with metal deficient resistive switching metal oxides
US20070166980A1 (en) Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memory devices
CN111613724B (zh) 半导体存储装置
US11133462B2 (en) Bottom electrode structure and method of forming the same
US8597997B2 (en) Process for fabricating a charge storage layer of a memory cell
US20130240825A1 (en) Nonvolatile variable resistance element and method of manufacturing the nonvolatile variable resistance element
CN1964076A (zh) 使用纳米点作为俘获位的半导体存储器件及其制造方法
CN114497205A (zh) 一种半导体结构及其制造方法
KR20220169453A (ko) 비트 라인 저항 감소를 위한 실리콘 함유 층
Kumar et al. ALD growth of a mixed-phase novel barrier for seedless copper electroplating applications
KR101885412B1 (ko) 연료전지분리판의 제조방법 및 그에 따른 연료전지분리판
CN114512602A (zh) 相变存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20200629

CF01 Termination of patent right due to non-payment of annual fee