[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006066896A - ナノクリスタルを有する不揮発性メモリ素子の製造方法 - Google Patents

ナノクリスタルを有する不揮発性メモリ素子の製造方法 Download PDF

Info

Publication number
JP2006066896A
JP2006066896A JP2005213254A JP2005213254A JP2006066896A JP 2006066896 A JP2006066896 A JP 2006066896A JP 2005213254 A JP2005213254 A JP 2005213254A JP 2005213254 A JP2005213254 A JP 2005213254A JP 2006066896 A JP2006066896 A JP 2006066896A
Authority
JP
Japan
Prior art keywords
nanocrystal
insulating film
reactant
atomic layer
layer deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005213254A
Other languages
English (en)
Other versions
JP4823594B2 (ja
Inventor
Kyong-Hee Joo
耿嬉 朱
Jin-Ho Park
津鎬 朴
In Seok Yeo
寅碩 呂
Seung-Hyun Lim
昇▲ヒュン▼ 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006066896A publication Critical patent/JP2006066896A/ja
Application granted granted Critical
Publication of JP4823594B2 publication Critical patent/JP4823594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ナノクリスタルを有する不揮発性メモリ素子の製造方法を提供する。
【解決手段】半導体基板を準備する段階と、前記半導体基板上にトンネル絶縁膜を形成する段階とを具備する。続いて、前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れて、原子層蒸着工程サイクルを進行して前記トンネル絶縁膜上にナノクリスタルを形成する。前記ナノクリスタルの大きさを確認しながら、前記原子層蒸着工程サイクルを複数回繰り返して要求する大きさの前記ナノクリスタルを形成する。前記ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成して、前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する。
【選択図】 図１

Description

本発明は、半導体メモリ素子に関するもので、特に、ナノクリスタルを有する不揮発性メモリ素子の製造方法（Ｍｅｔｈｏｄ ｏｆ ｍａｎｕｆａｃｔｕｒｉｎｇ ａ ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｗｉｔｈ ｎａｎｏｃｒｙｓｔａｌ ｓｔｏｒａｇｅ）に関する。
半導体メモリ素子は、データ保存方式によって揮発性メモリ素子と不揮発性メモリ素子とで分類される。前記揮発性メモリ素子は電源供給が切れると保存されたデータを失ってしまう一方、前記不揮発性メモリ素子は電源が供給されない状態でもデータを維持することができる特徴を持つ。このような特性を持つ前記不揮発性メモリ素子、例えばフラッシュメモリ素子は移動通信端末機、またはメモリカードなどに広く使われている。
前記不揮発性メモリ素子を具現する技術としては、単位セルを構成する記憶保存層として浮遊ゲート（ｆｌｏａｔｉｎｇ ｇａｔｅ）を用いる方法が広く採択されている。しかしながら、前記浮遊ゲートを有するメモリ素子は、電荷が多結晶シリコンに保存されるためにトンネル絶縁膜の小さな欠陷にも影響を受けて記憶維持特性に問題を引き起こす短所を有している。具体的には、前記浮遊ゲート型の不揮発性メモリ素子は半導体基板のチャンネル領域上にトンネル絶縁膜、浮遊ゲート（ｆｌｏａｔｉｎｇ ｇａｔｅ）、制御ゲート絶縁膜及び制御ゲート（ｃｏｎｔｒｏｌ ｇａｔｅ）が順に積層された構造を含む。このような構造を有する前記浮遊ゲート型の不揮発性メモリ素子はホットエレクトロン注入（ｈｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）方法、またはＦ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）方法を用いてプログラムすることができる。前記プログラム過程を通じて電子が前記浮遊ゲートに注入されるとスレッショルド電圧が上昇するようになる。したがって、前記上昇されたスレッショルド電圧よりも小さな電圧を前記制御ゲートに印加するとプログラムされたセルは電流が流れなくなる。これを用いて保存された情報を読むことができる。しかしながら、前記浮遊ゲート型の不揮発性メモリセルは電子保持（ｒｅｔｅｎｔｉｏｎ）と係わって問題点が発生することがある。すなわち、不揮発性メモリセルがプログラムされた情報を維持するためには、前記浮遊ゲートは、注入された電子を保持しなければならない。ところが、前記トンネル絶縁膜にピンホールのような欠陷（ｄｅｆｅｃｔｓ）が存在すると、前記浮遊ゲートに注入された電子が前記欠陷を通じて抜け出す場合がある。これに加えて、前記浮遊ゲートは多結晶シリコンのような導電性膜から形成されるので前記トンネル絶縁膜の一部に存在する欠陷によっても多くの量の漏洩電流が発生することになる。
近来、前記浮遊ゲートを有するメモリ素子の問題点を解決するための方案としてナノクリスタルを用いる半導体メモリ素子が研究されている。
前記ナノクリスタルを用いる半導体メモリ素子は、特許文献１に、「半導体ナノクリスタルを製造する方法及びその半導体ナノクリスタルを用いる半導体メモリ素子（Ｍｅｔｈｏｄ ｆｏｒ ｆａｂｒｉｃａｔｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌ ａｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｕｓｉｎｇ ｔｈｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌ）」という名称で宇田（Ｕｅｄａ）らによって開示された。
宇田（Ｕｅｄａ）らによれば、前記ナノクリスタルを用いる半導体メモリ素子は半導体基板上に半導体ナノクリスタルを形成して記憶保存パターンとして用いる。具体的には、前記半導体ナノクリスタルはシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）のような半導体として形成され、絶縁膜によって互いに離隔される。プログラムの間に、電子は前記ナノクリスタルに注入されて、前記ナノクリスタルは互いに離隔されてあるので、前記ナノクリスタルの間では電子移動が制限される。したがって、トンネル絶縁膜の一部に欠陷が発生しても、前記欠陷による漏洩電流は前記欠陥近くのナノクリスタルにだけ影響を与える。よって、前記ナノクリスタル構造はメモリ素子の電荷保持能力を進めることができる。一方、前記ナノクリスタルが高い密度を有するほど前記電荷保持能力は向上できる。すなわち、前記ナノクリスタルの大きさの低減と、単位面積当たりのナノクリスタル数の増大が望まれる。
しかしながら、前記従来の技術によれば、前記半導体ナノクリスタルは、化学気相蒸着（ＣＶＤ）方法によるシリコン膜、またはゲルマニウム膜を半導体基板上に蒸着した後に前記シリコン膜、または前記ゲルマニウム膜を高温で熱処理して形成する。この際、形成される前記半導体ナノクリスタルの大きさは、前記シリコン膜、または前記ゲルマニウム膜の厚さによって敏感に変化する。すなわち、小さな大きさを有する前記半導体ナノクリスタルを形成しようとすると、薄い厚さを有する前記シリコン膜、または前記ゲルマニウム膜の形成技術が必要である。しかしながら、前記化学気相蒸着（ＣＶＤ）方法を用いる技術は、薄い厚さを有する前記シリコン膜、または前記ゲルマニウム膜の蒸着及びその精度の調節には限界がある。その結果、前記半導体ナノクリスタルは一般的に８ｎｍの大きさを有する。従って、前記ナノクリスタルを、より小さな大きさに形成することができる技術が望まれる。
前記半導体ナノクリスタルを代替できる他の方法として、金属ナノクリスタルを用いる方法が研究されている。前記金属ナノクリスタルを用いる半導体メモリ素子が非特許文献１に、「金属ナノクリスタルメモリ（Ｍｅｔａｌ ｎａｎｏｃｒｙｓｔａｌ ｍｅｍｏｒｉｅｓ）」という題目でリウ（Ｌｉｕ）らによって開示された。
リウ（Ｌｉｕ）らによれば、化学気相蒸着（ＣＶＤ）方法によるタングステン膜、金（Ａｕ）膜、または銀（Ａｇ）膜のような金属膜を半導体基板上に蒸着した後、前記金属膜を高温で熱処理して前記金属ナノクリスタルを形成する。しかしながら、前記化学気相蒸着（ＣＶＤ）方法を用いる技術は蒸着時間及び温度を制御するのが難しくて、形成された金属ナノクリスタルの大きさ及び密度が満足するものではない。
結論的に、半導体基板上に小さくて、均一な大きさ、及び適切な密度を有するナノクリスタルの形成技術が必要とする。
米国特許第６，０９０，６６６号明細書 ＩＥＥＥ２００２年９月号（ＩＥＥＥ ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅｓ、 ＶＯＬ．４９、 ＮＯ．９、 Ｓｅｐｔｅｍｂｅｒ ２００２）
本発明が解決しようする技術的課題は、均一な大きさ及び適切な密度を有するナノクリスタルを半導体基板上に形成して、前記ナノクリスタルを不揮発性メモリ素子の記憶保存層として用いる方法を提供することにある。
前記技術的課題を解決するために本発明は、ナノクリスタルを有する不揮発性メモリ素子の製造方法を提供する。この方法は半導体基板を準備する段階と、前記半導体基板上にトンネル絶縁膜を形成する段階とを含む。続いて、前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れて、原子層蒸着工程サイクルを進行させて前記トンネル絶縁膜上にナノクリスタルを形成する。前記ナノクリスタルの大きさを確認しながら、前記原子層蒸着工程サイクルを複数回繰り返して必要とする大きさの前記ナノクリスタルを形成する。前記ナノクリスタルを有する半導体基板を原子層蒸着装置から取り出す。前記ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成して、前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する。
前記トンネル絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択されたいすれか一つの膜で形成することができる。また、前記トンネル絶縁膜はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択された少なくとも二つの積層膜、または混合物質で形成することもできる。
前記原子層蒸着工程サイクルは、前記原子層蒸着装置内部に還元気体を前記トンネル絶縁膜の上部面に還元気体化学吸着点を形成する段階を含む。前記還元気体はＢ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも一つの気体であり、前記還元気体として、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも二つの気体を順次に供給することが好適である。前記原子層蒸着装置内に残った未吸着還元気体を除去する。次に、前記原子層蒸着装置内に第１反応物を注入して前記トンネル絶縁膜上に第１反応物の化学吸着点を形成することができる。前記第１反応物は、ＷＦ６、ＴｉＣｌ４、ＴｉＩ４、Ｔｉ（ＯＥｔ）４、ＴａＣｌ５、ＣｕＣｌ、ＭｏＣｌ５及びＮｉ（ａｃａｃ）２からなる一群から選択された一つでもあり、前記第１反応物はジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）及びアルミニウム（Ａｌ）からなる一群から選択された一つの物質を含む化合物でもある。これに加えて、前記第１反応物はＳｉＣｌ４またはＢＣｌ３でもある。前記トンネル絶縁膜の上部面に前記第１反応物の化学吸着点が形成されると、過剰反応の前記第１反応物は自分の制限的反応（ｓｅｌｆ ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）によってそれ以上反応しない。前記トンネル絶縁膜の上部面に前記還元気体の化学吸着点が形成されている場合、前記第１反応物は前記還元気体の化学吸着点と置き換えされて前記第１反応物の化学吸着点が形成されることもある。続いて、前記原子層蒸着装置内の反応副産物を除去する。前記反応副産物の除去は前記原子層蒸着装置を排気する方法、前記原子層蒸着装置内部に不活性気体を注入する方法、前記排気及び前記不活性気体注入を並行する方法、または前記排気及び前記不活性気体注入を順次に少なくとも一回実施する方法で行うことができる。前記不活性気体はアルゴン（Ａｒ）または窒素（Ｎ２）でもある。前記反応副産物を取除いた後、前記原子層蒸着装置の内部に第２反応物を注入して前記第１反応物の化学吸着点と反応させることをさらに含むことができる。前記第２反応物はアンモニア気体（ＮＨ３）でもあり、前記第２反応物はＨ２Ｏ、Ｈ２Ｏ２、Ｏ２、またはＯ３でもある。
前記ナノクリスタルはタングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つであるか、またはこれらの窒化物の中からの一つでもある。また、前記ナノクリスタルはジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、及びアルミニウム（Ａｌ）の中から選択された一つの酸化物ナノクリスタルでもある。さらに、前記ナノクリスタルはシリコンナノクリスタル、窒化シリコンナノクリスタル、ボロンナノクリスタル、あるいは窒化ボロンナノクリスタルでもある。
本発明の他の方法は、半導体基板を準備する段階と、前記半導体基板上にトンネル絶縁膜を形成する段階とを含む。続いて、前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れて、前記原子層蒸着装置の内部に還元気体を注入して前記トンネル絶縁膜の上部面に還元気体化学吸着点を形成する。前記原子層蒸着装置内に第１反応物を注入して前記還元気体化学吸着点と反応させて前記トンネル絶縁膜上に第１反応物の化学吸着点を形成する。前記還元気体の化学吸着点を形成する段階ないし前記第１反応物の化学吸着点を形成する段階を複数回繰り返して要求される大きさのナノクリスタルを形成する。前記ナノクリスタルを有する半導体基板を原子層蒸着装置で取り出す。前記ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成して、前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する。
前記還元気体は、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも一つの気体であり、前記還元気体として、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも二つの気体を順次に供給することもできる。
前記第１反応物は、ＷＦ６、ＴｉＣｌ４、ＴｉＩ４、Ｔｉ（ＯＥｔ）４、ＴａＣｌ５、ＣｕＣｌ、ＭｏＣｌ５、及びＮｉ（ａｃａｃ）２からなる一群から選択された一つでもある。
前記ナノクリスタルは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つでもある。
前記第１反応物の化学吸着点を形成した後、前記原子層蒸着装置の内部に第２反応物を注入して前記第１反応物の化学吸着点と反応させることをさらに含むことができる。この際、前記第２反応物はアンモニア気体（ＮＨ３）でもある。その結果、前記ナノクリスタルは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つの窒化物として形成されることができる。
本発明のまた他の方法は、半導体基板を備えて、前記半導体基板上にトンネル絶縁膜を形成することを含む。続いて、前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れて、前記原子層蒸着装置の内部にＢ２Ｈ６を注入して前記トンネル絶縁膜の上部面にＢ２Ｈ６の化学吸着点を形成する。前記原子層蒸着装置内にＷＦ６を注入して前記Ｂ２Ｈ６の化学吸着点と反応させて前記トンネル絶縁膜上にタングステン（Ｗ）の化学吸着点を形成する。前記原子層蒸着装置内部にアンモニア気体（ＮＨ３）を注入して前記タングステン（Ｗ）の化学吸着点と反応させて窒化タングステン（ＷＮ）ナノクリスタルを形成する。前記窒化タングステン（ＷＮ）ナノクリスタルの大きさを確認し、前記Ｂ２Ｈ６の化学吸着点を形成する段階ないし前記窒化タングステン（ＷＮ）ナノクリスタルを形成する段階を複数回繰り返して必要とする大きさの前記窒化タングステン（ＷＮ）ナノクリスタルを形成する。前記窒化タングステン（ＷＮ）ナノクリスタルを有する半導体基板を原子層蒸着装置で取り出す。前記窒化タングステン（ＷＮ）ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成し、前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する。
本発明によれば、半導体基板上にトンネル絶縁膜を形成した後、原子層蒸着方法を用いて前記トンネル絶縁膜上にナノクリスタルを形成する。前記ナノクリスタルはタングステン（Ｗ）のような金属ナノクリスタルであり、窒化タングステン（ＷＮ）のような金属窒化物ナノクリスタルであっても良い。また、前記ナノクリスタルは、ジルコニウム（Ｚｒ）酸化物のような金属酸化物ナノクリスタルであっても良い。これに加えて、前記ナノクリスタルは、シリコンナノクリスタル、窒化シリコンナノクリスタル、ボロンナノクリスタル、あるいは窒化ボロンナノクリスタルであっても良い。前記原子層蒸着方法は、原子層蒸着工程サイクルの繰り返し回数を調節し前記ナノクリスタルの大きさを精密に制御することができる。したがって、前記ナノクリスタルを記憶保存層として用いる高性能の不揮発性メモリ素子を製造することができる。
以下、添付した図面を参照しながら本発明の好ましい実施例を詳しく説明する。しかしながら、本発明は、ここで説明する実施例に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施例は、開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。また、層が、他の層、または基板「上」にあると言われた場合、それは他の層、または基板上に直接形成することができるか、またはそれらの間に第３の層が介在されることもある。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図１は、本発明の実施例によるナノクリスタルを用いた不揮発性メモリ素子の製造方法を説明するための工程フローチャートであり、図２ないし図７は、前記製造方法を説明するための工程断面図である。
図１及び図２を参照すると、まず、半導体基板５１が準備される（図１の段階１１）。前記半導体基板５１は、シリコンウエハとすることができる。典型的には、前記半導体基板５１には活性領域を限定する素子分離膜が形成された状態であるが、前記素子分離膜は説明の簡略化を図るため、特に図示しないこととする。
前記半導体基板５１の表面上には、トンネル絶縁膜５５が形成される（図１の段階１３）。前記トンネル絶縁膜５５は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択された一つの膜として形成することができる。また、前記トンネル絶縁膜５５は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択された少なくとも二つの積層膜、または混合物質から形成することもできる。そして、本発明の一実施例で、前記トンネル絶縁膜５５は２５Å厚さを有する前記シリコン酸化膜である。
図１及び図３を参照すると、前記トンネル絶縁膜５５を有する半導体基板５１を原子層蒸着装置内の指定された位置に入れる（図１の段階１５）。続いて、前記半導体基板５１を原子層蒸着に相応しい工程温度になるように予熱する。例えば、前記半導体基板５１上にタングステン窒化物（ＷＮ）ナノクリスタルを形成しようとする場合、前記予熱温度は２００℃ないし４００℃とすることができる。この際、前記半導体基板５１の予熱は、前記原子層蒸着装置の排気と共に行うこともできる。
前記半導体基板５１が必要とする工程温度まで加熱されると、原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）方法を用いて前記トンネル絶縁膜５５上にナノクリスタルを形成する。前記原子層蒸着方法は、原子層蒸着工程サイクル３０を含むことができる。
前記原子層蒸着工程サイクル３０は、前記原子層蒸着装置の内部に還元気体を注入する段階を含むことができる（図１の段階１９）。前記還元気体は、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された一つの気体とすることができる。また、前記還元気体は、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも二つの気体とすることもできる。これに加えて、前記還元気体として、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも二つの気体を順次に供給することもできる。そして、本発明の一実施例で、前記還元気体は前記Ｂ２Ｈ６である。原子層蒸着装置の内部に供給された前記還元気体は、前記トンネル絶縁膜５５の上部面に吸着されて還元気体の化学吸着点６１を形成する。続いて、前記原子層蒸着装置内に残った未吸着還元気体を除去する（図１の段階２０）。前記未吸着還元気体の除去は、前記原子層蒸着装置を排気する方法、前記原子層蒸着装置の内部に不活性気体を注入する方法、前記排気及び前記不活性気体注入を並行する方法、または前記排気及び前記不活性気体注入を順次に少なくとも一回実施する方法で行うことができる。前記不活性気体は、アルゴン（Ａｒ）または窒素（Ｎ２）とすることができる、しかしながら、前記還元気体を供給する段階は略することもできる。
図１及び図４を参照すると、前記原子層蒸着装置の内部に第１反応物を注入する（図１の段階２１）。前記第１反応物は、ＷＦ６、ＴｉＣｌ４、ＴｉＩ４、Ｔｉ（ＯＥｔ）４、ＴａＣｌ５、ＣｕＣｌ、及びＭｏＣｌ５からなるハロゲン化合物のグループから選択された一つとすることができる。また、前記第１反応物は、Ｎｉ（ａｃａｃ）２のような有機化合物とすることもできる。また、前記第１反応物は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、及びアルミニウム（Ａｌ）の中から選択された一つの物質を含む化合物とすることもできる。そして本発明の一実施例で、前記第１反応物は前記ＷＦ６である。これに加えて、前記第１反応物はＳｉＣｌ４またはＢＣｌ３のような非金属物質とすることもできる。
前記第１反応物は、前記トンネル絶縁膜５５の上部面に第１反応物の化学吸着点６３を形成する。前記トンネル絶縁膜５５の上部面に前記第１反応物の化学吸着点６３が形成されると、過剰の前記第１反応物は自己の制限的反応（ｓｅｌｆ ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）によってそれ以上は反応しない。
前記トンネル絶縁膜５５の上部面に前記還元気体の化学吸着点６１が形成されている場合、前記第１反応物は前記還元気体の化学吸着点６１と置換され、前記第１反応物の化学吸着点６３を形成する。
続いて、前記原子層蒸着装置内の反応副産物を除去する（図１の段階２２）。前記反応副産物の除去は、前記原子層蒸着装置を排気する方法、前記原子層蒸着装置の内部に不活性気体を注入する方法、前記排気及び前記不活性気体注入を並行して行う方法、または前記排気及び前記不活性気体注入を順次に少なくとも一回実施する方法により行うことができる。前記不活性気体はアルゴン（Ａｒ）または窒素（Ｎ２）とすることができる。
図１及び図５を参照すると、前記反応副産物を取除いた後、前記原子層蒸着装置の内部に第２反応物が注入される（図１の段階２３）。前記第２反応物は、アンモニア気体（ＮＨ３）とすることができる。また、前記第２反応物には、Ｈ２Ｏ、Ｈ２Ｏ２、Ｏ２、またはＯ３を用いることもできる。そして、本発明の一実施例で、前記第２反応物は前記アンモニア気体である。前記第２反応物は、前記第１反応物の化学吸着点６３と反応してナノクリスタル７０を形成する。ここで、前記第２反応物の注入は省略されることもある。例えば、前記還元気体として前記Ｂ２Ｈ６を用い、前記第１反応物は前記ＷＦ６を用いた場合、前記第２反応物の注入を省略しても、前記トンネル絶縁膜５５上にタングステン（Ｗ）ナノクリスタルを形成することができる。また、前記還元気体として前記Ｂ２Ｈ６を用い、前記第１反応物として前記ＷＦ６を用い、前記第２反応物として前記アンモニア気体を用いた場合、前記トンネル絶縁膜５５上に窒化タングステン（ＷＮ）ナノクリスタルを形成することができる。
前記第２反応物が前記第１反応物の化学吸着点６３と反応して飽和状態をなすようになると、過剰な前記第２反応物は、自己の制限的反応（ｓｅｌｆ ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）によってそれ以上の反応はしなくなる。
次に、前記原子層蒸着装置内の反応副産物を除去する（図１の段階２４）。前記反応副産物の除去は、前記原子層蒸着装置を排気する方法、前記原子層蒸着装置の内部に不活性気体を注入する方法、前記排気及び前記不活性気体注入を並行して行う方法、または前記排気及び前記不活性気体注入を順次に少なくとも一回実施する方法により行うことができる。前記不活性気体は、アルゴン（Ａｒ）または窒素（Ｎ２）とすることができる。
図１及び図６を参照すると、次に、前記ナノクリスタル７０の大きさを確認する（図１の段階２５）。前記トンネル絶縁膜５５上に必要とする大きさを有するナノクリスタル７０が形成されるまで前記原子層蒸着工程サイクル３０を複数回繰り返す。一般的に、前記原子層蒸着方法により、前記原子層蒸着工程サイクル３０の繰り返し回数を調節して前記ナノクリスタル７０の大きさを精密に制御することができる。
前記ナノクリスタル７０は、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つ、またはこれらの窒化物の中の一つとされ得る。また、前記ナノクリスタル７０は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、及びアルミニウム（Ａｌ）の中から選択された一つの酸化物ナノクリスタルともされ得る。さらに、前記ナノクリスタル７０は、シリコンナノクリスタル、窒化シリコンナノクリスタル、ボロンナノクリスタル、あるいは窒化ボロンナノクリスタルとすることもできる。
＜実験例＞
本発明の実施例により、窒化タングステン（ＷＮ）ナノクリスタルを形成したところ、次の［表１］に記載されたような実験結果を得ることができた。
Figure 2006066896
［表１］を参照すると、実験１の場合、前記半導体基板５１上に２５Åの厚さのシリコン酸化膜で前記トンネル絶縁膜５５を形成し、前記予熱温度を３００℃にして、前記還元気体として前記Ｂ２Ｈ６３０ｓｃｃｍを用い、前記第１反応物として前記ＷＦ６１２０ｓｃｃｍを用い、前記第２反応物として前記アンモニア気体を用いて、前記原子層蒸着工程サイクル３０を３０回行った結果、前記トンネル絶縁膜５５上に４ｎｍないし５ｎｍの大きさの窒化タングステン（ＷＮ）ナノクリスタルが、０．９×１０１２個／ｃｍ２の密度で形成された。
実験２の場合、前記予熱温度は、３００℃にして、前記還元気体として前記Ｂ２Ｈ６５０ｓｃｃｍを用い、前記第１反応物として前記ＷＦ６１００ｓｃｃｍを用いて、前記原子層蒸着工程サイクル３０を１０回行った結果、前記トンネル絶縁膜５５上に３．５ｎｍないし４．５ｎｍの大きさの窒化タングステン（ＷＮ）ナノクリスタルが、１．３×１０１２個／ｃｍ２の密度で形成された。
実験３の場合、前記予熱温度は３００℃にして、前記還元気体で前記Ｂ２Ｈ６４０ｓｃｃｍを用い、前記第１反応物として前記ＷＦ６１００ｓｃｃｍを用いて、前記原子層蒸着工程サイクル３０を１５回行った結果、前記トンネル絶縁膜５５上に３ｎｍないし４ｎｍの大きさの窒化タングステン（ＷＮ）ナノクリスタルが、１．３×１０１２個／ｃｍ２の密度で形成された。
実験４の場合、前記予熱温度は２８０℃にして、前記還元気体で前記Ｂ２Ｈ６５０ｓｃｃｍを用い、前記第１反応物として前記ＷＦ６１００ｓｃｃｍを用いて、前記原子層蒸着工程サイクル３０を１５回行った結果、前記トンネル絶縁膜５５上に４．５ｎｍないし５ｎｍの大きさの窒化タングステン（ＷＮ）ナノクリスタルが、１．５×１０１２個／ｃｍ２の密度で形成された。
前記実験１ないし前記実験４の結果で示されたように、前記原子層蒸着工程サイクル３０の回数及び工程条件を調節して、必要とする大きさ及び密度を有する前記窒化タングステン（ＷＮ）ナノクリスタルを、前記トンネル絶縁膜５５上に形成することができる。
図１及び図７を参照すると、前記トンネル絶縁膜５５上に必要とする大きさを有するナノクリスタル７０が形成されると、前記半導体基板５１を原子層蒸着装置から取り出す（図１の段階３２）。
そして、 前記必要とする大きさのナノクリスタル７０を有する半導体基板５１上に、制御ゲート絶縁膜７３を形成して（図１の段階３５）、制御ゲート電極７５を形成する（図１の段階３７）。
具体的には、前記必要とする大きさのナノクリスタル７０を有する半導体基板５１の全面上にシリコン酸化膜のような絶縁膜を形成する。前記絶縁膜を有する半導体基板５１の全面上にポリシリコン膜のような導電膜を形成する。前記導電膜及び絶縁膜を連続的にパターニングして、前記制御ゲート電極７５及び前記制御ゲート絶縁膜７３を形成する。前記導電膜及び絶縁膜をパターニングするための工程は、前記導電膜を覆うフォトレジストパターン（図示せず）を形成することと、前記フォトレジストパターンをエッチングマスクとして用いて前記導電膜及び絶縁膜をエッチングすることと、前記フォトレジストパターンを除去することを含む。
そして、通常のパターニング工程とソース／ドレイン形成工程を行って不揮発性メモリ素子が製造される。
本発明の実施例によるナノクリスタルを有する不揮発性メモリ素子の製造方法を説明するための工程フローチャートである。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。 本発明の実施例による不揮発性メモリ素子の製造方法を説明するための工程断面図である。
符号の説明
３０ 原子層蒸着工程サイクル
５１ 半導体基板
５５ トンネル絶縁膜
６１ 還元気体化学吸着点
６３ 第１反応物化学吸着点
７０ ナノクリスタル
７３ 制御ゲート絶縁膜
７５ 制御ゲート電極

Claims (24)

  1. 半導体基板を準備する段階と、
    前記半導体基板上にトンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れる段階と、
    原子層蒸着工程サイクルを複数回実行して前記トンネル絶縁膜上にナノクリスタルを形成する段階と、
    前記ナノクリスタルを有する半導体基板を原子層蒸着装置から取り出す段階と、
    前記ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成する段階と、
    前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する段階とを含む不揮発性メモリ素子の製造方法。
  2. 前記トンネル絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択された一つの膜で形成することを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  3. 前記トンネル絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフ二ウム酸化膜（ＨｆＯ）、ハフ二ウムシリコン酸化膜（ＨｆＳｉＯ）、ジルコ二ウム酸化膜（ＺｒＯ）、ジルコ二ウムシリコン酸化膜（ＺｒＳｉＯ）、及びガドリウム酸化膜（ＧｄＯ）からなる一群から選択された少なくとも二つの積層膜、または混合物質で形成することを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  4. 前記原子層蒸着工程サイクルは、前記原子層蒸着装置内に第１反応物を注入して前記トンネル絶縁膜上に第１反応物の化学吸着点を形成する段階と、
    前記原子層蒸着装置を排気する方法、前記原子層蒸着装置の内部に不活性気体を注入する方法、前記排気及び前記不活性気体注入を並行して行う方法、または前記排気及び前記不活性気体注入を順次に少なくとも一回実施する方法により、前記原子層蒸着装置内の反応副産物を除去する段階とを含む請求項１に記載の不揮発性メモリ素子の製造方法。
  5. 前記第１反応物は、ＷＦ６、ＴｉＣｌ４、ＴｉＩ４、Ｔｉ（ＯＥｔ）４、ＴａＣｌ５、ＣｕＣｌ、ＭｏＣｌ５、及びＮｉ（ａｃａｃ）２からなる一群から選択された一つであることを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
  6. 前記第１反応物は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、及びアルミニウム（Ａｌ）の中から選択された一つの物質を含む化合物であることを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
  7. 前記第１反応物は、ＳｉＣｌ４またはＢＣｌ３であることを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
  8. 前記第１反応物を注入する前に、前記原子層蒸着装置の内部に還元気体を注入して前記トンネル絶縁膜の上部面に還元気体の化学吸着点を形成する段階をさらに含むことを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
  9. 前記還元気体は、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも一つの気体であることを特徴とする請求項８に記載の不揮発性メモリ素子の製造方法。
  10. 前記還元気体として、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも二つの気体を順次に供給することを特徴とする請求項８に記載の不揮発性メモリ素子の製造方法。
  11. 前記反応副産物を取除いた後、前記原子層蒸着装置の内部に第２反応物を注入して前記第１反応物の化学吸着点と反応させる段階をさらに含むことを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
  12. 前記第２反応物は、アンモニア気体（ＮＨ３）であることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
  13. 前記第２反応物は、Ｈ２Ｏ、Ｈ２Ｏ２、Ｏ２、またはＯ３であることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
  14. 前記ナノクリスタルは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つであるか、またはこれらの窒化物の中のひとつであることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  15. 前記ナノクリスタルは、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、及びアルミニウム（Ａｌ）の中から選択された一つの酸化物ナノクリスタルであることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  16. 前記ナノクリスタルは、シリコンナノクリスタル、窒化シリコンナノクリスタル、ボロンナノクリスタル、または窒化ボロンナノクリスタルであることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  17. 半導体基板を準備する段階と、
    前記半導体基板上にトンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れる段階と、
    前記原子層蒸着装置の内部に還元気体を注入して前記トンネル絶縁膜の上部面に還元気体の化学吸着点を形成する段階と、
    前記原子層蒸着装置内に第１反応物を注入して前記トンネル絶縁膜上に第１反応物の化学吸着点を形成する段階と、
    前記還元気体の化学吸着点を形成する段階及び前記第１反応物の化学吸着点を形成する段階を複数回繰り返して必要とする大きさのナノクリスタルを形成する段階と、
    前記ナノクリスタルを有する半導体基板を原子層蒸着装置から取り出す段階と、
    前記ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成する段階と、
    前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。
  18. 前記還元気体は、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、及びＳｉＨ２Ｃｌ６からなる一群から選択された少なくとも一つの気体であることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  19. 前記第１反応物は、ＷＦ６、ＴｉＣｌ４、ＴｉＩ４、Ｔｉ（ＯＥｔ）４、ＴａＣｌ５、ＣｕＣｌ、ＭｏＣｌ５、及びＮｉ（ａｃａｃ）２からなる一群から選択された一つであることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  20. 前記ナノクリスタルは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つであることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  21. 前記第１反応物の化学吸着点を形成した後、前記原子層蒸着装置の内部に第２反応物を注入して前記第１反応物の化学吸着点と反応させる段階をさらに含むことを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  22. 前記第２反応物は、アンモニア気体（ＮＨ３）であることを特徴とする請求項２１に記載の不揮発性メモリ素子の製造方法。
  23. 前記ナノクリスタルは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタリウム（Ｔａ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる一群から選択された一つの窒化物であることを特徴とする請求項２２に記載の不揮発性メモリ素子の製造方法。
  24. 半導体基板を準備する段階と、
    前記半導体基板上にトンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜を有する半導体基板を原子層蒸着装置内に入れる段階と、
    前記原子層蒸着装置の内部でＢ２Ｈ６を注入して前記トンネル絶縁膜の上部面にＢ２Ｈ６の化学吸着点を形成する段階と、
    前記原子層蒸着装置内にＷＦ６を注入して前記Ｂ２Ｈ６の化学吸着点と反応させて前記トンネル絶縁膜上にタングステン（Ｗ）の化学吸着点を形成する段階と、
    前記原子層蒸着装置の内部にアンモニア気体（ＮＨ３）を注入して前記タングステン（Ｗ）の化学吸着点と反応させて窒化タングステン（ＷＮ）ナノクリスタルを形成する段階と、
    前記Ｂ２Ｈ６の化学吸着点を形成する段階ないし前記窒化タングステン（ＷＮ）ナノクリスタルを形成する段階を複数回繰り返して必要とする大きさの窒化タングステン（ＷＮ）ナノクリスタルを形成する段階と、
    前記窒化タングステン（ＷＮ）ナノクリスタルを有する半導体基板を原子層蒸着装置から取り出す段階と、
    前記窒化タングステン（ＷＮ）ナノクリスタルを有する半導体基板上に制御ゲート絶縁膜を形成する段階と、
    前記制御ゲート絶縁膜を有する半導体基板上に制御ゲート電極を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。
JP2005213254A 2004-08-24 2005-07-22 ナノクリスタルを有する不揮発性メモリ素子の製造方法 Active JP4823594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0066930 2004-08-24
KR1020040066930A KR100615093B1 (ko) 2004-08-24 2004-08-24 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2006066896A true JP2006066896A (ja) 2006-03-09
JP4823594B2 JP4823594B2 (ja) 2011-11-24

Family

ID=36113036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213254A Active JP4823594B2 (ja) 2004-08-24 2005-07-22 ナノクリスタルを有する不揮発性メモリ素子の製造方法

Country Status (3)

Country Link
US (2) US7148106B2 (ja)
JP (1) JP4823594B2 (ja)
KR (1) KR100615093B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069325A1 (ja) * 2006-12-07 2008-06-12 Nec Corporation 半導体記憶装置および半導体装置
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2013191666A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
US20060166435A1 (en) * 2005-01-21 2006-07-27 Teo Lee W Synthesis of GE nanocrystal memory cell and using a block layer to control oxidation kinetics
US20090039417A1 (en) * 2005-02-17 2009-02-12 National University Of Singapore Nonvolatile Flash Memory Device and Method for Producing Dielectric Oxide Nanodots on Silicon Dioxide
US20060189079A1 (en) * 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
KR20060095819A (ko) * 2005-02-28 2006-09-04 삼성전자주식회사 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR100722776B1 (ko) * 2005-07-29 2007-05-30 삼성전자주식회사 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
KR101194839B1 (ko) * 2006-02-28 2012-10-25 삼성전자주식회사 나노결정을 포함하는 메모리 소자 및 그 제조 방법
KR100740613B1 (ko) 2006-07-03 2007-07-18 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
KR100753020B1 (ko) * 2006-08-30 2007-08-30 한국화학연구원 원자층 증착법을 이용한 비휘발성 부유 게이트 메모리소자를 위한 나노적층체의 제조방법
US7517747B2 (en) * 2006-09-08 2009-04-14 Freescale Semiconductor, Inc. Nanocrystal non-volatile memory cell and method therefor
US20080121967A1 (en) * 2006-09-08 2008-05-29 Ramachandran Muralidhar Nanocrystal non-volatile memory cell and method therefor
KR100851553B1 (ko) * 2006-10-02 2008-08-11 삼성전자주식회사 반도체 소자 및 그 구동방법
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자
KR101427142B1 (ko) * 2006-10-05 2014-08-07 에이에스엠 아메리카, 인코포레이티드 금속 규산염 막의 원자층 증착
US7687349B2 (en) * 2006-10-30 2010-03-30 Atmel Corporation Growth of silicon nanodots having a metallic coating using gaseous precursors
KR100836426B1 (ko) * 2006-11-24 2008-06-09 삼성에스디아이 주식회사 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치
US7763511B2 (en) * 2006-12-29 2010-07-27 Intel Corporation Dielectric barrier for nanocrystals
KR101033221B1 (ko) 2006-12-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR101341571B1 (ko) * 2007-04-30 2013-12-16 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7973286B2 (en) * 2007-06-04 2011-07-05 The Regents Of The University Of Michigan Detector having a thin film of boron nitride (BN) such as cubic BN and method, systems and array utilizing same
ITMI20071140A1 (it) * 2007-06-04 2008-12-05 St Microelectronics Srl Processo per la realizzazione di un dispositivo di memoria integrato su un substrato semiconduttore e comprendente celle di memoria a nanocristalli e transistori cmos.
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US20090246510A1 (en) * 2008-03-25 2009-10-01 Commissariat A L'energie Atomique Metallic nanocrystal patterning
US20090243048A1 (en) * 2008-03-25 2009-10-01 Joel Dufourcq Metallic nanocrystal encapsulation
US8545936B2 (en) 2008-03-28 2013-10-01 Asm International N.V. Methods for forming carbon nanotubes
US9978185B1 (en) 2008-04-15 2018-05-22 Stamps.Com Inc. Systems and methods for activation of postage indicia at point of sale
KR101172457B1 (ko) 2008-04-28 2012-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유전층을 포함하는 나노클러스터를 형성하는 방법 및 그러한 층을 포함하는 장치
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
TWI401806B (zh) * 2008-12-02 2013-07-11 Chung Shan Inst Of Science 半導體元件及其製造方法
US7871886B2 (en) * 2008-12-19 2011-01-18 Freescale Semiconductor, Inc. Nanocrystal memory with differential energy bands and method of formation
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals
FR2974941B1 (fr) * 2011-05-06 2013-06-14 Commissariat Energie Atomique Procede de realisation de nanocristaux de
AT512636B1 (de) * 2012-05-29 2013-10-15 Alberta Mag Dr Bonanni Verfahren zum Einbetten magnetischer Nanokristalle in einen Halbleiter
KR102107109B1 (ko) * 2013-10-17 2020-05-29 삼성디스플레이 주식회사 유기 발광 장치 및 이의 제조 방법
US10163932B1 (en) 2015-07-24 2018-12-25 Nutech Ventures Memory device based on heterostructures of ferroelectric and two-dimensional materials
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
CN106920755A (zh) * 2017-02-14 2017-07-04 复旦大学 一种高密度镍纳米颗粒的制备方法及其应用
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
WO2020106649A1 (en) 2018-11-19 2020-05-28 Lam Research Corporation Molybdenum templates for tungsten
CN116970925A (zh) 2019-01-28 2023-10-31 朗姆研究公司 金属膜的沉积
WO2020185618A1 (en) 2019-03-11 2020-09-17 Lam Research Corporation Precursors for deposition of molybdenum-containing films

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317464A (ja) * 1998-03-02 1999-11-16 Sony Corp 電気的書き換えが可能なメモリ素子及びその製造方法
JP2000022005A (ja) * 1998-06-26 2000-01-21 Toshiba Corp 半導体装置
JP2001015613A (ja) * 1999-06-29 2001-01-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002009179A (ja) * 2000-06-21 2002-01-11 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002222875A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
WO2003031679A2 (en) * 2001-10-10 2003-04-17 Applied Materials, Inc. Method for depositing metal layers employing sequential deposition techniques
JP2004158810A (ja) * 2002-09-10 2004-06-03 Fujitsu Ltd 不揮発性半導体メモリ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065024A (ja) 1996-08-13 1998-03-06 Toshiba Corp 不揮発性半導体記憶装置
KR100434553B1 (ko) 1997-08-27 2004-09-18 삼성전자주식회사 단일전자트랜지스터및그제조방법
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP2000340678A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置の製造方法
JP3911658B2 (ja) 1999-05-28 2007-05-09 富士通株式会社 半導体装置の製造方法
EP1221178A1 (en) * 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6320784B1 (en) * 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
WO2002003472A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
KR100386614B1 (ko) * 2000-11-17 2003-06-02 주식회사 하이닉스반도체 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법
KR100422396B1 (ko) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US6713812B1 (en) * 2002-10-09 2004-03-30 Motorola, Inc. Non-volatile memory device having an anti-punch through (APT) region
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
KR100558003B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 복수개의 유전체 나노클러스터들을 채택하는 비휘발성메모리 셀 및 그것을 제조하는 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317464A (ja) * 1998-03-02 1999-11-16 Sony Corp 電気的書き換えが可能なメモリ素子及びその製造方法
JP2000022005A (ja) * 1998-06-26 2000-01-21 Toshiba Corp 半導体装置
JP2001015613A (ja) * 1999-06-29 2001-01-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002009179A (ja) * 2000-06-21 2002-01-11 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002222875A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
WO2003031679A2 (en) * 2001-10-10 2003-04-17 Applied Materials, Inc. Method for depositing metal layers employing sequential deposition techniques
JP2004158810A (ja) * 2002-09-10 2004-06-03 Fujitsu Ltd 不揮発性半導体メモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069325A1 (ja) * 2006-12-07 2008-06-12 Nec Corporation 半導体記憶装置および半導体装置
JPWO2008069325A1 (ja) * 2006-12-07 2010-03-25 日本電気株式会社 半導体記憶装置および半導体装置
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2013191666A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置およびその製造方法
US9105739B2 (en) 2012-03-13 2015-08-11 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9455264B2 (en) 2012-03-13 2016-09-27 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR100615093B1 (ko) 2006-08-22
US7651904B2 (en) 2010-01-26
US7148106B2 (en) 2006-12-12
US20060046384A1 (en) 2006-03-02
JP4823594B2 (ja) 2011-11-24
KR20060018532A (ko) 2006-03-02
US20070077712A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4823594B2 (ja) ナノクリスタルを有する不揮発性メモリ素子の製造方法
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US6297095B1 (en) Memory device that includes passivated nanoclusters and method for manufacture
US6344403B1 (en) Memory device and method for manufacture
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US20070120179A1 (en) SONOS type non-volatile memory devices having a laminate blocking insulation layer and methods of manufacturing the same
TW200843042A (en) Non-volatile memory device and method for fabricating the same
US7795159B2 (en) Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same
KR20050014317A (ko) 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
KR101153310B1 (ko) Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
TWI233650B (en) Method of manufacturing semiconductor device
US20090124070A1 (en) Methods of Manufacturing Semiconductor Devices Including Metal Oxide Layers
US7919371B2 (en) Method for fabricating non-volatile memory device with charge trapping layer
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
CN102810541A (zh) 一种存储器及其制造方法
WO2008156215A1 (ja) Ｍｏｓ型半導体メモリ装置
US9406519B2 (en) Memory device structure and method
KR100811272B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP6165333B2 (ja) サイクリック薄膜蒸着方法及び半導体製造方法及び半導体素子
JP5698847B2 (ja) 半導体素子の製造方法
WO2001099167A2 (en) Memory device including nanoclusters and method for manufacture
CN115274682A (zh) Sonos存储器及其制造方法
KR20090068001A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Ref document number: 4823594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250