JP4781806B2 - 半導体記憶装置およびその製造方法 - Google Patents

Description

本発明は、半導体記憶装置およびその製造方法に関し、より詳細には、電荷を蓄積する機能を有する電荷蓄積部を備えた電界効果トランジスタを配列してなる大容量不揮発性半導体記憶装置に関するものである。

フラッシュメモリなどに代表される不揮発性メモリは、大容量でありかつ小型である情報記録媒体として、コンピュータ、通信機器、計測機器、自動制御装置および一般家庭で用いられる生活機器等に広く用いられている。より安価であり、かつより大容量である不揮発性メモリに対する需要は非常に大きく、その開発が盛んに行われている。

多数回の電気的書き換えが可能な不揮発性メモリとして、浮遊ゲート（FG:Floating Gate）型構造のフラッシュメモリ、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型構造のＭＯＮＯＳ型メモリ（またはＭＮＯＳ型メモリ）、強誘電体材料などの新材料を用いた新型メモリなどが挙げられる。

これらの中で、現在最も広く用いられているのは浮遊ゲート型構造のフラッシュメモリであり、その理由は、大容量化を実現することが可能であり、かつ安価に製造できるためである。しかしながら、浮遊ゲート型構造のフラッシュメモリの場合、メモリセルを小さくする場合に困難を生じる。つまり、フラッシュメモリのような浮遊ゲート型構造のメモリは、電荷蓄積部が多結晶シリコンなどの導体で形成されている。したがって、浮遊ゲートの電荷蓄積部を基板から絶縁するために設けられるトンネル酸化膜などの一部に絶縁不良があれば、蓄積した電荷が全て抜けてしまう。そのため、メモリセルを小さくするためにトンネル酸化膜を薄膜化しようとすれば、一部のメモリセルにおいてメモリ特性の劣化が発生する。よって、浮遊ゲート型構造のフラッシュメモリでは、トンネル酸化膜を薄膜化することは困難である。このことは、メモリセルそのものの微細化が将来的に困難になることを示唆している。

新型メモリの場合は、製造技術が未熟であるため、および製造コストが高いために広く用いられるには至っていないが、高速で読み書きが可能であるために、限られた用途に用いられている。しかしながら、新型メモリではビットコストを下げるための一手段であるセルあたりの多値化は、ほとんど進展していない。

ＭＯＮＯＳ型メモリは、従来から用いられてきたものの、データの保持特性が劣っていることや、デバイス設計が困難であることから広く普及するには至っていない。しかしながら、ＭＯＮＯＳ型メモリは、浮遊ゲート型構造のフラッシュメモリなどと比較して、メモリセルの微細化に有利な特徴を有している。つまり、ＭＯＮＯＳ型メモリはＮＲＯＭ（Nitride ROM）とも呼ばれ、その電荷保持層は一般にシリコン窒化膜によって構成されている。その結果、電荷保持層が絶縁膜として機能し、電子がシリコン窒化膜のトラップに離散的に捕獲される。そのため、基板と電荷保持層との間にあるトンネル酸化膜に欠陥があったとしても、一度に全ての電荷が抜けることはなく、トンネル酸化膜の薄膜化が可能であり、メモリセルの微細化に有利である。とはいえ、上述したように、僅かながらもある一定の割合で電荷は徐々に抜けてしまうため、データの保持特性を保つための努力がなされている。

また、このＭＯＮＯＳ型メモリへの書込には、浮遊ゲート型構造のフラッシュメモリと同様に、Ｆ−Ｎトンネル電流を用いる方法とＭＯＮＯＳ型独自の狭い領域に絞ってホットキャリアを用いる方法とがある。Ｆ−Ｎトンネル電流を用いる場合には、書込・消去のために高電圧を要するのに対し、ホットキャリアを用いる場合には、高電圧を必要としない。つまり、ホットキャリアを用いるＭＯＮＯＳ型メモリは、昇圧回路や高圧回路を必要としない。したがって、このタイプのＭＯＮＯＳ型メモリは、製造時の工程数が少ない上にチップ面積を縮小できるため、低コスト化およびメモリセルの微細化を図ることが可能であるとともに論理回路との混載も容易となる。そのため、ポストフラッシュメモリとしての期待が高まっている。

ところで、半導体基板上にメモリセルを平面的に形成するいわゆるプレーナー型メモリのビット容量は、フォトリソグラフィー技術の解像限界である最小加工寸法（Feature Size）に拘束される。フォトリソグラフィー技術の改善に依存すること無く、次世代における高集積度とビットあたりの製造コストの低減とを達成させる手段として、メモリセルの多値化技術が検討されている。

メモリセルの多値化を大別すると、メモリセルの閾値分布を３種類以上に設定する閾値制御型と、電荷を保持する領域を１メモリセル内において離散させ、各々の領域に独立して電荷を蓄積する電荷蓄積領域離散型とがある。上記閾値制御型の例としては、浮遊ゲート型構造のフラッシュメモリを挙げることがでる。また、上記電荷蓄積領域離散型の例としては、ＭＯＮＯＳ型メモリを挙げることができる（例えば、特許文献１および特許文献２参照）。

図３には、特許文献１に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型メモリセルの概略断面図が示されている。このメモリセルでは、拡散層領域１０４が形成された半導体基板１０１上に、酸化膜１１１、窒化膜１１２、酸化膜１１３およびゲート電極１０３を備えている。窒化膜１１２は、酸化膜１１１および酸化膜１１３によって挟持されている。つまり、特許文献１では、電荷蓄積部が酸化膜−窒化膜−酸化膜（ONO膜）で形成されたメモリセルでアレイが形成されている。これによって、１つのメモリセルに２つの電荷を保持する領域が配置され、１メモリセルあたり２ビットの情報を記憶させることが可能となる。

また、図４には、特許文献２に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型メモリセルの概略断面図が示されている。このメモリセルでは、拡散層領域２０４が形成された半導体基板２０１上に、ゲート絶縁膜２０２およびゲート電極２０３が形成されている。このメモリセルでは、電荷蓄積部をゲート電極２０３の両側に配置し、１メモリセルあたり２ビットの情報を記憶させることを可能としている。なお、上記電荷蓄積部は、酸化膜２１１、窒化膜２１２および酸化膜２１４を備えている。この従来例においては、図３にて示したＭＯＮＯＳ型とは異なり、ゲート電極の両側に配置される電荷蓄積部は酸化膜−窒化膜−酸化膜（ONO膜）に限定されず、例えば図４に示すように多結晶シリコンの浮遊ゲートによって形成されていてもよく、電荷蓄積部の材料や形状に拘らない利点がある。

特許文献２に記載されている構造のメモリでは、ゲート電極の下に備えられる絶縁膜を電荷蓄積部として用いないので、ゲート電極長を小さくしても、ゲート電極の両側に配置される電荷蓄積部の距離を十分確保することが可能となる。そのため、２ビットの情報が互いに干渉することなく、分離した状態を維持することが可能であり、かつメモリセルを微細化する上で非常に有利である。

その反面、電荷蓄積部の下に形成されるトンネル酸化膜は、ゲート電極を形成する際に加工損傷が与えられたＳｉ基板を酸化して形成するため、半導体とトンネル酸化膜の界面、またはトンネル酸化膜中にＳｉの結合手が切れたダングリングボンド（未結合手）が形成されるなどのダメージを受けやすいという問題があった。

ダングリングボンドとは、不対電子によって占められている結合手のことである。ダングリングボンドは、界面準位やトラップ密度を増大させると共に、特に電荷保持特性に代表されるデバイス特性を悪化させたり、メモリ特性の制御を困難なものにしている。その結果、メモリの大容量化を阻害している。特許文献１に記載されているような集積度の向上に不利な平面型のＭＯＮＯＳ型メモリでは、電荷蓄積部はプラズマなどの加工損傷に晒されることはなく、このような問題は発生しにくい。しかしながら、上述したように、特許文献２に記載されているような集積度の向上に有利なＭＯＮＯＳ型メモリでは、このような問題が発生し易かった。

上記ダングリングボンドは、一般的に水素により、Ｓｉ−Ｈ結合を形成させて水素終端させることで消滅させることができる。この処理のことを、水素シンター処理という（例えば、特許文献３参照）。例えば、Ｐ型Ｓｉ基板の周辺にＳｉＯ_２素子分離領域を形成し、これに囲まれたトランジスタ形成領域上に酸窒化Ｓｉ膜を被着し、この上に第１の酸化Ｓｉ層を設け、ゲート絶縁膜とする。次に、当該ゲート絶縁膜上にフローテイングゲートとなる第１の多結晶Ｓｉ膜を成長させてリンドープを行い、引続きＯ_２/Ｎ_２混合ガス中で希釈酸化を行い膜上に第２の酸化Ｓｉ膜を生じさせる。さらにコントロールゲートとなる第２の多結晶Ｓｉ層を成長させリンドープを行ってメモリーセルゲート構造とし、これらをマスクとして砒素イオンを注入しＮ型ソース、ドレイン領域を形成する。その後９００℃，純水素雰囲気中で３０分間、シンター処理が行われる。このとき、上記従来の水素シンター処理では、メモリセルの外からメモリセルに対して水素を噴きつけ、メモリセル内のダングリングボンドを水素終端させている。
特開２００１−７７２２０号公報（平成１３年３月２３日公開） 国際公開ＷＯ０３／０４４８６８（平成１５年５月３０日公開） 特開平３−１９２８６号公報（平成３年１月２８日）

しかしながら、上記従来の半導体記憶装置およびその製造方法における水素シンター処理では、十分にメモリセル内に水素を拡散浸透させることができず、その結果、ダングリングボンドの水素終端が不十分であるという問題点を有している。

つまり、電荷蓄積部などに用いられるシリコン窒化膜は、一般的に水素が透過し難い性質を有している。特に電荷蓄積部として用いられるような高品質なシリコン窒化膜は、その製法からＬＰ（Low Pressure）−ＳｉＮ膜と呼ばれ、非常に緻密であり、粒子径の小さな水素でも透過し難い。例えば、図５に示すような構造の半導体記憶装置では、図４に記載した構成に加え、コンタクトホール３０６開口時のエッチングストッパーとするためにシリコン窒化膜３０５が厚く存在する。このシリコン窒化膜３０５は、その製法からＰ（Plasma）−ＳｉＮ膜と呼ばれ、シラン、アンモニアガスを原料とし、ＬＰ−ＳｉＮ膜と比較して、低温にてプラズマ中で成膜される。Ｐ−ＳｉＮ膜は、ＬＰ−ＳｉＮ膜と比べると厚い膜を形成することが可能である。そのため、通常の水素シンター処理のようにシリコン窒化膜３０５の外部からメモリセルの内部に水素を拡散浸透させようとしても、十分に水素が所望の箇所まで拡散浸透せず、シリコン窒化膜３０５に覆われた内側にあるダングリングボンドを水素終端させることが困難である。

また、上記従来の方法では、４００℃程度の比較的低温条件下にて水素シンター処理が行われる。ところが、Ｓｉ−Ｈ結合は、結合エネルギーが比較的小さい。４００℃程度の比較的低温で水素終端させたダングリングボンドでは、温度、光または電気的ストレスなどの外的要因を加えることによって、水素が容易に解離してしまう。したがって、後工程で形成されるメタル配線に損傷を与えない程度の温度帯である４００℃程度の低温条件下で水素シンター処理を実施しても、それ以降の工程で加えられる熱エネルギーまたは紫外光などの外的要因により、水素が再び解離してしまい、効果が充分活かされないことが分かっている。

電荷蓄積部に用いられるシリコン窒化膜は、Ｓｉ膜に比べて多くのＳｉ−Ｈ結合を形成させて水素終端しているが、上述したように拡散領域の活性化のための熱処理などでＳｉ−Ｈ結合は断ち切られ易い。その結果、シリコン窒化膜は多数のダングリングボンドを有することとなり、電荷保持特性に悪影響を与えてしまう。図６にベークシフトとＳｉ−Ｈ結合欠損量との関係を示す。ここでいうベークシフトとは、電荷蓄積を行ったメモリのチャネルを流れる電流を測定した後に、当該メモリを２５０℃の大気雰囲気下に１２分放置（ベーク）し、再度チャネルを流れる電流の測定を行い、ベークの前後での電流値の差（シフト）を表した値である。つまり、ベークシフトの値が高いほど、電荷保持特性が悪いことを表している。また、Ｓｉ−Ｈ結合欠損量とは、ＦＴ−ＩＲ（Fourier Transform Infrared Spectrophotometer）で測定されたＳｉ−Ｈ結合量のベークの前後での差をあらわしており、欠損量が多いほど、ダングリングボンドが多いことを表している。図６は、Ｓｉ−Ｈ結合欠損量とベークシフトが比例関係にあり、Ｓｉ−Ｈ結合欠損量が電荷保持特性に大きな影響を与えていることを表している。

この問題は、一般的にメタル配線を形成する前に、８００℃程度の高温で水素シンター処理を行うことによって、ある程度抑制は可能である。しかしながら、実際に高温水素シンター処理を８５０℃水素雰囲気で実施したところ、メモリと混載する回路部のトランジスタの閾値が変動したり、接合位置が深くなって短チャネル効果が顕著になるなど、回路動作に支障をきたした。その結果、新たに混載部の回路を形成するプロセスを組み立て直す必要に迫られた。このような場合、既存のロジック回路へ、低コストで容易に不揮発性メモリを付加できるという、大きなメリットがなくなってしまう。

従来の構造（図５参照）にてデバイスを作成し、トンネル酸化膜と呼ばれる酸化膜３１１と半導体基板３０１、およびそれらの界面のダングリングボンドを電子スピン共鳴法で評価すると、約１０^１４個／ｃｍ^２個の不対電子が観測された。これらの不対電子が存在すると、この準位を介して、電荷が移動してしまい、電荷を保持するための窒化膜３１２の電荷保持特性が悪化したり、窒化膜３１２への電荷の注入または抜き取りを正確に制御することが困難になる。そのため、より信頼性の高く歩留まりの高いデバイスを作成するには、この不対電子をなくすことが望まれる。よって、電子スピン共鳴法での検出下限界である１０^１２個／ｃｍ^２個程度、望ましくはそれ以下に抑える必要があった。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、電荷蓄積部、および電荷蓄積部と半導体基板との界面などに発生したダングリングボンドを効率的かつ強固に水素終端させることによって、メモリ特性、特に電荷蓄積後の電荷保持特性が向上した半導体記憶装置およびその製造方法を提供することにある。

本発明の半導体記憶装置は、上記課題を解決するために第１の導電型を有する半導体基板の上に絶縁膜を介して配置されたゲート電極と、該ゲート電極の両側に対応する該半導体基板の上部に設けられる、第１の導電型とは逆導電型である第２の導電型を有する拡散層領域と、該半導体基板上に、絶縁膜を介して該ゲート電極と対向するように配置された、電荷を蓄積する機能を有する電荷蓄積部と、を備え、該ゲート電極に電圧を印加した場合に、該電荷蓄積部に蓄積された電荷の多寡に応じて、一方の拡散層領域から他方の拡散層領域に向かって流れる電流量を増減させ得るように構成されており、該電荷蓄積部は、第１の絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜および第３の絶縁膜を含むことを特徴としている。

上記構成によれば、半導体記憶装置の上記電荷保蓄積層が、水素を吸蔵できる水素吸蔵絶縁膜を有する。上記水素吸蔵絶縁膜は、半導体記憶装置の製造過程において加熱処理を受けることによって、吸蔵している水素を放出することができる。放出された水素は、周囲の絶縁膜中を拡散する。上記水素は、外方から水素シンターなどで拡散してくる場合と比較して、トンネル酸化膜として機能する第１の絶縁膜、第２の絶縁膜、第３の絶縁膜、半導体基板、およびそれらの界面の近傍にて放出され拡散してゆくので、多くのダングリングボンドを水素終端させることが可能になる。特に、電荷を蓄積する機能を有する第２の絶縁膜が緻密な膜である場合や、コンタクトホールなどの精密な加工を実現するためにメモリセル部をＰ−ＳｉＮ膜などで覆っている場合には、その影となる部分へ水素を効率よく拡散させることができる。

本発明の半導体記憶装置では、前記電荷蓄積部は、前記半導体基板側から順次、第１の絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜および第３の絶縁膜が積層されてなっていることを特徴としている。

上記構成によれば、上記第２の絶縁膜に対して、第３の絶縁膜の側に存在するダングリングボンドをより効果的に水素終端させることが可能である。

本発明の半導体記憶装置では、前記電荷蓄積部は、前記半導体基板側から順次、第１の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜および第３の絶縁膜が積層されてなっていることを特徴としている。

上記構成によれば、上記第２の絶縁膜に対して、第１の絶縁膜の側に存在するダングリングボンドをより効果的に水素終端させることが可能である。

本発明の半導体記憶装置では、前記水素吸蔵絶縁膜は、水素を吸蔵し得る炭素系物質からなっていることが好ましい。

また、本発明の半導体記憶装置では、前記炭素系物質は、カーボンナノチューブ、カーボンナノホーンまたはフラーレンであることが好ましい。

上記構成によれば、水素吸蔵絶縁膜（例えば、カーボンナノチューブ、カーボンナノホーンおよびフラーレン）は、水素を吸蔵することが可能であり、かつ高温にて熱処理を行うことによって上記水素を放出することが可能である。したがって、上記水素吸蔵絶縁膜は、半導体記憶装置の製造過程において加熱処理を受けることによって、吸蔵している水素を放出することが可能であり、放出された水素を用いてダングリングボンドを水素終端させることができる。

本発明の半導体記憶装置では、前記炭素系物質は、水素吸蔵金属を含むことが好ましい。

また、本発明の半導体記憶装置では、前記水素吸蔵金属は、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｐｄ（パラジウム）、Ｖ（バナジウム）、Ｔａ（タンタル）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｒ（クロム）、Ｐｔ（白金）、Ｃｕ（銅）およびＡｇ（銀）からなる群より選択される少なくとも１種類の金属であることが好ましい。

上記構成によれば、上記炭素系物質によって吸蔵された水素は、上記水素吸蔵金属の触媒作用によって活性水素に変換される。活性水素は、水素分子（Ｈ_２）と比較して反応性に富むため、より効率的にダングリングボンドを水素終端させることが可能である。また、活性水素は拡散係数が大きいため周囲に拡散しやすく、その結果、効率的にダングリングボンドを水素終端させることが可能である。

本発明の半導体記憶装置では、前記第２の絶縁膜は、シリコン窒化物であることが好ましい。

上記構成によれば、上記第２の絶縁膜に電荷を保持することが可能になる。

本発明の半導体記憶装置では、前記第１の絶縁膜は、シリコン酸化物であることが好ましい。

上記構成によれば、電荷を保持した上記第２の絶縁膜の一方の側を絶縁状態にすることが可能になる。その結果、上記第１の絶縁膜中に電荷を保持することが可能になる。

本発明の半導体記憶装置では、前記第３の絶縁膜は、シリコン酸化物であることが好ましい。

上記構成によれば、電荷を保持した上記第２の絶縁膜の一方の側を絶縁状態にすることが可能になる。その結果、上記第２の絶縁膜中に電荷を保持することが可能になる。

本発明の半導体記憶装置では、前記電荷蓄積部の上側には、シリコン窒化膜がさらに積層されていることが好ましい。

上記構成によれば、シリコン窒化膜は、水素を透過させにくい性質を有する。したがって、水素吸蔵絶縁膜から放出された水素は、シリコン窒化膜を透過することができず、その結果、トンネル酸化膜として機能する第１の絶縁膜、第２の絶縁膜、半導体基板、およびそれらの界面の近傍に蓄積する。そして、そこに存在する多くのダングリングボンドを水素終端させることが可能になる。

本発明の半導体記憶装置の製造方法では、上述した半導体記憶装置の製造方法において、水素吸蔵絶縁膜を形成後、該水素吸蔵絶縁膜を加熱することによって、該水素吸蔵絶縁膜中に吸蔵されている水素を放出させる工程を含むことを特徴としている。

上記構成によれば、水素吸蔵絶縁膜を加熱処理することによって、水素吸蔵絶縁膜中に吸蔵された水素を水素吸蔵絶縁膜外に放出することができる。例えば、半導体記憶装置の製造過程において、水素吸蔵絶縁膜を設置したあと、他の構成を作製する過程において加熱処理を行い、このとき同時に水素吸蔵絶縁膜を加熱すれば、水素吸蔵絶縁膜中の水素を放出させることが可能になる。この場合、特別な工程を経ることなく水素を放出させ、上記水素を用いてダングリングボンドを水素終端させることが可能になる。

また、上記加熱処理によって、水素吸蔵絶縁膜中の水素吸蔵金属の触媒活性を持続させることも可能になる。その結果、より多くの活性水素を生じさせることが可能になり、より効率よくダングリングボンドを水素終端させることが可能になる。

本発明の半導体記憶装置は、以上のように、第１の導電型を有する半導体基板の上に絶縁膜を介して配置されたゲート電極と、上記ゲート電極の両側に対応する該半導体基板の上部に設けられる、第１の導電型とは逆導電型である第２の導電型を有する拡散層領域と、上記半導体基板上に、絶縁膜を介して上記ゲート電極と対向するように配置された、電荷を蓄積する機能を有する電荷蓄積部と、を備え、上記ゲート電極に電圧を印加した場合に、上記電荷蓄積部に蓄積された電荷の多寡に応じて、一方の拡散層領域から他方の拡散層領域に向かって流れる電流量を増減させ得るように構成されており、上記電荷蓄積部は、第１の絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜および第３の絶縁膜を含む。

それゆえ、電荷蓄積部に設けられた水素吸蔵絶縁膜は、水素を吸蔵し得るので、この水素吸蔵絶縁膜に吸蔵された水素を用いて、電荷蓄積部、および電荷蓄積部と半導体基板との界面などに発生したダングリングボンドを効率的かつ強固に水素終端させることができる。その結果、メモリ特性、特に電荷蓄積後の電荷保持特性が向上した半導体記憶装置およびその製造方法を提供することができるという効果を奏する。

本発明の一実施形態について図１および図２に基づいて説明すれば、以下の通りである。なお、以下に示す実施の形態１では、まず本発明の半導体記憶装置の各構成について説明し、次いで半導体記憶装置の作製工程について説明する。また、実施の形態２では、ＭＯＮＯＳ型メモリの形態を有する本発明の半導体記憶装置について説明する。

〔実施の形態１〕
〔半導体記憶装置の構成〕
本実施形態の半導体記憶装置は、半導体基板１の少なくとも一部を活性領域面とし、上記活性領域面の少なくとも一部の上にゲート絶縁膜２が形成される。そして、上記ゲート絶縁膜２上に、当該ゲート絶縁膜２の少なくとも一部を覆うように、例えば多結晶シリコンからなるゲート電極３が形成される。このとき上記ゲート絶縁膜２の下部に面する半導体基板１の表面にはチャネル領域（図示せず）が形成される。上記チャネル領域の両側には、半導体基板１とは逆導電型である拡散層領域４が形成されている。

上記ゲート電極３の材料としては、特に限定されるものではなく、ゲート電極として機能し得るものであればよい。上記ゲート電極３は、金属を用いて形成されてもよい。例えば、上記金属としては、アルミニウム、タングステン、または銅などの金属を用いることができる。ゲート電極３として金属を用いることによってワード線の抵抗を低減することが可能となり、その結果、配線遅延等を抑制することが可能になる。

次に、電荷保持部１０（電荷蓄積部）について説明する。電荷保持部１０は、上記ゲート電極３の両側壁の少なくともいずれか一方に形成されている。図１（ａ）（ｂ）には、ゲート電極３の両側壁に電荷保持部１０が形成された半導体記憶装置が記載されている。

各電荷保持部１０は、第１の絶縁膜１１、第２の絶縁膜１２、第３の絶縁膜１４および水素吸蔵絶縁膜１３を含む。以下に、図１（ａ）にて示される本実施の形態の半導体記憶装置を例にして、各絶縁膜について説明することにする。

まず、上記半導体基板１に近い側に、上記第１の絶縁膜１１が備えられる。上記第１の絶縁膜１１は、例えば熱酸化によって形成することができるが、その形成方法については後述することにする。上記第１の絶縁膜１１は、第３の絶縁膜１４とともに機能して、第２の絶縁膜１２および水素吸蔵絶縁膜１３を挟持する。その結果、上記第２の絶縁膜１２は絶縁環境下に保持されるので、当該第２の絶縁膜１２中に蓄積される電荷を安定に保持することが可能になる。

上記第１の絶縁膜１１の材料は、絶縁体であればよく、特に限定されるものではない。例えば、シリコン窒化膜、リン・ボロン等の不純物を含むシリケートガラス、またはシリコンカーバイド、アルミナ、ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド、酸化亜鉛などに代表される強誘電体材料等であることが好ましい。さらに、第１の絶縁膜１１は、シリコン酸化物であることが好ましい。

次に、上記第１の絶縁膜１１上に第２の絶縁膜１２が備えられる。つまり第２の絶縁膜１２は、第１の絶縁膜１１に対して、半導体基板１とは反対側に備えられることになる。上記第２の絶縁膜１２は、電荷保持層として機能する。

上記第２の絶縁膜１２は、電荷保持機能を有する膜又は材料であればよく、その材料や形状は特に限定されるものではない。例えば、シリコン窒化膜、リン・ボロン等の不純物を含むシリケートガラスを用いることが可能である。また、シリコンカーバイド、アルミナ、ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド、酸化亜鉛などに代表される強誘電体材料等を含む絶縁膜やその積層構造膜、もしくは、絶縁体中に離散的に電荷保持機能を有する材料を含んでいる膜やその積層構造膜を用いることが可能である。

これらの中で、上記第２の絶縁膜１２としてシリコン窒化膜を用いることが好ましい。その理由は、シリコン窒化膜が量産しやすいためである。さらに、シリコン窒化膜は、電荷をトラップする準位が多数存在するため、大きなヒステリシス特性を得ることができる。また、シリコン窒化膜は、電荷保持時間が長く、リークパスの発生による電荷漏れの問題が生じないため電荷の保持特性が良好である。その結果、シリコン窒化膜は、上記第２の絶縁膜１２として好適に用いることが可能である。

次に、上記第２の絶縁膜１２上に水素吸蔵絶縁膜１３が備えられる。つまり、水素吸蔵絶縁膜１３は、第２の絶縁膜１２に対して、第１の絶縁膜１１とは反対側に備えられることになる。上記水素吸蔵絶縁膜１３は、水素を吸蔵できる炭素系物質からなっていることが好ましい。上記炭素系物質に吸蔵された水素は、水素吸蔵絶縁膜１３を加熱処理することによって電荷保持部１０中に放出される。そして、放出された水素は、Ｓｉ−Ｈ結合を形成することによってダングリングボンドを水素終端させることができる。

上記炭素系物質としては、炭素を含みかつ絶縁体として機能し得るものであれば特に限定されない。例えば、上記炭素系物質は、カーボンナノチューブ、カーボンナノホーンまたはフラーレンであることが好ましい。

上記カーボンナノチューブとしては、水素または水素吸蔵金属を含むことが可能なものであればよく、特に限定されない。また、上記カーボンナノチューブは、単層であってもよいし、多層であってもよい。また、その長さ、太さも特に限定されないが、好ましくは長さ５〜２００ｎｍ、太さ２〜１００ｎｍ、さらに好ましくは長さ１０〜１２０ｎｍ、太さ２〜５０ｎｍ、最も好ましくは長さ２０〜１００ｎｍ、太さ２〜２０ｎｍである。

上記カーボンナノホーンとしては、水素または水素吸蔵金属を含むことが可能なものであればよく、特に限定されない。また、その長さ、太さも特に限定されないが、好ましくは長さ５〜２００ｎｍ、太さ２〜１００ｎｍ、さらに好ましくは長さ１０〜１２０ｎｍ、太さ２〜５０ｎｍ、最も好ましくは長さ２０〜１００ｎｍ、太さ２〜２０ｎｍである。

上記フラーレンとしては、水素または水素吸蔵金属を含むことが可能なものであればよく、特に限定されないが、Ｃ_ｎ（例えば、ｎは６０、６２、６６、６８、７０、７４、７６、７８、８０、８２、８４、８６、８８、９０、９２、９４、９６、１２０または１８０）によって示される構造を有するものであることが好ましい。

さらに上記炭素系物質は、水素吸蔵金属を含むことが好ましい。上記炭素系物質が水素吸蔵金属を含むことによって、上記炭素系物質が吸蔵する水素が、活性水素へと変換される。なお、本明細書中「水素吸蔵金属」とは、水素を取り込む性質のある金属を合金化することによって水素を取り込む性質が最適化された合金を意図する。また、本明細書中「活性水素」とは、水素は通常、水素原子（Ｈ）が２個結合して水素分子（Ｈ_２）として存在しているが、水素が分子として存在せず、原子で存在している状態のことを意図する。

上記水素吸蔵金属としては、水素を活性水素に変換する活性を有するものであればよく、特に限定されるものではない。例えば、上記水素吸蔵金属は、チタン、マンガン、ジルコニウム、ニッケルなどの遷移元素、スカンジウム、イットリウム、ランタンなどの希土類元素、マグネシウム、プラチナおよびカルシウムからなる群より選択される少なくとも１種類以上の金属を含んでいることが好ましい。

次に、上記水素吸蔵絶縁膜１３上に第３の絶縁膜１４が備えられる。つまり、第３の絶縁膜１４は、水素吸蔵絶縁膜１３に対して、第２の絶縁膜１２とは反対側に備えられることになる。

上記第３の絶縁膜１４は、第１の絶縁膜１１とともに機能して、第２の絶縁膜１２および水素吸蔵絶縁膜１３を挟持する。その結果、上記第２の絶縁膜１２は絶縁環境下に保持されるので、当該第２の絶縁膜１２中に蓄積される電荷を安定に保持することが可能になる。

上記第３の絶縁膜１４の材料は、絶縁体であればよく、特に限定されるものではない。例えば、シリコン窒化膜、リン・ボロン等の不純物を含むシリケートガラス、またはシリコンカーバイド、アルミナ、ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド、酸化亜鉛などに代表される強誘電体材料等であることが好ましい。さらに、第３の絶縁膜１４は、シリコン酸化物であることが好ましい。

なお、上記第２の絶縁膜１２および水素吸蔵絶縁膜１３を備え付ける順番は、上記順番に限られるものではない。例えば、第１の絶縁膜１１上に水素吸蔵絶縁膜１３を備え付けた後、当該水素吸蔵絶縁膜１３上に第２の絶縁膜１２を備え付け、さらにその上に第３の絶縁膜１４を備え付けても良い（図１（ｂ）参照）。また、水素吸蔵絶縁膜１３は、第２の絶縁膜１２を挟持するように複数備えることも可能である。また、本発明半導体記憶装置に備えられる水素吸蔵絶縁膜１３の数は、特に限定されるものではない。

次に電荷保持部１０およびゲート電極３を覆うように、シリコン窒化膜であるＰ−ＳｉＮ膜５が形成される。さらに、シリコン酸化膜７、コンタクトホール６およびメタル配線８が形成されて、本発明の半導体記憶装置が形成される。

〔半導体記憶装置の作製方法〕
次いで、半導体記憶装置を作製する方法を、図１（ａ）にて示される実施形態の半導体記憶装置を例にして以下に説明する。なお、以下の説明には、フォトレジストを塗布および露光現像して、その後除去する工程や、洗浄工程などの一般的な工程の説明は、既に公知であるため詳述しない。本発明において、上記工程には、公知の方法を適宜用いることが可能である。また、その他の実施の形態の半導体記憶装置の製造方法も、基本的には、図１（ａ）にて示される実施の形態の半導体記憶装置の作製工程を用いればよく、当業者であれば容易に理解することができるであろう。

まず、半導体基板１として例えばＰ型シリコン基板を用い、公知の技術によって、当該Ｐ型シリコン基板上に素子分離領域１５を形成する。素子分離領域１５は、素子を分離することができるものであればよく、その形状および製造方法は特に限定されるものではない。形状および製造方法は、公知のものを適宜用いることが可能である。たとえば、素子分離領域１５の形状としては、ＬＯＣＯＳ（Local Oxidation of Silicon）、ＳＴＩ（Shallow Trench Isolation）を採用することができる。なお、図１（ａ）には、素子分離領域１５が、ＬＯＣＯＳ形状である半導体記憶装置の例を示している。

次に、必要に応じて例えばイオン注入法により、半導体基板１の表面に不純物を導入し、半導体基板１の表面や半導体基板１のバルクを所望の不純物濃度にする。次いで、例えば半導体基板１の表面を熱酸化することによって、シリコン酸化膜としてゲート絶縁膜２を形成する。

次に、ゲート電極３として、例えば多結晶シリコンを３００ｎｍの厚さで堆積させ、公知のフォトリソグラフィー技術によりパターニングした後、ゲート電極３とその下部のゲート絶縁膜２とを例えば反応性イオンエッチング等の異方性エッチングによりエッチングする。このとき、ゲート電極３の幅は特に限定されないが、５００ｎｍ〜１０００ｎｍであることが好ましい。また、ゲート電極３の幅は、３００ｎｍ〜５００ｎｍであることがより好ましい。さらに、ゲート電極３の幅は、５０ｎｍ〜３００ｎｍであることが最も好ましい。

次に、電荷保持部１０を形成する。電荷保持部１０は、上記ゲート電極３の両側壁の少なくともいずれか一方に形成されている。上述したように、上記電荷蓄積部は、第１〜第３の絶縁膜および水素吸蔵絶縁膜１３を含む。以下に、これら絶縁膜の形成方法について説明することにする。

まず、ゲート電極３および半導体基板１に面するように第１の絶縁膜１１を形成する。上記第１の絶縁膜１１は、ゲート電極３と電荷保持層として機能する第２の絶縁膜１２との間でエネルギー障壁として機能する。第１の絶縁膜１１は例えばシリコン酸化膜によって形成されており、トンネル酸化膜と呼ばれる。第１の絶縁膜１１は、例えば多結晶シリコンからなるゲート電極３の側壁と、ゲート電極３の両側壁の下端に位置するシリコン基板からなる半導体基板１とを熱酸化することによって、膜厚５ｎｍ程度のシリコン酸化膜として形成することが可能である。

上記第１の絶縁膜１１の厚さは特に限定するものではないが、２０ｎｍ〜５０ｎｍであることが好ましい。また、上記第１の絶縁膜１１の厚さは、１０ｎｍ〜２０ｎｍであることがより好ましい。さらに、上記第１の絶縁膜１１の厚さは、２ｎｍ〜１０ｎｍであることが最も好ましい。

次に、電荷保持層として機能する第２の絶縁膜１２を形成する。上記第２の絶縁膜１２は、例えばジクロロシランとアンモニアガスとを低圧で熱分解することによって膜厚１０ｎｍ程度のシリコン窒化膜として形成することが可能である。第２の絶縁膜１２の厚さは特に限定されないが、３０ｎｍ〜５０ｎｍであることが好ましい。また、上記第２の絶縁膜１２の厚さは、１５ｎｍ〜３０ｎｍであることがより好ましい。さらに上記第２の絶縁膜１２の厚さは、２ｎｍ〜１５ｎｍであることが望ましい。

次に、ダングリングボンドを水素終端させるための水素の供給源である水素吸蔵絶縁膜１３を形成する。上述したように、上記水素吸蔵絶縁膜１３は、炭素系物質を含むことが好ましい。上記炭素系物質は、カーボンナノチューブ、カーボンナノホーンまたはフラーレンであることが好ましい。カーボンナノチューブ、カーボンナノホーンまたはフラーレンの作製方法は、特に限定されるものではなく、公知の方法を適宜用いることが可能である。例えば、ＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）、またはレーザーアブレーション法などを用いて作製することができる。

また、上記炭素系物質は、水素吸蔵金属を含むことが可能である。例えば、カーボンナノチューブ、カーボンナノホーンまたはフラーレンを水素吸蔵金属に塗布し、当該水素吸蔵金属を陰極として電気メッキ処理することによって、カーボンナノチューブ、カーボンナノホーンまたはフラーレンは水素吸蔵金属を含むことが可能になる。

また、カーボンナノチューブ、カーボンナノホーンまたはフラーレンは、溶解した水素吸蔵金属と混合し、１Ｐａ以下で保持することによって水素吸蔵金属を含むことが可能になる。

次いで、上記炭素系物質に、水素を吸蔵させる方法について説明する。

上記カーボンナノチューブ、カーボンナノホーンおよびフラーレンなどの炭素系物質に水素を吸蔵させる場合、例えば、上記炭素系物質を１０ＭＰａを超える水素雰囲気の圧力下にさらすことによって、水素を吸蔵させることが可能になる。なお、上記圧力は、特に限定されるものではなく、水素を吸蔵させ得る圧力であればよい。一般的に、圧力が高いほど、炭素系物質は多くの水素を吸蔵することが可能である。したがって、上記圧力を調節することによって、炭素系物質に吸蔵される水素の量を調節することも可能である。

次いで、上記炭素系物質を第２の絶縁膜１２上に塗布することによって、水素吸蔵絶縁膜１３を形成する。ここで、カーボンナノチューブ、カーボンナノホーンまたはフラーレンなどの炭素系物質を、第２の絶縁膜１２上に塗布する方法であるが、例えば、アセトンなどの有機溶剤中に作製したカーボンナノチューブ、カーボンナノホーンまたはフラーレンなどの炭素系物質を混ぜ込み、炭素系物質を含有するアセトンを吹き付ける方法などがある。

水素吸蔵絶縁膜１３を塗布した後、第３の絶縁膜１４を形成する。第３の絶縁膜１４の形成方法は、特に限定されるものではなく、適宜公知の方法を用いることが可能である。例えば、水素吸蔵絶縁膜１３上で、シランと一酸化窒素とを８００℃程度の高温かつ低圧環境下にて反応させることによってシリコン酸化膜として第３の絶縁膜１４を形成することが可能である。

以上のようにして、電荷保持部１０を形成することが可能である。

次いで、この状態で、メモリセルを少なくとも全て含む範囲にわたって、異方性エッチングによるエッチバックを行う。このとき上層部から順次エッチングすることによって、ゲート電極３両側壁の少なくともいずれか一方に、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜の層を含むサイドウォール形状の電荷保持部１０が形成される。このとき、上記電荷保持部１０は、ゲート電極３の両側壁の少なくともいずれか一方にＬ字状に形成される。

次に、例えばイオン注入法によって半導体基板１中に不純物を導入する。なお、この工程は、第３の絶縁膜１４を形成する前や形成した後、または第２の絶縁膜１２を堆積した後などに行うことも可能である。例えば、図１（ａ）に示すようにｎ型の拡散層領域４を形成する。この場合、上記不純物としては、特に限定されるものではなく、公知の不純物を適宜用いることが可能である。例えば、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）またはＰｔ（白金）等を適宜用いることが可能である。

次いで、異方性エッチングを行うことによって、シリコン酸化膜は、サイドウォール形状の電荷保持部１０のみを覆う。その結果、表面に露出しているのは、ゲート電極３の多結晶シリコンの表面、半導体基板１の活性領域の表面１６、素子分離領域１５のシリコン酸化膜の表面１７のみとなる。

次いで、コンタクトホール６を開口する時のエッチングストッパーとするため、シランおよびアンモニアガスを原料として、シリコン窒化膜であるＰ（Plasma）−ＳｉＮ膜５が成膜される。

続いて、シリコン酸化膜７を、層間絶縁膜として、上記Ｐ−ＳｉＮ膜５上に堆積する。その後、シリコン酸化膜７に対して８００℃程度の熱処理が行われる。熱処理の方法は、シリコン酸化膜７および水素吸蔵絶縁膜１３の温度を上昇し得るものであればよく、特に限定されることはない。例えば、公知の方法を適宜用いることが可能である。熱処理によって流動性が増したシリコン酸化膜７は、その流動性を利用して平坦性が上げられる。さらに、例えばＣＭＰ（Chemical Mechanical Polish）を用いてシリコン酸化膜７の平坦性を上げることも可能である。また、この熱処理によって、水素吸蔵絶縁膜１３から水素を放出させることができる。上記熱処理の温度は、シリコン酸化膜７の流動性を増し、かつ水素吸蔵絶縁膜１３から水素を発生させることが可能であればよく、特に限定されない。

例えば、上記熱処理の条件下では、水素吸蔵絶縁膜１３の温度が、２５０℃〜４００℃に調節されることが好ましい。また、水素吸蔵絶縁膜１３の温度が、４００℃〜６５０℃に調節されることがさらに好ましい。さらに、水素吸蔵絶縁膜１３の温度が、６５０℃〜９００℃に調節されることが最も好ましい。上記温度に調節することによって、水素吸蔵絶縁膜１３中に吸蔵されている水素を放出させることが可能になる。このとき、シリコン酸化膜７に対する熱処理の温度は、シリコン酸化膜７の流動性を増すことが可能であり、かつ水素吸蔵絶縁膜１３の温度を上記温度に調節し得る温度であればよい。

次に、コンタクトホール６が形成される。この際、Ｐ−ＳｉＮ膜５は、コンタクトホール６が拡散層領域４へ開口する際に、ドライエッチングによって無用のエッチングが進行しないように機能する。その結果、精度良いエッチングを行うことが可能になる。

コンタクトホール６が形成された時点で、水素吸蔵絶縁膜１３に吸蔵されている水素は、すでにシリコン酸化膜７の平坦性を向上させるために行う熱処理中に、上記水素吸蔵絶縁膜１３から放出されている。放出された水素は、半導体基板１とシリコン窒化膜からなるＰ−ＳｉＮ膜５とによって囲まれた領域内、つまり電荷を蓄積する機能を有する第２の絶縁膜１２を中心とした電荷保持部１０の内部に充分に拡散している。つまり、本発明では、従来の水素シンター処理のように、外部からメモリセルの内部に水素を拡散浸透させようとする場合と比較して、メモリセルの内部に多くの水素を供給することが可能である。したがって、このような状態にて、本発明の半導体基板装置に対して水素シンター処理を行えば、より多くのダングリングボンドを水素終端させることが可能になる。なお、上記水素シンター処理では、通常の水素シンター処理の場合と同様に、Ｐ−ＳｉＮ膜５の外側からも水素を供給しながら水素シンター処理を行うことが好ましい。

シリコン窒化膜であるＰ−ＳｉＮ膜５は、全面にわたって形成されている。アルミニウムなどで構成されるメタル配線８を形成する前に水素シンター処理をおこなっても、Ｐ−ＳｉＮ膜５が水素遮断性を有するために効果が十分ではない。また、メタル配線８を形成した後に水素シンター処理を行っても、厚いメタル配線８自体によって水素が遮断されるので、水素シンター処理の効果が十分ではない。したがって、コンタクトホール６が形成され、しかもメタル配線８を形成する前に４００℃、２％水素雰囲気の条件下にて水素シンター処理を実施する。

上記水素シンター処理は、公知の方法を用いればよく、特に限定されるものではない。例えば、水素シンター処理の温度は特に限定されるものではなく、２５０℃〜４００℃であることが好ましい。また、４００℃〜６５０℃であることが、より好ましい。さらに、６５０℃〜９００℃であることが、最も好ましい。また、水素シンター処理のときの、Ｐ−ＳｉＮ膜５の外側の水素雰囲気も特に限定されるものではなく、２５０％〜４００％であることが好ましい。また、４００％〜６５０％であることが、より好ましい。さらに、６５０％〜９００％であることが、最も好ましい。

本発明の半導体記録装置およびその作製方法では、上記水素シンター処理を行う前に、電荷保持部１０中に水素を放出することが可能である。したがって、従来の方法のように外部から水素を供給する方法と比較して、電荷保持部１０中に効率よく水素を供給することが可能である。その結果、トンネル酸化膜である第１の絶縁膜、第２の絶縁膜、半導体基板１およびそれらの界面の近傍などに発生するダングリングボンドを効率よく水素終端させることが可能である。

水素シンター処理の後、アルミニウムを主たる構成物とするメタル配線８が形成される。メタル配線８の形成方法は特に限定されるものではなく、公知の方法を適宜用いることが可能である。

また、メタル配線８の上部に層間絶縁膜およびビアホールを介して、さらにメタル配線を形成してもよい。メタル配線の層数については、特に限定されるものではない。従来の水素シンター処理の方法では、一般的にメタル配線の層数が増えるほど、最終工程で行う水素シンター処理に用いられる水素が所望の箇所まで到達するための拡散距離が大きくなり、かつメタル配線自体が水素の拡散を抑制する。そのため、水素シンター処理の効果が得られにくい。一方、本発明では、メタル配線の層数が増すほど、電荷蓄積部中に放出された水素が電荷蓄積部近傍に保持される効果が増してくる。その結果、水素シンター処理の効果は、より増してくる。

以上のようにして、本発明の半導体記憶装置を作製することが可能である。

また、上記実施形態では、半導体基板１としてｐ型基板を用いた場合を示したが、ｎ型基板を用いることも可能である。この場合、導電型を全て逆導電型とすることによって、ｎ型基板を用いた半導体記憶装置を実現することができることは言うまでも無い。

〔実施の形態２〕
本実施の形態の半導体記憶装置は、実施形態１とは別のＭＯＮＯＳ型メモリの形態を有している。本実施の形態の半導体記憶装置において、電荷蓄積部３０は、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３４および水素吸蔵絶縁膜３３を含む。これら各層の積層順番は特に限定されることはない。

図２（ａ）（ｂ）に、本実施の形態の半導体記憶装置の例を示す。

図２（ａ）に記載の本発明の半導体記憶装置では、拡散層領域２４が形成された半導体基板２１上に、第１の絶縁膜３１、水素吸蔵絶縁膜３３、第２の絶縁膜３２、第３の絶縁膜３４およびゲート電極２３が、この順番にて積層されている。

また、図２（ｂ）に記載の本発明の半導体装置では、拡散層領域２４が形成された半導体基板２１上に、第１の絶縁膜３１、第２の絶縁膜３２、水素吸蔵絶縁膜３３、第３の絶縁膜３４およびゲート電極２３が、この順番にて積層されている。

上記半導体記憶装置の各構成、即ち、半導体基板２１、拡散層領域２４、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３４およびゲート電極２３は、実施の形態１にて示した構成または公知の構成を用いることができる。また、これら各構成の作製方法も特に限定されず、実施の形態１にて示した方法または公知の方法を適宜用いることができる。また、水素吸蔵絶縁膜３３に関しても、実施の形態１にて示した構成を用いることができる。また、その作製方法も、実施の形態１にて示した方法を用いることができる。

上記水素吸蔵絶縁膜３３中に吸蔵された水素は、上記水素吸蔵絶縁膜３３を加熱処理することによって、放出され得る。上記加熱処理の温度としては、水素を放出し得る温度であれば特に限定されないが、水素吸蔵絶縁膜３３の温度が、２５０℃〜４００℃に調節されることが好ましい。また、水素吸蔵絶縁膜３３の温度が、４００℃〜６５０℃に調節されることがさらに好ましい。さらに、水素吸蔵絶縁膜３３の温度が、６５０℃〜９００℃に調節されることが最も好ましい。

したがって、本実施形態の半導体記憶装置においても、ダングリングボンドを水素終端させる場合には、公知の方法にて水素シンター処理を行えばよい。この場合、水素シンター処理の温度は特に限定されるものではなく、２５０℃〜４００℃であることが好ましい。また、４００℃〜６５０℃であることが、より好ましい。さらに、６５０℃〜９００℃であることが、最も好ましい。

なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、ダングリングボンドに対して効率よく水素を供給することによって、ダングリングボンドを水素終端させることができる。その結果、半導体記憶装置のメモリ特性、特に電荷蓄積後の電荷保持特性を向上させることが可能になる。そのため、本発明は、半導体記憶装置に代表される各種記憶装置や、その部品を製造する分野に利用することができる。

（ａ）（ｂ）は、本発明における半導体記憶装置の一実施形態を示す概略断面図である。 （ａ）（ｂ）は、本発明における半導体記憶装置の別の一実施形態を示す概略断面図である。 従来の半導体記憶装置を示す概略断面図である。 従来の他の半導体記憶装置を示す概略断面図である。 従来のさらに他の半導体記憶装置を示す概略断面図である。 従来の半導体記憶装置におけるベークシフトとＳｉ−Ｈ結合欠損量の関係を表すグラフである。

符号の説明

１ 半導体基板
２ ゲート絶縁膜
３ ゲート電極
４ 拡散層領域
５ Ｐ−ＳｉＮ膜
６ コンタクトホール
７ シリコン酸化膜
８ メタル配線
１０ 電荷保持部（電荷蓄積部）
１１ 第１の絶縁膜
１２ 第２の絶縁膜
１３ 水素吸蔵絶縁膜
１４ 第３の絶縁膜

Claims (10)

1. 第１の導電型を有する半導体基板の上に絶縁膜を介して配置されたゲート電極と、
   該ゲート電極の両側に対応する該半導体基板の上部に設けられる、第１の導電型とは逆導電型である第２の導電型を有する拡散層領域と、
   該半導体基板上に、絶縁膜を介して該ゲート電極と対向するように配置された、電荷を蓄積する機能を有する電荷蓄積部と、を備え、
   該ゲート電極に電圧を印加した場合に、該電荷蓄積部に蓄積された電荷の多寡に応じて、一方の拡散層領域から他方の拡散層領域に向かって流れる電流量を増減させ得るように構成されており、
   該電荷蓄積部は、第１の絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜および第３の絶縁膜を含み、
   前記水素吸蔵絶縁膜は、水素を吸蔵した炭素系物質からなっており、
   前記炭素系物質は、カーボンナノチューブ、カーボンナノホーンまたはフラーレンであることを特徴とする半導体記憶装置。
2. 前記電荷蓄積部は、前記半導体基板側から順次、第１の絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜および第３の絶縁膜が積層されてなっていることを特徴とする請求項１に記載の半導体記憶装置。
3. 前記電荷蓄積部は、前記半導体基板側から順次、第１の絶縁膜、水素を吸蔵した水素吸蔵絶縁膜、電荷を蓄積する機能を有する第２の絶縁膜および第３の絶縁膜が積層されてなっていることを特徴とする請求項１に記載の半導体記憶装置。
4. 前記炭素系物質は、水素吸蔵金属を含むことを特徴とする請求項１に記載の半導体記憶装置。
5. 前記炭素系物質がカーボンナノチューブであるとき、前記水素吸蔵金属は、Ｐｄ（パラジウム）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｐｔ（白金）およびＣｕ（銅）からなる群より選択される少なくとも１種類の金属であり、
   前記炭素系物質がフラーレンであるとき、前記水素吸蔵金属は、Ｆｅ（鉄）およびＮｉ（ニッケル）からなる群より選択される少なくとも１種類の金属であることを特徴とする請求項４に記載の半導体記憶装置。
6. 前記第２の絶縁膜は、シリコン窒化物であることを特徴とする請求項１〜５のいずれか１項に記載の半導体記憶装置。
7. 前記第１の絶縁膜は、シリコン酸化物であることを特徴とする請求項１〜６のいずれか１項に記載の半導体記憶装置。
8. 前記第３の絶縁膜は、シリコン酸化物であることを特徴とする請求項１〜７のいずれか１項に記載の半導体記憶装置。
9. 前記電荷蓄積部の上側には、シリコン窒化膜がさらに積層されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体記憶装置。
10. 請求項１〜９に記載の半導体記憶装置の製造方法において、
    水素吸蔵絶縁膜を形成後、該水素吸蔵絶縁膜を加熱することによって、該水素吸蔵絶縁膜中に吸蔵されている水素を放出させる工程を含むことを特徴とする半導体記憶装置の製造方法。

Images