[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5698847B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5698847B2
JP5698847B2 JP2013525842A JP2013525842A JP5698847B2 JP 5698847 B2 JP5698847 B2 JP 5698847B2 JP 2013525842 A JP2013525842 A JP 2013525842A JP 2013525842 A JP2013525842 A JP 2013525842A JP 5698847 B2 JP5698847 B2 JP 5698847B2
Authority
JP
Japan
Prior art keywords
layer
polysilicon pattern
forming
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013525842A
Other languages
English (en)
Other versions
JP2013546158A (ja
Inventor
ウォン キム，ハイ
ウォン キム，ハイ
ホ ウ，サン
ホ ウ，サン
キル チョ，ソン
キル チョ，ソン
ソン チャン，キル
ソン チャン，キル
Original Assignee
ユ−ジーン テクノロジー カンパニー．リミテッド
ユ−ジーン テクノロジー カンパニー．リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー．リミテッド, ユ−ジーン テクノロジー カンパニー．リミテッド filed Critical ユ−ジーン テクノロジー カンパニー．リミテッド
Publication of JP2013546158A publication Critical patent/JP2013546158A/ja
Application granted granted Critical
Publication of JP5698847B2 publication Critical patent/JP5698847B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/06—Metal silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は半導体素子の製造方法に関するものであり，更に詳しくは，金属シリサイド層を含む半導体素子の製造方法に関するものである。
最近，半導体産業の発展とユーザの要求に応じて電子機器は更に高集積化及び高性能化が要求され，それによって電子機器の核心部品である半導体素子も高集積化及び高性能化が要求されている。しかし，半導体素子の高集積化のために微細構造を実現するには難しいところがある。
例えば，微細構造を実現するためにデザインルールを減少させる場合，導電性パターンの電気抵抗が増加して望みの特性を得ることが難しい。
本発明の技術的課題は上述した従来の問題点を解決するためのものであって，金属シリサイド層を含む半導体素子の製造方法を提供することにある。
本発明の更に他の目的は，以下の詳細な説明と添付した図面から，より明確になるはずである。
本発明の一実施形態による半導体素子の製造方法は，ポリシリコンパターンが形成された基板上に前記ポリシリコンパターンが露出されるように絶縁層を形成する工程と，前記絶縁層に対して選択的に前記露出されたポリシリコンパターン上にシリコンシード層を形成する工程と，前記シリコンシード層が形成された前記基板上に金属層を形成する工程と，を含む。
前記シリコンシード層を形成する工程の前に，前記絶縁層が形成された基板を，水素基を含む溶液を使用して前処理(pre-treatment)する工程を更に含んでもよい。
前記前処理する過程は，前記基板上に露出された絶縁層及びポリシリコンパターン上に水素原子がボンディング(bonding)されるようにしてもよい。
前記水素基を含む溶液は，ＨＦ溶液，希フッ酸 (Diluted Hydrogen Fluoride;ＤＨＦ)溶液及び緩衝酸化物エッチャント(Buffered Oxide Etchant;ＢＯＥ)溶液を含む群から選択された一つ以上の溶液であってもよい。
前記絶縁層を形成する工程は，基板上にポリシリコンパターンを形成する工程と，前記ポリシリコンパターンを覆うように前記基板上に絶縁物質を形成する工程及び前記ポリシリコンパターンを露出するように前記絶縁物質を一部除去する工程を含んでもよい。
前記シリコンシード層を形成する工程は，前記基板が装着(loading)されたチェンバーの内部にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8及びＳｉ4Ｈ10を含む群から選択された一つ以上のソースガスを供給してもよい。
前記シリコンシード層を形成する工程は，前記基板の温度を５００℃乃至６５０℃に維持してもよい。
前記シリコンシード層を形成する工程は，前記チェンバー内部の圧力を５Torr乃至２０Torrに維持してもよい。
前記金属層は，Ｔｉ，Ｃｏ及びＮｉを含む群から選択された一つ以上の金属であってもよい。
前記金属シリサイド層を形成する工程の後に，残留した前記金属層を除去する工程を更に含んでもよい。
前記絶縁層は，酸化物又は窒化物で形成されてもよい。
前記シリコンシード層を形成する工程は，前記絶縁層及びポリシリコンパターン上にボンディングされた水素原子のうち，前記ポリシリコンパターン上にボンディングされた水素原子のみを選択的にシリコン原子で代替してもよい。
前記シリコンシード層を形成する工程は，水素と酸素又は水素と窒素との間のボンディングエネルギーと水素とシリコンとの間のボンディングエネルギーの差を利用して前記露出されたポリシリコンパターン上に選択的に前記シリコンシード層を形成してもよい。
本発明の一実施形態による半導体素子の製造方法は，電圧の損失を最小化して半導体素子が安定した特性を有するようにする。特に，半導体素子がフラッシュセルを含む非揮発性メモリ素子である場合，フラッシュセルに電力降下が最小化された電圧を供給して安定的なデータのプログラム／消去特性を有することができる。
このために，金属シリサイド層がポリシリコンパターンの上面を更に多く覆うように形成し，金属シリサイド層及びポリシリコンパターンが成す導電性パターンで発生し得る電力降下を更に最小化することができる。
本発明の実施形態による半導体素子の製造方法を示すフローチャートである。 本発明の実施形態による半導体素子を製造するための半導体製造装置を示す概略的な断面図である。 本発明の実施形態によるポリシリコンパターンを形成する工程を示す断面図である。 本発明の実施形態による絶縁物質を形成した工程を示す断面図である。 本発明の実施形態による絶縁層を形成した工程を示す断面図である。 本発明の実施形態による絶縁層が形成された基板上を前処理する工程を示す断面図である。 本発明の実施形態による絶縁層が形成された基板上を前処理した断面を示す概念図である。 本発明の実施形態によるシリコンシード層を形成する工程を示す断面図である。 本発明の実施形態によるシリコンシード層が形成された断面を示す概念図である。 本発明の実施形態による金属層を形成する工程を示す断面図である。 本発明の実施形態による金属シリサイド層を形成する工程を示す断面図である。 本発明の実施形態による残留した金属層を除去する工程を示す断面図である。
次に，本発明の技術的思想による実施形態について添付した図面を参照して詳細に説明する。しかし，本発明の技術的思想による実施形態は様々な他の形に変更されてもよく，本発明の範囲が以下で詳述する実施形態によって限定されると解釈されてはならない。本発明の技術的思想による実施形態は当業者に本発明をより完全に説明するために提供されるものである。添付した図面において，同じ符号は終始同じ要素を意味する。なお，添付した図面における多様な要素と領域は概略的に描かれたものである。よって，本発明は添付した図面に描かれた相対的な大きさや間隔によって制限されない。
図１は，本発明の実施形態による半導体素子の製造方法を示すフローチャートである。
図１を参照すると，基板を準備する（Ｓ１０）。前記基板には半導体素子を形成するための個別構成要素が更に含まれてもよい。例えば，前記基板にはウェル領域，素子分離膜によって限定される活性領域などが含まれてもよい。
前記基板上にポリシリコンパターンを形成する（Ｓ１１０）。前記ポリシリコンパターンの下部には他の層が共にパターンを成すように形成されてもよい。すなわち，前記基板上にはポリシリコンパターンを含む多層構造のパターンが形成されてもよい。前記多層構造のパターンは，例えば，トンネリング絶縁層パターン，電荷貯蔵層パターン，ブロッキング絶縁層パターン及びポリシリコンパターンを含んでもよい。
前記多層構造のパターンを形成するために，前記基板上にトンネリング絶縁層，電荷貯蔵層，ブロッキング絶縁層及びポリシリコン層を順次に積層した後，フォトリソグラフィ工程及びエッチング工程を行ってもよい。
前記基板上に前記ポリシリコンパターンが露出されるように絶縁層を形成する（Ｓ１２０）。前記ポリシリコンパターンを露出するために，前記ポリシリコンパターンを覆う絶縁物質を形成した後，前記ポリシリコンパターンが露出されるように前記絶縁物質を一部除去する。この際，前記ポリシリコンパターン以外の他の層，すなわち，前記基板，前記ブロッキング絶縁層パターンなどを露出しないように前記絶縁物質を残留させてもよい。
次に，前記ポリシリコンパターンを露出させる前記絶縁層が形成された前記基板上を水素基が含まれた溶液で前処理する（Ｓ１３０）。前記水素基が含まれた溶液はＨＦ溶液，ＤＨＦ溶液又はＢＯＥ溶液であってもよい。前記水素基が含まれた溶液で前処理をすると，前記ポリシリコンパターン及び前記絶縁層上に水素原子がボンディングされることができる。
次に，前記ポリシリコンパターン上にシリコンシード層を形成する（Ｓ１４０）。前記シリコンシード層を形成するために，前記ポリシリコンパターン上にボンディングされた水素原子のみを選択的にシリコン原子で代替してもよい。
前記シリコンシード層が形成された基板上に金属層を形成する（Ｓ１５０）。金属層は，例えば耐火性金属で形成されてもよい。
前記金属層が形成された基板を熱処理し，前記金属層を前記シリコンシード層及び前記ポリシリコンパターンと反応させて金属シリサイド層に形成する（Ｓ１６０）。次に，前記金属シリサイド層として反応させてから残った残留金属層を除去する（Ｓ１７０）。その結果，前記ポリシリコンパターン上に前記金属シリサイド層が形成される。
次に，選択的に２次熱処理をして，前記金属シリサイド層を更に緻密化してもよい（Ｓ１８０）。
図２は，本発明の実施形態による半導体素子を製造するための半導体製造装置を示す概略的な断面図である。
図２を参照すると，半導体製造装置１０のチェンバー１１内に反応ガスが導入されるための導入部１２が形成される。導入部１２によって導入された反応ガスはシャワーヘッド１３を介してチェンバー１１内部に噴射されてもよい。
蒸着の対象となる基板１００がチャック１４上に置かれるようになるが，このようなチャック１４はチャック支持台１６によって支持される。チャック１４は必要な場合基板１００に熱を加え，基板１００が所定温度を有するようにしてもよい。このような装置によって蒸着が行われてからは排出部１７によって排出される。
半導体製造装置１０は，図１で前述したシード層形成（Ｓ１４０）及び金属層形成（Ｓ１５０）に使用されてもよい。又は，半導体製造装置１０は図１で前述したシード層形成（Ｓ１４０）に使用されてもよい。
半導体製造装置１０は，例えば，化学気相蒸着（Chemical Vapor Deposition;ＣＶＤ）装置であってもよい。
図３は，本発明の実施形態によるポリシリコンパターンを形成する工程を示す断面図である。
図３を参照すると，基板１００上にポリシリコンパターン２４０を形成する。基板１００は，例えばシリコン又は化合物半導体ウェハのような半導体基板を含んでもよい。又は，基板１００にはガラス，金属，セラミック，石英のような半導体と異なる基盤物質が含まれてもよい。
基板１００上にはポリシリコンパターン２４０と共に基板１００とポリシリコンパターン２４０との間に配置されるようにトンネリング絶縁層パターン２１０，電荷貯蔵層パターン２２０及びブロッキング絶縁層パターン２３０を共に形成して多層構造２００を形成してもよい。
トンネリング絶縁層パターン２１０は，例えば，シリコン酸化膜，高誘電率を有する絶縁膜，高誘電率を有する金属酸化膜又はそれらの組み合わせであってもよい。電荷貯蔵層パターン２２０に貯蔵される電荷は基板１００からトンネリング絶縁層パターン２１０を介して伝達されてもよい。この際，電荷貯蔵層パターン２２０に貯蔵される電荷はトンネリング絶縁層パターン２１０を熱電子又はＦ−Ｎトンネリングによって通過してもよい。
電荷貯蔵層パターン２２０は導電体又はトラップ型絶縁層であってもよい。電荷貯蔵層パターン２２０が導電体である場合，次に形成される半導体素子は通常のフラッシュメモリであってもよい。電荷貯蔵層パターンが導電体である場合，電荷貯蔵層パターン２２０はポリシリコンで形成されてもよい。電荷貯蔵層パターン２２０がトラップ型絶縁層である場合，次に形成される半導体素子は電荷トラップ型フラッシュ（ＣＴＦ，Charge Trap Flash）であってもよい。電荷貯蔵層パターンがトラップ型絶縁層である場合，電荷貯蔵層パターン２２０は窒化物を含んでもよい。
ブロッキング絶縁層パターン２３０は電荷貯蔵層パターン２２０に貯蔵された電荷がポリシリコンパターン２４０に流出されないように電荷を遮断してもよい。ブロッキング絶縁層パターン２３０はトンネリング絶縁層パターン２１０とのキャパシタカップリング及び絶縁特性を考慮し，その物質及び厚さが決定されてもよい。ブロッキング絶縁層パターン２３０は高誘電率を有する絶縁膜，シリコン酸化膜，高誘電率を有する金属酸化膜又はそれらの組み合わせであってもよい。
ポリシリコンパターン２４０は次に形成される半導体素子が非揮発性メモリ素子である場合，ゲート電極の役割をしてもよい。
トンネリング絶縁層パターン２１０，電荷貯蔵層パターン２２０，ブロッキング絶縁層パターン２３０及びポリシリコンパターン２４０を形成するために，トンネリング電荷層（図示せず），電荷貯蔵層（図示せず），ブロッキング絶縁層（図示せず）及びポリシリコン層（図示せず）を形成した後，フォトリソグラフィ工程及びエッチング工程を行ってもよい。
図４は，本発明の実施形態による絶縁物質を形成した工程を示す断面図である。
図４を参照すると，ポリシリコンパターン２４０が形成された基板１００上にポリシリコンパターン２４０を全て覆うように絶縁物質３００ａを形成する。絶縁物質３００ａは，例えば，シリコン酸化膜又はシリコン窒化膜で形成されてもよい。
図５は，本発明の実施形態による絶縁層を形成した工程を示す断面図である。
図４及び図５を参照すると，絶縁物質３００ａを一部除去して絶縁層３００を形成する。絶縁層３００を形成するために，絶縁物質３００ａを形成した後エッチバック（etch-back）工程を行ってもよい。又は，絶縁層３００を形成するために絶縁物質３００ａを形成した後，化学的機械的研磨（Chemical Mechanical Polishing; ＣＭＰ）のような平坦化工程を行ってもよい。
絶縁層３００を形成するためにエッチバック工程を行う場合，絶縁層３００は位置に応じて段差を有してもよい。絶縁層３００は例えば，多層構造２００に隣接した部分が多層構造２００の間の中間部分に比べ厚く形成されてもよい。また，絶縁層３００によってポリシリコンパターン２４０の側面一部と上面が露出されてもよい。
絶縁層３００を形成するために化学的機械的研磨を行う場合，図示してはいないが，絶縁層３００は基板１００の上面に対して同じ厚さを有してもよい。絶縁層３００は，例えば，多層構造２００と同じであるか類似した厚さを有してもよい。また，絶縁層３００によってポリシリコンパターン２４０の上面のみが露出されてもよい。
図６は，本発明の実施形態による絶縁層が形成された基板上を前処理する工程を示す断面図である。
図６を参照すると，絶縁層３００が形成された基板１００上を，水素基を含む溶液を使用して前処理する。前記水素基を含む溶液は，例えば，ＨＦ溶液，ＤＨＦ溶液又はＢＯＥ溶液であってもよい。
図７は，本発明の実施形態による絶縁層が形成された基板上を前処理した断面を示す概念図である。
図７を参照すると，ポリシリコンパターン２４０が露出されるように絶縁層３００が形成された基板上を，水素基を含む溶液で前処理すると，ポリシリコンパターン２４０及び絶縁層３００の露出された表面上に水素原子（Ｈ）がボンディングされる。
すなわち，ポリシリコンパターン２４０が含むシリコン原子（Ｓｉ）のうち表面に露出されたものが４価結合を満足するために水素原子（Ｈ）がボンディングされる。また，絶縁層３００が含む酸素元素（Ｏ）又は窒素元素（Ｎ）のうち表面に露出されたものが水素原子（Ｈ）とボンディングされる。このように，露出された表面上に水素原子（Ｈ）をボンディングすることをＨ基パッシベーション（passivation）処理と称する。
水素原子（Ｈ）がポリシリコンパターン２４０及び絶縁層３００の露出された表面にボンディングされるために，ポリシリコンパターン２４０及び絶縁層３００の一部が水素基を含む溶液によって除去されてもよい。また，ポリシリコンパターン２４０上に形成された自然酸化膜が水素基を含む溶液によって除去されてもよい。
図８は，本発明の実施形態によるシリコンシード層を形成する工程を含む断面図である。
図８を参照すると，絶縁層３００によって露出されたポリシリコンパターン２４０の表面上に選択的にシリコンシード層４００が形成される。すなわち，シリコンシード層４００はポリシリコンパターン２４０の露出された表面上には形成されるが，絶縁層３００の露出された表面上には形成されない。
但し，ポリシリコンパターン２４０と隣接した絶縁層３００の表面には一部シリコンシード層４００が形成され得るが，これはポリシリコンパターン２４０上に形成されたシード層４００が絶縁層３００の表面を一部覆うことに過ぎず，絶縁層３００の表面から形成されたものではない可能性がある。
図６で前述した絶縁層３００が形成された基板１００上を，水素基を含む溶液を使用した前処理は，ボンディングされた水素元素（Ｈ）が維持されるようにシリコンシード層４００を形成する約２時間以内に行われてもよい。
図９は，本発明の実施形態によるシリコンシード層が形成された断面を示す概念図である。
図７及び図９を参照すると，ポリシリコンパターン２４０上にボンディングされた水素原子（Ｈ）がシリコン原子（Ｓｉ）に代替され，ポリシリコンパターン２４０上にシリコンシード層４００が形成される。シリコンシード層４００は図示したように，ポリシリコンパターン２４０上にボンディングされた水素原子（Ｈ）を代替したシリコン原子（Ｓｉ）及び水素原子（Ｈ）を代替したシリコン原子（Ｓｉ）上に結合されたシリコン原子（図示せず）を全て含んでもよい。
シリコンシード層４００はポリシリコンパターン２４０上にのみ形成され，絶縁層３００上には形成されなくてもよい。すなわち，シリコンシード層４００が形成された場合，ポリシリコンパターン２４０上にボンディングされた水素原子（Ｈ）はシリコン原子（Ｓｉ）に代替されるが，絶縁層３００上にボンディングされた水素原子（Ｈ）はそのまま維持されてもよい。よって，シリコンシード層４００は絶縁層３００に対して選択的にポリシリコンパターン２４０上に形成されてもよい。
絶縁層３００は，例えば，シリコン酸化膜又はシリコン窒化膜で形成されてもよい。水素原子（Ｈ）は，ボンディングされるように結合される原子の種類に応じて結合のためのボンディングエネルギー（bonding energy）が異なり得る。例えば，水素−酸素（Ｈ−Ｏ）結合のボンディングエネルギーは４．８ｅＶ，水素−窒素（Ｈ−Ｎ）結合のボンディングエネルギーは４．０ｅＶ，水素−シリコン（Ｈ−Ｓｉ）結合のボンディングエネルギーは３．３ｅＶである。
よって，シリコンシード層を形成するための工程条件を調節すると，ボンディングされた水素原子を選択的に除去することができる。すなわち，シリコンシード層４００を形成するために適切な工程条件でシリコン前駆体を供給すると，最もボンディングエネルギーが低い水素−シリコン（Ｈ−Ｓｉ）の間の結合を分離させながら相対的にボンディングエネルギーが高い水素−窒素（Ｈ−Ｎ）の間の結合又は水素−酸素（Ｈ−Ｏ）の間の結合は維持させることができる。
上記工程を介して，最もボンディングエネルギーが低い水素−シリコン（Ｈ−Ｓｉ）の間の結合のみ分離する工程条件でシリコン前駆体を供給すると，ポリシリコンパターン２４０上にのみ選択的にシリコンシード層４００を形成することができる。
シリコンシード層４００を形成するために，例えば，基板１００の温度を５００℃乃至６５０℃に維持してもよい。また，シリコンシード層４００を形成するためにチェンバー内部の圧力を５Torr乃至２０Torrに維持してもよい。
シリコンシード層４００を形成するために，シリコン前駆体としてシリコン系列（Silicon-based）のガスを使用してもよい。前記シリコン前駆体は，例えば，シリコン系列ガスはＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8又はＳｉ4Ｈ10を含んでもよい。前記シリコン前駆体は，５sccm乃至２０sccmの流量で２０秒乃至１６０秒の間供給されてもよい。前記シリコン前駆体を供給するために，キャリアガスとして窒素（Ｎ2）乃至水素（Ｈ2）ガスが同時に供給されてもよい。前記キャリアガスは５０００sccm乃至３００００sccmの流量で供給されてもよい。
シリコンシード層４００を形成する間のチェンバー内部の圧力を増加させる場合，前記シリコン前駆体の供給時間を減少させることができる。すなわち，チェンバー内部の圧力及び前記シリコン前駆体の供給時間は反比例関係を有してもよい。
図１０は，本発明の実施形態による金属層を形成した工程を示す断面図である。
図１０を参照すると，シリコンシード層４００が形成された基板１００を覆うように金属層５００を形成してもよい。金属層５００は耐火性金属で形成されてもよい。金属層５００は，例えば，Ｔｉ，Ｃｏ又はＮｉであってもよい。
図１１は，本発明の実施形態による金属シリサイド層を形成した工程を示す断面図である。
図１１を参照すると，金属層５００が形成された基板１００を熱処理してポリシリコンパターン２４０上に金属シリサイド層６００を形成する。金属シリサイド層６００は金属層５００に含まれる金属原子と図１０に示すシリコンシード層４００及びポリシリコンパターン２４０に含まれるシリコン原子が結合されて形成されてもよい。
金属シリサイド層６００を形成するためにＲＴＰ(Rapid Thermal Processing)工程などのような熱処理工程が行われてもよい。金属シリサイド層６００は，例えば，ＴｉＳｉ2，ＣｏＳｉ2又はＮｉＳｉで形成されてもよい。
金属層５００がＴｉである場合，Ｃ４９−ＴｉＳｉ2より比抵抗が低いＣ５４−ＴｉＳｉ2相を有する金属シリサイド層６００を形成することができる。又は，金属層がＣｏである場合，Ｃｏ2Ｓｉ又はＣｏＳｉより比抵抗が低いＣｏＳｉ2で形成される金属シリサイド層６００を形成することができる。又は，金属層がＮｉである場合，ＮｉＳｉ2より比抵抗が低いＮｉＳｉで形成される金属シリサイド層６００を形成することができる。
図１０で示したシリコンシード層４００を形成した場合，金属シリサイド層６００がポリシリコンパターン４００の上面をより多く覆うように形成してもよい。ポリシリコンパターン４００と基板１００との間に多層構造２００のようなフラッシュセルが含まれる場合，高い電圧が要求される。よって，金属シリサイド層６００がポリシリコンパターン４００の上面をより多く覆うほど電圧降下が最小化され得る。これを介し，ＮＡＮＤフラッシュのように同じポリシリコンパターン４００を介して多くのフラッシュセルが連結される半導体素子において，安定的なデータのプログラム／消去特性を有することができる。
図１２は，本発明の実施形態による残留した金属層を除去する工程を示す断面図である。
図１１及び図１２を参照すると，金属シリサイド層６００を形成してから残留した金属層５００を除去する。残留した金属層５００を除去するために，金属シリサイド層６００及び絶縁層３００に対してエッチング選択比を有するエッチング工程が使用されてもよい。
これを介し，基板１００上には絶縁層３００に対して金属シリサイド層６００及びポリシリコンパターン４００のみが露出され得る。
次に，必要に応じて選択的に２次熱処理を行ってもよい。２次熱処理は形成された金属シリサイド層６００の比抵抗(resistivity)を更に減少させるために使用されてもよい。例えば，金属シリサイド層６００がＴｉ−シリサイドである場合，Ｃ４９−ＴｉＳｉ2のようなＣ５４−ＴｉＳｉ2以外の相を全てＣ５４−ＴｉＳｉ2相に変化させるために２次熱処理を行ってもよい。この場合，２次熱処理は図１１で説明した熱処理工程より高い温度で行われてもよい。
又は，例えば，金属シリサイド層６００がＣｏ−シリサイドである場合，Ｃｏ2Ｓｉ又はＣｏＳｉのようなＣｏＳｉ2以外の相を全てＣｏＳｉ2相に変化させるために２次熱処理を行ってもよい。この場合，２次熱処理は図１１で説明した熱処理工程より高い温度で行われてもよい。
但し，例えば，金属シリサイド層６００がＮｉ−シリサイドである場合，Ｎｉ3Ｓｉ，Ｎｉ31Ｓｉ12，Ｎｉ5Ｓｉ2，Ｎｉ2Ｓｉ，Ｎｉ3Ｓｉ2のようなＮｉＳｉ2以外の相が残留する場合，それらをＮｉＳｉ相に変化させるために２次熱処理を行ってもよい。しかし，この場合ＮｉＳｉ2相が形成されないように，上述したＴｉ−シリサイド又はＣｏ−シリサイドの場合に比べ相対的に低温の熱処理が行われてもよい。
本発明を好ましい実施形態について詳細に説明したが，それとは異なる形の実施形態も可能である。よって，以下に記載された請求項の技術的思想と範囲は好ましい実施形態に限られない。
本発明は，蒸着工程のような多様な形の半導体製造工程に応用され得る。

Claims (12)

  1. ポリシリコンパターンが形成された基板上に前記ポリシリコンパターンが露出するように絶縁層を形成する工程と，
    水素基を含む溶液を使用して前記基板上に露出された絶縁層及びポリシリコンパターン上に水素原子をボンディングさせる前処理工程と，
    前記ポリシリコンパターン上にボンディングされた水素原子を選択的にシリコン原子に代替することにより，前記露出したポリシリコンパターン上にシリコンシード層を形成する工程と，
    前記シリコンシード層が形成された前記基板を覆うように金属層を形成する工程；及び
    前記金属層が形成された前記基板を熱処理して前記ポリシリコンパターン上に金属シリサイド層を形成する工程と，を含む半導体素子の製造方法。
  2. 前記金属シリサイド層は，前記金属層に含まれた金属原子と前記シリコンシード層に含まれたシリコン原子が結合して形成されることを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記絶縁層を形成する工程は，前記ポリシリコンパターンの側面上部が露出するように前記絶縁物質を一部除去することを特徴とする請求項１記載の半導体素子の製造方法。
  4. 前記水素基を含む溶液は，ＨＦ溶液，ＤＨＦ溶液及びＢＯＥ溶液を含む群から選択された一つ以上の溶液であることを特徴とする請求項１記載の半導体素子の製造方法。
  5. 前記絶縁層を形成する工程は，基板上にポリシリコンパターンを形成する工程と，
    前記ポリシリコンパターンを覆うように前記基板上に絶縁物質を形成する工程と，
    前記ポリシリコンパターンが露出するように前記絶縁物質を一部除去する工程と，
    を含むことを特徴とする請求項１記載の半導体素子の製造方法。
  6. 前記シリコンシード層を形成する工程は，前記基板が装着されたチェンバーの内部にＳｉＨ4，Ｓｉ2Ｈ，Ｓｉ3Ｈ8及びＳｉ4Ｈ10を含む群から選択された一つ以上のソースガスを供給することを特徴とする請求項１記載の半導体素子の製造方法。
  7. 前記シリコンシード層を形成する工程は，前記基板の温度を５００℃乃至６５０℃に維持することを特徴とする請求項６記載の半導体素子の製造方法。
  8. 前記シリコンシード層を形成する工程は，前記チェンバー内部の圧力を５Torr乃至２０Torrに維持することを特徴とする請求項６記載の半導体素子の製造方法。
  9. 前記金属層は，Ｔｉ，Ｃｏ及びＮｉを含む群から選択された一つ以上の金属であることを特徴とする請求項１記載の半導体素子の製造方法。
  10. 前記金属シリサイド層を形成する工程の後に，残留した前記金属層を除去する工程を更に含むことを特徴とする請求項１記載の半導体素子の製造方法。
  11. 前記絶縁層は，酸化物又は窒化物で形成されることを特徴とする請求項１記載の半導体素子の製造方法。
  12. 前記シリコンシード層を形成する工程は，水素と酸素又は水素と窒素との間のボンディングエネルギーと，水素とシリコンとの間のボンディングエネルギーの差を利用して前記露出されたポリシリコンパターン上に選択的に前記シリコンシード層を形成することを特徴とする請求項１記載の半導体素子の製造方法。
JP2013525842A 2010-09-06 2011-08-30 半導体素子の製造方法 Expired - Fee Related JP5698847B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2010-0086963 2010-09-06
KR1020100086963A KR20120024199A (ko) 2010-09-06 2010-09-06 반도체 소자의 제조 방법
PCT/KR2011/006389 WO2012033299A2 (ko) 2010-09-06 2011-08-30 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2013546158A JP2013546158A (ja) 2013-12-26
JP5698847B2 true JP5698847B2 (ja) 2015-04-08

Family

ID=45811043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525842A Expired - Fee Related JP5698847B2 (ja) 2010-09-06 2011-08-30 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US8937012B2 (ja)
JP (1) JP5698847B2 (ja)
KR (1) KR20120024199A (ja)
CN (1) CN103081064B (ja)
WO (1) WO2012033299A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063302A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Backside source/drain replacement for semiconductor devices with metallization on both sides

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63196075A (ja) * 1987-02-10 1988-08-15 Fujitsu Ltd Ｍｉｓ半導体装置の製造方法
JPH04307768A (ja) * 1991-04-04 1992-10-29 Seiko Epson Corp 薄膜トランジスタとその製造方法
JPH08339996A (ja) * 1995-06-12 1996-12-24 Toshiba Corp 半導体装置の製造方法
KR100272653B1 (ko) * 1996-12-10 2000-12-01 김영환 반도체 소자의 제조방법
JPH10256189A (ja) * 1997-03-07 1998-09-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP3033518B2 (ja) * 1997-04-21 2000-04-17 日本電気株式会社 半導体装置の製造方法
JP2000156350A (ja) * 1998-11-19 2000-06-06 Sony Corp バッチ式縦型ＨＳＧ−Ｓｉ形成装置
KR100379107B1 (ko) * 2001-03-21 2003-04-07 삼성전자주식회사 반도체 장치에서 폴리사이드 구조물의 형성 방법
JP2003007869A (ja) * 2001-06-26 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
KR20040001455A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 선택적 성장법을 이용한 반도체소자의 제조방법
KR100493047B1 (ko) * 2003-02-13 2005-06-07 삼성전자주식회사 선택적 에피택셜 성장을 이용한 반도체 소자의 국부 배선형성 방법
KR100539158B1 (ko) * 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
US7078326B1 (en) * 2005-01-19 2006-07-18 Marsh Eugene P Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
US7666774B2 (en) * 2007-01-23 2010-02-23 International Business Machines Corporation CMOS structure including dual metal containing composite gates
JP2009026802A (ja) * 2007-07-17 2009-02-05 Toshiba Corp 半導体装置の製造方法および半導体装置
KR20090106880A (ko) * 2008-04-07 2009-10-12 주식회사 하이닉스반도체 고집적 반도체 소자의 게이트 형성방법

Also Published As

Publication number Publication date
WO2012033299A2 (ko) 2012-03-15
US8937012B2 (en) 2015-01-20
JP2013546158A (ja) 2013-12-26
WO2012033299A3 (ko) 2012-06-14
KR20120024199A (ko) 2012-03-14
US20130130497A1 (en) 2013-05-23
CN103081064B (zh) 2015-07-29
CN103081064A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
US8227357B2 (en) Methods of fabricating silicon oxide layers using inorganic silicon precursors and methods of fabricating semiconductor devices including the same
US11450771B2 (en) Semiconductor device and method for manufacturing same
TWI220279B (en) Method for fabricating a semiconductor device having an ONO film
US7510984B2 (en) Method of forming silicon nitride film and method of manufacturing semiconductor device
KR100615093B1 (ko) 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP4429300B2 (ja) 電子デバイス材料の製造方法
TWI604562B (zh) 選擇性氮化方法
TWI786217B (zh) 增強選擇性沉積製程
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
TW200939347A (en) Low temperature conformal oxide formation and applications
KR20060055751A (ko) 반도체 장치의 게이트 형성 방법
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
JP5698847B2 (ja) 半導体素子の製造方法
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
KR100845001B1 (ko) 절연 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
KR100889401B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
JP2005302892A (ja) 半導体装置及びその製造方法
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR20070076785A (ko) 반도체 디바이스의 절연막 제조방법
TW202409321A (zh) 用於高品質選擇性氮化矽沉積的集成方法及工具

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150213

R150 Certificate of patent or registration of utility model

Ref document number: 5698847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees