TW548779B - Integrated capacitor and method of making same - Google Patents

Description

548779 五、發明說明（l) 發明之領域 本發明係關於一種積體電容（integrated capacitor) 及其製法，尤指一種可具有極性且具有接近完美匹配 (matching)特性之積體電容結構，特別適合應用於類比/ 數位轉換器（A/D converter)或數位/類比轉換器（d/a converter)或切換電路（switch cap circuit)領域。 背景說明 一直以來，被動元件如電容等已經被廣泛地使用在無 線電波（radio frequency，RF)及混合訊號 (mixed-signal)電路中，應用在諸如過濾器（filter)、共 振電路（resonant circuit)、及導流電路（bypass)等電路 設計上。而為了降低生產製造成本，IC製造或設計業者莫 不戮力朝提高積體電路積集度之潮流邁進。 ^ 、 圖一為習知高積集度積體電容之部份結構側視圖。如 圖一所示，習知之積體電容1係由複數個平行排列之垂直 金屬板1 0 0及1 2 0所構成，其中無陰影的為垂直金屬板 120’表示其為電連接一節點Α，有陰影的為垂直金屬板 1 〇 〇，表示其為電連接一節點Β。垂直金屬板1 〇 〇及1 2 0皆形 ，於一半導體基底（未顯示）上。每一垂直金屬板1〇〇皆由 複數個金屬層1 〇 a、1 〇 b、1 〇 c及1 〇似及電連接複數個金屬

548779 五、發明說明（2) 層1 0 a、1 0 b、1 0 c及1 0 d之金屬插塞1 1 a、11 b及11 C所構 成。每一垂直金屬板120皆由複數個金屬層i2a、12b、12c 及12 d以及電連接複數個金屬層12a、12b、12 c及12 d之金 屬插塞1 3 a、1 3 b及1 3 c所構成。垂直金屬板1 〇 〇及1 2 〇之間 為一介電層（未顯示）。一般而言，習知之積體電容1的複 數個金屬層10a、10b、10 c及10 d以及複數個金屬層12a、 1 2 b、1 2 c及1 2 d係與積體電路之金屬内連線製程同時定義 完成’不需要額外的光罩來定義圖案，因此可以節省成 本。此外，習知之積體電容1可提供較高的單位面積電容 值(capacitance per unit area) ° 然而’習知之積體電容1由於連接節點A的垂直金屬板 1 2 0以及連接節點β的垂直金屬板1 〇 〇，操作時皆會與位於 其下方之半導體基底產生所謂的寄生電容（parasitic ^apacitance)。請參閱圖二，圖二為圖一中之習知積體電 容1之等效電路圖。如前所述，習知積體電容丨之垂直金屬 =12^其為電連接一節點A，垂直金屬板1〇〇，其為電連 在A節點與B節點之間，除了本身電容結構所 Ά 二:值C #外，在節點Α端尚有一寄生電容c產 卑4 ^ Ϊ f Β端尚有一寄生電容C產生。寄生電容W及 f八；是由於垂直s金屬板i〇0及I20之最下層金屬層 ^别為金屬層10a與金屬層12a)與接地之半導體基底感應 ③m:來，使得習知積體電容1由於在設計上兩端 即點白有寄生電容而不具有極性，因此不適合應用於類比

548779 五、發明說明（3) /數位轉換器（A/D converter)或數位/類比轉換器（〇/a converter)或切換電路(switch cap circuit)領域。 此外’為了增加電谷值’傳統的積體電容經常採用 「指型」電容（finger capacitor)結構，卻產生不匹配的 問題。請參閱圖三，圖三為習知積體電容3 0之部份佈局上 視圖。如圖三所示，積體電容3 0由複數個「指型」電^胞 3 1所構成。每一「指型」電容胞3 1包含有一電連接節點A 之垂直金屬板311以及一電連接節點B之垂直金屬板3 1 2*。 根據如圖三所示之習知積體電容結構，「指型」電容胞3 i 有四個邊，其分別為a、b、c、d，其四邊所看到周圍環境 不盡相同，即稱為不匹配（not match)。曾有利用假金屬 (dummy metal)佈設於各「指型」電容胞31之四周，但仍 未改善匹配問題，而且假金屬佈局亦會浪費寶貴的晶片面 積。 發明概述 據此，本發明之主要目的在於提供一種具有極性之高 積集度積體電容，可以解決匹配問題，適合應用於類比/ 數位轉換器（A/D converter)或數位/類比轉換器（D/A converter)或切換電路（switch cap circuit)設計中。 在本發明之最佳實施例中，揭露了一種可具有極性之

第8頁 548779 五、發明說明（4) ?體電容，包含-半導體基底；一外垂直板設於該半導體 土底上’該外垂直板係由複數個並列第一導電條上下經由 複數個第一插塞互相電連接所構成，該外垂直板定義出一 格狀區域；一内垂直板，設置於該袼狀區域之該半導體基 底上’讀内垂直板係由複數個並列第二導電條上下經由複 數個第一插塞互相電連接所構成；及一水平導電板，設於 該外垂直板及該内垂直板之下，且介於該外垂直板及該内 垂直板與該半導體基底之間。其中該内垂直板係經由至少 一^第三插塞與該水平導電板電連接。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下。 發明之詳細說明 請參閱圖四，圖四為本發明具有高匹配度之積體電容 胞上視圖。如圖四所示，積體電容胞4 0包含有一呈格狀佈 局之外垂直金屬板41以及内垂直金屬板42a、42b、42 c及 42d。外垂直金屬板41定義出四個格狀區域41a、41b、41c 及4 1 d，使内垂直金屬板4 2 a、4 2 b、4 2 c及4 2 d分別位於格 狀區域41a、41b、41c及41 d内。外垂直金屬板41以及内垂 直金屬板4 2 a、4 2 b、4 2 c及4 2 d之間為一介電層4 5以構成絕 緣。垂直金屬板41及4 2皆形成於一半導體基底上（未顯

第9頁 數個金屬層之金屬插塞所構成。—個^金屬層以及電連接複 接一節點A，内垂直金屬板4 叙以垂直金屬板41電連 金屬板42電連接—節點B的方二5二節點B，其中内垂直 f (未顯示於圖四），經由接觸插塞1 ^供一底部水平金屬 42,俾產生可具有極性之積體電ς電連接各内垂直金屬板 此外，習知該項技蓺者亦 隨意更改夕卜垂直金屬^ i所定義f ^，發^容之後， :為三個格狀區域或為兩個格狀。u量，例如更 J中尤需注意外垂直金屬板定】’ 為至少一個，而以此衍生 ，出格狀&域數Ϊ可以 之對稱性佈局結構者，皆A ^ =，可為解決匹配問題 白為本發明所欲申請之範疇。 大立=五J五為圖四中積體電容40之部份結構玫 # ώ π i t 1 M k ^五所示，本發明高積集度積體電容以 二的么I千古i ί41及内垂直金屬板42所構成，其中無陰 =的f外垂直金屬板41，表示其為電連接一節點Α，有陰 衫的為内垂直金屬板42，表示其為電連接一節點Β。垂直 金屬板41及42皆形成於一半導體基底上（未顯示）。外垂直 金屬板41由複數個金屬層411a、411b、411(：及411d以及電 連接複數個金屬層4lla、411b、411c及411d之金屬插塞 4 1 2 a、4 1 2 b及41 2 c所構成。内垂直金屬板& 2由複數個金屬 548779 五、發明說明（6) 層421a、421b、421c及421 d以及電連接複數個金屬層 421a、421b、421c及 421d之金屬插塞 422a、422b及 422c所 構成。垂直金屬板4 1及4 2之間為一介電層（未顯示）。依據 本發明較佳實施例，積體電容4 0的複數個金屬層4 11 a、 4 11 b、4 1 1 c及4 11 d以及複數個金屬層4 2 1 a、4 2 1 b、4 2 1 c及 421 d係與積體電路之金屬内連線製程同時定義完成，不需 要額外的光罩來定義圖案，因此可以節省成本。 仍然參閱圖五，本發明高積集度積體電容4〇另包含有 一底部水平導電板43,設於外垂直金屬板41及内垂直金屬 板4 2之下，且介於外垂直金屬板41及内垂直金屬板4 2與半 導體基底（未顯示）之間。底部水平導電板43為導電材料所 構成，例如金屬或多晶矽。依據本發明較佳實施例，底部 水平導電板43與積體電路之金屬内連線製程中的第一層^ 屬導線（metal 1)同時定義完成。底部水平導電板〇盥内 垂直金屬板42之間透過至少一個金屬插塞431電連接;;底 部水平導電板43與外垂直金屬板41之間為介電一 絕緣。 〜乂 請參閱圖六，圖六為圖五中之積體電容40之等效電路 圖。如前所述，本發明高積集度積體電容40之外垂直金 ，41’其為電連接一節點a，内垂直金屬板42，其經由底 1水平導電板43而電連接一節點Ββ在a節點與B節點之-間，除了本身電容結構所貢獻之電容值c i义外，在節點b

548779 ；

端有一寄生電容c產生。寄生電容Cb皆是由於底部水平 電板43與接地之半導體基底（未顯示）感應產生。在節點a 端則由於底部水平導電板43之遮蔽，而無寄生電容產生。 如此一來，使得習知積體電容40由於在設計上只有一端節 點有寄至電容因而具有極性，適合應用於類比/數位轉換 器（A/D converter)或數位 /類比轉換器（D/A c〇nvertei；) 或切換電路（switch cap circuit)領域。 3月參閱圖七，圖七為本發明積體電容之部份佈局上視 圖。如圖七所示，積體電容由複數個對稱電容胞7 〇所構 成。電容胞70包含有一電連接節點A之垂直金屬板71以及 一電連接節點B之垂直金屬板72。根據如圖三所示之習知 積體電容結構，電容胞7 0有四個邊，其四邊所看到周圍環 境相同，因此接近完美匹配（match)。本發明不需利用假 金屬（dummy metal)佈設於各電容胞7 0之四周，因此可以 節省寶貴的晶片面積。 相較於習知技藝’本發明乃可具有極性之高積集度積 體電容，可以解決匹配問題，適合應用於類比/數位轉換 器（A/D converter)或數位 /類比轉換器（d/a converter) 或切換電路（switch cap circuit)設計中。積體電容的金 屬層係與積體電路之金屬内連線製程同時定義完成，不需 要額外的光罩來定義圖案，因此可以節省成本。以上種種 優點均顯示本發明已完全符合專利法所規定之產業利用

第12頁 548779 五、發明說明（8) 性、新穎性及進步性等法定要件，爰依專利法提出申請， 敬請詳查並賜准本案專利。 以上所述僅為本發明之較佳實施例，本發明的效用並 不限於前述之電容結構，蓋所有其他習知之積體電容結 構，若其具有雙邊寄生電容，均可以依前述實施例之做 法，在基板與電容間增加一導電板，而形成一具有極性之 積體電容。因此，凡依上述方法所完成之積體電容，以及 根據本發明實施例與申請專利範圍所作之均等變化與修 飾，皆應屬本發明專利之涵蓋範圍。

第13頁 548779 圖式簡單說明 圖示之簡單說明 圖一為習知高積集度積體電容之部份結構放大側視 圖。 圖二為圖一中之習知積體電容之等效電路圖。 圖三為習知積體電容之部份佈局上視圖。 圖四為本發明具有高匹配度之積體電容胞上視圖。 圖五為圖四中積體電容之部份結構放大立體剖面圖。 圖六為圖五中之積體電容之等效電路圖。 圖七為本發明積體電容之部份佈局上視圖。 圖示之符號說明 1 積 體 電 容 10a、 10b、 10c及 lOd 金 屬 層 11a、 1 lb及 11c 金 屬 插 塞 12a、 12b、 12c及 12d 金 屬 層 13a、 13b及 13c 金 屬 插 塞 100^ 120 垂 直 金 屬 板 30 積 體 電 容 31 積 體 電 容 胞 311 垂 直 金 屬 板 312 垂 直 金 屬 板 40 積 體 電 容

第14頁 548779 圖式簡單說明 41 外 垂 直 金 屬 板 42a、 42b、 42c、 42d 内 垂 直 金 屬 板 41a、 41b、 41c、 41d 格 狀 區 域 43 底 部 水 平 導 電板 431 金 屬 插 塞 45 介 電 層 411a 、411b 、411 c、 411d 金 屬 層 412a 、412b 、412 c 金 屬 插 塞 421a 、421b ^ 421 c、 421d 金 屬 層 422a 、42 2b 、422 c 金 屬 插 塞 70 電 容 胞 7卜 72 垂 直 金 屬 板

第15頁

Claims (1)

1. 548779 六、申請專利範圍 1. 一種積體電容，包含有： 一半導體基底； 一外垂直板設於該半導體基底上，該外垂直板係由複 數個並列第一導電條上下經由複數個第一插塞互相電連接 所構成，該外垂直板定義出一格狀區域； 一内垂直板，設置於該格狀區域之該半導體基底上， 該内垂直板係由複數個並列第二導電條上下經由複數個第 二插塞互相電連接所構成；及 一水平導電板，設於該外垂直板及該内垂直板之下， 且介於該外垂直板及該内垂直板與該半導體基底之間； 其中該内垂直板係經由至少一第三插塞與該水平導電 板電連接。 2. 如申請專利範圍第1項所述之積體電容，其中該水平 導電板由金屬構成。 3. 如申請專利範圍第1項所述之積體電容，其中該水平 導電板與該外垂直板係藉由一介電層形成電性絕緣。 4. 如申請專利範圍第1項所述之積體電容，其中該第一 導電條及該第二導電條皆由金屬構成。 5. 如申請專利範圍第1項所述之積體電容，其中該外垂 直板與該内垂直板係互為電性絕緣。

   第16頁 548779 六、申請專利範圍 ~一~—有 6 ·如申請專利範圍第1項所述之積體電容，其中該外垂 直板係電連接一節點A，該内垂直板係電連接一節點β， 積體電容於該節點β端與該半導體基底構成一寄生電容 7 ·如申請專利範圍第6項所述之積體電容，其中該外垂 直板係電連接一節點A，該内垂直板係電連接一節點β，該 積體電谷於該節點A端並無寄生電容產生。 $ 8 · 一種形成具有極性積體電容的方法，包含有·· 提供一半導體基底，包含有一外垂直板，其由複數個 並列第一導電條上下經由複數個第一插塞互相電連接所 成，並定義至少一格狀區域；及 一内垂直板，設於該格狀區域中，其由複數個並列第 二導電條上下經由複數個第二插塞互相電連接所構成； 提供一導電板，設於該外垂直板及該内垂直板之下， 且介於該外垂直板及該内垂直板與該半導體基底之間；及 經由至少一第三插塞電連接該内垂直板與該導電板。 9 · 如申請專利範圍第8項所述之方法，其中該導電板係 由金屬所構成。 1 0 ·如申請專利範圍第8項所述之方法，其中該導電板與 該外垂直板係藉由一介電層形成電性絕緣。

   第17頁 548779 六、申請專利範圍 1 1.如申請專利範圍第8項所述之方法，其中該外垂直板 係電連接一節點A，該内垂直板係電連接一節點B，該積體 電容於該節點B端與該半導體基底構成一寄生電容。 1 2 ·如申請專利範圍第8項所述之方法，其中該外垂直板 係電連接一節點A，該内垂直板係電連接一節點B，該積體 電容於該節點A端並無寄生電容產生。 1 3. —種形成具有極性積體電容的方法，包含有： 提供一半導體基底； 提供一導電板於該半導體基底之上，該導電板與該半 導體基底電性絕緣； 提供第一電容金屬件與第二電容金屬件於該導電板 上，該第一電容金屬件以絕緣方式平行包覆圍繞該第二電 容金屬件構成一積體電容； 使該第一電容金屬件與該導電板電性絕緣；及 使該第二電容金屬件與該導電板電性連接。 1 4.如申請專利範圍第1 3項所述之方法，其中該電容金屬 件為垂直電容板，其由複數個並列導電條上下經由複數個 插塞互相電連接所構成。 1 5.如申請專利範圍第1 3項所述之方法，其中該電容金屬

   第18頁 548779 六、申請專利範圍 件為垂直電容柱，係由複數個導電塊上下經由複數個插塞 互相電連接所構成。 1 6.如申請專利範圍第1 3項所述之方法，其中該第一電容 金屬件與該第二電容金屬件形成對稱匹配的電容結構。

   第19頁