[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111009514B - 用于半导体装置的电容元件单元及其半导体装置 - Google Patents

用于半导体装置的电容元件单元及其半导体装置 Download PDF

Info

Publication number
CN111009514B
CN111009514B CN201910903039.7A CN201910903039A CN111009514B CN 111009514 B CN111009514 B CN 111009514B CN 201910903039 A CN201910903039 A CN 201910903039A CN 111009514 B CN111009514 B CN 111009514B
Authority
CN
China
Prior art keywords
capacitive element
contact
metal layer
edge
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910903039.7A
Other languages
English (en)
Other versions
CN111009514A (zh
Inventor
许富盛
梁明钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111009514A publication Critical patent/CN111009514A/zh
Application granted granted Critical
Publication of CN111009514B publication Critical patent/CN111009514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种用于半导体装置的电容元件单元及其半导体装置，其中所述电容元件单元包含：具有一第一节点和一第二节点的电容元件；一第一电极结构，包含一第一接点和一第二接点，其中第一接点和第二接点电连接至所述电容元件的第一节点并位于电容元件单元的两个不同边缘；以及一第二电极结构，包含一第三接点和一第四接点，其中第三接点和第四接点电连接到所述电容元件的第二节点并位于电容元件单元的所述两个不同边缘。

Description

用于半导体装置的电容元件单元及其半导体装置
技术领域
本发明一般有关一电容元件单元的设计，且更具体地有关一金属-氧化物-金属(MOM)电容元件单元的设计。
背景技术
在先进的互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺中，多个金属-氧化物-金属(MOM)电容元件单元(capcitorcell)被用于形成一更大的电容元件以增加总电容。相同设计的多个金属-氧化物-金属电容元件单元放置在一个区域中并通过布置在多个金属-氧化物-金属电容元件单元之间的布线来电连接，以形成具有更大电容的一电容元件。然而，放置在多个金属-氧化物-金属电容元件单元之间的布线不仅会引入寄生电容，还会增加布局面积。
在如图1所示的一传统的垂直MOM电容元件中，在每个金属层中的两个电极110、120形成一阱孔，其中介电材料可以设置在两个电极110、120的侧壁之间以形成一电容元件，通过导孔130可将多个金属层101、102、103、104电连接来形成一高密度的MOM电容元件。然后，可将多个相同的垂直MOM电容元件单元放置在附近以形成一电容元件组。然而，为了电连接多个MOM电容元件单元，如图2所示，多个MOM电容元件单元201、202、203、204需要被间隔开以放置用于电连接多个MOM电容元件单元201、202、203、204的布线210、220，其不仅增加电容元件组的布局面积且会产生寄生电容。
因此，需要一种设计电容元件单元的新方法以克服上述问题的新方法。
发明内容
本发明目的之一是提供一种具有单元内布线的一电容元件单元，使得多个相同的电容元件单元可以并排放置且彼此电连接，而不需要在每两个相邻的电容元件单元之间放置布线，以形成具有更大电容的一电容元件，从而减小总面积并使每个电容元件单元的寄生电容具有确定性，以增加电容元件单元之间的电容匹配度。
本发明一实施例揭露一种用于一半导体装置的电容元件单元，所述电容元件单元包含：一电容元件，具有一第一节点和一第二节点；一第一电极结构，包含一第一接点和一第二接点，其中该第一接点和该第二接点电连接至所述电容元件的该第一节点并位于电容元件单元的两个不同的边缘上；以及一第二电极结构，包含一第三接点和一第四接点，其中该第三接点和该第四接点电连接到所述电容元件的该第二节点并位于所述电容元件单元的该两个不同的边缘上。
在一实施例中，第二电极结构的第三接点和第四接点由电容元件单元的一第一金属层形成，其中第二电极结构包含由第一金属层形成的将第三接点电连接到第四接点一第一导线。
在一实施例中，第二电极结构的第一导线包含电容元件单元的一第一边缘的中心和一第二边缘的中心，其中第一边缘和第二边缘是电容元件单元的两个相邻边缘。在一实施例中，第二电极结构的第一导线具有一L形状。
在一实施例中，第一电极结构的第一接点和第二接点由第一金属层形成，其中第一电极结构包含由第一金属层形成的将第一接点电连接到第二接点一第二导线。在一实施例中，第一电极结构的第二导线包含电容元件单元的三个角落并且具有一L形状。
在一实施例中，第一电极结构更包含由第一金属层形成的一第五接点，其中第五接点电连接至电容元件的第一节点，其中第五接点包含在所述三个角落之外的电容元件单元的一角落的一导电区域中，且不通过第一金属层本身而电连接至所述第二导线。
在一实施例中，电容元件为基于一金属-氧化物-金属(MOM)结构。
在一实施例中，电容元件为基于一金属-氧化物-金属(MOM)结构且电容元件单元具有一实质上正方形的形状。
在一实施例中，电容元件单元基于一互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)工艺。
在一实施例中，所有所述接点均由电容元件单元的顶部金属层形成。
在一实施例中，所有所述接点均由铜制成。
在一实施例中，所有所述接点均由金制成。
在一实施例中，所述第三接点和所述第四接点由电容元件单元的顶部金属层形成且所述第一接点和所述第二接点由电容元件单元的顶部金属层下的一金属层形成。
在一实施例中，所述第一接点和所述第二接点由电容元件单元的顶部金属层形成且所述第三接点和所述第四接点由电容元件单元的顶部金属层下方的一金属层形成。
本发明一实施例揭露一种半导体装置，包含：多个电容元件单元，其中所述多个电容元件单元中的每一个电容元件单元并排放置，其中对于每两个相邻的电容元件单元，所述两个相邻的电容元件单元是通过所述两个相邻的电容元件单元的相对应的接点电连接，而不在所述两个相邻的电容元件单元之间放置任何布线。
在一实施例中，半导体装置基于一互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)工艺。
附图说明
经由参考下列详细描述并结合附图，本发明的前述外观与许多伴随的优点将变得更容易理解，其中：
图1说明一传统的垂直MOM电容元件；
图2说明一传统的电容元件组中的多个MOM电容元件单元之间的布线；
图3说明根据本发明一实施例中的一电容元件单元；
图4说明根据本发明一实施例中的电容元件单元的不同样态；
图5说明根据本发明一实施例中的连接四个电容元件单元的一示例；
图6说明根据本发明一实施例中的连接八个电容元件单元的一示例；
图7说明根据本发明一实施例中的连接两组八个电容元件单元和十六个电容元件单元的一示例；以及
图8说明根据本发明一实施例中的连接两组十六个电容元件单元的一示例。
附图标记：
101 金属层
102 金属层
103 金属层
104 金属层
110 电极
120 电极
130 导孔
201 MOM电容元件单元
202 MOM电容元件单元
203 MOM电容元件单元
204 MOM电容元件单元
210 布线
220 布线
300a 第一边缘
300b 第二边缘
300c 第三边缘
300d 第四边缘
301 第二电极结构
301a 第三接点
301b 第四接点
302 第一电极结构
302a 第一接点
302b 第二接点
302c 导电区域
310 第一金属层
320 导孔层
330 第二金属层
330a 第一节点
330b 第二节点
340 导孔层
350 第三金属层
360 电容元件
380 线
401 第一角度
402 第二角度
403 第三角度
404 第四角度
500 较大电容元件
600 较大电容元件
710 八个电容元件单元
720 十六个电容元件单元
810 十六个电容元件单元
820 十六个电容元件单元
具体实施方式
以下描述本发明的详细说明。所描述的较佳实施例是以说明和描述为目的，并且它们不旨在限制本发明的范围。
图3说明用于一半导体装置的一电容元件单元的一示例之一分解图，其中电容元件单元包含一第一金属层310、一第二金属层330和一第三金属层350，其中一电容元件360包含第一金属层310和第二金属层330，第二金属层330通过一导孔层320电连接至第一金属层310。电容元件360的第二金属层330包含一第一节点330a和一第二节点330b。第三金属层350包含电容元件单元的一第一电极结构302和一第二电极结构301，其中电容元件单元的第一电极结构302和第二电极结构301通过一导孔层340分别电连接至第一节点330a和第二节点330b。第一电极结构302包含位于电容元件单元的两个不同边缘300a、300b上的第一接点302a和第二接点302b；第二电极结构301包含位于电容元件单元的所述两个不同边缘300a、300b上的第三接点301a和第四接点301b。
在一实施例中，电容元件360是一基于金属-氧化物-金属(MOM)的结构。
在一实施例中，电容元件单元具有一实质上是正方形的形状且具有四个边缘300a、300b、300c、300d，其可以透过图3中的第三金属层350而看到，其中线380穿过边缘300b的中心和边缘300d的中心。
在一实施例中，第一接点302a和第二接点302b通过由第三金属层350形成的一导线电连接，其中所述导线可包括多个线条，每个线条具有一合适的宽度。在一实施例中，第一接点302a和第二接点302b由第三金属层350之外的一金属层形成。
在一实施例中，第一电极结构302的导线包含电容元件单元的三个角落并具有一L形状，如图3的第三金属层350中所示。在一实施例中，第一电极结构302更包含由第三金属层350形成的一第五接点，其中第五接点电连接至电容元件360的第一节点330a，其中第五接点包含在位于电容元件单元的一角落的一导电区域302c中，如图3的第三金属层350所示。
在一实施例中，第三接点301a和第四接点301b通过由第三金属层350形成的一导线电连接，其中所述导线可包括多个线条，每个线条具有一合适的宽度。在一实施例中，第三接点301a和第四接点301b由第三金属层350之外的一金属层形成。在一实施例中，第二电极结构301的导线包含第一边缘300a的中心和第二边缘300b的中心，其中第一边缘300a和第二边缘300b是电容元件单元的两个相邻的边缘，如图3的第三金属层350所示。在一实施例中，第二电极结构301的导线具有一L形状，如图3的第三金属层350所示。
在一实施例中，第一接点302a、第二接点302b、第三接点301a和第四接点301b由电容元件单元的顶部金属层形成。
在一实施例中，第一接点302a和第二接点302b由电容元件单元的顶部金属层形成，第三接点301a和第四接点301b由电容元件单元的顶部金属层下方的一金属层形成。
在一实施例中，第三接点301a和第四接点301b由电容元件单元的顶部金属层形成，第一接点302a和第二接点302b由电容元件单元的顶部金属层下方的一金属层形成。
在一实施例中，电容元件单元是基于一互补型金属氧化物半导体(CMOS)工艺。
图4说明图3中的电容元件单元的不同样态，其中第二样态402是从第一样态401旋转90°而得；第三样态403是从第一样态401旋转180°而得；第四样态404是从第一样态401旋转270°°而得。当多个电容元件单元并排放置时，每个电容元件单元可处于不同样态401、402、403、404中的一个样态，使得每两个相邻的电容元件单元可通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。
图5说明连接个电容元件单元以形成具有四倍大电容的一电容元件500，其中每个电容元件单元可为图4中所示的样态之一，以使得每两个相邻的电容元件单元可通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。通过以此种方式连接电容元件单元，与在每两个相邻电容元件单元之间放置布线的传统方式相比，将不存在由相邻电容元件单元之间的布线所引入的寄生电容。因此，较大电容元件500的总电容可以设计在一较小的误差内，因为上述寄生电容取决于一电路设计的一特定布局。如果通过传统方式来形成较大电容元件500，则评估电容元件500的总电容会复杂许多。
图6说明连接4个电容元件单元以形成具有四倍大电容的一电容元件600，其中每个电容元件单元可为图4中所示的样态之一，以使得每两个相邻的电容元件单元可通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。通过此种方式连接电容元件单元，与在每两个相邻电容元件单元之间放置布线的传统方式相比，将不存在由相邻电容元件单元之间的布线所引入的寄生电容。因此，较大电容元件600的总电容可以设计在一较小的误差内，因为上述寄生电容取决于一电路设计的一特定布局。如果通过传统方式来形成较大电容元件600，则评估电容元件600的总电容会复杂许多。
图7说明连接八个电容元件单元电容组710与十六个电容元件单元电容组720以形成二十四倍大电容的一电容元件。在八个电容元件单元电容组710中，每个电容元件单元可为图4中所示的样态之一，以使得每两个相邻的电容元件单元可通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。在六个电容元件单元电容组720中，每个电容元件单元可以为图4中所示的适当样态之一，以使得每两个相邻的电容元件单元可以通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。通过此种方式连接电容元件单元，与在每两个相邻电容元件单元之间放置布线的传统方式相比，将不存在由相邻电容元件单元之间的布线所引入的寄生电容，而每个电容组710、720的总电容可以设计在一更小的误差内，因为放置在每两个相邻电容元件单元之间的布线所引入的寄生电容取决于一电路设计的一特定布局。如果通过传统方式来形成较大电容组710、720，则评估电容组710、720的总电容会复杂许多。
图8说明连接八个电容元件单元电容组810与十六个电容元件单元电容组820以形成二十四倍大电容的一电容元件。在八个电容元件单元电容组810中，每个电容元件单元可为图4中所示的样态之一，以使得每两个相邻的电容元件单元可通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。在六个电容元件单元电容组820中，每个电容元件单元可以为图4中所示的适当样态之一，以使得每两个相邻的电容元件单元可以通过其相对应的接点来电连接，而不需要在每两个相邻的电容元件单元之间放置任何布线。通过此种方式连接电容元件单元，与在每两个相邻电容元件单元之间放置布线的传统方式相比，将不存在由相邻电容元件单元之间的布线所引入的寄生电容，而每个电容组810、820的总电容可以设计在一更小的误差内，因为放置在每两个相邻电容元件单元之间的布线所引入的寄生电容取决于一电路设计的一特定布局。如果通过传统方式来形成较大电容组810、820，则评估电容组810、820的总电容会复杂许多。
在另一实施例中，第一电极结构302包含一导线，该导线沿第四边缘300d并从第一边缘300a延伸至第三边缘300c；第二电极结构301包含一导线，该导线从第一边缘300a延伸至第三边缘300c并包含第一边缘300a的中心和第三边缘300c的中心，其中第一边缘300a和第三边缘300c为电容元件单元的两个相对边缘，其中第一电极结构302和第二电极结构301中的每一个电极结构分别在第一边缘300a处以及在第三边缘300c处具有一接点，用于与一相邻的电容元件单元连接。
本发明的特定实施例的前述描述以说明与描述为目的而呈现。它们不是排他性的或将本发明限制于所揭露的精确形式，且显然地根据上述教导许多修改和变化是可行的。实施例的选择和描述是为了最佳地解释本发明的原理及其实际应用，从而使得本领域的其他技术人员能够最佳利用本发明和适合于特定用途的各种修改的各种实施例。本发明的范围由所附权利要求及其等同物限定。

Claims (18)

1.一种用于半导体装置的电容元件单元，其特征在于，所述电容元件单元包含：
一电容元件，具有一第一节点以及一第二节点；
一第一电极结构，包含一第一接点以及一第二接点，其中该第一接点以及该第二接点电连接至所述电容元件的该第一节点，该第一接点包含在所述电容元件单元的一第一角落的一第一导电区域中，且该第二接点包含在所述电容元件单元的一第二角落的一第二导电区域中；以及
一第二电极结构，包含一第三接点和一第四接点，其中该第三接点以及该第四接点电连接至所述电容元件的第二节点，该第一接点与该第三接点位于所述电容元件单元的一第一边缘上，且该第二接点与该第四接点位于所述电容元件单元的一第二边缘上。
2.如权利要求1所述的电容元件单元，其特征在于，该第三接点以及该第四接点由所述电容元件单元中的一第一金属层形成，其中该第二电极结构包含该第一金属层中的一第一导线以将该第三接点电连接至该第四接点。
3.如权利要求1所述的电容元件单元，其特征在于，该第三接点以及该第四接点由所述电容元件单元的一第一金属层形成，其中该第二电极结构包含一第二金属层中的一第一导线以将该第三接点电连接至该第四接点，其中该第一金属层和该第二金属层是所述电容元件单元的两个不同的金属层。
4.如权利要求2所述的电容元件单元，其特征在于，该第一导线包含所述电容元件单元的一第一边缘的中心和一第二边缘的中心，其中该第一边缘和该第二边缘是所述电容元件单元的两个相邻的边缘。
5.如权利要求4所述的电容元件单元，其特征在于，该第一导线具有一L形状。
6.如权利要求2所述的电容元件单元，其特征在于，该第一导线包含一第一边缘的中心和一第二边缘的中心，其中该第一边缘和该第二边缘是电容元件单元的两个相对的边缘。
7.如权利要求6所述的电容元件单元，其特征在于，该第一导线包含一直线条带。
8.如权利要求2所述的电容元件单元，其特征在于，该第一接点和该第二接点由所述第一金属层形成，其中所述第一电极结构包含该第一金属层中的一第二导线以将该第一接点电连接至该第二接点。
9.如权利要求8所述的电容元件单元，其特征在于，该第二导线包含所述电容元件单元的三个角落并具有一L形状。
10.如权利要求9所述的电容元件单元，其特征在于，该第一电极结构更包含所述第一金属层中的一第五接点，其中该第五接点电连接至该第一节点，其中，该第五接点包含在所述三个角落之外的的一角落的一导电区域中，且该第五接点不通过该第一金属层而电连接至该第二导线。
11.如权利要求1所述的电容元件单元，其特征在于，所有所述接点由所述电容元件单元的顶部金属层来形成。
12.如权利要求1所述的电容元件单元，其特征在于，该第一接点和该第二接点由所述电容元件单元的顶部金属层来形成且该第三接点和该第四接点由该顶部金属层下方的一金属层形成。
13.如权利要求1所述的电容元件单元，其特征在于，该第三接点和该第四接点由所述电容元件单元的顶部金属层来形成且该第一接点和该第二接点由该顶部金属层下方的一金属层来形成。
14.如权利要求1所述的电容元件单元，其特征在于，所述电容元件是基于一金属-氧化物-金属的结构。
15.如权利要求1所述的电容元件单元，其特征在于，所述电容元件是基于一金属-氧化物-金属的结构且具有一实质上为正方形的形状。
16.如权利要求1所述的电容元件单元，其特征在于，所述电容元件单元是基于一互补型金属氧化物半导体的工艺。
17.一种半导体装置，其特征在于，包含：
多个如权利要求1所述的电容元件单元，对于每两个相邻的电容元件单元，所述两个相邻的电容元件单元是通过所述两个相邻的电容元件单元的相对应的接点来电连接，而不在所述两个相邻的电容元件单元之间放置任何布线。
18.如权利要求17所述的半导体装置，其特征在于，所述半导体装置是基于一互补型金属氧化物半导体的工艺。
CN201910903039.7A 2018-10-08 2019-09-24 用于半导体装置的电容元件单元及其半导体装置 Active CN111009514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/153,850 2018-10-08
US16/153,850 US10658286B2 (en) 2018-10-08 2018-10-08 Metal-oxide-metal capacitor with embedded routing

Publications (2)

Publication Number Publication Date
CN111009514A CN111009514A (zh) 2020-04-14
CN111009514B true CN111009514B (zh) 2021-11-19

Family

ID=70051383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910903039.7A Active CN111009514B (zh) 2018-10-08 2019-09-24 用于半导体装置的电容元件单元及其半导体装置

Country Status (3)

Country Link
US (1) US10658286B2 (zh)
CN (1) CN111009514B (zh)
TW (1) TW202015244A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299521A (zh) * 1998-12-23 2001-06-13 密克罗奇普技术公司 一种用一连续顶部电极匹配电容器阵列的改进的布局技术
CN101197362A (zh) * 2006-12-07 2008-06-11 上海华虹Nec电子有限公司 CMOS/BiCMOS工艺中的金属电容
US8295029B1 (en) * 2005-11-28 2012-10-23 Altera Corporation Multi-segment capacitor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US20100038752A1 (en) * 2008-08-15 2010-02-18 Chartered Semiconductor Manufacturing, Ltd. Modular & scalable intra-metal capacitors
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
US8970002B2 (en) * 2011-05-09 2015-03-03 Marvell World Trade Ltd. Metal oxide metal capacitor structures
US8558346B1 (en) * 2012-06-26 2013-10-15 United Microelectronics Corp. Semiconductor structure
US10727222B2 (en) * 2017-04-20 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Memory system and memory cell having dense layouts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299521A (zh) * 1998-12-23 2001-06-13 密克罗奇普技术公司 一种用一连续顶部电极匹配电容器阵列的改进的布局技术
US8295029B1 (en) * 2005-11-28 2012-10-23 Altera Corporation Multi-segment capacitor
CN101197362A (zh) * 2006-12-07 2008-06-11 上海华虹Nec电子有限公司 CMOS/BiCMOS工艺中的金属电容

Also Published As

Publication number Publication date
CN111009514A (zh) 2020-04-14
US20200111735A1 (en) 2020-04-09
US10658286B2 (en) 2020-05-19
TW202015244A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
US7859039B2 (en) X-shaped semiconductor capacitor structure
US7274085B1 (en) Capacitor structure
US7298001B1 (en) Three-dimensional capacitor structure
US7327551B2 (en) Capacitor structure
US7956438B2 (en) Integrated capacitor with interlinked lateral fins
TW541646B (en) Polar integrated capacitor and method of making same
US8133792B2 (en) Method for reducing capacitance variation between capacitors
US9177909B2 (en) Semiconductor capacitor
CN102832194B (zh) 电容结构
US10910320B2 (en) Shielded MOM capacitor
US20150022948A1 (en) Capacitor structure
CN103050549A (zh) 金属-氧化物-金属电容器结构
CN102737840A (zh) 贯通型层叠电容器
US7161228B1 (en) Three-dimensional integrated capacitance structure
US20070241425A1 (en) Three-dimensional capacitor structure
US20150155388A1 (en) Semiconductor structure
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置
CN113711322B (zh) 电容器和半导体芯片
US20030234415A1 (en) Scalable three-dimensional fringe capacitor with stacked via
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
KR101037009B1 (ko) 커패시터 구조
CN100454550C (zh) 电容结构
US7502218B2 (en) Multi-terminal capacitor
US20060091443A1 (en) Composite capacitor
US20240079314A1 (en) Multilayer capacitors with interdigitated fingers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant