[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW295711B - - Google Patents

Download PDF

Info

Publication number
TW295711B
TW295711B TW085105590A TW85105590A TW295711B TW 295711 B TW295711 B TW 295711B TW 085105590 A TW085105590 A TW 085105590A TW 85105590 A TW85105590 A TW 85105590A TW 295711 B TW295711 B TW 295711B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
conductive
insulating
patent application
Prior art date
Application number
TW085105590A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW295711B publication Critical patent/TW295711B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/764Air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 1 ) 1 1 a 明 領 域 Ί 1 本 發 明 是 有 翮 一 種 半 導 體 元 件 » 特 別 是 一 種 具 有 為 降 l· I 低 其 均 衡 介 電 常 數 之 中 間 位 準 絕 緣 層 的 半 導 體 元 件 及 其 /·—v 請 先 閲 1 1 製 程 〇 1 I 1 1 相關枝術的說明 背 T& 1 I 半 導 體 積 體 電 路 元 件 有 多 層 結 構 〇 研 究 發 展 上 的 努 力 之 注 1 1 意 I 增 加 了 半 導 體 積 體 電 路 元 件 的 密 度 » 並 使 中 間 位 準 絕 緣 事 項 1 I 再 1 層 變 得 越 來 越 薄 〇 雖 中 間 位 準 連 接 希 望 有 薄 的 中 間 位 填 準 絕 緣 層 » 在 底 下 和 上 面 導 電 層 之 間 會 產 生 極 大 的 寄 生 寫 本 頁 袈 1 電 容 » 而 降 低 信 號 沿 這 類 導 電 層 的 傳 遞 0 1 1 低 介 電 常 數 的 物 質 能 有 效 地 抗 寄 生 電 容 0 大 部 分 的 中 1 I 間 位 準 絕 緣 層 是 氧 化 矽 組 成 的 > 而 氧 化 矽 的 介 電 常 數 為 1 3 . 6 到 3 . 8 之 間 〇 雖 然 氧 化 矽 的 介 電 常 數 小 到 可 作 為 .訂 I 0 刖 標 準 半 導 體 積 體 電 路 元 件 的 中 間 位 準 絕 緣 層 t 氧 化 1 I 矽 的 介 電 常 數 對 於 併 入 下 代 元 件 的 中 間 位 準 絕 緣 層 而 1 1 言 卻 太 大 了 » 所 Μ 建 議 用 氟 化 樹 脂 (f 1 u or or e s i n ) c >氟 1 丄 化 樹 胞 (flu or or e s ί η )之介電常數的範園是2 .0到 2 . 1之 | 間 * 而 氟 化 樹 脂 (f 1 υ 0 Γ or e s i η >組成的中間位準絕緣層 1 1 則 有 效 地 降 低 了 寄 生 電 容 〇 1 I 另 一 棰 趨 近 則 是 利 用 懸 浮 導 線 的 結 構 0 將 導 電 線 路 架 1 1 I 在 導 電 稈 上 » 而 導 電 桿 則 和 組 成 電 晶 體 的 雜 質 區 形 成 歐 1 1 姆 接 觸 〇 導 電 桿 把 導 電 線 路 與 半 導 體 基 Η 的 主 要 表 面 分 1 I 開 » 使 半 導 體 基 Η 之 主 表 面 和 導 電 線 路 之 間 產 生 一 個 縫 1 J 隙 〇 空 氣 會 充 入 鏠 隙 而 使 寄 生 電 容 降 低 〇 1 | -3 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明( 2 ) 1 1 雖 然 其 结 構 不 是 用 於 線 路 上 9 曰 本 專 利 刊 物 中 編 號 1 56 -32723的 未 檢 驗 之 專 利 中 揭 示 了 一 種 懸 浮 结 構 0 圖 1 I 所 顯 示 的 便 是 該 曰 本 未 檢 驗 之 專 利 中 所 揭 示 的 懸 浮 结 構。 —S 1 I 請 I 砷 化 鎵 組 成 的 半 絕 緣 基 Η 1 是 覆 蓋 著 η 型 砷 化 鎵 組 成 先 閲 1 I 讀 1 的 半 導 體 活 性 層 2 « 而 在 半 導 體 活 性 層 2 的 __. 部 分 表 面 背 面 1 1 内 形 成 凹 槽 2 a 0 半 導 體 活 性 層 2 的 上 表 面 覆 蓋 了 氧 化 矽 之 注 备 1 1 組 成 的 絕 緣 層 3 〇 因 此 凹 槽 2 a 被 絕 緣 層 3 封 住 〇 在 絕 緣 思 事 項 1 | 層 3 上 形 成 —- 涸 穿 孔 3 a 鋁 質 的 閘 電 極 4 通 過 穿 孔 3 a Μ 再 填 寫 裝 1 便 和 半 導 體 活 性 層 2 的 底 部 表 面 2b形 成 尚 特 基 位 障 〇 空 本 頁 缺 的 空 間 則 發 生 於 絕 緣 層 3 的 下 表 面 3 b及 半 導 體 活 性 層 1 | 2 的 底 部 表 面 2b 之 間 0 雖 m 閘 電 極 4 在 絕 緣 層 3 之 上 表 1 面 4 c 擴 展 了 周 邊 部 分 4 a 和 4b ♦ 不 過 空 缺 的 空 間 2 a 降 低 了 1 周 邊 部 分 4 a / 4b和 半 導 體 活 性 層 2 之 間 的 寄 生 電 容 〇 訂 I 先 前 技 藝 的 懸 浮 结 構 是 依 下 列 方 式 製 造 的 〇 首 先 準 備 1 1 I 砷 化 鎵 組 成 的 半 導 體 基 Η 1 ,η 型砷化鎵長在半導體基片 1 1 1 的 主 要 表 面 上 > 使 半 導 體 活 性 層 2 覆 蓋 主 要 表 面 〇 1 L 接 下 來 * 將 氧 化 矽 沈 積 於 半 導 體 活 性 層 2 的 整 個 上 表 面 使 半 導 體 活 性 層 2 為 絕 緣 層 3 所 覆 蓋 〇 1 1 於 半 導 體 活 性 層 2 的 上 表 面 圖 型 化 一 個 適 當 的 光 m 蝕 1 I 刻 罩 ♦ 並 將 設 定 為 穿 孔 3 a 的 區 域 暴 露 於 蝕 刻 劑中《 蝕 刻 劑 1 1 會 去 除 未 覆 蓋 區 域 的 氧 化 矽 並 於 絕 緣 層 3 形 成 穿 孔 3 a 〇 1 1 半 導 體 活 性 層 2 透 過 穿 孔 3 a 暴 露 於 另 一 種 蝕 刻 劑 中 > 1 I 而 瑄 種 蝕 刻 劑 在 半 導 體 活 性 層 2 的 一 部 分 表 面 内 形 成 凹 1 槽 2 a 〇 這 個 凹 槽 2 a 比 穿 孔 3 a 堪 寬 9 而 且 這 個 空 缺 的 空 間 1 I -4 1 Ί 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(3 ) 2a是發生於絕緣層3的下表面3b及半専體活性層2的底 部表面2 b之間。 利用蒸氣將鋁重直地沈積於絕緣層的上表面上,鋁層 穿越孔洞3a並在穿孔3a之下的半導體活性層2的中心區 域堆積,因此造成了空缺的空間2a。鋁層於是圖型化而 成閘電極4 ,並與η型砷化鎵組成的活性層2形成肖特 基位障。 先前技術存在著下列的問題。 第一,先前技術使用氟化樹脂(fluororesin)令寄生 .電容分別變為氧化矽製成者的百分之四十到五十。然而 ,降低程度決定於絕緣層物質的介電常數,這對下一代 元件之超薄中間位準絕緣層而言是不夠的。 第二,先前應用懸浮結構的技術,是藉著空缺的空間 2a内的空氣而大大地降低了寄生電容,因為空氣的介電 常數是1 。不過,先前懸浮結構的技術會遭遇幾乎無法 在先前技術閘電極4上形成上層繞線的問題,而且也不 能用於多層繞線结構。即使使用先前之懸浮閘,非懸浮 的傳統繞線仍得承受很大的寄生電容而信號傳遞之加速 度會減少。 發明總沭 綜上所述,本發明的重要目的為提供具有中間位準絕 緣層之半導體元件Μ降低上下専電層之間的寄生電容。 本發明的還有一個重要目的是提供一種在中間位準絕 緣層中形成氣體絕緣層的程序。 -5 - (請先閲讀背面之注意事項再填寫本頁) 裝· 、1Τ •ί-- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 295711 A7 B7五、發明説明(,) 為了達成以上目的,本發明建議在中間位準絶緣層中 形成一縫隙以便缜充氣態絶緣材料。 根據本發明的觀念所提供的半導體元件包括:第一及 第二導電層;在第一及第二導電層之間提供一個中間位 準絶緣層,並包含第一絶緣層及與第一絶緣層分隔而形 成缝隙的第二絶緣層以形成缝隙,且於此缝隙中充入氣 態絶緣層。 根據本發明的另一値觀念所提供的,是於第一及第二 導電層間製造一個具有中間位準絶緣層之半導體元件製 程,其步驟如下:a)於第一及第二導電層中之一個的上 面形成第一絶緣材料構戊的一層;b)於第一層上面形成 一種材料構成的第二層;c)於第二層上面形成第二絶緣 材料構成的第三層;d )以能任選第一或第二絶緣材料為 對象的蝕劑選擇性地蝕刻第二層,以便氣態絶緣層態充 填第一及第三層之間的縫隙;而第一層、氣態絶緣層和 第三個層的結合便形成了中間位準絶緣層。 發明的圖式説明 根據本發明之半導體元件之製造方法的待性及優點, 我們可利用圖式並藉下列說明而更清楚的了解: 圖1此一截面圖所顯示的是先前技術之閘電極之結構。 圖2此一截面画所顯示的是根據本發明之具氣態絶緣 層的半導體元件之結構。 圖3 A〜31這些截面圖所顯示的是根據本發明之半導體 元件之製造方法。 -6 - (請先閱讀背面之注意事項再填寫本頁) 裝· 訂. .i__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 5 ) 1 1 圖 4 此 一 截 面 圖 所 顧 示 的 是 根 據 本 發 明 的 另 一 種 半 導 1 體 元 件 之 结 構 〇 圖 5Λ 〜 5 1 這 些 截 面 圖 所 顯 示 的 是 圖 4 之 半 導 體 元 件 的 /-V. 1 I 請 1 製 造 方 法 〇 先 閲 1 I 讀 1 佯 例 的 說 明 背 1 面 I 參 閲 圖 2 9 根 據 本 發 明 之 半 導 體 元 件 是 於 矽 基 片 10上 之 注 | 意 I 製 造 而 成 的 〇 矽 基 Η 1 0的 主 要 表 面 上 則 選 擇 性 地 生 長 一 事 項 1 I 層 厚 的 場 氧 化 層 11 » 並 在 主 要 表 面 中 定 義 了 活 性 區 域 〇 再 填 源 極 區 10 a 和 汲 極 10b 形 成 在 活 性 區 域 中 » 且 互 相 隔 寫 本 頁 袈 1 開 0 一 個 薄 的 閘 絕 緣 層 12則 於 源 極 區 10 a 與 汲 極 區 10b 1 I 之 間 形 成 活 性 域 » 導 電 的 閘 電 極 1 3就 是 在 閘 絕 緣 層 12 1 I 上 形 成 圖 型 的 〇 1 矽 基 片 10與 源 極 及 汲 極 l^r 10 a 和 10b 形 成 一 個 ρ η 接 .訂 | 合 面 t 且 此 Ρ η 接 姶 面 反 向 鵂 壓 Μ 便 將 電 信 號 限 制 在 源 極 1 | 區 10 a 與 汲 極 區 10b 之 間 0 源 極 區 10 a 與 汲 極 區 10b •N 1 1 閘 絕 緣 層 1 2加 上 閘 電 極 1 3整 個 構 成 了 場 效 懕 電 晶 體 t 而 1 丄 這 個 電 晶 體 則 與 其 他 未 標 示 在 圖 上 的 電 路 元 件 構 成 積 體 I 電 路 的 一 部 分 〇 1 1 中 間 位 準 絕 緣 層 15延 伸 於 整 個 場 氧 化 層 11 活 性 區 域 1 I 及 閘 電 極 13 1 而 這 個 層 15包 括 了 下 層 的 氧 化 矽 絕 緣 層 1 1 15 a 及 與 下 層 氧 化 矽 絕 緣 層 15 a 分 隔 的 上 層 氧 化 矽 絕 1 1 緣 層 15b 和 位 於 上 層 氧 化 矽 電 晶 體 15 a 及 上 層 氧 化 矽 1 I 絕 緣 層 15b 之 間 填 充 縫 隙 15 C 之 空 氣 〇 在 此 刻 意 使 用 未 1 1 摻 雜 的 氧 化 矽 » 而 所 謂 ”刻意未摻雜” 代 表 的 是 有 別 於 像 1 I -7 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 6 ) 1 1 磷 化 硼 矽 玻 璃 之 刻 意 摻 雜 之 氧 化 矽 〇 Ί 1 接 觸 孔 16 a 和 16b 是 在 中 間 位 準 絕 緣 層 1 5 内 製 成 的 9 I 而 源 極 區 10 a 與 汲 極 區 10b 則 分 別 暴 露 於 接 觸 孔 16 a 和 /-—S 1 I 請 I 16b 〇 鋁 合 製 成 的 導 電 線 路 17 a 和 17b 是 形 成 在 中 間 位 先 閱 1 I 1 準 絕 緣 層 15之 上 > 且 分 別 透 過 接 觸 孔 16 a 和 16b 與 源 極 背 1 I 區 10 a 和 汲 極 {m 10b 保 持 接 AM 觸 0 上 層 絕 緣 層 15b 與 導 電 之 注 1 | 意 I 線 路 17 a 和 17b 連 接 且 為 導 電 線 路 17 a 和 17b 所 支 撐 〇 事 項 1 I 再 I 因 為 這 個 理 由 故 上 層 絕 緣 層 15 b 於 上 層 絕 緣 層 15 a 及 填 上 層 絕 緣 層 15b 之 間 沒 有 任 何 實 際 接 觸 的 情 況 下 » 仍 妷 寫 本 頁 裝 1 不 致 於 掉 落 到 下 層 的 氧 化 矽 絕 緣 層 15 a 上 0 1 I 在 這 個 例 子 中 1 閘 電 極 13 及 導 電 線 路 17 a / 1 7b分 別 作 1 1 為 第 一 及 第 二 導 電 層 9 而 氣 態 絕 緣 層 則 藉 著 將 m 隙 15 C 1 充 氣 而 完 成 〇 -訂 | 中 間 位 準 絕 緣 層 15具 有 二 個 位 準 亦 即 下 層 及 上 層 絕 1 I 緣 層 15 a 和 15b Λ 及 鏠 隙 15 C 中 之 空 氣 9 其 介 電 常 數 e 1 1 可 Μ 方 程 式 1 表 示 〇 1 丄 e = e 1 e 2 e3( t 1 + t2 + t 3 ) / (t 1 e 2e 3 + t2 el e 3 + t 3 e 1 e 2) 方 程 式1 、、-,· 其 中 11 是 下 層 絕 緣 層 15 a 的 厚 度 , t2 是 空 氣 的 厚 度 » t 3 1 1 是 上 層 絕 緣 層 15b 的 厚 度 9 el 是 圖 型 化 絕 緣 層 15 a 的 介 1 I 電 常 數 9 e 2 是 空 氣 的 介 電 常 數 » 而 e 3 是 上 層 絕 緣 層 15b 1 1 的 介 電 常 數 〇 氧 化 矽 的 介 電 常 數 是 3 . 6 9 而 空 氣 的 介 電 1 1 常 數 是 1 〇 當 下 層 及 上 層 絕 緣 層 15 a 和 15b 的 厚 度 各 為 1 1 1 00η m » 而 空 氣 層 的 厚 度 為 300η Π) 時 , 其 有 效 的 介 電 常 1 數 之 數 量 級 是 1 . 4 f 且 會 降 到 氧 化 矽 的 介 電 常 數 2 . 6 分 1 I -8 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 7 ) 1 1 之 一 倍 〇 利 用 中 間 位 準 絕 緣 層 1 5 t 我 們 能 夠 大 大 地 降 低 1 閘 電 極 13與導電線路 之 間 的 寄 生 電 容 〇 I 接 下 來 是 針 對 圖 2 所 示 半 導 體 元 件 » 並 參 閲圖3A到3G ^—ν 請 1 I 的 敘 述 〇 其 程 序 由 準 備 矽 基 Η 10開始 , 於 矽 基 Η 10的主 先 閱 1 I 讀 1 1 要 表 面 上 則 選 擇 性 地 生 長 一 層 厚 的 場 氧 化 層 11 9 這 一 層 背 面 1 之 1 厚 的 埸 氧 化 層 1 1定義 了 被 設 計 成 主 要 表 面 中 的 場 效 應 電 注 I % I 晶 體 1 4之活性 區 域 〇 事 項 1 I 再 1 K 加 熱 法 將 一 層 薄 的 氧 化 矽 生 長 在 活 性 Imr 域 上 而 Μ 本 % 像 複 合 矽 之 類 的 導 電 物 質 沈 積 於 整 個 結 構 的 表 面 〇 這 —* 頁 1 層 薄 的 氧 化 矽 層 為 複 合 矽 層 所 覆 蓋 9 並 照 相 平 版 技 術 1 1 於 複 合 矽 層 上 圖 型 化 一 適 當 的 光 阻 蝕 刻 罩 〇 之 後 選 擇 性 1 I 地 將 複 合 矽 層 蝕 刻 罩 而 於 該 光 胆 蝕 刻 罩 之 下 形 成 閘 電 1 訂 極 1 3 〇 1 褪 去 光 阻 蝕 刻 罩 • 而 後 Μ 離 子 植 入 方 式 將 雜 質 摻 入 活 1 I 性 區 域 及 閘 電 極 13 〇 摻 入 的 雜 質 之 導 電 型 式 與 矽 基 片 10 1 1 的 相 反 〇 源 極 區 10 a 與 汲 極 區 10b 則 Μ 閘 電 極 13 白 我 校 1 L 準 之 方 法 形 成 在 活 性 區 域 内 0 選 擇 性 地 蝕 刻 掉 薄 的 氧 化 I 矽 層 > 則如圖3A所示薄 的 閘 絕 緣 層 12就遺 留 在 閘 電 極 13 1 1 之 下 〇 1 | 接 下 來 在 化 學 氣 相 沈 積 法 將 氧 化 矽 沈 積 於 所 製 成 結 1 I 構 的 整 個 表 面 上 t 再 如圖3B所示於所製 成 结 構 上 覆 蓋 下 1 1 層 絕 緣 層 1 5 a 〇 1 I 以 化 學 氣 相 沈 積 法 將 硼 -磷矽酸鹽玻璃沈積於下層絕 1 1 緣 層 15 a 之 上 9 使 下 層 絕 緣 層 15 a 為 硼 -磷矽酸鹽玻璃 1 I -9 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X:297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 8 ) 1 1 層 18所 覆 蓋 〇 之 後 再 Μ 化 學 氣 相 沈 積 法 將 氧 化 矽 沈 積 於 1 硼 -磷矽酸鹽玻璃層1 8上, 使得如圖3C所示硼- 磷 矽 酸 鹽 I 玻 璃 層 18為 上 層 絕 緣 層 15b 所 覆 蓋 〇 /-—V 請 1 1 光 阻 材 料 散 佈 整 個 上 層 絕 緣 層 15b 的 表 面 9 使 上 層 絕 先 閱 1 I 讀 1 I 緣 層 15b 為 光 阻 層 所 覆 蓋 〇 將 接 觸 孔 16 a / 1 6 b的 圖 型 影 背 1¾ 1 I 像 轉 移 到 光 阻 層 上 • 使 之 發 展 成 如 圖 3D所 示 將 光 阻 層 圖 之 注 1 I 意 I 型 化 成 光 阻 蝕 刻 罩 19 〇 事 項 1 I 再 1 利 用 光 阻 蝕 刻 罩 19 9 Μ 乾 燥 蝕 刻 的 技 術 選 擇 性 蝕 刻 上 填 層 絕 緣 層 15b 硼 -磷矽酸鹽玻璃層1 8 Μ及下層絕緣 % 本 頁 装 1 層 1 5 a 〇 此 種 乾 燥 蝕 刻 形 成 接 觸 孔 16 a 和 16b » 使 得 如 1 1 圖 3E所 示 源 極 10 a 與 汲 棰 區 10b 分 別 暴 露 於 接 觸 孔 16a 1 I 和 16b 〇 1 接 下 來 將 鋁 合 金 沈 積 於 整 個 上 述 結 構 的 表 面 〇 鋁 合 金 —訂 I 填 充 了 接 觸 孔 16 a 和 16b 9 並 向 外 脹 成 —* 個 延 伸 於 上 層 1 I 絕 緣 層 15b 之 上 的 鋁 合 金 層 〇 將 光 阻 材 料 散 佈 整 個 鋁 合 1 1 金 層 的 表 面 並 把 導 電 線 路 17 a / 1 7b的 圖 型 影 像 轉 移 到 1 丄 光 阻 層 上 1 使 光 阻 層 發 展 成 光 阻 蝕 刻 罩 (未示出) 〇 利 用 » · I 此 一 光 阻 蝕 刻 罩 選 擇 性 地 把 鋁 合 金 層 蝕 刻 罩 > 使 得 如 圖 1 1 3F所 示 將 之 圖 型 化 成 導 電 線 路 17 a 和 17b 〇 導 電 線 路 17a 1 I 和 17b 分 別 位 在 源 極 區 10 a 與 汲 極 區 10b 的 上 面 t 且 與 1 1 上 層 絕 緣 層 15b 緊 緊 地 结 合 在 一 起 〇 1 1 褪 去 光 阻 蝕 刻 罩 後 再 次 Μ 光 阻 材 料 散 佈 整 個 結 構 的 表 1 I 面 〇 將 通 氣 孔 的 圖 型 影 像 轉 移 到 光 阻 層 上 > 使 光 m 層 發 1 „1 展 成 光 m 蝕 刻 罩 20 〇 光 阻 蝕 刻 罩 20上 有 孔 洞 20 a、 20b Λ 1 1 -1 0- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 9 ) 1 1 20 C , 使之如圖3G所示上層絕緣層1 5b 分別暴露於孔洞 ί 1 20 a 20b 及 20 C I 利 用 光 阻 蝕 刻 罩 20 並 K 乾 Χ-Ι». 燥 蝕 刻 的 技 術 選 擇性 地 蝕 r--V. 1 I 請 1 刻 掉 上 層 絕 緣 層 15b 9 而 如 1st _ 3Η所 示 於 上 層 絕 緣層 15b 先 閱 1 I 讀 1 形 成 通 氣 孔 1 5d 15 e .、 及 1 5f 〇 背 面 1 I 最 後 Μ 氟 化 氫 蒸 氣 為 蝕 刻 劑 將 硼 -磷矽酸鹽玻璃層1 8 I | 意 I 蝕 刻 掉 〇 氟 化 氫 蒸 氣 穿 透 通 氣 孔 1 5d 至 15f 而 形成 鏠 隙 事 項 1 I 再 1 1 5 C 〇 空 氣 則 經 由 通 氣 孔 1 5d 至 1 5f 進 入 m 隙 15c 於 填 是 完 成 了 如 圖 3 I所 示 的 中 間 位 準 絕 緣 層 15 〇 % 本 頁 裝 1 在 這 個 例 子 中 f 氧 化 矽 是 第 一 及 第 二 絕 緣 材 料, 而 硼 1 I -磷矽酸鹽玻璃層則作為- -種材料C 1 | m 隙 15 C 是 形 成 在 上 層 絕 緣 層 15b 和 圖 型 化 絕緣 層 15a 1 之 間 y 而 鏠 隙 1 5 C 的 空 氣 則 減 低 有 效 的 介 電 常 數, 由 於 -訂 | 此 一 緣 故 根 據 本 發 明 之 中 間 位 準 絕 緣 層 1 5可 有效 對 抗 1 | 跨 越 此 — 中 間 位 準 絕 緣 層 15 之 不 期 望 的 寄 生 電 容。 1 1 第 二 俩 1 脓 例 1 丄 琨 將 注 意 力 轉 到 圖 4 9 根 據 本 發 明 之 另 種 半導 體 元 »'·.- 件 是 於 矽 基 片 30上 製 造 而 成 的 〇 矽 基 Η 30的 主 要表 面 上 1 1 則 選 擇 性 地 長 一 層 厚 的 場 氧 化 層 3 1 t 並 定 義 了 主要 表 面 1 I 之 活 性 區 域 〇 互 相 分 隔 的 源 極 區 30 a 與 汲 極 30b 形 成 1 1 於 活 性 區 域 内 〇 而 一 個 薄 的 閘 絕 緣 層 32則 於 源 極區 30 a 1 1 與 汲 極 區 30b 之 間 形 成 活 性 區 域 » 導 電 的 閘 電 極33就 是 1 | 在 閘 絕 緣 層 32上 圖 型 化 而 成 的 〇 1 源 極 區 30 a 與 汲 極 區 30b Λ 閘 絕 緣 層 32加 上 閘電 極 33 1 I -1 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 29<7公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (10 ) 1 1 整 體 構 成 了 場 效 應 電 晶 體 34 , 而 這 個 電 晶 體 則 與 其 他 未 ί 1 標 示 於 圖 上 的 電 路 元 件 構 成 積 體 電 路 的 一 部 分 0 1 1 第 —. 中 間 位 準 絕 緣 層 35延 伸 於 整 個 厚 的 場 氧 化 層 3 1 、 1 I 請 I 活 性 域 及 閘 電 極 33 9 而 這 個 層 35包 括 了 下 層 的 氧 化 先 閱 1 I 1 矽 絕 緣 層 35 a ·> 及 與 下 層 氧 化 矽 絕 緣 層 35 a 分 隔 的 上 層 背 1 I 氧 化 矽 絕 緣 層 35b > 和 位 於 下 層 氧 化 矽 絕 緣 層 35 a 及 上 之 注 1 | 意 I 層 氧 化 矽 絕 緣 層 35b 之 間 填 滿 縫 隙 35 C 的 空 氣 〇 事 項 1 I 再 1 接 觸 孔 36 a 和 36b 是 在 第 一 中 間 位 準 絕 緣 層 35 内 形 成 填 的 t 而 源 極 區 30 a 與 汲 極 區 30b 則 分 別 暴 露 於 接 觸 孔 36a % 本 頁 裝 1 和 36b 〇 下 層 導 電 線 路 37 a 和 37b 是 形 成 在 中 間 位 準 絕 1 | Aft 緣 層 35之 上 9 且 分 別 透 過 接 觸 孔 36 a 和 36b 與 源 極 區 30a 1 1 和 汲 極 區 30b 保 持 接 觸 0 上 層 絕 緣 層 35b 連 接 於 上 層 導 1 電 線 路 37 a 和 37b 且 為 下 層 導 電 線 路 37 a 和 37b 所 支 撐 訂 | Ο 因 為 瑄 個 原 因 9 上 層 絕 緣 層 35b 不 會 掉 落 在 下 層 絕 緣 1 層 35 a » 在 它 們 之 間 不 會 有 任 何 實 際 之 接 觸 〇 1 1 第 一 中 間 位 準 絕 緣 層 35和 下 層 導 電 線 路 37 a 和 37b 為 1 1 第 二 中 間 位 準 絕 緣 層 38所 覆 蓋 ) 而 這 第 二 中 間 位 準 絕 緣 «·、.,- 層 38包 括 了 下 層 的 氧 化 矽 絕 緣 層 38 a Λ 及 與 下 層 氧 化 矽 1 1 絕 緣 層 38 a 分 隔 的 上 層 氧 化 矽 m 緣 層 38b 和 位 於 下 層 1 I 氧 化 矽 絕 緣 層 38 a 及 上 層 氧 化 矽 絕 緣 層 38b 之 間 填 滿 縫 1 1 隙 38 C 之 空 氣 〇 1 1 接 觸 孔 39是 在 第 二 中 間 位 準 絕 緣 層 38 内 形 成 的 t 下 層 1 I 導 電 線 路 37 a 暴 露 於 接 觸 孔 39 0 鋁 合 金 製 成 的 導 電 線 路 1 延 伸 於 第 二 中 間 位 準 絕 緣 層 38 之 上 , 且 透 過 接 觸 孔 39與 1 I -1 2- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2〖〇X29<7公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (11 ) 1 1 下 層 導 電 線 路 37 a 保 持 接 觸 〇 上 層 導 電 線 路 40和 上 層 絕 1 緣 層 38b 緊 密 地 结 合 在 一 起 〇 而 上 層 絕 緣 層 38b 則 是 透 I 過 上 層 導 電 線 路 40 而 為 下 層 導 電 線 路 37 a 所 支 撐 0 因 為 /—S 請 1 I 瑄 個 理 由 I 雖 然 上 層 絕 緣 層 38b 實 際 上 不 連 接 於 下 層 絕 先 閱 I | 讀 1 1 緣 層 38 a 9 上 層 絕 緣 層 38b 仍 然 不 致 於 掉 落 至 下 層 的 絕 背 Sr 1 1 之 1 緣 層 38 a 上 〇 注 | 意 I 第 二 中 間 位 準 絕 緣 層 38有 和 第 一 中 間 位 準 絕 緣 層 35 一 事 項 1 I 再 1 .-"A·» 樣 小 的 有 效 介 電 常 數 > 且 有 效 地 降 低 了 下 層 導 電 線 路 37a 導 間 寫 本 装 / 37b 與 上 層 導 電 線 路 40 之 的 寄 生 電 容 〇 頁 1 在 這 個 例 子 中 > 本 發 明 應 用 於 下 層 的 多 層 線 路 結 構 33 1 1 / 35/ 37 a/ 37b 及 上 層 的 多 層 線 路 結 構 37 a/ 37b/ 38/ 1 I 40 〇 在 這 上 層 的 多 層 線 路 结 構 中 > 下 層 導 電 線 路 37 a / 1 訂 1 37b 和 上 層 導 電 線 路 40分 別 作 為 第 一 及 第 一 導 電 層 〇 1st 圆 4 所 示 半 導 體 元 件 * 可 依 下 列 方 法 製 造 0 其 程 序 與 1 I 第 一 實 施 例 的 程 序 類 似 直 到 形 成 下 層 導 電 線 路 37 a/ 37b 1 1 , 所 達 成 的 結 構 顯 示 於 圖 5 A 〇 1 丄 接 下 來 將 刻 意 未 摻 雜 的 氧 化 矽 沈 積 於 圖 5 A的 结 構 之 整 | 個 表 面 上 , 再 如 匾 5B所 示 將 下 層 絕 緣 層 38 a 覆 蓋 於 第 一 1 1 中 間 位 準 絕 緣 層 35和 下 層 導 電 線 路 37 a/ 37 b 之 上 0 在 沈 1 I 積 刻 意 未 摻 雜 的 氧 化 矽 時 9 這 刻 意 未 摻 雜 的 氧 化 矽 會 阻 1 1 塞 通 氣 孔 35d 35e 及 35f , 因為通氣孔35d 35 e、 及 1 1 35f 是 極 端 地 小 0 1 I 接 下 來 Μ 化 學 氣 相 沈 積 法 將 硼 -«{矽酸鹽玻璃沈積於 1 J 下 層 絕 緣 層 38 a 之 上 9 使 下 層 絕 緣 層 38 a 為 硼 -磷矽酸 1 1 -1 3- Ί 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (12 ) 1 1 鹽 玻 璃 層 4 1 所 覆 蓋 〇 之 後 再 Μ化 學 氣 相 沈 積 法 將 氧 化 矽 •1 1 沈 積 於 硼 -磷矽酸鹽玻璃層41上, 使得如圖5C所示硼- 磷 -[ I 矽 酸 鹽 玻 璃 層 41 為 上 層 絕 緣 層38b 所 覆 蓋 〇 ^—S 請 1 1 光 胆 材 料 散 佈 整 個 上 層 絕 緣層 38b 的 表 面 » 且 上 暦 絕 先 閱 1 I 1 1 緣 層 38b 為 光 阻 層 所 覆 蓋 〇 將接 觸 孔 39的 圖 型 影 像 轉 移 背 Λ 1 I 到 光 m 層 上 > 使 之 發 展 成 如 圖5D所 示 將 光 胆 層 圖 型 化 成 之 注 1 I 意 I 光 阻 蝕 刻 罩 42 0 事 項 1 I 再 I .-•w 利 用 光 阻 蝕 刻 罩 42 * Μ 乾 燥蝕 刻 的 技 術 選 擇 性 地 蝕 刻 填 上 層 絕 緣 層 38b 硼 -磷矽酸鹽玻璃層41- > Μ及下層絕 寫 本 頁 装 1 緣 層 38 a 〇 此 乾 燥 蝕 刻 形 成 接觸 孔 39 使 得 如 圖 5E所 示 1 1 下 層 導 電 線 路 37 a 暴 露 於 接 觸孔 39 〇 1 I 接 下 來 將 鋁 合 金 沈 積 於 整 個圖 5E所 示 結 構 的 表 面 0 鋁 1 訂 1 合 金 填 充 了 接 觸 孔 39 9 並 向 外脹 成 一 個 延 伸 於 上 層 絕 緣 層 38B 之 上 的 鋁 合 金 層 〇 將 光阻 材 料 散 佈 整 個 鋁 合 金 層 1 I 的 表 面 > 並 把 上 層 導 電 線 路 40的 圖 型 影 像 轉 移 到 光 阻 層 1 1 上 > 使 之 發 展 成 未 標 示 於 圖 上的 光 胆 蝕 刻 罩 〇 利 用 此 m 1 I 光 蝕 刻 罩 選 擇 性 地 把 鋁 合 金 層蝕 刻 掉 9 使 得 如 圖 5F所 示 | 將 之 圖 型 化 成 上 層 導 電 線 路 40 〇 上 層 導 電 線 路 40位 在 下 1 1 層 導 電 線 路 37 a 的 上 面 9 且 與上 層 絕 緣 層 38b 緊 緊 地 结 1 I 合 在 一 起 〇 1 1 I 褪 去 光 阻 触 刻 罩 後 再 次 Μ 光阻 材 料 散 佈 整 個 結 構 的 表 1 1 面 〇 將 通 氣 孔 的 圖 型 影 像 轉 移到 光 阻 層 上 使 之 發 展 成 1 I 光 阻 蝕 刻 罩 43 0 光 阻 蝕 刻 罩 43上 有 孔 洞 43 a 和 43b 9 使 1 1 之 如 圖 5G所 示 之 上 層 絕 緣 層 38b 之 區 域 分 別 暴 露 於 孔 洞 1 1 -1 4- Ί 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 295711 A7 B7 五、發明説明(13 ) 43a 和 43b 。 利用光阻蝕刻罩4 3 ,並K乾煉蝕刻的技術選擇性地蝕 刻上層絕緣層38b ,而如圖5H所示於上層絕緣層38b形 成通氣孔38d和38e 。 最後Μ氟化氫蒸氣為蝕刻劑將硼-磷矽酸鹽玻璃層41 触刻掉。氟化氫蒸氣穿透通氣孔3 8 d及3 8 e而形成鏠隙 3 8 c 。空氣刖經由通氣孔3 8 d及3 8 e進人鐽隙3 8 c ,於 是完成了如圖51所示的第二中間位準絕緣層38» 雖然在這裡所顯示與描述的是根據本發明之特例.很 顯然地熟悉此技術的人可Μ在不偏離本發明之精神及範 圍下去作改變或修正。 例如,硼-磷矽酸鹽玻璃可用來製造絕緣層18和41, 而上層及下層絕緣層15a/15b、35a/35b、及38a/38b 則可Μ用氮化矽製造。 最後根據本發明之中間位準絕緣層可以形成在任何電 路組件之上,如雙極性電晶體。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ297公釐)

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 1 . 一 種 半 導 體 元 件 > 包 含 : 第 一 導 電層 (13;33;37a/37b) ·· 1 及 第 二 導 電 層 (1 7a /17b ; 37a /37b ; 40) 並於該第一導 1 I 電 層 和 該 第 二 導 電 層 之 間 設 有 一 個中 間 位準絕緣靨 ^-N 請 1 1 (1 5 ; 35 ; 38) 9 與 該 第 一 導 電 層 和 該第 二 導電層形成寄 先 閱 1 I 讀 1 I 生 電 容 9 其 特 激 是 中 間 位 準 絕 緣層 包 括了第一絕緣 背 1 1 之 1 層 (15a ;a ;38a ) 第二絕緣層(15b;35b;38b)輿該第 注 | 意 I —» m 緣 層 分 隔 而 形 成 一 個 鏠 隙 (1 5 c ; 3 5 c ;3 8 c ),以及 事 項 1 I 再 1 填 充 該 縫 隙 之 氣 態 絕 緣 層 〇 填 寫 太 ’表 2 .如 甲 請 專 利 範 圍 第 1 項 之 半 導 體 元件 f 其中該氣態絕 頁 1 緣 層 是 由 空 氣 形 成 的 〇 1 1 3 .如 申 請 專 利 範 園 第 1 項 之 半 導 體 元件 9 其中第一導電 1 I 層 和 第 二 導 電 層 分 別 作 為 閘 電 極 (13;33)及與該中間 1 位 準 絕 緣 層 之 該 第 二 絕 緣 曆 結 合 在一 起 之信號線路 ΤΓ 1 (1 7a /17b ; 37a /37b ), 而該第- -等電曆則與形成在半 1 I 導 體 層 (1 0 ; 3 0 ) 内 的 源 極 區 與 汲 極區 (10a/10b ; 30a/ 1 1 3 0 b )及 在 半 導 體 層 和 閘 電 極 之 間 的閘 絕 緣層(12 ;32) 1 丄 形 成 一 個 場 效 應 電 晶 體 (14;34) I 4 ·如 申 請 專 利 範 圍 第 3 項 之 半 導 體 元件 > 其中信號線路 1 1 (1 7a ;37a)通過中間位準絕緣層中所形成的接觸孔 1 1 (1 6 a ;3 6 a ), 而與源極區與汲極區之- -保持接觸,使 i I 得 信 號 線 路 透 過 源 極 區 及 汲 極 之一 而 支撐該第二絕 1 1 緣 層 〇 1 1 5 .如 甲 請 專 利 範 圍 第 1 項 之 半 導 體 元件 9 其中第一導電 1 Λ ι 層 和 第 二 導 電 層 分 別 作 為 下 層 線 路層 (37a/37b)及延 1 1 1 -1 6- 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX297公釐) A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 伸於 中 間 位 準 絕 緣 層 之 上 的 上 層 線 路 層 (40) 〇 1 6 .如申 請 專 利 範 圍 第 1 項 之 半 導 體 元 件 > 其 中 更 包 含 Γ I 另一 個 形 成 在 中 間 位 準 絕 緣 層 的 第 二 導 電 層 (37a /37b) 請 1 1 上面 的 中 間 位 準 絕 緣 層 (38 ) 9 且 包 括 了 第 — 絕 緣 層 先 閱 1 I Μ 1 I (38a ) 及 與 第 三 絕 緣 層 分 隔 之 第 四 絕 緣 層 (38b ) Μ 形 背 面 1 I 之 1 成另 一 個 鏠 隙 (38c ) > 及 填 充 該 另 一 m 隙 (38c ) 之 另 注 | 意 I 一個 氣 態 絕 緣 層 • 第 三 導 電 層 (40 )透過 另 一 個 中 間 位 事 項 1 I 再 1 人 準絕 緣 層 (38 )中 的 另 一 個 接 觸 孔 (39)而 與 第 二 導 電 層 導 寫 本 笨 (37a ) 保 持 接 觸 * 且 與 該 第 四 絕 緣 層 (38b ) 結 合 在 —* 頁 1 起以 支 撐 第 四 絕 緣 層 0 1 1 7 .如申 請 專 利 範 圍 第 6 項 之 半 導 體 元 件 9 其 中 氣 態 絕 緣 1 I 層和 另 一 個 氣 態 絕 緣 層 都 是 由 空 氣 組 成 的 0 1 8 · —種 半 導 體 元 件 之 製 造 方 法 » 此 半 導 體 元 件 在 第 一 導 玎 1 電層 (13;33;37a/37b>及第二導電層(17 a/17b ; 37 a / 1 I 37b;40)之間設有中間位準絕緣層(15;35;38), 此方 1 1 法包 含 下 列 步 驟 : 1 1 a )於 第 一 導 電 層 和 第 二 導 電 層 之 上 形 成 第 一 種 絕 緣 材 I 料組 成 的 第 一 絕 緣 層 (1 5 a ;3 5 a ;3 8 a ); 1 1 b)於 第 一 絕 緣 層 上 形 成 一 種 材 料 製 成 的 第 二 層 (18;41 ); 1 | C)於 第 二 層 上 Μ 第 二 種 絕 緣 材 料 形 成 第 二 層 (1 5b ; 35b ; 1 I 38b ) » 及 1 1 (Π使 用 能 任 選 第 一 或 第 二 種 絕 緣 材 料 作 成 之 蝕 刻 劑 Η 1 I 選擇 性 地 蝕 刻 該 第 二 層 » Μ 便 氣 態 絕 緣 層 充 入 第 一 及 1 第三 層之間的縫隙( 15 c ; 3 5 c ; 3 8 c ) 而 第 一 層 氣 態 1 1 -1 7- Ί 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 々、申請專利範圍 絕緣層和第三層的結合便形成了中間位準絕緣層。 9. 如申請專利範圍第8項的方法中,其中第一和第二種 絕緣材料是選自包括刻意未摻雜的氧化矽和氮化矽這 組材料,而所提及的材料則是選自包括硼-磷矽酸鹽 玻璃、磷矽酸鹽玻璃、及硼矽酸鹽玻璃這組材料。 10. 如申請專利範圍第8項的方法,其中又包括在第三 層上形成第一和第二導電層的其他層(17a;37a/37b; 40)的步驟,使得在步驟c)與d)之間第三層可Μ受到 第一和第一二導電層上其他層的支撐。 11 .如申請專利範圍第1 0項的方法,其中步驟d )包含下 列從鼷步驟: d-Ι)在第三層中至少形成一個不被第一和第二絕緣層 的其他層所覆蓋的通氣孔(15d-15f;38d/38e),使第 二層暴露於該通氣孔之中; d-2>將第二層(18;41)透過至少一通氣孔暴露於蝕刻 劑中Μ選擇性地去除第二層。 12.如申請專利範圍第11項的方法,其中第一和第二絕 緣層材料、及所提及的材料分別是刻意未摻雜的氧化 矽及硼-磷矽酸鹽玻璃,而該蝕刻劑則是氟化氫。 (請先閱績背面之注意事項再填寫本頁) ." 訂- 經濟部中央標準局員工消費合作社印製 -18- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
TW085105590A 1995-05-11 1996-05-11 TW295711B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7135605A JP2809131B2 (ja) 1995-05-11 1995-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW295711B true TW295711B (zh) 1997-01-11

Family

ID=15155727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105590A TW295711B (zh) 1995-05-11 1996-05-11

Country Status (4)

Country Link
US (1) US5861653A (zh)
JP (1) JP2809131B2 (zh)
KR (1) KR100231669B1 (zh)
TW (1) TW295711B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
US6465339B2 (en) * 1997-12-19 2002-10-15 Texas Instruments Incorporated Technique for intralevel capacitive isolation of interconnect paths
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
US7501157B2 (en) * 2001-06-26 2009-03-10 Accelr8 Technology Corporation Hydroxyl functional surface coating
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
CN114335013A (zh) * 2021-12-24 2022-04-12 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632723A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Semiconductor device
JPH01238146A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体装置およびその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JP2960538B2 (ja) * 1990-11-30 1999-10-06 関西日本電気株式会社 半導体装置の製造方法
US5328868A (en) * 1992-01-14 1994-07-12 International Business Machines Corporation Method of forming metal connections
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JPH08306775A (ja) * 1995-05-01 1996-11-22 Hitachi Ltd 半導体装置及びその製造方法
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process

Also Published As

Publication number Publication date
JP2809131B2 (ja) 1998-10-08
KR960043124A (ko) 1996-12-23
US5861653A (en) 1999-01-19
KR100231669B1 (ko) 1999-11-15
JPH08306784A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
TW559913B (en) Method of forming self-aligned contact pad in a damascene gate process
TW557566B (en) Semiconductor device and method of manufacturing the same
US10367004B2 (en) Vertical ferroelectric thin film storage transistor and data write and read methods thereof
TW201017771A (en) Vertical transistor and fabricating method thereof and vertical transistor array
TWI557850B (zh) 記憶元件及其製造方法
TW295711B (zh)
TW584957B (en) Semiconductor integrated circuit and the manufacturing method thereof
TW523915B (en) Non-volatile semiconductor memory device and manufacturing method thereof
JP2005268288A (ja) 半導体装置及びその製造方法
US20210272960A1 (en) Method for fabricating a semiconductor device
TW421888B (en) Method for the production of a capacitor for a semiconductor arrangement
TW437013B (en) Semiconductor memory device and its manufacture
TW381318B (en) Method of manufacturing analog semiconductor device
JPH07106435A (ja) 半導体記憶装置及びその製造方法
TW413882B (en) Fabrication method of capacitor having high capacitance
US6838341B2 (en) Method for fabricating semiconductor device with self-aligned storage node
TWI328857B (en) Transistors, silicon on insulator(soi) devices and manufacturing methods thereof
US11910593B2 (en) Ground-connected supports with insulating spacers for semiconductor memory capacitors and method of fabricating the same
TW461069B (en) Stacked electrostatic protection circuit
TW520554B (en) Memory device structure and its manufacturing method
JPH05299599A (ja) 半導体装置およびその製造方法
JP3118928B2 (ja) 容量素子の構造
JP3171242B2 (ja) 半導体装置およびその製造方法
KR100488907B1 (ko) 산화막 형성방법 및 이를 적용한 캐패시터 제조방법
TW508667B (en) Method of shrinking device dimension by reducing drain implantation range