[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR960043124A - 층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR960043124A
KR960043124A KR1019960016071A KR19960016071A KR960043124A KR 960043124 A KR960043124 A KR 960043124A KR 1019960016071 A KR1019960016071 A KR 1019960016071A KR 19960016071 A KR19960016071 A KR 19960016071A KR 960043124 A KR960043124 A KR 960043124A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
insulating
conductive
forming
Prior art date
Application number
KR1019960016071A
Other languages
English (en)
Other versions
KR100231669B1 (ko
Inventor
히로미쯔 하다
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960043124A publication Critical patent/KR960043124A/ko
Application granted granted Critical
Publication of KR100231669B1 publication Critical patent/KR100231669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

하부 실리콘 산화물층(15a), 상부 실리콘 산화물층(15b) 및 하부 실리콘 산화물층과 상부 실리콘 산화물층 사이에 갭(15c)을 채우는 공기층에 의해서 층간 절연 구조(15)가 형성되고, 상기 공기층은 층간 절연구조를 가로지르는 기생용량이 크게 감소되도록 유효한 비유전율을 감소시킨다.

Description

층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 기체 절연층을 갖는 반도체 장치의 구조를 도시하는 단면도.

Claims (11)

  1. 제1도전층(13,33,37a/37b) 및 제2도전층(17a/17b,37a/37b,40)과 상기 제1도전층과 제2도전층과 함께 기생 용량을 형성하도록 상기 제1도전층 및 제2도전층 사이에 제공된 층간 절연막(15,35,38)을 포함하는 반도체 장치에 있어서, 상기 층간 절연막이, 제1절연층(15a,35b,38b), 갭(15c,35c,38c)을 형성하기 위해서 상기 제1 절연층으로부터 떨어져 있는 제2절연층(15b,35b,38b), 및 상기 갭을 채우는 기체 절연층을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,상기 기체 절연층이 공기로 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1도전층 및 제2도전층이 상기 층간 절연막의 제2절연층에 결합된 신호 배선(17a/17b,37a/37b) 및 게이트 전극(13,33)으로서 작용하고, 제1도전층은 반도체층과 게이트층 사이의 게이트 절연막(12,32) 및 실리콘 기판(10,30)에 형성된 소스 및 드레인(10a/10b,30a/30b)을 통과하고, 상기 제2절연층이 상기 소스 및 드레인 영역에 의해서 상기 신호 배선을 통해 지지될 수 있도록 상기 소스 및 드레인 영역과의 접촉을 유지하는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1도전층 및 제2도전층이 상기 층간 절연막 상에 연장되는 하부 배선층(37a/37b) 및 상부 배선층(40)으로서 작용하는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 제3절연층(38b), 또다른 갭(38c)를 형성하기 위해서 상기 제3절연층으로부터 떨어진 제4절연층(38b) 및 또다른 갭을 채우는 또다른 기체 절연층을 포함하여, 상기 층간 절연막(35) 상의 상기 제2도전층(37a/37b) 상에 형성된 또다른 층간 절연막(38); 및 상기 제2도전층(37a)과 함께 상기 또다른 층간 절연막(38)에 형성되고, 제4절연층(38b)을 지지하도록 상기 제4절연층에 결합된 또다른 접점홀(39)을 통해서 접촉을 유지하는 제3전도층(40)을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제6항에 있어서, 상기 기체 절연층 및 상기 또다른 기체 절연층이 공기로 형성되는 것을 특징으로 하는 반도체 장치.
  7. 제1도전층(13,33,37a/37b) 및 제2도전층(17a/17b,37a/37b,40) 반도체 장치의 제조 방법에 있어서, a) 상기 제1도전층 및 상기 제2도전층 중 어느 하나위에 제1절연 재료로 된 제1층(15a,35a,38a)을 형성하는 단계와, b) 상기 제1층 위에 한 재료로되 제2층(18,41)을 형성하는 단계와, c) 상기 제2층 위에 제2절연재료로된 제3층(15b,35b,38c)을 형성하는 단계 및 d) 상기 제1 및 제2절연재료와 기체 절연층이 상기 제1층과 상기 제3층 사이의 갭(15c,35c,38c) 사이를 채울 수 있도록 하고 상기 제1층, 상기 기체 절연층 및 상기 제3층은 조합하여 상기 층간 절연막을 형성하는 재료 사이에 선택도를 갖는 에칭제를 사용하여 상기 제2층을 선택적으로 에칭 시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제8항에 있어서, 상기 제1 및 제2절연 재료가 내재적으로 도핑되지 않는 실리콘 산화물 및 실리콘질화물로 이루어진 그룹으로부터 선택되고, 상기 재료는 붕소-인 실리게이트 글래스, 인-실리게이트 글래스 및 붕소-실리게이트 글래스로부터 선택되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서 ,상기 제3층이 상기 단계 c)와 단계 d) 사이의 제1전도층 및 제2전도층의 다른것에 의해 지지될 수 있도록 상기 제3층 상의 제1전도층 및 제2전도층의 다른 것(17a,37a/37b,40)을 형성하는 단계를 더 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제10항에 있어서, 상기 단계 d)가 d-1) 상기 제2층의 일부가 상기 배출구에 노출될 수 있도록 상기 제1전도층 및 상기 제2전도층의 상기 다른 것으로 덮이지 않은 제3층에 적어도 하나의 배출구(15d~15f,38d/38e)를 형성하는 단계, 및 d-2) 상기 제2층을 선택적으로 제거하기 위해서 상기 적어도 하나의 배출구를 통해성 상기 제2층(18,41)을 상기 에칭제에 노출시키는 단계를 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제11항에 있어서, 상기 제1 및 제2절연 재료 및 상기 재료가 각각 내재적으로 도핑되지 않은 실리콘 산화물 및 붕소-인 실리게이트이고, 상기 에칭제는 불화수소임을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960016071A 1995-05-11 1996-05-10 층간 절연막에 형성된 기체절연층을 갖는 반도체장치및그제조방법 KR100231669B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7135605A JP2809131B2 (ja) 1995-05-11 1995-05-11 半導体装置の製造方法
JP95-135605 1995-05-11

Publications (2)

Publication Number Publication Date
KR960043124A true KR960043124A (ko) 1996-12-23
KR100231669B1 KR100231669B1 (ko) 1999-11-15

Family

ID=15155727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016071A KR100231669B1 (ko) 1995-05-11 1996-05-10 층간 절연막에 형성된 기체절연층을 갖는 반도체장치및그제조방법

Country Status (4)

Country Link
US (1) US5861653A (ko)
JP (1) JP2809131B2 (ko)
KR (1) KR100231669B1 (ko)
TW (1) TW295711B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
US6465339B2 (en) * 1997-12-19 2002-10-15 Texas Instruments Incorporated Technique for intralevel capacitive isolation of interconnect paths
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
US7501157B2 (en) * 2001-06-26 2009-03-10 Accelr8 Technology Corporation Hydroxyl functional surface coating
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
CN114335013A (zh) * 2021-12-24 2022-04-12 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632723A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Semiconductor device
JPH01238146A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体装置およびその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JP2960538B2 (ja) * 1990-11-30 1999-10-06 関西日本電気株式会社 半導体装置の製造方法
US5328868A (en) * 1992-01-14 1994-07-12 International Business Machines Corporation Method of forming metal connections
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JPH08306775A (ja) * 1995-05-01 1996-11-22 Hitachi Ltd 半導体装置及びその製造方法
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process

Also Published As

Publication number Publication date
JP2809131B2 (ja) 1998-10-08
US5861653A (en) 1999-01-19
TW295711B (ko) 1997-01-11
KR100231669B1 (ko) 1999-11-15
JPH08306784A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
JP2002530884A (ja) Ｑ値の高い改良されたキャパシタ
KR960043124A (ko) 층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
KR950026042A (ko) 적층 캐패시터 제조방법
JPH0378251A (ja) 半導体集積回路
KR960012479A (ko) 반도체 소자용 캐패시터 및 그 제조 방법
KR960039330A (ko) 캐패시터 구조 및 그 제조방법
KR970063725A (ko) 반도체 메로리장치의 커패시터 제조방법
KR970063740A (ko) 반도체소자 및 제조방법
KR960039358A (ko) 반도체 소자의 캐패시터 형성방법
KR960026860A (ko) 반도체소자의 캐패시터 제조방법
KR960002825A (ko) 반도체 소자의 캐패시터 제조방법
KR970072417A (ko) 반도체장치의 커패시터 제조방법
KR970003991A (ko) 반도체소자의 캐패시터 제조방법
KR960043192A (ko) 반도체 캐패시터 및 그 제조 방법
KR960026649A (ko) 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법
KR970054245A (ko) 반도체소자의 저장전극 형성방법
KR19980055732A (ko) 반도체 소자의 캐패시터 제조방법
KR980006285A (ko) 반도체 소자의 워드라인 형성방법
KR970072419A (ko) 커패시터의 제조 방법
KR970012988A (ko) 원통형 커패시터 제조방법
KR980005670A (ko) 반도체 장치의 메탈 콘택구조
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR960019708A (ko) 반도체 소자의 전하저장전극 형성 방법
KR970072455A (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20030825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee