[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150053579A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20150053579A
KR20150053579A KR1020130135705A KR20130135705A KR20150053579A KR 20150053579 A KR20150053579 A KR 20150053579A KR 1020130135705 A KR1020130135705 A KR 1020130135705A KR 20130135705 A KR20130135705 A KR 20130135705A KR 20150053579 A KR20150053579 A KR 20150053579A
Authority
KR
South Korea
Prior art keywords
forming
substrate
plane pattern
plating
mold part
Prior art date
Application number
KR1020130135705A
Other languages
English (en)
Inventor
유도재
류종인
조은정
임재현
오규환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130135705A priority Critical patent/KR20150053579A/ko
Priority to US14/267,456 priority patent/US20150131231A1/en
Publication of KR20150053579A publication Critical patent/KR20150053579A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 도금 방식으로 몰드부의 외부에 회로 배선을 배치할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 기판; 상기에 실장되는 적어도 하나의 전자 소자; 상기 전자 소자를 봉지하는 몰드부; 일단이 상기 기판 또는 상기 전자 소자의 일면에 접합되며, 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 형성되는 다수의 접속 도체; 및 상기 몰드부의 외부면에 형성되며 적어도 하나의 상기 접속 도체와 전기적으로 연결되는 적어도 하나의 플레인 패턴;를 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 몰드부의 외부에 회로 배선을 배치할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판의 양면에 몰드부를 형성해야 하므로, 외부 접속 단자를 형성하기 어렵다는 문제가 있다.
또한 최근의 전자 소자들은 집적화 및 고성능화되면서도 크기는 더욱 작게 설계되기 때문에, 전원과 그라운드의 바운싱 노이즈 제거와 아날로그 전원과 디지털 전원의 분리, 전원과 그라운드의 신호 무결성(Signal integrity)을 증가 시키고 인덕턴스 등을 줄이기 위해서는 넓은 면적으로 전원 배선과 접지 배선을 형성하는 것이 바람직하다.
그러나 상기한 바와 같이 양면에 몰드부가 형성된 양면 실장 구조에서는 이처럼 넓은 면적으로 전원 또는 접지 배선을 형성하기 어렵다는 단점이 있다.
미국공개특허공보 제2012-0320536호
본 발명의 목적은 몰드부에 회로 배선이 형성된 전자 소자 모듈 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판; 상기에 실장되는 적어도 하나의 전자 소자; 상기 전자 소자를 봉지하는 몰드부; 일단이 상기 기판 또는 상기 전자 소자의 일면에 접합되며, 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 형성되는 다수의 접속 도체; 및 상기 몰드부의 외부면에 형성되며 적어도 하나의 상기 접속 도체와 전기적으로 연결되는 적어도 하나의 플레인 패턴;을 포함할 수 있다.
본 실시예에 있어서 상기 몰드부는, EMC(Epoxy Molding Compound)로 형성될 수 있다.
본 실시예에 있어서 상기 접속 도체와 상기 플레인 패턴은, 도금 방식을 통해 상기 몰드부에 접합될 수 있다.
본 실시예에 있어서 상기 접속 도체는, 상기 기판 측으로 갈수록 수평 단면적이 작아지는 형태로 형성되며, 적어도 하나의 단차를 구비할 수 있다.
본 실시예에 있어서 상기 몰드부는, 외부면에 거칠기가 증가된 배선 영역이 형성되며, 상기 플레인 패턴은 상기 배선 영역을 따라 도금 또는 인쇄되어 형성될 수 이다.
본 실시예에 있어서 상기 접속 도체는, 외부 접속 단자와 연결되는 제1 접속 도체; 및 상기 플레인 패턴과 연결되는 제2 접속 도체;를 포함할 수 있다.\
본 실시예에 있어서 상기 제2 접속 도체는, 일단이 상기 기판의 접지 패드에 접합되며, 상기 플레인 패턴은 접지면으로 기능할 수 있다.
본 실시예에 있어서 상기 제2 접속 도체는, 일단이 상기 기판에 실장된 상기 전자 소자에 접합되며, 상기 플레인 패턴은 방열판으로 기능할 수 있다.
본 실시예에 있어서 상기 플레인 패턴은, 접지면으로 기능하는 제1 플레인 패턴과, 전원면으로 기능하는 제2 플레인 패턴을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 몰드부에 적층되는 적층 소자를 더 포함하며, 상기 플레인 패턴은 상기 적층 소자가 실장되는 외부 전극으로 기능하는 제3 플레인 패턴을 더 포함할 수 있다.
본 실시예에 있어서 상기 몰드부는 상기 기판의 양면에 각각 형성되며, 상기 플레인 패턴은 상기 몰드부들에 각각 형성될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 준비하는 단계; 상기 기판에 적어도 하나의 전자 소자를 실장하는 단계; 상기 전자 소자를 봉지하는 몰드부를 형성하는 단계; 상기 몰드부에 표면에 배선 영역을 형성하는 단계; 및 상기 배선 영역에 플레인 패턴을 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 몰드부를 형성하는 단계는, 상기 기판의 양면에 모두 몰드부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 도금 영역을 형성하는 단계는, 상기 몰드부에 다수의 비아 홀을 형성하는 단계; 및 상기 플레인 패턴의 형상을 따라 상기 몰드부의 외부면에 배선 영역을 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 배선 영역을 형성하는 단계는, 레이저 드릴을 이용하여 상기 비아 홀과 상기 배선 영역을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 배선 영역을 형성하는 단계는, 상기 레이저를 이용하여 상기 비아 홀 내부 표면과 상기 배선 영역의 거칠기를 증가시키는 단계일 수 있다.
본 실시예에 있어서 상기 비아 홀을 형성하는 단계는, 상기 비아 홀 내에 단차에 의한 수평 확장면을 적어도 하나 형성하는 단계를 포함할 수 있다.
본 실시예에 있어서 상기 플레인 패턴을 형성하는 단계는, 기계적 접합 메커니즘을 통해 상기 비아 홀에 접속 도체를 형성하는 단계; 및 상기 플레인 패턴을 상기 배선 영역에 형성하는 단계를 포함할 수 있다.
본 실시예에 있어서 상기 접속 도체와 플레인 패턴 영역에 접속 도체 도금영역을 형성하는 단계 는, 기계적 접합 메커니즘을 통해 상기 비아 홀의 내부 표면과 도금으로 형성된 상기 접속 도체 및 플레인 패턴을 접합하는 단계일 수 있다.
본 실시예에 있어서 상기 플레인 패턴을 상기 배선 영역에 형성하는 단계는, 도금 또는 인쇄 방식으로 상기 플레인 패턴을 형성하는 단계일 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 몰드부 내에 적어도 하나의 소자가 밀봉된 기판을 준비하는 단계; 상기 몰드부의 외부면에 거칠기가 증가된 도금 영역을 형성하는 단계; 및 상기 도금 영역에 도금하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 도금 영역을 형성하는 단계는, 상기 도금 영역의 평균 거칠기(Ra)를 5㎛ 이상으로 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 플레인 패턴을 형성하는 단계는, 10㎛ 이상의 두께로 상기 플레인 패턴을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 도금하는 단계 이후, 상기 도금된 부분에 유전체층을 형성하는 단계; 상기 유전체층의 일부를 제거하여 상기 기판의 외부 전극 패드를 노출시키는 단계; 및 상기 노출된 외부 전극 패드에 외부 접속 단자를 형성하는 단계;를 더 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 기판의 양면에 전자 소자들이 실장되고, 몰드부에 의해 전자 소자들이 모두 봉지된다. 따라서 하나의 전자 소자 모듈 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한, 도금 방식을 통해 몰드부에 형성된 비아 홀에 접속 도체를 형성한다. 따라서 양면 몰딩 구조에서도 기판과 외부를 연결하는 도체 경로를 매우 용이하게 구현할 수 있어 제조가 용이하다.
또한, 도금 방식으로 원하는 부분에만 선택적으로 접속 도체를 형성할 수 있으므로, 제조 비용 및 제조 시간을 최소화할 수 있다.
또한 도금 방식을 이용하므로 비아 홀의 크기가 미세하더라도 종래의 도전성 페이스트를 이용하는 방식에 비해 비아 홀 내에 접속 도체를 용이하게 형성할 수 있다.
또한, 레이저 가공면의 거칠기로 인해 접속 도체가 비아 홀의 내부면과 기계적 앵커링(Mechancal Anchoring) 효과에 의해 접합되므로, 계면에서 박리가 발생한다 하더라도 크랙으로 확대 되는 것을 방지 할 수 있다.
또한, 도금 방식을 이용하므로 대면적의 그라운드, 파워 플레인의 패턴을 용이하게 형성 할 수 있다.
또한, 플래인 패턴이 접지와 파워로 이용되는 경우, 임피던스 매칭, 인덕턴스를 줄여 노이즈 발생을 제거할 수 있다.
또한 파워 플레인이 전력 배분의 무결성(integrity)을 높여주고 아날로그, 디지털 전원의 효율적 배분을 가능하게 한다.
또한 그라운드, 파워 플레인 패턴의 대면적의 외부 접속 단자가 마더 보드와의 접합 면적이 증가되어 접합 강도를 높이며 충격에 대한 신뢰성을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 4a 내지 도 4i는 도 1에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1의 A 부분을 확대하여 도시한 부분 확대 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 몰드부(30), 접속 도체(20), 및 플레인 패턴(40)을 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 상면과 하부면에 모두 실장될 수 있다. 도 1에서는 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하부면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
전자 소자들(1)은 플립 칩(flip chip)형태로 기판(10)에 실장되거나 본딩 와이어(2, bonding wire)를 통해 기판(10)에 전기적으로 접합될 수 있다.
기판(10)은 적어도 어느 한 면에 적어도 하나의 전자 소자(1)가 실장될 수 있다. 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 기판(10)의 일면 또는 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 양면에 형성되는 실장용 전극(13)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
또한, 기판(10)의 적어도 어느 한 면에는 전해 도금 배선(도시되지 않음)이 형성될 수 있다. 전해 도금 배선은 후술되는 접속 도체(20)를 전해 도금으로 형성하는 과정에서 이용될 수 있다.
더하여 본 실시예에 따른 기판(10)은 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 기판(10)은 하부면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 기판(10)의 외부로 노출 되도록 구성될 수 있다. 또한, 유전체로 일부가 덮여 있고 일부만 노출되도록 구성될 수도 있다.
외부 접속용 패드(16)는 후술되는 접속 도체(20)와 전기적으로 연결되기 위해 구비되며, 접속 도체(20)를 통해 외부 접속 단자(28)와 연결된다.
또한, 본 실시예에 따른 기판(10)은 하부면에 접지 패드(17)가 형성될 수 있다. 접지 패드(17)는 후술되는 플레인 패턴(40)과 전기적으로 연결되기 위해 구비되며, 기판(10)의 내부 접지와 전기적으로 연결될 수 있다.
본 실시예에 따른 기판(10)은 다수의 개별 모듈을 동시에 제조하기 위해 동일한 실장 영역이 다수개 반복적으로 배치된 기판일 수 있으며, 구체적으로 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. 이 경우, 다수의 개별 모듈 실장 영역별로 전자 소자 모듈이 제조될 수 있다.
몰드부(30)는 기판(10)의 상면에 형성되는 제1 몰드부(31)와, 기판(10)의 하면에 형성되는 제2 몰드부(35)를 포함할 수 있다.
몰드부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 EMC(Epoxy Molding Compound)와 같이 에폭시 등의 수지재를 포함하는 절연성의 재료로 형성될 수 있다.
본 실시예에 따른 제1 몰드부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 몰드부(31)의 내부에 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 몰드부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
제2 몰드부(35)는, 기판(10)의 하면에서 접속 도체(20)를 매립하는 형태로 형성될 수 있다.
제2 몰드부(35)는 제1 몰드부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다.
또한 본 실시예에 따른 몰드부(30)에는 적어도 하나의 비아 홀(37)을 구비하며, 이러한 비아 홀(37)의 내부에는 접속 도체(20)가 배치된다.
접속 도체(20)는 기판(10)의 적어도 어느 한 면에 접합되는 형태로 배치되며, 일단은 기판(10)과 접합되고 타단은 몰드부(30)의 외부로 노출될 수 있다. 즉, 접속 도체(20)는 몰드부(30)를 관통하는 형태로 몰드부(30) 내에 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 외부 접속 단자(28)와 연결되는 제1 접속 도체(21)와, 플레인 패턴(40)과 연결되는 제2 접속 도체(22)를 포함할 수 있다.
접속 도체(20)는 도전성 재질로 형성될 수 있으며 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 일단 즉, 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원추 형태로 형성될 수 있다. 이때, 접속 도체(20)의 수평 단면적은 연속적으로 작아지는 형태로 형성될 수 있으며, 본 실시예와 같이 계단 형태로 단차를 통해 작아지는 형태로 형성될 수 있다.
여기서 단차는 접속 도체(20)의 수평 단면적을 확장 또는 축소하는 방향으로 단면적을 변화시킴에 따라 구현될 수 있다.
접속 도체(20)의 타단은 도 3a에 도시된 바와 같이 편평한 형상으로 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 도 3b에 도시된 바와 같이 내측으로 오목하게 형성되거나, 도 3c에 도시된 바와 같이 외부로 볼록하게 돌출되는 형상으로 형성될 수도 있다. 또한, 도 3a의 편평한 형상은 오목하거나 볼록한 형상으로 형성된 접속 도체(20)를 연마(grinding)하여 형성 할 수 있다.
제1 접속 도체(21)의 타단에는 외부 접속 단자(28)가 접합될 수 있다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 이러한 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
본 실시예에서는 접속 도체(20)가 제2 몰드부(35) 내에 형성되는 경우를 예로 들고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며 필요에 따라 제1 몰드부(35) 내에 형성하는 것도 가능하다.
제2 접속 도체(22)의 타단에는 플레인(plain) 패턴(40)이 연결된다. 제1 접속 도체(21)와 제2 접속 도체(22)는 동일한 구조, 동일한 크기로 형성될 수 있으나, 필요에 따라 다른 크기 및 다른 구조로 형성하는 것도 가능하다.
플레인 패턴(40)은 몰드부(30)의 외부면에 형성될 수 있으며, 도금 공정을 통해 형성될 수 있다. 그러나 이에 한정되지 않으며, 도전성 페이스트를 이용한 프린팅 공정을 통해서도 형성될 수 있다.
플레인 패턴(40)은 배선 패턴의 형태로 형성될 수 있으며, 본 실시예와 같이 몰드부(30)의 일면에서 넓은 면적을 갖는 파워/그라운드 플레인(power/ground plain)의 형태로 형성될 수 있다.
플레인 패턴(40)은 제2 접속 도체(22)에 의해 기판(10)과 전기적으로 연결될 수 있다.
이러한 플레인 패턴(40)과 제2 접속 도체(22)는 기판(10)의 접지 패드(17)와 전기적으로 연결될 수 있다. 따라서 플레인 패턴(40)은 전자 소자 모듈(100)의 접지면으로 이용될 수 있다.
본 실시예의 경우, 플레인 패턴(40)이 제2 몰드부(35)의 외부면, 즉 하부면에 형성된다. 따라서 전자 소자 모듈(100)이 메인 기판(도 5의 90)에 실장되는 경우, 플레인 패턴(40)은 메인 기판과 직접 대향하는 형태로 배치된다.
이에 따라 메인 기판에서 유입되는 노이즈를 용이하게 차폐할 수 있으며, 반대로 전자 소자 모듈(100)에서 발생되는 노이즈가 메인 기판으로 유입되는 것도 차폐할 수 있다.
따라서, 플레인 패턴(40)이 접지면으로 이용되는 경우, 플레인 패턴(40)은 제2 몰드부(35)의 외부면에서 최대한 넓은 면적으로 형성될 수 있다.
또한 플레인 패턴(40)의 외부면에는 플레인 패턴(40)을 보호하기 위한 유전체층(50)이 형성될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 도체(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.
이에 따라, 하나의 기판에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다.
또한 양면 몰드 구조에서 플레인 패턴(40)이 몰드부(30)의 외부면에 형성되므로, 이를 접지면으로 이용하는 경우 전자기파의 유입 또는 유출을 용이하게 차폐할 수 있으며, 전자 소자 모듈(100)에서 발생되는 인덕턴스도 줄일 수 있다.
한편, 본 실시예에서는 플레인 패턴(40)이 넓은 면적으로 형성되어 접지면으로 이용되는 경우를 예로 들었다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 배선 패턴의 형태로 플레인 패턴(40)을 형성하여 회로 배선으로 이용하는 것도 가능하다. 예를 들어 안테나 방사체를 형성하거나 나선 형태로 플레인 패턴(40)을 형성하여 코일로 이용하는 등 다양한 응용이 가능하다.
또한 본 실시예에서는 하나의 플레인 패턴(40)에 하나의 접속 도체(20)가 연결되는 경우를 예로 들었으나, 필요에 따라 다수개의 접속 도체(20)가 플레인 패턴(40)에 연결되도록 구성하는 것도 가능하다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 4a 내지 도 4h는 도 1에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
이를 참조하면, 먼저 도 4a에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하부면에는 외부 접속용 패드(16)와 접지 패드(17)가 형성될 수 있다.
이어서, 도 4b에 도시된 바와 같이 기판(10)의 일면 즉 상면에 전자 소자(1)를 실장하는 단계가 수행된다. 본 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
그러나 이에 한정되는 것은 아니며, 전자 소자(1) 기판(10)의 일면에 안착한 후, 본딩 와이어(2)를 이용하여 기판에 형성된 실장용 전극(13)과 전자 소자(1)의 전극을 전기적으로 연결하는 과정을 통해 수행 될 수도 있다.
이어서 기판(10)의 일면에 제1 몰드부(31)를 형성하는 단계가 수행된다. 본 단계는 도 4c에 도시된 바와 같이 먼저 금형(90) 내에 전자 소자(1)가 실장된 기판(10)을 배치하는 단계가 수행된다.
이어서 금형(90) 내부에 성형수지를 주입하여 제1 몰드부(31)를 형성한다. 이에 도 4d에 도시된 바와 같이, 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 몰드부(31)에 의해 외부로부터 보호될 수 있다.
이어서 도 4e에 도시된 바와 같이, 기판(10)의 하부면 상에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
다음으로, 도 4f에 도시된 바와 같이 기판(10)의 하부에 제2 몰드부(35)를 형성하는 단계가 수행된다. 본 단계는 도 4c에 도시된 경우와 마찬가지로, 금형(90)내에 기판(10)을 배치한 후, 금형(90) 내부에 성형수지를 주입함에 따라 수행될 수 있다.
이어서, 도금 영역을 형성한다. 본 실시예에 따른 도금 영역은 비아 홀(37) 내부면과 배선 영역(40)을 포함할 수 있다.
먼저 도 4g에 도시된 바와 같이 제2 몰드부(35)에 비아 홀(37)을 형성한다. 비아 홀(37)은 레이저 드릴(Laser drill) 방식을 통해 형성될 수 있다.
이 과정에서, 비아 홀(37)은 전체적인 형상이 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원추 형태로 형성될 수 있다. 또한 비아 홀(37)은 수평 단면적이 계단 형태로 단차를 통해 작아지는 형태로 형성될 수 있다.
따라서, 본 실시예에 따른 비아 홀(37)은 대략 수직 방향으로 배치되는 측벽들(37a)과, 상기 측벽(37a)에서 수평 단면적을 확장 또는 축소하는 방향으로 배치되는 적어도 하나의 수평 확장면(37b)을 포함할 수 있다.
이러한 본 실시예에 따른 비아 홀(37)은 레이저의 스팟(spot) 크기를 비아 홀(37) 일단의 크기보다 작게 형성하여 몰드부(30)에 조사함에 따라 구현될 수 있다.
예를 들어 레이저를 비아 홀(37)의 중심에 먼저 조사한 후, 레이저의 위치를 이동시키며 본 실시예에 따른 비아 홀(37)의 형상을 형성할 수 있다.
이와 같은 비아 홀(37)의 구조는 후술되는 접속 도체(20)의 형성 과정에서 형성되는 도금 물질과 비아 홀(37)간의 기계적 앵커링(Mechanical Anchoring) 결합력을 확보하기 위한 구성이다.
본 실시예에 따른 몰드부(30)는 EMC로 형성될 수 있다. 일반적으로 열경화성 수지인 EMC의 표면에는 도금 즉, 금속의 접합이 용이하지 않은 것으로 알려져 있다.
따라서 본 실시예에 따른 제조 방법은 EMC 표면에 도전체를 도금하기 위해 기계적 접합 메커니즘(Mechanical interlocking, hooking, anchoring theory) 또는 앵커 효과(anchoring effect)을 이용한다. 이는 점착제가 피착제 표면의 불규칙한 구조(요철)에 침투하여 기계적인 맞물림에 의해 접합되는 메커니즘을 의미한다.
즉 본 실시예에 따른 제조 방법은 EMC로 형성된 비아 홀(37)의 내부 표면을 최대한 거칠게 형성하고, 도금 공정에서 앵커 효과에 도금 물질이 비아 홀(37)의 내부 표면에 결합되는 방법을 이용한다.
이를 위해, 본 실시예에서는 레이저를 이용하여 비아 홀(37)을 형성하는 과정에서 비아 홀(37)의 내부 표면 거칠기(surface roughness, 또는 조도 粗度)를 가능한 한 증가시켜 불규칙한 구조를 형성한다. 여기서 표면 거칠기는 레이저의 종류나 스팟 크기, 및 레이저의 파워를 조절함에 따라 증가시킬 수 있다.
한편, 비아 홀(37)의 측벽(37a)은 수직하게 형성되거나 큰 경사각을 갖는 형태로 형성되므로, 레이저만으로는 거칠기를 증가시키는 데에 한계가 있다. 따라서 본 실시예에 따른 전자 소자 모듈 제조 방법은 비아 홀(37)에 단차를 형성하여 레이저의 조사 방향과 대략 수직한 면인 수평 확장면(37b)을 형성한다.
수평 확장면(37b)은 레이저의 조사 방향 수직한 면으로 형성될 수 있으나, 이에 한정되지 않으며 경사면으로 형성되는 것도 가능하다. 즉, 따라서 본 실시예에 따른 수평 확장면(37b)은 측벽(37a)에 비해 레이저의 조사 방향과 직각에 가깝게 형성되는 면으로 정의될 수 있다.
이러한 수평 확장면(37b)은 비해 레이저의 스팟이 최대한 많이 조사될 수 있으므로 비아 홀(37)의 벽면에 거칠기를 더 크게 형성할 수 있다.
레이저(예컨대, UV 레이저)를 통해 형성된 수평 확장면(37b)과 측벽(37a)의 평균 거칠기(Ra)를 측정해본 결과, 측벽(37a)의 평균 거칠기가 5.49㎛ 인 경우, 수평 확장면(37b)의 평균 거칠기는 12.51㎛ 로 측정되었다. 즉, 레이저를 이용하는 경우 수평 확장면(37b)과 측벽(37a)의 거칠기는 큰 차이가 있으며, 이를 통해 도금을 위해서는 수평 확장면(37b)이 매우 중요한 요소임을 알 수 있다.
평균 거칠기(Ra)가 대략 5㎛ 이상인 경우에 도금이 가능한 것으로 측정되었다. 그러나 기계적 앵커링 결합력이 충분하지 않아 수평 확장면(37b)이 없는 경우 도금이 비아 홀(37)의 내부면에 견고하게 접합되는 어렵다.
따라서, 본 실시예에 따른 비아 홀(37)은 평균 거칠기가12㎛ 이상으로 형성되는 수평 확장면(37b)을 포함한다. 평균 거칠기(Ra)가 12㎛ 이상으로 형성되는 경우 이종 계면간의 접합과 도금이 견고하게 이루어지므로, 비아 홀(37)내의 도금 접합 신뢰도를 높일 수 있다.
이상에서 설명한 바와 같이, 본 실시예에 따른 비아 홀(37)은 평균 거칠기(Ra)가 5㎛ 이상으로 형성될 수 있으며, 평균 거칠기가12㎛ 이상으로 형성되는 수평 확장면(37b)을 적어도 하나 포함할 수 있다.
또한, 수평면(또는 기판의 일면)을 기준으로 할 때, 비아 홀(37) 측벽(37a)과의 전체적인 기울기 각도(θ)는 25°~ 90°로 형성될 수 있다. 25° 이하로 형성되는 경우 레이저를 이용한 드릴링이 용이하지 않으며, 90°이상으로 형성되는 경우 수평 확장면(37b)을 형성하기 어렵다.
한편, 레이저만으로 최적의 거칠기를 얻기 어려운 경우, 식각 공정을 부가적으로 수행할 수도 있다. 즉, 비아 홀(37) 내에 에칭 액을 주입하고 일정 시간 후에 제거하여 거칠기를 더욱 증가시키는 것도 가능하다.
한편, 전술한 바와 같이, 본 실시예에 따른 접속 도체(20)는 제1 접속 도체(21)와 제2 접속 도체(22)를 포함할 수 있다. 따라서 비아 홀(37)도 제1 접속 도체(21)를 형성하기 위한 비아 홀(37)과 제2 접속 도체(22)를 형성하기 위한 비아 홀(37)을 포함할 수 있다.
여기서, 제1 접속 도체(21)를 형성하기 위한 비아 홀(37)은 기판(10)의 외부 접속용 패드(16)와 대응하는 위치에 형성될 수 있으며, 제2 접속 도체(22)를 형성하기 위한 비아 홀(37)은 기판(10)의 접지 패드(17)와 대응하는 위치에 형성될 수 있다
또한, 본 단계에서 후술되는 플레인 패턴(40)을 형성하기 위한 배선 영역(36)을 형성할 수 있다.
배선 영역(36)은 플레인 패턴(40)이 형성되는 전체 영역을 대상으로 형성되며, 레이저를 통해 거칠기를 증가시킨 영역으로 정의될 수 있다.
즉 본 실시예에 따른 제조 방법은 레이저를 이용하여 비아 홀(37)을 형성하고, 동시에 플레인 패턴(40)의 형상을 따라 제2 몰드부(35)의 외부면에 레이저를 조사하여 해당 배선 영역(36)의 표면 거칠기를 증가시킨다. 이러한 배선 영역(36)도 비아 홀(37)의 수평 확장면(37b)과 마찬가지로, 평균 거칠기(Ra)를 12㎛ 이상으로 형성할 수 있다.
이에 따라, 배선 영역(36)은 본 실시예와 같이 홈의 형태로 형성될 수 있다. 그러나 이에 한정되지 않으며 홈이 아닌 평면상에서 거칠기만이 변화된 형태로 형성될 수도 있다.
이어서 도 4h에 도시된 바와 같이, 접속 도체(20)와 플레인 패턴(40)을 형성한다.
먼저 비아 홀(37) 내에 제1, 제2 접속 도체(21, 22)를 형성한다. 그리고, 연속적으로 제2 몰드부(35)의 배선 영역(36)에 플레인 패턴(40)을 형성한다.
접속 도체(20)와 플레인 패턴(40)은 모두 도금 공정을 통해 형성할 수 있다. 접속 도체(20)와 플레인 패턴(40)을 구리(Cu) 재질로 형성하는 경우, 동 도금이 수행될 수 있다. . 또한 도금 공정은 무전해 도금과 전해 도금을 모두 포함할 수 있으나, 이에 한정되지 않는다.
예를 들어, 전해 도금만으로도 접속 도체(20) 와 플레인 패턴(40)을 형성하는 것도 가능하다. 이 경우, 기판(10)에 형성되어 있는 전해 도금 배선(도시되지 않음)을 이용하여 기판(10)의 외부 전극 단자(16)에서부터 순차적으로 비아 홀(37)을 채우며 접속 도체(20)와 플레인 패턴(40)을 형성할 수 있다.
전술한 바와 같이, 본 실시예에 따른 접속 도체(20)와 플레인 패턴(40)은 EMC 표면에 형성되므로 금속 접합이 용이하지 않을 수 있다. 그러나 본 실시예에 따른 제조 방법은, 비아 홀(37)의 내부 표면과 배선 영역(36)의 거칠기를 최대로 형성하였기 때문에, 몰드부가 EMC 재질로 형성되더라도 접속 도체(20)나 플레인 패턴(40)이 비아 홀(37)이나 제2 몰드부(35) 외부면에 이종 계면간 접합이 용이하게 형성될 수 있다.
또한, 본 실시예에 따른 제조 방법은 도금 공정에서 필요한 부분(예컨대 비아 홀 내부면과 도금 영역)에만 도금을 수행할 수 있다. 이를 보다 구체적으로 설명하면 다음과 같다.
전술한 바와 같이 EMC의 표면에는 금속이 쉽게 접합되지 않으므로, 도금 과정에서 도금액이 몰드부(30)의 표면 전체에 도포되더라도, 도금층이 쉽게 형성되지 않으며, 임계치 이상의 거칠기가 형성된 부분 즉, 비아 홀(37) 내부와 배선 영역(36)에만 도금이 진행된다.
따라서 불필요한 부분에 도금층이 형성되지 않으므로, 이를 다시 제거하는 공정이 필요 없으며, 도금액의 사용도 최소화할 수 있어 제조 비용과 제조 시간을 줄일 수 있다.
한편, 이 과정에서 접속 도체(20)와 몰드부(30) 간의 결합력을 높이기 위해, 먼저 금이나 백금, 팔라듐 등의 촉매 금속을 도금 대상 영역에 배치한 한 후, 실질적인 동 도금을 수행할 수 있다.
또한, 본 발명은 상기한 방법에 한정되지 않는다. 예를 들어, 도금 방식으로 접속 도체(20)을 먼저 형성 후 프린팅 방식으로 도전성 페이스트를 배선 영역(36)에 도포하여 플레인 패턴(40)을 형성하는 등 다양한 변형이 가능하다.
더하여, 플레인 패턴(40)의 외부면에 플레인 패턴(40)을 보호하기 위한 유전체층(도 3의 50)을 형성하는 단계가 더 수행될 수 있다.
이상과 같은 과정을 통해 접속 도체(20)와 플레인 패턴(40)이 형성되면, 제1 접속 도체(21)의 타단에 외부 접속 단자(28)를 형성하여 도 1에 도시된 본 실시예에 따른 전자 소자 모듈(100)을 완성할 수 있다.
여기서 외부 접속 단자(28)는 범프나 솔더 볼 등의 다양한 형태로 형성될 수 있으며, 필요에 따라 생략될 수도 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장되고, 몰드부(30)에 의해 전자 소자들(1)이 모두 봉지된다. 따라서 하나의 전자 소자 모듈(100) 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한, 도금 방식을 통해 몰드부(30)에 접속 도체(20)와 플레인 패턴(40)을 형성할 수 있다. 따라서 양면 몰딩 구조에서도 기판(10)과 외부를 연결하는 도체 경로, 그리고 회로 배선을 매우 용이하게 구현할 수 있어 제조가 용이하다.
또한, 도금 방식으로 원하는 부분에만 선택적으로 접속 도체(20)와 플레인 패턴(40)을 형성할 수 있으므로, 제조 비용 및 제조 시간을 최소화할 수 있다.
또한 도금 방식을 이용하므로 비아 홀(37)의 크기나 플레인 패턴(40)의 선폭이 미세하더라도 종래의 도전성 페이스트를 이용하는 방식에 비해 용이하고 정밀하게 형성할 수 있다.
한편, 본 실시예에서는 제1 몰드부(31)를 먼저 형성한 후 제2 몰드부(35)를 형성하는 경우를 예로 들었으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어 제2 몰드부(35)를 먼저 형성하거나, 제1, 제2 몰드부(31, 35)를 함께 형성하는 등 다양한 응용이 가능하다.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 2개의 플레인 패턴(41, 42)을 포함한다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니고 2개 이상의 플레인 패턴(40)을 형성하는 등 다양한 응용이 가능하다.
본 실시에 따른 플레인 패턴(40)은 접지면으로 이용되는 제1 플레인 패턴(41)과, 전원면으로 이용되는 제2 플레인 패턴(42)을 포함할 수 있다. 즉, 본 실시예에 따른 제1, 제2 플레인 패턴(42)은 접지 단자와 전원 단자로 형성되어 전자 소자 모듈에 전력을 제공하는 통로로 이용될 수 있다.
제1, 제2 플레인 패턴(41, 42)은 외부 접속 단자들(28)에 비해 비교적 넓은 면적으로 형성될 수 있으므로, 상대적으로 높은 전압이 인가되는 전원(power), 접지(ground) 단자에 용이하게 활용될 수 있다.
이에 따라, 제1, 제2 플레인 패턴(42)은 도전성 접착제(P) 등에 의해 메인 기판(90)과 전기적으로 연결될 수 있다. 이 경우, 메인 기판(90)의 일면에는 접지 패드(91)와 전원 패드(92)가 형성되어 상기한 제1, 제2 플레인 패턴(42)과 전기적으로 연결된다.
이처럼 본 실시예에 따른 플레인 패턴(40)은 전자파 차폐나 인덕턴스 감소를 위한 접지면 뿐만 메인 기판(90)과 연결되는 단자의 기능도 수행할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 제2 몰드부(35)에 형성되는 제1 플레인 패턴(41)과, 제1 몰드부(31)에 형성되는 제2 플레인 패턴(42)을 포함한다.
특히, 본 실시예에 따른 제1 플레인 패턴(41)은 제2 몰드부(35)의 제2 접속 도체(22)를 통해 기판(10)의 접지 패드(17)에 연결되고, 제2 플레인 패턴(42)은 제1 몰드부(31)의 제3 접속 도체(23)를 통해 전자 소자(1)의 일면으로 연결된다.
이러한 본 실시예에 따른 제2 플레인 패턴(42)은 전자기 차페판으로 이용될 수 있고, 방열판으로 이용될 수 있다.
따라서, 전자 소자(1)에서 발생된 열은 제3 접속 도체(23)를 따라 제2 플레인 패턴(42)으로 전달되어 외부로 방사될 수 있다.
한편, 본 실시예에 따른 제1 플레인 패턴(41)은 전술한 실시예와 마찬가지로 접지면 등으로 기능할 수 있으며, 제2 플레인 패턴(42)과 마찬가지로 방열판으로 기능하도록 구성하는 것도 가능하다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈(400)은 전술한 도 6의 전자 소자 모듈과 유사하게 구성되며, 제1 몰드부(31)의 상부에 적어도 하나의 적층 소자(80)가 적층된다.
적층 소자(80)는 일반적인 전자 소자일 수 있으며, 하부면에 적어도 하나의 외부 단자(82)를 구비할 수 있다. 적층 소자(80)의 외부 단자(82)는 후술되는 제3 플레인 패턴(43)에 접합될 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(400)은 제2 몰드부(35)에 형성되는 제1 플레인 패턴(41)과, 제1 몰드부(31)에 형성되는 제2 플레인 패턴(42), 제3 플레인 패턴(43)을 포함한다.
또한 본 실시예에 따른 접속 도체(20)는 제2 몰드부(31)에 형성되는 제1 접속 도체(21)와 제2 접속 도체(22), 그리고 제1 몰드부(31)에 형성되며 제2 플레인 패턴(42)과 연결되는 제3 접속 도체(23), 및 제1 몰드부(31)에 형성되며 제3 플레인 패턴(43)과 연결되는 제4 접속 도체(24)를 포함할 수 있다.
본 실시예에 따른 제 3 플레인 패턴(43)은 제4 접속 도체(24)의 끝단을 덮는 전극 패드의 형태로 형성될 수 있으며, 파워 또는 접지와 연결되지 않고, 상부에 적층되는 적층 소자(80)의 외부 단자(82)와 연결될 수 있다.
이러한 본 실시예에 따른 제3 플레인 패턴(43)은 적층 소자(80) 외에 또 다른 전자 소자 또는 모듈과 연결되는 I/O 단자 또는 외부 전극 패드로 이용될 수 있다.
또한 본 실시예에 따른 제1, 제2 플레인 패턴(41, 42)은 외부면에 절연층 또는 유전체층(50)이 형성될 수 있다.
이 경우, 제1, 제2, 제3 플레인 패턴(41, 42, 43)이 형성된 외부면 전체에 유전체층을 형성한 후, 제3 플레인 패턴(43)이 형성된 일부분만 유전체층을 제거하여 외부로 노출시킨 후, 적층 소자(83)의 외부 단자(82)를 접합할 수 있다.
이러한 본 발명의 실시예에 따른 전자 소자 모듈(400)은 플레인 패턴(40)을 제1 몰드부(31)와 제2 몰드부(35)에 모두 형성하더라도 한번의 도금 공정을 통해 양면의 플레인 패턴(41, 42, 43)을 일괄적으로 형성할 수 있으므로 제조가 매우 용이함을 알 수 있다.
그러나, 플레인 패턴(41, 42, 43)을 도전성 필름이나 또는 도전성 페이스트를 이용하여 형성하는 등 다양한 응용이 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 기판
11: 비아 홀
11a: 비아 홀 측벽
11b: 수평 확장면
20: 접속 도체
21: 제1 접속 도체
22: 제2 접속 도체
23: 제3 접속 도체
24: 제4 접속 도체
28: 외부 접속 단자
30: 몰드부
31: 제1 몰드부
35: 제2 몰드부
36: 배선 영역
40: 플레인 패턴
41: 제1 플레인 패턴
42: 제2 플레인 패턴
43: 제3 플레인 패턴
50: 유전체

Claims (23)

  1. 기판;
    상기에 실장되는 적어도 하나의 전자 소자;
    상기 전자 소자를 봉지하는 몰드부;
    일단이 상기 기판 또는 상기 전자 소자의 일면에 접합되며 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 형성되는 다수의 접속 도체; 및
    상기 몰드부의 외부면에 형성되며 적어도 하나의 상기 접속 도체와 전기적으로 연결되는 적어도 하나의 플레인 패턴;
    를 포함하는 전자 소자 모듈.
  2. 제2항에 있어서, 상기 몰드부는,
    EMC(Epoxy Molding Compound)로 형성되는 전자 소자 모듈.
  3. 제1항에 있어서, 상기 접속 도체와 상기 플레인 패턴은,
    도금 방식을 통해 상기 몰드부에 접합되는 전자 소자 모듈.
  4. 제1항에 있어서, 상기 접속 도체는,
    상기 기판 측으로 갈수록 수평 단면적이 작아지는 형태로 형성되며, 적어도 하나의 단차를 구비하는 전자 소자 모듈.
  5. 제1항에 있어서, 상기 몰드부는,
    외부면에 거칠기가 증가된 배선 영역이 형성되며, 상기 플레인 패턴은 상기 배선 영역을 따라 도금 또는 인쇄되어 형성되는 전자 소자 모듈.
  6. 제1항에 있어서, 상기 접속 도체는,
    외부 접속 단자와 연결되는 제1 접속 도체; 및
    상기 플레인 패턴과 연결되는 제2 접속 도체;
    를 포함하는 전자 소자 모듈.
  7. 제1항에 있어서, 상기 제2 접속 도체는,
    일단이 상기 기판의 접지 패드에 접합되며, 상기 플레인 패턴은 접지면으로 기능하는 전자 소자 모듈.
  8. 제1항에 있어서, 상기 제2 접속 도체는,
    일단이 상기 기판에 실장된 상기 전자 소자에 접합되며, 상기 플레인 패턴은 방열판으로 기능하는 전자 소자 모듈.
  9. 제1항에 있어서, 상기 플레인 패턴은,
    접지면으로 기능하는 제1 플레인 패턴과, 전원면으로 기능하는 제2 플레인 패턴을 포함하는 전자 소자 모듈.
  10. 제9항에 있어서,
    상기 제1 몰드부에 적층되는 적층 소자를 더 포함하며,
    상기 플레인 패턴은 상기 적층 소자가 실장되는 외부 전극으로 기능하는 제3 플레인 패턴을 더 포함하는 전자 소자 모듈.
  11. 제1항에 있어서,
    상기 몰드부는 상기 기판의 양면에 각각 형성되며,
    상기 플레인 패턴은 상기 몰드부들에 각각 형성되는 전자 소자 모듈.
  12. 기판을 준비하는 단계;
    상기 기판에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 전자 소자를 봉지하는 몰드부를 형성하는 단계;
    상기 몰드부 표면에 배선 영역을 형성하는 단계; 및
    상기 배선 영역에 플레인 패턴을 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  13. 제12항에 있어서, 상기 몰드부를 형성하는 단계는,
    상기 기판의 양면에 모두 몰드부를 형성하는 단계인 전자 소자 모듈 제조 방법.
  14. 제12항에 있어서, 상기 배선 영역을 형성하는 단계는,
    상기 몰드부에 다수의 비아 홀을 형성하는 단계; 및
    상기 플레인 패턴의 형상을 따라 상기 몰드부의 외부면에 상기 배선 영역을 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  15. 제14항에 있어서, 상기 배선 영역을 형성하는 단계는,
    레이저 드릴을 이용하여 상기 비아 홀과 상기 배선 영역을 형성하는 단계인 전자 소자 모듈 제조 방법.
  16. 제14항에 있어서, 상기 배선 영역을 형성하는 단계는,
    상기 레이저를 이용하여 상기 비아 홀 내부 표면과 상기 배선 영역의 거칠기를 증가시키는 단계를 포함하는 전자 소자 모듈 제조 방법.
  17. 제14항에 있어서, 상기 비아 홀을 형성하는 단계는,
    상기 비아 홀 내에 단차에 의한 수평 확장면을 적어도 하나 형성하는 단계를 포함하는 전자 소자 모듈 제조 방법.
  18. 제14항에 있어서, 상기 플레인 패턴을 형성하는 단계는,
    기계적 접합 메커니즘을 통해 상기 비아 홀에 접속 도체를 형성하는 단계; 및
    상기 플레인 패턴을 상기 배선 영역에 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  19. 제18항에 있어서, 상기 플레인 패턴을 상기 배선 영역에 형성하는 단계는,
    도금 또는 인쇄 방식으로 상기 플레인 패턴을 형성하는 단계인 전자 소자 모듈 제조 방법.
  20. 몰드부 내에 적어도 하나의 소자가 밀봉된 기판을 준비하는 단계;
    상기 몰드부의 외부면에 거칠기가 증가된 도금 영역을 형성하는 단계; 및
    상기 도금 영역에 도금하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  21. 제20항에 있어서, 상기 도금 영역을 형성하는 단계는,
    상기 도금 영역의 평균 거칠기(Ra)를 5㎛ 이상으로 형성하는 단계인 전자 소자 모듈 제조 방법.
  22. 제20항에 있어서, 상기 도금하는 단계는,
    10㎛ 이상의 두께로 상기 도금 영역에 플레인 패턴을 형성하는 단계인 전자 소자 모듈 제조 방법.
  23. 제20항에 있어서, 상기 도금하는 단계 이후,
    상기 도금된 부분에 유전체층을 형성하는 단계;
    상기 유전체층의 일부를 제거하여 상기 기판의 외부 전극 패드를 노출시키는 단계; 및
    상기 노출된 외부 전극 패드에 외부 접속 단자를 형성하는 단계;
    를 더 포함하는 전자 소자 모듈 제조 방법.
KR1020130135705A 2013-11-08 2013-11-08 전자 소자 모듈 및 그 제조 방법 KR20150053579A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130135705A KR20150053579A (ko) 2013-11-08 2013-11-08 전자 소자 모듈 및 그 제조 방법
US14/267,456 US20150131231A1 (en) 2013-11-08 2014-05-01 Electronic component module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130135705A KR20150053579A (ko) 2013-11-08 2013-11-08 전자 소자 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150053579A true KR20150053579A (ko) 2015-05-18

Family

ID=53043625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135705A KR20150053579A (ko) 2013-11-08 2013-11-08 전자 소자 모듈 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150131231A1 (ko)
KR (1) KR20150053579A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073486A (ko) * 2016-12-02 2019-06-26 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684389B (zh) * 2015-04-17 2020-02-01 王忠寶 一種電路板結構
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
KR102506697B1 (ko) * 2016-05-18 2023-03-08 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터를 포함하는 반도체 패키지
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6760397B2 (ja) * 2016-12-14 2020-09-23 株式会社村田製作所 モジュール
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
CN110392923A (zh) 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
US11257803B2 (en) * 2018-08-25 2022-02-22 Octavo Systems Llc System in a package connectors
US20200075547A1 (en) * 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
JP7382605B2 (ja) * 2018-12-28 2023-11-17 パナソニックＩｐマネジメント株式会社 成型体を製造するための金型、製造装置ならびに製造方法
KR102377811B1 (ko) * 2019-08-09 2022-03-22 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
WO2021054332A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
DE602005014218D1 (de) * 2004-03-10 2009-06-10 Panasonic Elec Works Co Ltd Metallbeschichteter harzformkörper und herstellungsverfahren dafür
US20060044771A1 (en) * 2004-08-24 2006-03-02 Yeo Chee K Electronic module with conductive polymer
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US8283250B2 (en) * 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8003496B2 (en) * 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
KR20120045893A (ko) * 2010-11-01 2012-05-09 삼성전기주식회사 반도체 패키지 모듈
KR101153570B1 (ko) * 2010-11-01 2012-06-11 삼성전기주식회사 반도체 패키지 모듈
EP2707344A4 (en) * 2011-05-13 2015-03-11 Byd Co Ltd METHOD FOR SELECTIVELY METALLIZING THE SURFACE OF A CERAMIC SUBSTRATE, CERAMIC PRODUCT AND USE OF THE CERAMIC PRODUCT
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101222831B1 (ko) * 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073486A (ko) * 2016-12-02 2019-06-26 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
US10863656B2 (en) 2016-12-02 2020-12-08 Murata Manufacturing Co., Ltd. Radio-frequency module

Also Published As

Publication number Publication date
US20150131231A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US9999131B2 (en) Printed circuit board with embedded electronic component and manufacturing method thereof
US9055682B2 (en) Circuit module
US20020007964A1 (en) Printed circuit board and electronic package using same
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR101477392B1 (ko) 전자 소자 모듈
KR20150000173A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US10667419B2 (en) Manufacturing method of an electronic component module
US8872329B1 (en) Extended landing pad substrate package structure and method
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US20160021737A1 (en) Electric device module and method of manufacturing the same
US20150187676A1 (en) Electronic component module
US10356911B2 (en) Electronic device module and method of manufacturing the same
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR20130062967A (ko) 반도체 패키지 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application