[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2021054332A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021054332A1
WO2021054332A1 PCT/JP2020/034948 JP2020034948W WO2021054332A1 WO 2021054332 A1 WO2021054332 A1 WO 2021054332A1 JP 2020034948 W JP2020034948 W JP 2020034948W WO 2021054332 A1 WO2021054332 A1 WO 2021054332A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
component
conductor pattern
sealing resin
substrate
Prior art date
Application number
PCT/JP2020/034948
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
貴大 北爪
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080065239.0A priority Critical patent/CN114424333A/zh
Publication of WO2021054332A1 publication Critical patent/WO2021054332A1/ja
Priority to US17/654,829 priority patent/US20220199504A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to a module.
  • Patent Document 1 US Patent Application Publication US2018 / 0323170A1 (Patent Document 1) describes a semiconductor package having a compartment shield structure (Patent Document 1, FIG. 9A, paragraph 0098).
  • electronic components are mounted on both sides of the substrate, and these electronic components are sealed by sealing materials on the upper and lower sides of the substrate, respectively.
  • the upper surface and side surfaces of the sealing material on the upper side of the substrate are covered with a shield film.
  • a compartment shield structure is realized so as to surround the electronic components mounted on the lower surface of the substrate, and the portion forming the lower surface is exposed on the lower surface of the encapsulant.
  • a part of the lower surface of the sealing material on the lower side of the substrate is covered with this shield film, but the other part is exposed without being covered with the shield film.
  • An external connection terminal is provided on the outer edge of the lower surface of the substrate. At the place where the external connection terminal is arranged, a through hole is provided in the sealing material on the lower side of the substrate, and the external connection terminal is arranged so as to project downward from the sealing material.
  • a compartment shield is realized by arranging a conductive film having a size larger than the parts mounted on the lower surface of the substrate on the lower surface of the sealing material, but the number of parts increases and the size becomes large. When this happens, a larger area of conductive film is required.
  • an object of the present invention is to provide a module that realizes a compartment shield for a component mounted on the lower surface of a substrate while suppressing the risk of peeling.
  • the module based on the present invention includes a substrate having a first surface, a first component mounted on the first surface, and at least the first surface of the first surface and the first component.
  • a first encapsulating resin covering a connection portion with respect to the first encapsulating resin, a first conductor pattern arranged on a surface of the first encapsulating resin far from the first surface, and the first surface and the first conductor pattern.
  • Each includes a plurality of connecting conductors that are electrically connected. When viewed from a direction perpendicular to the first surface, the plurality of connecting conductors are arranged so as to surround the first component, and the first conductor pattern is formed outside the first component. Includes a frame-shaped part that connects connecting conductors and electrically connects them.
  • a compartment shield is formed by surrounding the first component with a plurality of connecting conductors and a first conductor pattern. Then, instead of arranging the large-area conductor pattern on the surface of the first encapsulating resin far from the first surface, the frame-shaped portion of the first conductor pattern is arranged, so that it depends on the difference in the coefficient of thermal expansion. The problem of peeling is less likely to occur, and as a result, it is possible to realize a compartment shield for the components mounted on the lower surface of the substrate while suppressing the risk of peeling.
  • FIG. 2 is a cross-sectional view taken along the line III-III in FIG. It is a bottom view of the module in Embodiment 1 based on this invention. It is sectional drawing of the part where the plurality of connecting conductors of the module in Embodiment 1 based on this invention electrically connect a 1st surface and a 1st conductor pattern. It is a 1st explanatory view of the method for obtaining the structure shown in FIG. It is a second explanatory view of the method for obtaining the structure shown in FIG.
  • FIG. 8 is a cross section taken along the line of IX-IX in FIG. It is a bottom view of the module in Embodiment 2 based on this invention. It is a top view of the module in Embodiment 3 based on this invention.
  • FIG. 11 is a cross-sectional view taken along the line of XII-XII in FIG. It is a bottom view of the module in Embodiment 3 based on this invention. It is a bottom view of the first modification of the module in Embodiment 3 based on this invention. It is a bottom view of the second modification of the module in Embodiment 3 based on this invention.
  • FIG. 1 A perspective view of the module 101 in this embodiment is shown in FIG.
  • a plan view of the module 101 is shown in FIG.
  • a cross-sectional view taken along the line III-III in FIG. 2 is shown in FIG.
  • a bottom view of the module 101 is shown in FIG.
  • components having a positional relationship that do not originally appear in the same cross section are also displayed at the same time for convenience of explanation. The same applies to the other cross-sectional views below.
  • the module 101 has a first surface that covers a substrate 1 having a first surface 1a, a first component 3a mounted on the first surface 1a, and a connection portion between the first surface 1a and the first component 3a to at least the first surface 1a.
  • the sealing resin 6a, the first conductor pattern 10 arranged on the surface far from the first surface 1a of the first sealing resin 6a, and the first surface 1a and the first conductor pattern 10 are electrically connected to each other.
  • a wire 16 as a plurality of connecting conductors is provided. When viewed from a direction perpendicular to the first surface 1a, the plurality of connecting conductors are arranged so as to surround the first component 3a, and the first conductor pattern 10 is formed on the outer side of the first component 3a. Includes a frame-shaped portion 10f that connects connecting conductors and electrically connects them.
  • the substrate 1 has a second surface 1b on the opposite side of the first surface 1a.
  • the module 101 includes a second component 3b mounted on the second surface 1b, and a second sealing resin 6b that covers the second surface 1b and the second component 3b.
  • the component 3d and the component 3e are mounted on the second surface 1b of the substrate 1.
  • the second sealing resin 6b is formed so as to cover all the parts mounted on the second surface 1b.
  • the component 3c is mounted on the first surface 1a of the substrate 1.
  • the first sealing resin 6a is formed so as to cover the component 3c. A part of the surface of the first component 3a is exposed from the first sealing resin 6a.
  • the board 1 is a wiring board.
  • the substrate 1 is, for example, a ceramic multilayer substrate.
  • the substrate 1 may be a resin substrate.
  • the resin substrate referred to here may be, for example, a resin multilayer substrate.
  • Wiring may be provided on the surface and the inside of the substrate 1.
  • the shield film 8 is formed so as to cover the upper surface and the side surface of the second sealing resin 6b, the side surface of the substrate 1, and the side surface of the first sealing resin 6a.
  • the shield film 8 is a conductive film.
  • the shield film 8 is, for example, a metal film.
  • the shield film 8 may be formed by, for example, sputtering.
  • the shield film 8 is electrically connected to the conductor pattern 7 arranged inside the substrate 1.
  • the conductor pattern 7 is a ground electrode.
  • the conductor pattern 7 is exposed on the side surface of the substrate 1.
  • FIG. 5 shows the structure of a portion where the wires 16 as a plurality of connecting conductors electrically connect the first surface 1a and the first conductor pattern 10.
  • Pad electrodes 17 are formed on the first surface 1a, and the ends of the wires 16 are connected to the pad electrodes 17, respectively.
  • a columnar conductor 15 is arranged on the outer edge of the first surface 1a of the substrate 1.
  • the columnar conductor 15 penetrates the first sealing resin 6a.
  • the end surface of the columnar conductor 15 on the side far from the first surface 1a is exposed from the first sealing resin 6a and serves as an external connection terminal 9.
  • external connection terminals 9 are arranged on the outer edge portion.
  • the plurality of external connection terminals 9 are mainly terminals for signal lines, but some of the plurality of external connection terminals 9 may be ground terminals.
  • the first component 3a is surrounded by the plurality of connecting conductors and the first conductor pattern 10
  • a compartment shield can be realized.
  • the frame-shaped portion 10f of the first conductor pattern 10 is arranged instead of arranging the large-area conductor pattern on the surface far from the first surface 1a of the first sealing resin 6a, the conductive film is conductive. The problem of peeling due to the difference in the coefficient of thermal expansion between the material and the sealing material is unlikely to occur. Therefore, in the present embodiment, it is possible to realize a compartment shield for the components mounted on the lower surface of the substrate while suppressing the risk of peeling.
  • the surface of the first component 3a on the side far from the first surface 1a is exposed from the first sealing resin 6a.
  • the first sealing resin 6a does not need to cover the first component 3a, the first sealing resin 6a can be thinned on the first surface 1a side, which can contribute to lowering the height of the entire module. it can.
  • the second sealing resin 6b is arranged so as to cover the surface and side surface of the second sealing resin 6b on the side far from the second surface 1b, the side surface of the substrate 1, and the side surface of the first sealing resin 6a. It is preferable to provide the shield film 8. By adopting this configuration, electromagnetic waves from the outside can be shielded.
  • the wires 16 are arranged so as to form an arch connecting the two pad electrodes 17, and the wires 16 are sealed with the first sealing resin 6a. Then, as shown in FIG. 7, the surface of the first sealing resin 6a may be polished to remove the arch-shaped top of the wire 16. By doing so, the wires 16 having one arch shape become separate left and right wires 16. By forming the first conductor pattern 10 in this way, the structure shown in FIG. 5 can be produced. As shown in FIG. 5, the connecting conductor is on the side far from the first surface 1a of the wires 16 arranged in an arch shape so that both ends are connected to the first surface 1a and rise from the first surface 1a.
  • a part of the wire is scraped off.
  • a part of the wire 16 is scraped off.
  • FIG. 2 A plan view of the module 102 in this embodiment is shown in FIG.
  • a cross-sectional view taken along the line IX-IX in FIG. 8 is shown in FIG.
  • a bottom view of the module 102 is shown in FIG.
  • the module 102 is the same as the module 101 described in the first embodiment in the basic configuration, but has the following configuration.
  • the first conductor pattern 10 includes a land-shaped portion 10n projecting from the frame-shaped portion 10f in a direction parallel to the first surface 1a.
  • the module 102 can be grounded by using the land-shaped portion 10n. Even when a configuration in which most of the lower surface of the module is covered with a resist film (not shown) is adopted, it is preferable to expose at least a part of the land-shaped portion 10n from the resist film. By doing so, when mounting the module on the mother substrate, even if the frame-shaped portion 10f is too thin and it is difficult to electrically connect to the frame-shaped portion 10f, the widely secured land-shaped portion 10n is used. Therefore, the electrical connection to the first conductor pattern 10 can be easily performed.
  • the electrical connection referred to here is, for example, a connection with a ground terminal prepared on the mother board side.
  • FIG. 3 A plan view of the module 103 in this embodiment is shown in FIG.
  • a cross-sectional view taken along the line XII-XII in FIG. 11 is shown in FIG.
  • FIG. 11 A bottom view of the module 103 is shown in FIG.
  • the module 103 is the same as the module 101 described in the first embodiment in the basic configuration, but has the following configuration.
  • the module 103 includes a substrate 1 having a first surface 1a, a first component 3a mounted on the first surface 1a, a first sealing resin 6a covering the first surface 1a and the first component 3a, and a first seal.
  • a wire 16 as a plurality of connecting conductors that electrically connects the first conductor pattern 10 arranged on the surface far from the first surface 1a of the stop resin 6a and the first surface 1a and the first conductor pattern 10, respectively.
  • the plurality of connecting conductors are arranged so as to surround the first component 3a, and the first conductor pattern 10 includes a region overlapping the first component 3a and the plurality of connecting conductors. Includes a plurality of tile-shaped portions 10e arranged so as to cover the connecting conductors of the above.
  • the substrate 1 has a second surface 1b on the opposite side of the first surface 1a.
  • the module 103 includes a second component 3b mounted on the second surface 1b, and a second sealing resin 6b that covers the second surface 1b and the second component 3b.
  • the compartment shield is realized by arranging a plurality of tile-shaped portions 10e instead of arranging a large-area conductor pattern on the surface of the first sealing resin 6a far from the first surface 1a. Therefore, the area of each tile-shaped portion 10e can be reduced. As a result, the problem of peeling due to the difference in the coefficient of thermal expansion between the conductive film and the sealing material is less likely to occur. Therefore, in the present embodiment, the compartment shield can be realized while suppressing the risk of peeling.
  • a plurality of tile-shaped portions 10e may be arranged as separate conductor patterns without being connected to each other. Also in this case, one or more wires 16 are electrically connected to each tile-shaped portion 10e.
  • tile-shaped portions 10e are connected to each other, but as in the module 105 shown in FIG. 15, all tile-shaped portions 10e may be connected to each other. In the example shown in FIG. 15, all the tile-shaped portions 10e are connected to each other so as to form an annular shape.
  • FIG. 4 A cross-sectional view of the module 106 in this embodiment is shown in FIG.
  • FIG. 16 A bottom view of the module 106 is shown in FIG.
  • the module 106 is the same as the module 101 described in the first embodiment in the basic configuration, but has the following configuration.
  • the first conductor pattern 10 includes a plurality of tile-shaped portions 10e inside the frame-shaped portion 10f.
  • the plurality of tile-shaped portions 10e are connected to the frame-shaped portion 10f.
  • FIG. 18 shows a partial cross-sectional view in the vicinity of the connecting conductor when the connecting conductor is the pin 18.
  • the pin 18 is made of metal.
  • the pin 18 is arranged so as to penetrate through the first sealing resin 6a.
  • a pad electrode 17 is formed on the first surface 1a of the substrate 1. The end of the pin 18 on the side closer to the substrate 1 is connected to the pad electrode 17.
  • a module having a double-sided mounting structure has been described as an example, but the module based on the present invention may be a module having a single-sided mounting structure.
  • the module may have a configuration in which the second component is not mounted on the second surface 1b of the substrate 1 and the second sealing resin is not arranged.
  • Substrate 1a 1st surface, 1b 2nd surface, 3a 1st part, 3b 2nd part, 3c, 3d, 3e part, 6a 1st sealing resin, 6b 2nd sealing resin, 7 conductor pattern, 8 shield Membrane, 9 external connection terminal, 10 first conductor pattern, 10f frame-shaped part, 10e tile-shaped part, 10n land-shaped part, 15 columnar conductor, 16 wire, 17 pad electrode, 18 pin, 101, 102, 103, 104, 105, 106 modules.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された第１部品（３ａ）と、第１面（１ａ）および第１部品（３ａ）の少なくとも前記第１面に対する接続部分を覆う第１封止樹脂（６ａ）と、第１封止樹脂（６ａ）の第１面（１ａ）から遠い側の面に配置された第１導体パターン（１０）と、第１面（１ａ）と第１導体パターン（１０）とをそれぞれ電気的に接続する複数の接続導体としてのワイヤ（１６）とを備え、第１面（１ａ）に垂直な方向から見たとき、前記複数の接続導体は、第１部品（３ａ）を取り囲むように配置されており、第１導体パターン（１０）は、第１部品（３ａ）の外側において前記複数の接続導体を連ねて電気的に接続する枠状部（１０ｆ）を含む。

Description

モジュール
　本発明は、モジュールに関するものである。
　米国特許出願公開ＵＳ２０１８／０３２３１７０Ａ１（特許文献１）には、コンパートメントシールド構造を備える半導体パッケージが記載されている（特許文献１の図９Ａ、段落００９８）。この半導体パッケージでは、基板の両面に電子部品が実装されており、これらの電子部品は、基板の上下においてそれぞれ封止材によって封止されている。基板の上側の封止材の上面および側面はシールド膜によって覆われている。基板の下面に実装された電子部品を取り囲むようにコンパートメントシールド構造が実現されていて、そのうち下面をなす部分は、封止材の下面に露出している。基板の下側の封止材の下面の一部はこのシールド膜に覆われているが、他の部分はシールド膜に覆われることなく露出している。基板の下面のうち外縁部には外部接続端子が設けられている。外部接続端子が配置されている箇所では、基板の下側の封止材に貫通孔が設けられており、外部接続端子が封止材より下方に突出するように配置されている。
米国特許出願公開ＵＳ２０１８／０３２３１７０Ａ１
　特許文献１では、基板の下面に実装された部品より大きなサイズの導電膜を、封止材の下面に配置することによって、コンパートメントシールドを実現しているが、部品の個数が増えたりサイズが大きくなったりしたときには、さらに大きな面積の導電膜が必要となる。
　コンパートメントシールドを実現するために、大きな面積の導電膜が封止材の下面に配置されていると、導電膜と封止材との熱膨張係数の差により両者の間に剥離が生じやすくなる。
　そこで、本発明は、剥離のおそれを抑えつつ、基板の下面に実装された部品に対するコンパートメントシールドを実現するモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された第１部品と、上記第１面および上記第１部品の少なくとも上記第１面に対する接続部分を覆う第１封止樹脂と、上記第１封止樹脂の上記第１面から遠い側の面に配置された第１導体パターンと、上記第１面と上記第１導体パターンとをそれぞれ電気的に接続する複数の接続導体とを備える。上記第１面に垂直な方向から見たとき、上記複数の接続導体は、上記第１部品を取り囲むように配置されており、上記第１導体パターンは、上記第１部品の外側において上記複数の接続導体を連ねて電気的に接続する枠状部を含む。
　本発明によれば、複数の接続導体と第１導体パターンとによって第１部品を取り囲むことによってコンパートメントシールドが形成されている。そして、第１封止樹脂の第１面から遠い側の面に大面積の導体パターンを配置するのではなく、第１導体パターンの枠状部が配置されているので、熱膨張係数の差による剥離の問題が生じにくく、その結果、剥離のおそれを抑えつつ、基板の下面に実装された部品に対するコンパートメントシールドを実現することができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの平面図である。 図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールの下面図である。 本発明に基づく実施の形態１におけるモジュールの複数の接続導体が第１面と第１導体パターンとを電気的に接続している部分の断面図である。 図５に示した構造を得るための方法の第１の説明図である。 図５に示した構造を得るための方法の第２の説明図である。 本発明に基づく実施の形態２におけるモジュールの平面図である。 図８におけるＩＸ－ＩＸ線に関する矢視断面である。 本発明に基づく実施の形態２におけるモジュールの下面図である。 本発明に基づく実施の形態３におけるモジュールの平面図である。 図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態３におけるモジュールの下面図である。 本発明に基づく実施の形態３におけるモジュールの第１の変形例の下面図である。 本発明に基づく実施の形態３におけるモジュールの第２の変形例の下面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの下面図である。 接続導体がピンである場合の接続導体近傍の部分断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図５を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の斜視図を図１に示す。モジュール１０１の平面図を図２に示す。図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図を図３に示す。モジュール１０１の下面図を図４に示す。なお、図３では、本来は同一断面内に現れない位置関係にある構成要素も、説明の便宜のために同時に表示している。以下の他の断面図においても同様である。
　モジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品３ａと、第１面１ａおよび第１部品３ａの少なくとも第１面１ａに対する接続部分を覆う第１封止樹脂６ａと、第１封止樹脂６ａの第１面１ａから遠い側の面に配置された第１導体パターン１０と、第１面１ａと第１導体パターン１０とをそれぞれ電気的に接続する複数の接続導体としてのワイヤ１６とを備える。第１面１ａに垂直な方向から見たとき、前記複数の接続導体は、第１部品３ａを取り囲むように配置されており、第１導体パターン１０は、第１部品３ａの外側において前記複数の接続導体を連ねて電気的に接続する枠状部１０ｆを含む。
　基板１は、第１面１ａの反対側に第２面１ｂを有する。モジュール１０１は、第２面１ｂに実装された第２部品３ｂと、第２面１ｂおよび第２部品３ｂを覆う第２封止樹脂６ｂとを備える。
　ここで示す例では、基板１の第２面１ｂには、第２部品３ｂの他に、部品３ｄ、部品３ｅが実装されている。第２封止樹脂６ｂは、第２面１ｂに実装した全ての部品を覆うように形成されている。基板１の第１面１ａには、第１部品３ａの他に、部品３ｃが実装されている。第１封止樹脂６ａは、部品３ｃを覆うように形成されている。第１部品３ａの一部の面は、第１封止樹脂６ａから露出している。
　基板１は、配線基板である。基板１は、たとえばセラミック多層基板である。基板１は、樹脂基板であってもよい。ここでいう樹脂基板は、たとえば樹脂多層基板であってもよい。基板１の表面および内部には、配線が設けられていてよい。
　図３に示すように、第２封止樹脂６ｂの上面および側面、基板１の側面、ならびに第１封止樹脂６ａの側面を覆うようにシールド膜８が形成されている。シールド膜８は導電膜である。シールド膜８はたとえば金属膜である。シールド膜８は、たとえばスパッタによって形成されたものであってよい。図３に示すように、シールド膜８は、基板１の内部に配置された導体パターン７と電気的に接続されている。導体パターン７はグランド電極である。導体パターン７は基板１の側面に露出している。
　複数の接続導体としてのワイヤ１６が第１面１ａと第１導体パターン１０とを電気的に接続している部分の構造を図５に示す。第１面１ａにはパッド電極１７が形成されており、ワイヤ１６の端はそれぞれパッド電極１７に接続されている。
　図３に示すように、基板１の第１面１ａの外縁部には柱状導体１５が配置されている。柱状導体１５は第１封止樹脂６ａを貫通している。柱状導体１５の第１面１ａから遠い側の端面は、第１封止樹脂６ａから露出しており、外部接続端子９となっている。図４に示すように、モジュール１０１の下面においては、外縁部に外部接続端子９が配列されている。複数の外部接続端子９は、主に信号線のための端子であるが、複数の外部接続端子９のうちの一部はグランド端子であってもよい。
　本実施の形態では、複数の接続導体と第１導体パターン１０とによって第１部品３ａを取り囲んでいるので、コンパートメントシールドを実現することができる。特に、第１封止樹脂６ａの第１面１ａから遠い側の面に大面積の導体パターンを配置するのではなく、第１導体パターン１０の枠状部１０ｆが配置されているので、導電膜と封止材との熱膨張係数の差による剥離の問題も生じにくい。したがって、本実施の形態では、剥離のおそれを抑えつつ、基板の下面に実装された部品に対するコンパートメントシールドを実現することができる。
　本実施の形態で示したように、第１部品３ａの第１面１ａから遠い側の面が、第１封止樹脂６ａから露出していることが好ましい。この構成を採用することにより、第１部品３ａからの放熱を促進することができる。また、第１封止樹脂６ａは第１部品３ａを覆う必要がないので、第１面１ａ側において第１封止樹脂６ａを薄くすることができ、モジュール全体の低背化に貢献することができる。
　本実施の形態で示したように、第２封止樹脂６ｂの第２面１ｂから遠い側の面および側面、基板１の側面、ならびに第１封止樹脂６ａの側面を覆うように配置されたシールド膜８を備えることが好ましい。この構成を採用することにより、外部からの電磁波を遮蔽することができる。
　なお、図５に示した構造は、図６に示すように、２つのパッド電極１７を結ぶアーチ状となるようにワイヤ１６を配置し、第１封止樹脂６ａでワイヤ１６を封止した後で、図７に示すように第１封止樹脂６ａの表面を研磨加工し、これによってワイヤ１６のアーチ形状の頂部を除去したものであってもよい。こうすることによって、１つのアーチ形状をなしていたワイヤ１６は、左右別々のワイヤ１６となる。このようにしてから第１導体パターン１０を形成することによって、図５に示す構造を作製することができる。図５に示したように、前記接続導体は、両端がそれぞれ第１面１ａに接続しつつ第１面１ａから立ち上がるようにアーチ状に配置されたワイヤ１６の、第１面１ａから遠い側の一部を削り取ったものであることが好ましい。このようにワイヤ１６の一部が研磨加工などによって削り取られていることによって、ワイヤ１６の平坦な面が形成され、第１導体パターン１０とワイヤ１６との接触面積を大きく確保することができる。
　（実施の形態２）
　図８～図１０を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の平面図を図８に示す。図８におけるＩＸ－ＩＸ線に関する矢視断面図を図９に示す。モジュール１０２の下面図を図１０に示す。モジュール１０２は、基本的な構成においては実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０２においては、第１導体パターン１０は、枠状部１０ｆから第１面１ａに平行な方向に張り出すランド状部１０ｎを含む。
　本実施の形態で示したように、第１導体パターン１０がランド状部１０ｎを含んでいることにより、ランド状部１０ｎを用いてモジュール１０２を接地することができる。モジュールの下面の大部分をレジスト膜（図示せず）で覆う構成を採用する場合にも、ランド状部１０ｎの少なくとも一部をレジスト膜から露出させることが好ましい。このようにすることで、モジュールをマザー基板に実装する際に、たとえ枠状部１０ｆが細すぎて枠状部１０ｆへの電気的接続が難しくても、広く確保されたランド状部１０ｎを利用して第１導体パターン１０への電気的接続を容易に行なうことができる。ここでいう電気的接続とは、たとえばマザー基板側に用意されたグランド端子との接続である。
　（実施の形態３）
　図１１～図１３を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の平面図を図１１に示す。図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図を図１２に示す。モジュール１０３の下面図を図１３に示す。モジュール１０３は、基本的な構成においては実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０３は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品３ａと、第１面１ａおよび第１部品３ａを覆う第１封止樹脂６ａと、第１封止樹脂６ａの第１面１ａから遠い側の面に配置された第１導体パターン１０と、第１面１ａと第１導体パターン１０とをそれぞれ電気的に接続する複数の接続導体としてのワイヤ１６とを備える。第１面１ａに垂直な方向から見たとき、前記複数の接続導体は、第１部品３ａを取り囲むように配置されており、第１導体パターン１０は、第１部品３ａに重なる領域および前記複数の接続導体を覆うように配列された複数のタイル状部１０ｅを含む。
　基板１は、第１面１ａの反対側に第２面１ｂを有する。モジュール１０３は、第２面１ｂに実装された第２部品３ｂと、第２面１ｂおよび第２部品３ｂを覆う第２封止樹脂６ｂとを備える。
　本実施の形態では、第１封止樹脂６ａの第１面１ａから遠い側の面に大面積の導体パターンを配置するのではなく、複数のタイル状部１０ｅを配列することによってコンパートメントシールドを実現しているので、個々のタイル状部１０ｅの面積を小さくすることができる。これにより、導電膜と封止材との熱膨張係数の差による剥離の問題も生じにくくなるので、本実施の形態では、剥離のおそれを抑えつつコンパートメントシールドを実現することができる。
　本実施の形態で示したように、複数のタイル状部１０ｅのうち少なくとも一部は互いに接続されていることが好ましい。
　なお、図１４に示すモジュール１０４のように、複数のタイル状部１０ｅが互いに接続されておらず別々の導体パターンとして配置されている構成であってもよい。この場合も、各タイル状部１０ｅに対しては１以上のワイヤ１６が電気的に接続されている。
　図１３では、２枚ずつのタイル状部１０ｅが互いに接続されていたが、図１５に示すモジュール１０５のように、全てのタイル状部１０ｅが互いに接続されていてもよい。図１５に示した例では、全てのタイル状部１０ｅが環状をなすように互いに接続されている。
　（実施の形態４）
　図１６～図１７を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０６の断面図を図１６に示す。モジュール１０６の下面図を図１７に示す。モジュール１０６は、基本的な構成においては実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０６においては、第１導体パターン１０は、枠状部１０ｆの内側に複数のタイル状部１０ｅを含む。複数のタイル状部１０ｅは枠状部１０ｆと接続されている。
　本実施の形態においても、実施の形態１および３で説明したのと同様の効果を得ることができる。
　なお、ここまでの各実施の形態では、第１面１ａと第１導体パターン１０とを電気的に接続する複数の接続導体がワイヤ１６である場合を例にとって説明してきた。前記接続導体は、ワイヤ以外の形態のものであってもよい。前記接続導体は、ワイヤ、ピン、金属ブロック、めっき膜のいずれかであることが好ましい。たとえば接続導体がピン１８である場合の接続導体近傍の部分断面図を図１８に示す。ピン１８は金属で形成されている。第１封止樹脂６ａの中を貫通するようにピン１８が配置されている。基板１の第１面１ａにはパッド電極１７が形成されている。ピン１８の基板１に近い側の端は、パッド電極１７に接続されている。
　なお、ここまでの各実施の形態では、両面実装構造のモジュールを例に挙げて説明してきたが、本発明に基づくモジュールは、片面実装構造のモジュールであってもよい。たとえば、基板１の第２面１ｂに第２部品が実装されておらず、第２封止樹脂が配置されていない構成のモジュールであってもよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、３ａ　第１部品、３ｂ　第２部品、３ｃ，３ｄ，３ｅ　部品、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、７　導体パターン、８　シールド膜、９　外部接続端子、１０　第１導体パターン、１０ｆ　枠状部、１０ｅ　タイル状部、１０ｎ　ランド状部、１５　柱状導体、１６　ワイヤ、１７　パッド電極、１８　ピン、１０１，１０２，１０３，１０４，１０５，１０６　モジュール。

Claims (11)

  1. 　第１面を有する基板と、
    　前記第１面に実装された第１部品と、
    　前記第１面および前記第１部品の少なくとも前記第１面に対する接続部分を覆う第１封止樹脂と、
    　前記第１封止樹脂の前記第１面から遠い側の面に配置された第１導体パターンと、
    　前記第１面と前記第１導体パターンとをそれぞれ電気的に接続する複数の接続導体とを備え、
    　前記第１面に垂直な方向から見たとき、前記複数の接続導体は、前記第１部品を取り囲むように配置されており、前記第１導体パターンは、前記第１部品の外側において前記複数の接続導体を連ねて電気的に接続する枠状部を含む、モジュール。
  2. 　前記基板は、前記第１面の反対側に第２面を有し、
    　前記モジュールは、
    　前記第２面に実装された第２部品と、
    　前記第２面および前記第２部品を覆う第２封止樹脂とを備える、請求項１に記載のモジュール。
  3. 　前記第１導体パターンは、前記枠状部から前記第１面に平行な方向に張り出すランド状部を含む、請求項１または２に記載のモジュール。
  4. 　前記第１部品の前記第１面から遠い側の面が、前記第１封止樹脂から露出している、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記第１導体パターンは、前記枠状部の内側に複数のタイル状部を含み、前記複数のタイル状部は前記枠状部と接続されている、請求項１から３のいずれか１項に記載のモジュール。
  6. 　第１面を有する基板と、
    　前記第１面に実装された第１部品と、
    　前記第１面および前記第１部品を覆う第１封止樹脂と、
    　前記第１封止樹脂の前記第１面から遠い側の面に配置された第１導体パターンと、
    　前記第１面と前記第１導体パターンとをそれぞれ電気的に接続する複数の接続導体とを備え、
    　前記第１面に垂直な方向から見たとき、前記複数の接続導体は、前記第１部品を取り囲むように配置されており、前記第１導体パターンは、前記第１部品に重なる領域および前記複数の接続導体を覆うように配列された複数のタイル状部を含む、モジュール。
  7. 　前記基板は、前記第１面の反対側に第２面を有し、
    　前記モジュールは、
    　前記第２面に実装された第２部品と、
    　前記第２面および前記第２部品を覆う第２封止樹脂とを備える、請求項６に記載のモジュール。
  8. 　前記複数のタイル状部のうち少なくとも一部は互いに接続されている、請求項６または７に記載のモジュール。
  9. 　前記接続導体は、ワイヤ、ピン、金属ブロック、めっき膜のいずれかである、請求項１から８のいずれか１項に記載のモジュール。
  10. 　前記接続導体は、両端がそれぞれ前記第１面に接続しつつ前記第１面から立ち上がるようにアーチ状に配置されたワイヤの、前記第１面から遠い側の一部を削り取ったものである、請求項１から９のいずれか１項に記載のモジュール。
  11. 　前記第２封止樹脂の前記第２面から遠い側の面および側面、前記基板の側面、ならびに前記第１封止樹脂の側面を覆うように配置されたシールド膜を備える、請求項２に記載のモジュール。
PCT/JP2020/034948 2019-09-19 2020-09-15 モジュール WO2021054332A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080065239.0A CN114424333A (zh) 2019-09-19 2020-09-15 模块
US17/654,829 US20220199504A1 (en) 2019-09-19 2022-03-15 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-170733 2019-09-19
JP2019170733 2019-09-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/654,829 Continuation US20220199504A1 (en) 2019-09-19 2022-03-15 Module

Publications (1)

Publication Number Publication Date
WO2021054332A1 true WO2021054332A1 (ja) 2021-03-25

Family

ID=74884237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/034948 WO2021054332A1 (ja) 2019-09-19 2020-09-15 モジュール

Country Status (3)

Country Link
US (1) US20220199504A1 (ja)
CN (1) CN114424333A (ja)
WO (1) WO2021054332A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763439A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 一种分区电磁屏蔽的模组、制备方法及电路板和电子产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
WO2018101384A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
WO2018101384A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
CN114424333A (zh) 2022-04-29
US20220199504A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
JP6806166B2 (ja) 高周波モジュール
US7180012B2 (en) Module part
US7478474B2 (en) Method of manufacturing shielded electronic circuit units
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
WO2019098316A1 (ja) 高周波モジュール
WO2019156051A1 (ja) 高周波モジュール
US20120104570A1 (en) Semiconductor package module
JP7111112B2 (ja) 高周波モジュール
WO2021054332A1 (ja) モジュール
US20200043864A1 (en) Module
WO2021131776A1 (ja) モジュール
WO2021251219A1 (ja) モジュール
JP7036087B2 (ja) モジュール
TWI423405B (zh) 具載板之封裝結構
JP7130958B2 (ja) モジュール
JP5124329B2 (ja) 半導体装置
WO2023053763A1 (ja) モジュール
WO2021049521A1 (ja) モジュール
CN114731763A (zh) 内埋电路板及其制造方法
CN220065432U (zh) 电子部件封装
WO2023053762A1 (ja) モジュール
WO2024004846A1 (ja) モジュール
US20230105809A1 (en) Module
WO2024143086A1 (ja) 弾性波デバイス、その製造方法およびモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20865816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20865816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP