[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101222831B1 - 전력 모듈 패키지 - Google Patents

전력 모듈 패키지 Download PDF

Info

Publication number
KR101222831B1
KR101222831B1 KR1020110093541A KR20110093541A KR101222831B1 KR 101222831 B1 KR101222831 B1 KR 101222831B1 KR 1020110093541 A KR1020110093541 A KR 1020110093541A KR 20110093541 A KR20110093541 A KR 20110093541A KR 101222831 B1 KR101222831 B1 KR 101222831B1
Authority
KR
South Korea
Prior art keywords
substrate
power module
module package
lead frame
semiconductor chip
Prior art date
Application number
KR1020110093541A
Other languages
English (en)
Inventor
손영호
곽영훈
김종만
오규환
김태현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110093541A priority Critical patent/KR101222831B1/ko
Priority to US13/610,680 priority patent/US9153514B2/en
Application granted granted Critical
Publication of KR101222831B1 publication Critical patent/KR101222831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 제1기판과, 상기 제1기판의 일면에 접하는 제2기판과, 상기 제1기판의 타면 일 측에 접하는 제3기판과, 상기 제1기판의 타면 타 측에 접하는 제1리드프레임 및 상기 제3기판과 전기적으로 연결되는 제2리드프레임을 포함한다.

Description

전력 모듈 패키지{Power module package}
본 발명은 전력 모듈 패키지에 관한 것이다.
최근의 가전 및 산업용 전자 부품에 있어서 소형화, 고성능화, 다기능화가 요구되어진다. 또한 환경 규제 문제로 인한 에너지 효율을 증대시키기 위한 많은 노력들이 행해지고 있다.
현재 가전 부분의 세탁기, 냉장고, 에어컨 등은 에너지 효율을 높이기 위해 전력 반도체를 이용한 인버터 모듈이 사용되고 있다. 이에 따라 인버터로 사용되는 전력 반도체 모듈의 고 신뢰성과 고 기능화가 요구되고 있다.
전력 소자, 예를 들면, 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated-Gate Bipolar Transustor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체 모듈은 30V 내지 1000V 또는 그 이상의 전압에서 동작하도록 설계된다.
고전력 반도체 모듈은 논리 소자 또는 메모리 소자와 같은 저전력 반도체 머듈과 달리 고전압에서 동작하므로, 고전력 반도체 칩으로부터 발생하는 열의 우수한 방출 능력과 고전압에서의 절연 능력이 요구된다.
한편, 특허번호 제0342589호(국내등록특허)에는 전력 소자와 이를 제어하기 위한 제어 소자가 실장된 리드 프레임, 상기 리드 프레임에 형성된 절연체 및 상기 전력 소자와 제어 소자를 감싸도록 상기 리드 프레임 및 절연체에 형성된 봉지재로 구성된 전력 모듈 패키지가 개시되어 있다.
여기에서, 상기 절연체는 히트 싱크(heat sink)를 대신하는 구성으로, 열 전도성이 우수한 물질로 이루어진 얇은 판 형태로 구비된다.
그러나, 상술한 종래의 전력 모듈 패키지는 모듈의 크기가 커질수록 리드 프레임이 접합되는 절연체에 휨이 발생하는 문제가 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 모듈의 크기가 커지는 경우에도 모듈의 휨 발생을 방지할 수 있는 구조를 갖는 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 다른 측면은 전력 소자로부터 발생되는 열이 제어 소자로 전달되는 것을 방지할 수 있는 구조를 갖는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 제1기판과, 상기 제1기판의 일면에 접하는 제2기판과, 상기 제1기판의 타면 일 측에 접하는 제3기판과, 상기 제1기판의 타면 타 측에 접하는 제1리드프레임 및 상기 제3기판과 전기적으로 연결되는 제2리드프레임을 포함한다.
이때, 상기 제1기판과 상기 제2기판 사이에 형성된 접합층을 더 포함할 수 있다.
여기에서, 상기 접합층은 솔더(solder) 또는 에폭시(epoxy)로 이루어질 수 있다.
또한, 상기 제1기판과 제3기판 사이에 배치되는 제4기판을 더 포함할 수 있다.
여기에서, 상기 제4기판은 플라스틱(plastic) 또는 실리콘으로 이루어질 수 있다.
또한, 상기 제1리드프레임 상에 실장되는 제1반도체칩을 더 포함할 수 있으며, 상기 제1반도체칩은 전력 소자일 수 있다.
또한, 상기 제3기판 상에 실장되는 제2반도체칩을 더 포함할 수 있으며, 상기 제2반도체칩은 제어 소자일 수 있다.
또한, 상기 제1기판은 세라믹(ceramic) 기판일 수 있고, 상기 제2기판은 구리 포일(Cu foil) 또는 세라믹 플레이트(ceramic palte) 중 어느 하나일 수 있으며, 상기 제3기판은 인쇄회로기판(Printed Circuit Board:PCB)일 수 있다.
또한, 상기 제2기판 측면부터 상기 제3기판 상부를 감싸도록 형성된 포장 수지를 더 포함할 수 있으며, 상기 포장 수지는 실리콘(Si)계 에폭시(epoxy)로 이루어질 수 있다.
또한, 상기 제2기판 하부에 접합되는 히트싱크(heatsink)를 더 포함할 수 있다.
또한, 상기 제1리드프레임 및 제2리드프레임은 구리 합금(Cu alloy) 또는 니켈 합금(alloy 42)으로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 방열기판으로 2층 구조의 기판을 사용함으로써, 전력 소자의 정격이 높아짐에 따라 모듈의 크기가 커지는 경우에도 모듈의 휨 발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 방열 특성이 높은 두 개의 기판을 접합하여 방열기판으로 사용함으로써, 열 방출 효과를 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 방열기판상에 접합된 리드 프레임 상에 전력 소자를 실장함으로써, 전력 소자로부터 발생되는 열을 리드 프레임과 방열기판에서 동시에 방출하므로 방열성능이 향상되는 효과가 있다.
또한, 본 발명은 방열기판상에 접합된 열전도율이 낮은 기판상에 제어 소자를 실장함으로써, 전력 소자와 제어 소자를 열적으로 분리하여 전력 소자로부터 발생되는 열이 제어 소자로 전달되지 않도록 하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 방열기판 하부에 히트싱크(heatsink)를 부착한 상태를 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 전력 모듈 패키지(100)는 제1기판(110), 제2기판(120), 제3기판(130), 제1리드프레임(151) 및 제2리드프레임(153)을 포함한다.
본 실시 예에서 제1기판(110)은 일면 및 타면을 갖는다. 이때, 상기 일면은 도 1을 기준으로 하면 즉, 후속 공정에서 제2기판(120)이 접합되는 면을 의미하고, 상기 타면은 그 반대인 상면을 의미하는 것이다. 이하, 제1기판(110)의 상기 일면 및 타면은 각각 제1기판(110)의 '하면' 및 '상면'으로 기재할 것이다.
본 실시 예에서 제1기판(110)은 세라믹(ceramic) 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 양극산화층을 갖는 금속기판, 인쇄회로기판(Printed Circuit Board:PCB), 디비씨(Direct Bonded Copper:DBC) 기판을 포함할 수 있다.
상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 상기 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속재료일 뿐 아니라 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
또한, 상기 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 상기 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에는 양극을 인가하고, 상기 전해액에는 음극을 인가함으로써 생성되는 것으로, 절연성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
이와 같이, 양극산화층은 절연성을 갖기 때문에, 상기 금속기판에 회로층의 형성을 가능하게 하며, 일반적인 절연층보다 얇은 두께로 형성 가능하기 때문에, 금속기판과 추후 실장되는 반도체칩과의 거리를 줄임으로써 방열 성능을 더욱 향상시키는 동시에 박형화를 가능하게 한다.
본 실시 예에서 제1기판(110)의 양면 예컨데, 도 1에 도시된 도면을 기준으로 상면 및 하면에는 금속층(미도시)이 형성될 수 있다. 이는 후속 공정에서 제1기판(110)의 상면 및 하면에 각각 제1리드프레임(151) 및 제2기판(120)을 접합할 때, 접합제로 솔더(solder)를 사용할 경우 접착력을 좋게 하기 위함이다.
만일, 제1기판(110)의 하면에 제2기판(120)을 접합할 때, 에폭시(epoxy)를 이용한다면 제1기판(110)의 하면에는 상기 금속층(미도시)을 형성하지 않아도 무방할 것이다.
이때, 상기 금속층은 구리(Cu), 니켈(Ni), 은(Ag) 및 금(Au) 등으로 이루어질 수 있으며, 특별히 이에 한정되는 것은 아니다.
또한, 상기 금속층은 통상적인 형성방법, 예를 들어 화학 기상 증착법(Chemical Vapor Deposition:CVD), 물리 기상 증착법(Physical Vapor Deposition:PVD), 전해 도금 공정 또는 무전해 도금 공정, 스퍼터링 공정에 의해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 당업자라면 공지된 모든 금속층 형성 공정이 이용 가능함을 인식할 수 있을 것이다.
제2기판(120)은 제1기판(110)의 하면에 접하는 기판으로, 본 실시 예에서는 구리 포일(Cu foil) 또는 세라믹 플레이트(ceramic plate) 등을 이용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도 1에서는 제2기판(120)의 너비 a′은 제1기판(110)의 너비 a와 동일하고, 제2기판(120)의 높이 b′은 제1기판(110)의 높이 b 보다 작은 것으로 도시하고 있으나, 이는 하나의 실시 예에 불과할 뿐이며, 제1기판(110) 및 제2기판(120)의 크기가 이에 한정되는 것은 아니다.
본 실시 예에서는 제1기판(110)과 제2기판(120) 사이에 도 1에 도시한 바와 같이 접합층(181)이 형성될 수 있다.
접합층(181)은 제1기판(110)과 제2기판(120)을 접합하는 역할을 하며, 본 실시 예에서 접합층(181)은 솔더(solder) 또는 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 모든 종류의 접착 물질은 사용 가능하다.
다만, 전기적 연결 또는 방열이 필요한 경우에는 솔더(solder)를 포함하여 전도성 접착 물질을 사용하여야 함은 당업자라면 누구나 인식할 수 있을 것이다.
여기에서, 상기 에폭시(epoxy)는 전도성(conductive)과 비전도성(non-conductive)을 포함하며, 상술한 바와 같이, 전기적 연결 또는 방열이 필요한 경우에는 전도성 에폭시(epoxy)를 사용할 수 있으며, 필요치 않을 경우에는 비전도성 에폭시(epoxy)를 사용하여도 무방할 것이다.
상술한 바와 같이, 제1기판(110)의 하면에 제2기판(120)을 접합함으로써, 후속 공정 중 리플로우(reflow) 공정 시 제1기판(110)이 '스마일' 형상(당 업계에서, 도 1에 도시된 도면을 기준으로 제1기판(110)의 좌, 우 끝단은 위로, 가운데 부분은 아래로 휘는 형상을 지칭하는 용어로 사용된다)으로 휜 경우에 제2기판(120)이 제1기판(110)을, 제1기판(110)이 휘려는 방향의 반대 방향으로 당겨 휘는 방향으로 가해지는 힘을 상쇄시켜 제1기판(110)이 휘는 것을 방지할 수 있다.
제3기판(130)은 제1기판(110)의 상면 일 측에 접하는 기판으로서, 본 실시 예에서는 인쇄회로기판(Printed Circuit Board:PCB)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 이후 제3기판(130) 상에는 도 1에 도시한 바와 같이, 제2반도체칩(163)이 실장될 수 있고, 이때, 제2반도체칩(163)은 전력 소자 구동을 제어하는 제어 소자일 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제3기판(130)과 제2반도체칩(163) 사이에는 접합층(187)이 형성될 수 있으며, 제2반도체칩(163)과 제3기판(130)은 전기 신호 전달을 위하여 전기적으로 연결되어야 하므로, 상기 접합층(187)은 솔더(solder) 또는 전도성 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도 1에서는 제3기판(130) 하면 즉, 제1기판(110) 상면 일 측과 제3기판(130)의 하면 사이에 배치되는 제4기판(140)을 더 포함하는 것으로 도시하고 있으나, 이에 한정되는 것은 아니며, 제4기판(140) 없이 제3기판(130)이 바로 제1기판(110) 상면에 접하는 구조 역시 가능하다 할 것이다.
여기에서, 제4기판(140)은 플라스틱(plastic) 또는 실리콘(silicon) 등으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 열전도율이 현저히 낮은 재질은 어느 것이든 이용 가능하다.
이와 같이, 열전도율이 현저히 낮은 재질로 이루어진 제4기판(140)을 제1기판(110)과 제3기판(130) 사이에 추가로 배치함으로써, 제1기판(110)으로부터 제2반도체칩(163)으로의 열 전달 방지 효과를 향상시킬 수 있다.
이때, 제4기판(140)과 제1기판(110) 사이 및 제4기판(140)과 제3기판(130) 사이에는 접합층(185)이 형성될 수 있으며, 상기 접합층(185)은 제1기판(110)으로부터 전달되는 열을 차단하기 위하여 비전도성 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며 비전도성인 다른 종류의 접착 물질도 사용 가능하다.
제1리드프레임(151)은 그 일단은 제1기판(110)의 상면 타 측 즉, 상술한 제3기판(130)이 접합된 측과 대향되는 측에 접합되고, 타단은 외부로 돌출되어 외부소자와 연결될 수 있다.
이때, 제1기판(110) 상에 접한 제1리드프레임(151)과 제1기판(110) 사이에는 접합층(183)이 형성될 수 있고, 상기 접합층(183)은 솔더(solder) 또는 전도성 에폭시(epoxy)로 이루어질 수 있으며, 특별히 이에 한정되는 것은 아니나, 제1리드프레임(151) 상에 실장된 제1반도체칩(161)으로부터 발생되는 열을 효과적으로 방출하기 위해 열전도율이 높은 전도성 접착 물질을 사용하는 것이 일반적이다.
제1기판(110) 상에 접한 제1리드프레임(151) 상에는 상술한 바와 같이, 제1반도체칩(161)이 실장되며, 제1반도체칩(161)은 전력 소자일 수 있다.
일반적으로 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드를 포함할 수 있다.
이때, 제1리드프레임(151)과 제1반도체칩(161) 사이에도 접합층(183)이 형성될 수 있는데, 이 접합층(183) 역시 열을 효과적으로 방출하기 위하여 열전도율이 상대적으로 높은 솔더(solder) 또는 전도성 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제2리드프레임(153)의 일단은 도 1에 도시한 바와 같이, 제3기판(130)과 와이어 본딩에 의해 전기적으로 연결되고, 타단은 외부로 돌출될 수 있다.
이때, 상기 와이어 본딩 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있다.
여기에서, 제1리드프레임(151)과 제2리드프레임(153)은 구리 합금(Cu alloy) 또는 니켈 합금(alloy 42)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1리드프레임(151)은 다운셋(down-set)된 형태일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 1을 참조하면, 제1리드프레임(151)과 전력 소자(161)를 전기적으로 연결하는 제1와이어(171), 전력 소자(161)와 전력 소자(161)를 전기적으로 연결하는 제2와이어(173), 전력 소자(161)와 제3기판(130)을 전기적으로 연결하는 제3와이어(175), 제3기판(130)과 제어 소자(163)를 전기적으로 연결하는 제4와이어(177) 및 제3기판(130)과 제2리드프레임(153)을 전기적으로 연결하는 제5와이어(179)를 더 포함할 수 있다.
일반적으로, 와이어로는 알루미늄(Al), 금(Au), 구리(Cu)를 사용되나, 특별히 이에 한정되는 것은 아니다.
예를 들어, 전력 소자(161)로 고전압의 정격전압을 인가하는 제1와이어(171) 및 제2와이어(173)로는 주로 알루미늄(Al)으로 이루어진 와이어를 사용하고, 나머지 제3와이어(175), 제4와이어(177) 및 제5와이어(179)로는 금(Au) 또는 구리(Cu)로 이루어진 와이어를 사용할 수 있다.
이는, 고전압인 정격전압을 견뎌야하는 제1와이어(171) 및 제2와이어(173)로는 두꺼운 와이어를 사용하여야하므로, 금(Au) 또는 구리(Cu)를 사용하는 것보다는 알루미늄(Al)을 사용하는 것이 비용 절감 차원에서 효과적이기 때문이다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 1에 도시한 바와 같이, 제2기판(120)의 측면으로부터 제3기판(130) 상에 실장된 제2반도체칩(163)까지 감싸도록 형성된 포장 수지(190)를 더 포함할 수 있다.
포장 수지(190)는 와이어를 포함하여 제1반도체칩(161) 및 제2반도체칩(163)을 외부환경으로부터 보호하기 위한 것으로, 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC), 실리콘(silicon)계 에폭시(epoxy) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 2에 도시한 바와 같이, 제2기판(120) 하부에 접합되는 히트싱크(heatsink)(200)를 더 포함할 수 있다.
히트싱크(heatsink)(200)는 도 2와 같이, 전력 소자인 제1반도체칩(161)으로부터 발생되는 열을 공기중으로 발산하기 위해 다수 개의 방열핀을 구비하고 있다.
히트싱크(200)는 특별히 한정되는 것은 아니나, 구리(Cu) 또는 주석(Sn) 재질로 제작되거나 이 재질로 코팅하여 구성하는 것이 일반적인데, 이는 열전달이 우수하며 방열기판과의 접합을 용이하게 하기 위함이다.
히트싱크(200)와 제2기판(120) 사이에는 도 2에서는 도시하고 있지 않으나, 솔더(solder) 또는 전도성 에폭시(epoxy)와 같이 열전도율이 높은 접착 물질이 개재될 수 있다.
이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 전력 모듈 패키지는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지 110 : 제1기판
120 : 제2기판 130 : 제3기판
140 : 제4기판 151 : 제1리드프레임
153 : 제2리드프레임 161 : 제1반도체칩
163 : 제2반도체칩 171 : 제1와이어
173 : 제2와이어 175 : 제3와이어
177 : 제4와이어 179 : 제5와이어
181, 183, 185, 187 : 접합층 190 : 포장 수지

Claims (16)

  1. 일면 및 타면을 갖는 제1기판;
    상기 제1기판의 일면에 접하는 제2기판;
    상기 제1기판의 타면 일 측에 접하는 제3기판;
    상기 제1기판의 타면 타 측에 접하는 제1리드프레임; 및
    상기 제3기판과 전기적으로 연결되는 제2리드프레임
    을 포함하는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 제1기판과 상기 제2기판 사이에 형성된 접합층을 더 포함하는 전력 모듈 패키지.
  3. 청구항 2에 있어서,
    상기 접합층은 솔더(solder) 또는 에폭시(epoxy)로 이루어진 전력 모듈 패키지.
  4. 청구항 1에 있어서,
    상기 제1기판과 제3기판 사이에 배치되는 제4기판을 더 포함하는 전력 모듈 패키지.
  5. 청구항 4에 있어서,
    상기 제4기판은 플라스틱(plastic) 또는 실리콘으로 이루어진 전력 모듈 패키지.
  6. 청구항 1에 있어서,
    상기 제1리드프레임 상에 실장되는 제1반도체칩을 더 포함하는 전력 모듈 패키지.
  7. 청구항 6에 있어서,
    상기 제1반도체칩은 전력 소자인 전력 모듈 패키지.
  8. 청구항 1에 있어서,
    상기 제3기판 상에 실장되는 제2반도체칩을 더 포함하는 전력 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 제2반도체칩은 제어 소자인 전력 모듈 패키지.
  10. 청구항 1에 있어서,
    상기 제1기판은 세라믹(ceramic) 기판인 전력 모듈 패키지.
  11. 청구항 1에 있어서,
    상기 제2기판은 구리 포일(Cu foil) 또는 세라믹 플레이트(ceramic palte) 중 어느 하나인 전력 모듈 패키지.
  12. 청구항 1에 있어서,
    상기 제3기판은 인쇄회로기판(Printed Circuit Board:PCB)인 전력 모듈 패키지.
  13. 청구항 1에 있어서,
    상기 제2기판 측면부터 상기 제3기판 상부를 감싸도록 형성된 포장 수지를 더 포함하는 전력 모듈 패키지.
  14. 청구항 13에 있어서,
    상기 포장 수지는 실리콘(Si)계 에폭시(epoxy)로 이루어진 전력 모듈 패키지.
  15. 청구항 1에 있어서,
    상기 제2기판 하부에 접합되는 히트싱크(heatsink)를 더 포함하는 전력 모듈 패키지.
  16. 청구항 1에 있어서,
    상기 제1리드프레임 및 제2리드프레임은 구리 합금(Cu alloy) 또는 니켈 합금(alloy 42)으로 이루어진 전력 모듈 패키지.
KR1020110093541A 2011-09-16 2011-09-16 전력 모듈 패키지 KR101222831B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110093541A KR101222831B1 (ko) 2011-09-16 2011-09-16 전력 모듈 패키지
US13/610,680 US9153514B2 (en) 2011-09-16 2012-09-11 Power module package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110093541A KR101222831B1 (ko) 2011-09-16 2011-09-16 전력 모듈 패키지

Publications (1)

Publication Number Publication Date
KR101222831B1 true KR101222831B1 (ko) 2013-01-15

Family

ID=47841969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093541A KR101222831B1 (ko) 2011-09-16 2011-09-16 전력 모듈 패키지

Country Status (2)

Country Link
US (1) US9153514B2 (ko)
KR (1) KR101222831B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20180133474A (ko) * 2016-06-10 2018-12-14 다나카 기킨조쿠 고교 가부시키가이샤 세라믹스 회로 기판, 및 세라믹스 회로 기판의 제조 방법
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101823805B1 (ko) * 2014-01-10 2018-01-30 미쓰비시덴키 가부시키가이샤 전력 반도체 장치
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
DE102015216047A1 (de) * 2015-08-21 2017-02-23 Continental Automotive Gmbh Schaltungsträger, Leistungselektronikanordnung mit einem Schaltungsträger
WO2018087893A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 電力変換装置及びこれを用いた空気調和装置
EP3584832A1 (en) * 2018-06-20 2019-12-25 Nexperia B.V. A lead frame assembly for a semiconductor device
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
US11521921B2 (en) * 2019-09-04 2022-12-06 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture
CN111508945A (zh) * 2020-05-26 2020-08-07 苏州量微半导体有限公司 功率模块
US11742267B2 (en) * 2020-10-12 2023-08-29 Toyota Motor Engineering And Manufacturing North America, Inc. Power electronics assembly having flipped chip transistors
CN116721988A (zh) * 2023-08-10 2023-09-08 烟台台芯电子科技有限公司 一种igbt模块及加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041486A (ko) * 2002-11-11 2004-05-17 미쓰비시덴키 가부시키가이샤 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법
JP2009252885A (ja) 2008-04-03 2009-10-29 Mitsubishi Electric Corp 電力半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8075138B2 (en) * 2009-02-23 2011-12-13 Third Dimension Ip Llc System and methods for angular slice true 3-D display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041486A (ko) * 2002-11-11 2004-05-17 미쓰비시덴키 가부시키가이샤 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법
JP2009252885A (ja) 2008-04-03 2009-10-29 Mitsubishi Electric Corp 電力半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR102304909B1 (ko) 2014-11-03 2021-09-24 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20180133474A (ko) * 2016-06-10 2018-12-14 다나카 기킨조쿠 고교 가부시키가이샤 세라믹스 회로 기판, 및 세라믹스 회로 기판의 제조 방법
KR102129339B1 (ko) * 2016-06-10 2020-07-03 다나카 기킨조쿠 고교 가부시키가이샤 세라믹스 회로 기판, 및 세라믹스 회로 기판의 제조 방법
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US11127663B2 (en) 2019-08-20 2021-09-21 Jmj Korea Co., Ltd. Semiconductor package having exposed heat sink for high thermal conductivity

Also Published As

Publication number Publication date
US9153514B2 (en) 2015-10-06
US20130069213A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR101222831B1 (ko) 전력 모듈 패키지
KR101255946B1 (ko) 전력 모듈 패키지
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN107305875B (zh) 双向半导体封装件
US20130105956A1 (en) Power module package and method for manufacturing the same
US9520369B2 (en) Power module and method of packaging the same
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
US9105611B2 (en) Power module package
KR102490612B1 (ko) 전력용 반도체 모듈
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20140220736A1 (en) Power module package and method for fabricating the same
EP3410481A1 (en) Power semiconductor chip module
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
US20140001611A1 (en) Semiconductor package
KR101443970B1 (ko) 전력 모듈 패키지
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
KR20140113133A (ko) 전력 모듈 패키지 및 그 제조방법
KR20130045607A (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee