KR20160010246A - 전자 소자 모듈 및 그 제조 방법 - Google Patents
전자 소자 모듈 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160010246A KR20160010246A KR1020140119231A KR20140119231A KR20160010246A KR 20160010246 A KR20160010246 A KR 20160010246A KR 1020140119231 A KR1020140119231 A KR 1020140119231A KR 20140119231 A KR20140119231 A KR 20140119231A KR 20160010246 A KR20160010246 A KR 20160010246A
- Authority
- KR
- South Korea
- Prior art keywords
- mold part
- substrate
- forming
- plating
- electronic device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 몰드부에 외부 단자를 형성할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 적어도 하나의 외부 접속용 전극과 상기 외부 접속용 전극으로부터 일정거리 연장되어 형성되는 도금선을 구비하는 기판, 상기에 실장되는 적어도 하나의 전자 소자, 상기 전자 소자를 밀봉하는 몰드부; 및 상기 외부 접속용 전극에서 연장되어 형성되며 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 배치되는 다수의 접속 도체를 포함할 수 있다.
Description
본 발명은 몰드부의 외부에 외부 단자를 배치할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
또한 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조와, 패키지의 양면에 외부 단자를 형성하는 구조도 개발되고 있다.
본 발명의 목적은 전자 소자 모듈의 몰드부에 외부 단자가 형성된 전자 소자 모듈을 제공하는 데에 있다.
본 발명의 다른 목적은 도금 공정을 통해 전자 소자 모듈의 몰드부에 접속 도체를 형성하는 전자 소자 모듈 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 적어도 하나의 외부 접속용 전극과 상기 외부 접속용 전극으로부터 일정거리 연장되어 형성되는 도금선을 구비하는 기판, 상기에 실장되는 적어도 하나의 전자 소자, 상기 전자 소자를 밀봉하는 몰드부, 및 상기 외부 접속용 전극에서 연장되어 형성되며 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 배치되는 다수의 접속 도체를 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 일면에 도금선이 형성된 기판을 준비하는 단계, 상기 기판에 적어도 하나의 소자를 실장하는 단계, 상기 소자를 밀봉하여 몰드부를 형성하는 단계, 상기 몰드부에 비아 홀을 형성하는 단계, 및 상기 도금선을 통해 도금 방식으로 상기 비아 홀에 접속 도체를 형성하는 단계를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 기판의 양면에 전자 소자들이 실장되고, 몰드부에 의해 전자 소자들이 모두 봉지된다. 따라서 하나의 전자 소자 모듈 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한, 도금 방식을 통해 몰드부에 접속 도체를 형성하므로 제조가 용이하다. 더하여 필요에 따라 도금선이 전자 소자 모듈의 내부에 완전히 매립할 수 있으므로 도금선 주위에 전기장이 집중되는 것도 방지할 수 있다.
도 1a는 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 사시도.
도 1b는 도 1a에 도시된 전자 소자 모듈의 저면 사시도.
도 2는 도 1a에 도시된 전자 소자 모듈의 단면도.
도 3은 도 2의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 4는 도 2에 도시된 기판의 평면도.
도 5a 내지 도 5j는 도 1a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 5k 내지 도 5n은 본 발명의 다른 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 6a는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 사시도.
도 6b는 도 6a에 도시된 전자 소자 모듈의 저면 사시도.
도 7은 도 6a에 도시된 전자 소자 모듈의 단면도.
도 8은 도 7의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 9는 도 7에 도시된 기판의 평면도.
도 10a 내지 도 10j는 도 6a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 11은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 저면 사시도.
도 1b는 도 1a에 도시된 전자 소자 모듈의 저면 사시도.
도 2는 도 1a에 도시된 전자 소자 모듈의 단면도.
도 3은 도 2의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 4는 도 2에 도시된 기판의 평면도.
도 5a 내지 도 5j는 도 1a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 5k 내지 도 5n은 본 발명의 다른 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 6a는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 사시도.
도 6b는 도 6a에 도시된 전자 소자 모듈의 저면 사시도.
도 7은 도 6a에 도시된 전자 소자 모듈의 단면도.
도 8은 도 7의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 9는 도 7에 도시된 기판의 평면도.
도 10a 내지 도 10j는 도 6a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면.
도 11은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 저면 사시도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1a는 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 사시도이고, 도 1b는 도 1a에 도시된 전자 소자 모듈의 저면 사시도이다. 또한 도 2는 도 1a에 도시된 전자 소자 모듈의 단면도이고, 도 3은 도 2의 A 부분을 확대하여 도시한 부분 확대 단면도이며, 도 4는 도 2에 도시된 기판의 평면도이다. 여기서, 도 4는 전자 소자들이 실장된 상태를 도시하였으며, 도 2는 도 4의 C-C에 대응하는 단면을 도시하였다.
도 1a 내지 도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 몰드부(30), 접속 도체(20), 및 외부 단자(28)를 포함하여 구성될 수 있다.
전자 소자(1)는 능동 소자(1a)와 수동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 일면 또는 양면에 실장될 수 있다. 또한 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
전자 소자들(1)은 플립 칩(flip chip)형태로 기판(10)에 실장되거나 본딩 와이어(2, bonding wire)를 통해 기판(10)에 전기적으로 접합될 수 있다.
기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있으며 적어도 어느 한 면에 적어도 하나의 전자 소자(1)가 실장될 수 있다.
기판(10)의 일면 또는 양면에는 다수의 전극들(13, 16)이 형성될 수 있다. 여기서 전극은 전자 소자(1)를 실장하기 위한 다수의 실장용 전극(13)과 외부 단자가 전기적으로 연결되는 다수의 외부 접속용 전극(16)을 포함할 수 있다. 외부 접속용 전극(16)은 후술되는 접속 도체(20)와 전기적으로 연결되기 위해 구비되며, 접속 도체(20)를 통해 외부 단자(28)와 연결된다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다. 또한, 본 실시예에 따른 기판(10)은 전극들(13, 16)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
한편, 기판(10)의 적어도 어느 한 면에는 전해 도금에 이용되는 도금선(17)이 형성될 수 있다. 도금선(17)은 후술되는 접속 도체(20)를 전해 도금으로 형성하는 과정에서 이용될 수 있다.
도금선(17)은 후술되는 접속 도체(20)를 형성하기 위해 이용되며 이에 대해서는 후술되는 제조 방법에서 보다 상세하게 설명하기로 한다.
도금선(17)은 각 외부 접속용 전극(16)에서 선형으로 일정 거리 연장되는 배선 패턴의 형태로 형성될 수 있다. 이때, 각 도금선(17)들은 기판(10)의 외부 방향을 향하도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
몰드부(30)는 기판(10)의 상면에 형성되는 제1 몰드부(31)와, 기판(10)의 하면에 형성되는 제2 몰드부(35)를 포함할 수 있다.
몰드부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
본 실시예에 따른 몰드부(30)는 EMC(Epoxy Molding Compound)와 같이 수지재를 포함하는 절연성의 재료로 형성된다. 그러나 이에 한정되는 것은 아니다.
본 실시예에 따른 제1 몰드부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 몰드부(31)의 내부에 완전히 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 몰드부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
제2 몰드부(35)는 기판(10)의 하면에 형성되며, 내부에 적어도 하나의 접속 도체(20)가 형성된다.
제2 몰드부(35)는 제1 몰드부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다.
접속 도체(20)는 기판(10)의 외부 접속용 전극(16)에 접합되는 형태로 배치되며, 일단은 기판(10)과 접합되고 외부 단자(28)와 연결된다. 따라서 접속 도체(20)는 몰드부(30)를 관통하는 형태로 몰드부(30) 내에 형성된다.
접속 도체(20)는 도전성 재질로 형성될 수 있으며 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 전극들(13, 16)과 동일한 재질로 형성될 수 있다. 구체적으로, 접속 도체(20)는 접속 도체(20)가 연결되는 외부 접속용 전극(16)와 동일한 재질로 형성된다.
따라서 외부 접속용 전극(16)이 구리(Cu)로 형성되는 경우, 접속 도체(20)도 구리(Cu)로 형성되어 접속 도체(20)와 외부 접속용 전극(16)는 동일한 재질로 이루어진 일체로 형성된다.
이 경우, 외부 접속용 전극(16)과 접속 도체(20) 사이에 니켈(Ni)이나 금(Au)과 같은 별도의 이종 금속이 개재되지 않으므로 상호 간의 결합 신뢰도를 높일 수 있다.
본 실시예에 따른 접속 도체(20)는 일단 즉, 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원뿔과 유사한 형태로 형성될 수 있다. 그러나 이에 한정되지 않으며, 기판(10) 측의 수평 단면적이 몰드부(30) 외부면 측의 수평 단면적보다 작게 형성될 수 있다면 다양한 형상으로 변형될 수 있다.
접속 도체(20)의 타단에는 외부 단자(28)가 접합될 수 있다. 외부 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 이러한 외부 단자(28)는 패드 형태로 형성될 수 있으나 이에 한정되지 않으며 범프나 솔더 볼 등과 같은 다양한 형태로 형성될 수 있다.
접속 도체(20)의 타단은 도 3에 도시된 바와 같이 제2 몰드부(35)의 내측으로 오목하게 형성될 수 있다. 그리고 외부 단자(28)의 일부가 비아 홀(37)의 내부로 유입되어 남은 공간을 채우도록 구성된다. 이 경우, 외부 단자(28)의 일부가 돌기 형태로 비아 홀(37)에 삽입되므로, 접합 도체(10)나 몰드부(35)와의 결합력을 높일 수 있다.
한편 본 발명의 구성이 이에 한정되는 것은 아니며, 접속 도체(20)의 타단이 제2 몰드부(35)의 외부로 볼록하게 돌출되도록 형성하거나, 기판(10)의 일면에 나란한 편평한 형상으로 형성하는 등 다양한 변형이 가능하다.
본 실시예에서는 접속 도체(20)가 제2 몰드부(35)에만 형성되는 경우를 예로 들고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며 필요에 따라 제1 몰드부(31) 내에 형성하는 것도 가능하다.
이러한 접속 도체(20)는 기판(10)에 형성되지 않고, 기판(10)과 외부 단자(28)를 연결하기 위해 제2 몰드부(35) 내에 구비된다. 따라서 외부 단자(28)나 기판(10)의 외부 접속용 전극(16) 에 대응하는 크기로 형성될 수 있다.
보다 구체적으로, 본 실시예에 따른 비아 홀(37)은 깊이가 200㎛ 이상의 크기로 형성될 수 있다. 또한 도 3을 참조하면, 비아 홀(37)의 깊이(H)는 비아 홀(37)의 최대 폭(W, 또는 직경)과 대비하여 동일하거나 더 크게 형성될 수 있다.
예를 들어, 비아 홀(37)의 높이(H)는 비아 홀(37) 최대 폭(W)의 1배 내지 2배의 크기로 형성될 수 있다. 즉 비아 홀(37)의 최대 폭(W)이 200㎛ 인 경우, 비아 홀(37)의 높이(H)는 200㎛ ~ 400㎛로 형성될 수 있다. 본 실시예에서는 비아 홀(37)의 폭(W)이 300㎛, 높이(H)가 500㎛ 인 경우를 예로 들고 있다.
한편 본 실시예와 같이 접속 도체(20)의 높이(길이)가 비아 홀(37)의 깊이보다 작게 형성되는 경우, 접속 도체(20)의 전체 크기는 비아 홀(37)의 전체 크기보다 다소 작게 형성될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 접속 도체(20)가 비아 홀(37) 내에 완전히 채워지며 형성되는 경우, 접속 도체(20)는 비아 홀(37)의 크기와 동일하게 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 도금을 통해 형성한다. 그러나 상기한 바와 같이, 본 실시예에 따른 접속 도체(20)는 기판(10)에 형성되는 일반적인 도전성 비아에 비해 사이즈가 크고 길이도 길어 도금 시간이 매우 길어질 수 있다.
이를 위해 본 실시예에 따른 접속 도체(20)는 무전해 도금을 생략하고, 전해 도금만을 통해 형성된다. 이에 대해서는 후술되는 제조 방법에서 보다 상세히 설명한다.
이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 도체(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.
이에 따라, 하나의 기판에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 도 3 및 도 4에 도시된 바와 같이 기판(10)에 형성되는 외부 접속용 전극(16)에 도금선(17)이 연장되어 형성된다. 이는 접속 도체(20)를 도금 방식으로 형성함에 따라 부가되는 구성으로, 후술되는 제조 방법을 따라 전자 소자 모듈(100)이 제조되는 경우, 필연적으로 포함되는 구성 요소이다.
이어서 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 5a 내지 도 5j는 도 1a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 5a 및 도 5b에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 상부면(T)와 하부면(B)를 갖는 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다(도 5b에서는 생략됨). 또한 하부면(B)에는 외부 접속용 전극(16)이 적어도 하나 형성될 수 있다.
또한 본 실시예에 따른 기판(10)은 외부 접속용 전극(16)에서 연장되는 도금선(17)을 구비한다. 도금선(17)은 전술한 바와 같이 소자 실장 영역의 외측을 향해 연장되는 형태로 배치될 수 있다.
한편, 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(P)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판(10)일 수 있다. 따라서 이하에서는 기판과 기판 스트립을 혼용하여 설명한다.
이러한 기판 스트립(10)은 다수의 전자 소자 모듈을 동시에 제조하기 형성하기 위한 것으로, 기판 스트립(10) 상에는 다수의 개별 모듈 실장 영역(P)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(P) 별로 전자 소자 모듈이 제조될 수 있다.
이 경우. 개별 모듈 실장 영역(P)을 따라 도금용 패턴(18)이 형성될 수 있다. 도금용 패턴(18)은 개별 모듈 실장 영역(P)의 주변을 따라 형성되어 각 도금선들(17)과 전기적으로 연결된다.
이러한 도금용 패턴(18)은 지그 등을 통해 외부와 전기적으로 연결되어 도금선(17)으로 전류를 공급할 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
이어서, 도 5c에 도시된 바와 같이 기판(10)의 상부면에 전자 소자(1)를 실장하는 단계가 수행된다. 본 단계는 기판(10)의 상부면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 리플로우(reflow) 공정을 통해 열을 가하여 솔더 페이스트를 용융 및 경화시킴으로써 수행될 수 있다.
그러나 이에 한정되는 것은 아니며, 전자 소자들(1)를 기판(10)의 상부면에 안착한 후, 본딩 와이어(2)를 이용하여 기판(10)에 형성된 실장용 전극(13)과 전자 소자(1)의 전극을 전기적으로 연결하는 과정을 통해 수행 될 수도 있다.
본 단계에서 각각의 개별 모듈 실장 영역(P)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 5d에 도시된 바와 같이 기판(10)의 상부면에 제1 몰드부(31)를 형성하는 단계가 수행된다.
본 단계는 금형(미도시) 내에 전자 소자(1)가 실장된 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입함으로써 제1 몰드부(31)를 형성할 수 있다. 이에 기판(10)의 일면 즉 상부면에 실장된 전자 소자들(1)은 제1 몰드부(31)에 의해 외부로부터 보호될 수 있다.
여기서 제1 몰드부(31)는 도 5d에 도시된 바와 같이 개별 실장 영역(P) 별로 각각 형성될 수 있으나, 기판 스트립(10)의 개별 실장 영역들(P) 전체를 덮도록 일체로 형성하는 것도 가능하다.
이어서 도 5e에 도시된 바와 같이, 기판(10)의 하부면 상에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 기판(10) 하부면의 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
다음으로, 도 5f에 도시된 바와 같이 기판(10)의 하부면에 제2 몰드부(35)를 형성하는 단계가 수행된다. 본 단계 역시 금형 내에 기판(10)을 배치한 후, 금형 내부에 성형 수지를 주입함에 따라 수행될 수 있다.
이어서, 도 5g에 도시된 바와 같이 제2 몰드부(35)에 비아 홀(37)을 형성한다. 비아 홀(37)은 레이저 드릴(Laser drill) 방식을 통해 형성될 수 있다.
비아 홀(37)을 통해 기판(10)의 외부 접속용 전극(16)은 외부로 노출된다. 비아 홀(37)은 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원추 형태로 전체적인 형상이 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
한편 본 실시예에 따른 비아 홀(37)은 관통 구멍 형태가 아닌, 일단이 기판(10)에 의해 막힌 블라인드 비아 홀(blind via hole)로 형성된다.
또한 전술한 바와 같이 본 실시예에 따른 비아 홀(37)은 외부 단자(28)나 기판(10)의 외부 접속용 전극(16)에 대응하는 크기로 형성될 수 있다.
보다 구체적으로, 본 실시예에 따른 비아 홀(37)은 깊이가 200㎛ 이상으로 형성될 수 있다. 이는 제2 몰드부(35) 내에 매립되는 전자 소자들(1)의 실장 높이를 고려하여 도출된 크기이다.
따라서 전자 소자들(1)의 실장 높이가 더 크거나 더 작은 경우, 이들을 밀봉하는 몰드부(35)의 두께도 더 크거나 작게 형성될 수 있으며, 이에 몰드부(35)를 관통하는 비아 홀(37)의 깊이도 몰드부(35)의 두께에 대응하여 변경될 수 있다.
또한 비아 홀(37)의 깊이는 비아 홀(37)의 최대 폭(또는 최대 직경)과 비교하여 1배 내지 2배의 크기로 형성될 수 있다.
예를 들어, 본 실시예에 따른 비아 홀(37)은 최대 직경 300㎛, 깊이가 500㎛의 크기로 형성될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
이어서 도 5h 및 도 5i에 도시된 바와 같이, 비아 홀(37) 내에 접속 도체(20)를 형성한다. 접속 도체(20)를 구리(Cu) 재질로 형성하는 경우, 동 도금이 수행될 수 있다. 또한 도금 공정은 전해 도금만으로 이루어질 수 있다.
보다 구체적으로 설명하면, 도 5i에 도시된 바와 같이 먼저 금속 프레임(70)을 기판(10)에 안착시켜 도금용 패턴(18)과 접촉시킨다. 그리고 금속 프레임(70)에 전류를 인가하게 되면, 금속 프레임(70)과 접촉된 도금용 패턴(18) 그리고 도금선(17)을 통해 외부 접속용 전극(도 5h의 16)에 전류가 인가되어 외부 접속용 전극(16) 상에 도금이 진행된다.
한편, 도 5i에서는 금속 프레임(70)이 막대 형태의 납작한 금속 판들(Plate)을 결합한 형태로 형성되는 경우를 도시하고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어 메쉬(mesh) 형태나 격자 형태를 갖는 망(網)으로 금속 프레임을 구현하는 등 필요에 따라 다양한 변형이 가능하다.
본 실시예에 따른 도금 공정은 외부 전속용 전극(16)에서부터 도전성 물질을 성장시킨다. 이에 도전성 물질은 비아 홀(37) 내부를 순차적으로 채우며 최종적으로 접속 도체(20)로 형성된다.
전술한 바와 같이, 본 실시예에 따른 비아 홀(37)은 기판(10)에 형성되는 도전성 비아에 비해 상대적으로 크기가 크다. 따라서 무전해 도금을 수행 한 후, 전해 도금을 수행하게 되면 비아 홀(37)의 측벽에서 중심을 향해 도체가 성장하게 된다. 이는 비아 홀(37)의 바닥(즉 외부 접속용 단자)에서 성장하는 도체에 비해 성장 속도가 빠르므로 접속 도체(20)의 내부에 보이드(void)가 형성되기 쉽다.
더하여 비아 홀(37)의 크기가 크므로 무전해 도금으로 비아 홀(37)의 내부를 도금하게 되면, 도금 공정에 소요되는 시간이 매우 증가하여 수율이 저하된다.
따라서 본 실시예에 따른 제조 방법은 무전해 도금 없이, 전해 도금만으로 접속 도체(20)를 형성한다.
또한 전술한 바와 같이 본 실시예에 따른 몰드부(30)는 에폭시 몰드 컴파운드(EMC)로 형성될 수 있다. 일반적으로 열경화성 수지인 EMC의 표면에는 도금 즉, 금속의 접합이 용이하지 않은 것으로 알려져 있다.
따라서 본 실시예에 따른 제조 방법은 EMC 표면에 도전체를 도금하기 위해 기계적 접합 메커니즘(Mechanical interlocking, hooking, anchoring theory) 또는 앵커 효과(anchoring effect)을 이용한다. 이는 점착제가 피착제 표면의 불규칙한 구조(요철)에 침투하여 기계적인 맞물림에 의해 접합되는 메커니즘을 의미한다.
즉 본 실시예에 따른 제조 방법은 EMC로 형성된 비아 홀(37)의 내부 표면(eh 5h의 37a)을 최대한 거칠게 형성하고, 도금 공정에서 앵커 효과에 도금 물질이 비아 홀(37)의 내부 표면(37a)에 결합되는 방법을 이용한다.
이를 위해, 본 실시예에서는 레이저를 이용하여 비아 홀(37)을 형성하는 과정에서 비아 홀(37)의 내부 표면 거칠기(surface roughness, 또는 조도 粗度)를 가능한 한 증가시켜 불규칙하고 거친 표면 구조를 형성한다. 여기서 표면 거칠기는 레이저의 종류나 스팟 크기, 및 레이저의 파워를 조절함에 따라 증가시킬 수 있다.
이에 몰드부(30)가 EMC 재질로 형성되더라도 접속 도체(20)와 비아 홀(37) 내부면의 이종 계면간 접합이 용이하게 형성될 수 있다.
한편, 접속 도체(20)와 몰드부(30) 간의 결합력을 높이기 위해, 먼저 금이나 백금, 팔라듐 등의 촉매 금속을 도금 대상 영역에 배치한 한 후, 실질적인 동 도금을 수행하는 등 다양한 변형이 가능하다.
또한 레이저 조사로 인해 외부 접속용 전극(16)에 발생한 충격의 영향을 최소화하기 위해, 비아 홀(37) 내부로 노출된 외부 접속용 전극(16)의 표면을 부분적으로 식각할 수 있다.
마지막으로, 몰드부(30)가 형성된 기판 스트립(10)을 절단하여 개별 전자 소자 모듈(100)을 형성하는 단계가 수행된다.
이 단계는 도 5j에 도시된 절단선(Q)을 따라 몰드부(30)와 기판(10)을 절단함에 따라 이루어질 수 있다.
이에 따라, 기판 스트립(10)에 형성되어 있던 도금용 패턴(18)은 제거되고 기판(10)에는 도금선들(17)만이 남겨진다. 또한 도금선들(17)들은 기판 스트립(10)의 절단면을 통해 끝단이 몰드부(30)의 외부로 노출된다.
한편 전자 소자 모듈의 동작에 있어서 도금선들(17)은 불필요하나, 이러한 도금선들(17)은 몰드부(30)에 접속 도체(20)를 도금 공정으로 형성함에 따라 필연적으로 남겨지는 구성 요소이다. 따라서 기판(10)에 남겨진 도금선들(17)을 통해 본 실시예에 따른 전자 소자 모듈은 도금 방식으로 접속 도체(20)를 형성했음을 확인할 수 있다.
한편 도시하지는 않았으나, 기판 스트립(10)을 절단하는 단계 이전 또는 이후, 접속 도체(20)의 끝단에 외부 단자(도 3의 28)를 형성하는 단계가 수행될 수 있다. 여기서 외부 단자(28)는 범프나 솔더 볼, 패드 등의 다양한 형태로 형성될 수 있으며, 필요에 따라 생략될 수 도 있다.
이상과 같은 과정을 통해 도 1a에 도시된 본 실시예에 따른 전자 소자 모듈(100)을 완성할 수 있다.
한편, 본 발명에 따른 전자 소자 모듈의 제조 방법은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 5k 내지 도 5n은 본 발명의 다른 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 도면이다.
먼저 도 5k를 참조하면, 본 실시예에 따른 전자 소자 모듈 제조 방법은 기판(10)을 준비한다. 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(P)이 다수개 반복적으로 배치된 기판(10)으로, 넓은 면적을 갖는 사각 형상의 기판(10)일 수 있다.
또한 본 실시예에 따른 기판(10)은 개별 실장 영역(P) 별로 외부 접속용 전극(16)가 외부에 노출되며, 도금선들(17)과 도금용 패턴(18)은 외부에 형성되지 않고 기판(10)의 내부에 형성된다.
또한 기판(10)의 일측에는 도금용 패드(18a)가 형성된다. 도금용 패드(18a)는 기판(10)의 도금용 패턴(18)과 전기적으로 연결되며, 도금 공정 시 기판에 전류를 인가하는 외부의 도전성 부재와 연결된다.
따라서 도금용 패턴(18)과 도금용 패드(18a)는 층간 비아(미도시)에 의해 전기적으로 연결될 수 있다. 또한 외부 접속용 전극(16)과 도금선들(17)은 층간 비아(도 5n의 14a)에 의해 서로 전기적으로 연결된다.
더하여, 인접하게 배치되는 2개의 개별 실장 영역(P) 사이에는 도금용 패턴(18)이 하나의 라인(line)으로 형성될 수 있다. 즉, 하나의 도금용 패턴(18)에 2개의 개별 실장 영역(P) 도금선들(17)이 모두 전기적으로 연결될 수 있다.
이어서, 도 5l에 도시된 바와 같이 기판(10)에 전자 소자를 실장하고, 몰드부(30)를 형성한다. 이 과정은 전술한 실시예와 유사하게 기판(10)의 일면에 전자 소자(도 5n의 1)를 실장한 후 제1 몰드부(도 5n의 31)를 형성하고, 이어서 기판(10)의 타면에 전자 소자(도 5n의 1)를 실장한 후 제2 몰드부(도 5n의 35)를 형성하는 방식으로 진행될 수 있다.
그러나 이에 한정되는 것은 아니며, 기판(10)의 양면에 전자 소자(1)를 모두 실장한 후, 기판(10)의 양면에 제1 몰드부(31)와 제2 몰드부(35)를 동시에 형성하는 것도 가능하다.
또한 본 실시예에서 제2 몰드부(35)는 전술한 실시예와 유사하게 개별 실장 영역(P) 별로 형성될 수 있으나, 도 5l에 도시된 바와 같이 기판(10)의 개별 실장 영역 전체를 덮도록 일체로 형성하는 것도 가능하다. 이는 본 실시예에 따른 도금선(17)과 도금용 패턴(18)이 기판(10)의 내부에 형성되어 있으므로 제2 몰드부(35)가 일체로 형성되더라도 도금 공정에서 외부 접속용 전극(16)에 전류를 인가할 수 있기 때문이다.
이어서, 도 5m에 도시된 바와 같이 제2 몰드부(35)에 비아 홀을 형성한 후 전해 도금을 통해 접속 도체(20)를 형성한다. 그리고 외부 단자(도 5n의 28)를 형성한다. 본 단계들은 전술한 실시예와 동일하게 수행될 수 있으므로 이에 대한 구체적인 설명은 생략한다.
한편 본 단계에서 전해 도금은 기판(10)의 도금용 패드(18a)가 외부와 전기적으로 연결됨에 따라 수행될 수 있다. 도금용 패드(18a)는 지그(jig)나 집게 형태의 도전성 부재나, 도전성 와이어 등에 연결되어 외부와 전기적으로 연결될 수 있으나, 이에 한정되는 것은 아니다.
도금용 패드(18a)에 인가되는 전류는 기판(10) 내부에 형성된 도금용 패턴(18)과 도금선(17), 그리고 층간 비아(14a)를 따라 외부 접속용 전극(16)으로 공급된다. 이에 전해 도금을 통해 외부 접속용 전극(16) 상에 접속 도체(20)를 형성할 수 있다.
마지막으로, 몰드부(30)가 형성된 기판(10)을 절단하여 도 5n에 도시된 전자 소자 모듈(400)을 형성한다.
본 단계는 도 5k에 도시된 도금용 패턴(18)의 외곽선을 따라 몰드부(30)와 기판(10)을 절단함에 따라 이루어질 수 있다.
이에 따라, 기판(10)의 내부에 형성되어 있던 도금용 패턴(18)은 제거되고 기판(10)에는 도금선들(17)만이 남겨진다. 또한 도금선들(17)은 기판(10)의 절단면을 통해 끝단이 기판(10)의 외부로 노출되며, 상호 간에 전기적으로 분리된다.
이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100, 400)은 기판(10)의 양면에 전자 소자들(1)이 실장되고, 몰드부(30)에 의해 전자 소자들(1)이 모두 봉지된다. 따라서 하나의 전자 소자 모듈(100) 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한, 도금 방식을 통해 몰드부(30)에 접속 도체(20)를 형성한 후 외부 단자(28)와 연결한다. 따라서 양면 몰딩 구조 또는 패키지 스택 구조에서도 기판(10)과 외부를 연결하는 도체 경로, 그리고 회로 배선을 매우 용이하게 구현할 수 있어 제조가 용이하다.
한편 본 발명은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
이하에서 설명하는 실시예들은 전술한 실시예와 유사하게 구성되며, 몰드부나 도금선의 구성에 있어서 차이를 갖는다. 따라서 전술한 실시예와 동일하거나 유사한 구성 요소들에 대해서는 상세한 설명을 생략하며, 차이가 있는 부분에 대해서 중점적으로 설명하기로 한다.
도 6a는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 사시도이고, 도 6b는 도 6a에 도시된 전자 소자 모듈의 저면 사시도이다. 또한 도 7은 도 6a에 도시된 전자 소자 모듈의 단면도이고, 도 8은 도 7의 A 부분을 확대하여 도시한 부분 확대 단면도이며, 도 9는 도 8에 도시된 기판의 평면도이다. 여기서, 도 9는 설명의 편의를 위해 전자 소자들이 실장된 상태를 도시하였으며, 도 8은 도 9의 C-C에 대응하는 단면을 도시하였다.
도 6a 내지 도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)는 전자 소자(1), 기판(10), 몰드부(30), 접속 도체(20), 및 외부 단자(28)를 포함하여 구성될 수 있다.
전자 소자(1)는 전술한 실시예와 동일하게 구성될 수 있다. 따라서 이에 대한 상세한 설명은 생략한다.
기판(10)은 전체적으로 전술한 실시예와 유사하게 구성되며, 도금선(17)의 구성에 있어서 차이를 갖는다.
본 실시예에 따른 기판(10)은 각각의 외부 접속용 전극들(16)에 적어도 하나의 도금선(17)이 연결된다.
도금선(17)은 후술되는 접속 도체(20)를 형성하기 위해 이용되며 이에 대해서는 후술되는 제조 방법에서 보다 상세하게 설명하기로 한다.
도금선(17)은 각 외부 접속용 전극(16)에서 선형으로 일정 거리 연장되는 배선 패턴의 형태로 형성될 수 있다. 이때, 각 도금선들(17)은 기판(10)의 외부 방향을 향하도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
또한 본 실시예에 따른 도금선(17)은 기판(10) 내에만 형성되며, 기판(10)의 측면 즉 전자 소자 모듈(200)의 외부로 노출되지 않는다.
도금선(17)이 기판(10)의 외부로 노출되는 경우, 노출된 도금선(17)을 통해 전자기파가 유입되거나 유출될 수 있다. 또한 노출된 부분을 따라 전기장이 집중될 수 있다.
이에, 또한 본 실시예에 따른 전자 소자 모듈(200)은 도금선(17)이 기판(10)의 내부에만 형성되어 몰드부(30)에 의해 완전히 덮이도록 구성된다. 따라서 도금선(17)은 외부로 노출되지 않는다.
이러한 구성은 본 발명의 실시예에 따른 제조 방법을 통해 구현될 수 있으며, 이에 대해서는 후술하기로 한다.
몰드부(30)는 기판(10)의 상부면에 형성되는 제1 몰드부(31)와, 기판(10)의 하부면에 형성되는 제2 몰드부(35)를 포함할 수 있다.
본 실시예에 따른 몰드부(30)는 EMC(Epoxy Molding Compound)와 같이 수지재를 포함하는 절연성의 재료로 형성된다. 그러나 이에 한정되는 것은 아니다.
제1 몰드부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다.
제2 몰드부(35)는 기판(10)의 하면에 형성되며, 내부에 접속 도체(20)가 형성된다.
또한 본 실시예에 따른 제2 몰드부(35)는 내측 몰드부(35a)와 외측 몰드부(35b)로 구분될 수 있다.
내측 몰드부(35a)는 기판(10)의 하부면에 실장된 전자 소자들(1)과 접속 도체(20)를 매립한다. 그리고 외측 몰드부(35b)는 내측 몰드부(35a)의 외측에 배치된다.
외측 몰드부(35b)는 전술한 도금선(17)을 매립하기 위해 구비된다. 따라서 외측 몰드부(35b)는 도금선(17)을 완전히 덮을 수 있는 폭으로 형성될 수 있다.
접속 도체(20)도 전술한 실시예와 동일하게 구성될 수 있다. 따라서 이에 대한 상세한 설명은 생략한다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(200)은 도금선(17)이 외부로 노출되지 않고 전자 소자 모듈(200)의 내부에만 형성된다. 이는 본 실시예에 따른 제조 방법을 통해 구현될 수 있다.
도금선(17)이 전자 소자 모듈(200)의 외부로 노출되지 않음에 따라, 노출된 도금선(17)을 통해 전자기파가 유입/유출되거나, 노출된 부분을 따라 전기장이 집중되는 것을 방지할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 10a 내지 도 10j는 도 6a에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 10a 및 도 10b에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다(도 10b에서는 생략됨). 또한 하부면(B)에는 외부 접속용 전극(16)가 형성될 수 있다.
또한 본 실시예에 따른 기판(10)은 외부 접속용 전극(16)에서 연장되는 도금선(17)을 구비한다. 도금선(17)은 전술한 바와 같이 기판(10)의 외측을 향해 연장되는 형태로 배치될 수 있다.
한편, 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(P)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 기판(10)은 다수의 전자 소자 모듈을 동시에 제조하기 형성하기 위한 것으로, 기판(10) 상에는 다수의 개별 모듈 실장 영역(P)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(P) 별로 전자 소자 모듈이 제조될 수 있다.
또한 기판 스트립(10)에는 적어도 하나의 관통 구멍(11)이 형성될 수 있다. 관통 구멍(11)은 개별 모듈 실장 영역(P)들 사이의 공간에 형성되며, 개별 모듈 실장 영역(P)들 간의 경계를 따라 형성된다.
관통 구멍(11)은 후술되는 몰드부(30) 형성 과정에서 성형 수지가 이동하는 통로로 이용된다. 이에 대해서는 후술하기로 한다.
이어서, 도 10c에 도시된 바와 같이 기판(10)의 일면 즉 하부면(B)에 전자 소자(1)를 실장하는 단계가 수행된다. 본 단계는 기판(10)의 하부면(B)에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 리플로우(reflow) 공정을 통해 열을 가하여 솔더 페이스트를 용융 및 경화시킴으로써 수행될 수 있다.
그러나 이에 한정되는 것은 아니며, 전자 소자(1) 기판(10)의 하부면(B)에 안착한 후, 본딩 와이어(2)를 이용하여 기판(10)에 형성된 실장용 전극(13)과 전자 소자(1)의 전극을 전기적으로 연결하는 과정을 통해 수행 될 수도 있다.
본 단계에서 각각의 개별 모듈 실장 영역(P)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 10d에 도시된 바와 같이 기판(10)의 일면에 제2 몰드부(35)의 일부 즉 내측 몰드부(35a)를 형성하는 단계가 수행된다.
본 단계에서 내측 몰드부(35a)는 금형(미도시) 내에 전자 소자(1)가 실장된 기판(10)을 배치한 후, 금형 내부에 성형 수지를 주입함으로써 형성될 수 있다. 내측 몰드부가 형성됨에 따라, 기판(10)의 하부면(B)에 실장된 전자 소자들(1)은 내측 몰드부(35a)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 제2 몰드부(35)는 개별 모듈 실장 영역(P) 별로 형성되며, 관통 구멍들(11)이 모두 노출되도록 형성된다. 따라서 내측 몰드부(35a)는 관통 구멍들(11)에 의해 구획되는 내부 영역에 형성된다.
또한 본 단계에서 형성되는 내측 몰드부(35a)는 제2 몰드부(35) 전체가 아닌, 제2 몰드부(35)의 일부분으로, 제2 몰드부(35)의 나머지 부분인 외측 몰드부는 후술되는 제1 몰드부(31) 형성 과정에서 형성된다.
더하여, 본 단계에서 형성되는 내측 몰드부(35a)는 도금선(17)이 내측 몰드부(35a)의 외부로 노출될 수 있는 크기와 형상으로 형성된다. 따라서 본 단계에서 내측 몰드부(35a)가 형성된 이후, 도금선들(17)은 끝단이 모두 내측 몰드부(35a)의 외부로 돌출되는 형태로 노출된다.
이어서 도 10e에 도시된 바와 같이, 내측 몰드부(35a)에 비아 홀(37)을 형성한다. 비아 홀(37)은 레이저 드릴(Laser drill)을 이용하여 형성될 수 있다.
비아 홀(37)을 통해 기판(10)의 외부 접속용 전극(16)은 외부로 노출된다. 한편 도 8에 도시된 바와 같이 비아 홀(37)은 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원추 형태로 전체적인 형상이 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
이어서 도금 방식을 통해 비아 홀(37) 내에 접속 도체(20)를 형성한다.
접속 도체(20)를 구리(Cu) 재질로 형성하는 경우, 동 도금이 수행될 수 있다. 여기서 도금 공정은 전해 도금만으로 이루어질 수 있다.
보다 구체적으로 설명하면, 도 10f에 도시된 바와 같이 먼저 금속 프레임(70)을 기판(10)에 안착시켜 도금선(도 10e의 17)과 접촉시킨다. 그리고 금속 프레임(70)에 전류를 인가하게 되면, 금속 프레임(70)과 전기적으로 연결된 도금선(17)을 통해 외부 접속용 전극(도 10b의 16)에 전류가 인가되어 외부 접속용 전극(16) 상에 도금이 진행된다.
도금 공정은 외부 전속용 전극(16)에서부터 순차적으로 비아 홀(37)을 채우며 진행되어 최종적으로 접속 도체(20)를 형성한다.
이어서, 도 10g에 도시된 바와 같이 기판(10)의 상면(T)에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 실장용 전극(도 10a의 13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 리플로우(reflow) 공정을 통해 열을 가하여 솔더 페이스트를 용융 및 경화시킴으로써 수행될 수 있다.
다음으로, 도 10h에 도시된 바와 같이 기판(10)의 상면(T)에 제1 몰드부(31)를 형성하는 단계가 수행된다. 본 단계는 도 10d에 도시된 경우와 마찬가지로, 금형 내에 기판(10)을 배치한 후, 금형 내부에 성형 수지를 주입함에 따라 수행될 수 있다.
이 과정에서 금형 내에 주입된 성형 수지는 기판(10)의 상면(T)뿐만 아니라, 관통 구멍(11)을 통해 기판(10)의 하부면(B)으로 유입된다.
따라서 성형 수지는 기판(10)의 상면(T)에 제1 몰드부(31)를 형성함과 동시에, 도 10i에 도시된 바와 같이 기판(10)의 하부면(B)에 형성되어 있는 내측 몰드부(35a)의 둘레를 따라 충진되어 외측 몰드부(35b)를 완성한다.
이 과정에서, 추가로 형성된 외측 몰드부(35b)는 기판(10)에 형성된 도금선(도 10e의 17)을 덮으며 형성된다. 따라서 기판(10)의 하부면에 노출되어 있던 도금선(17)은 추가로 형성된 외측 몰드부(35b)에 의해 완전히 매립된다.
마지막으로, 몰드부(30)가 형성된 기판 스트립(10)을 절단하여 개별 전자 소자 모듈(200)을 형성하는 단계가 수행된다.
이 단계는 도 10j에 도시된 절단선(Q)을 따라 몰드부(30)와 기판(10)을 절단함에 따라 이루어질 수 있다.
이때, 절단선(Q)은 본 실시예에 따른 도금선(17)이 절단면으로 노출되지 않도록 규정된다. 예를 들어 절단선(Q)은 관통 구멍(11)과 도금선(17)의 사이를 따라 형성되거나, 관통 구멍(11)의 내벽을 부분적으로 공유하도록 형성될 수 있다.
이에, 전자 소자 모듈은 도금선(17)이 외부로 노출되지 않고 몰드부(30)의 내부에 완전히 매립된 상태로 각각 분리될 수 있다.
한편 도시하지는 않았으나, 기판 스트립(10)을 절단하는 단계 이전 또는 이후, 접속 도체(20)의 끝단에 외부 접속 단자(도 3의 28)를 형성하는 단계가 수행될 수 있다. 여기서 외부 단자(28)는 범프나 솔더 볼, 패드 등의 다양한 형태로 형성될 수 있다.
이상과 같은 과정을 통해 도 6a에 도시된 본 실시예에 따른 전자 소자 모듈(200)을 완성할 수 있다.
한편 도금선이 외부로 노출됨으로써 발생되는 문제가 무시할 수 있을 정도로 미미한 경우, 외측 몰드부를 생략하여 도금선의 일부가 외부로 노출되도록 형성할 수 있다. 이 경우, 몰드부는 내측 몰드부만 포함하거나, 내측 몰드부와 제1 몰드부만을 포함할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 저면 사시도이다.
도 11을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 1차 몰딩 과정에서 형성되는 몰드부(내측 몰드부)의 재질과, 2차 몰딩 과정에서 형성되는 몰드부(제1 몰드부 및 외측 몰드부)의 재질이 서로 다르게 형성된다.
따라서 기판(10)의 상면에 형성되는 제1 몰드부(31)는 전체가 동일한 재질로 형성되고, 기판(10)의 하부면에 형성되는 제2 몰드부(35)는 내측 몰드부(35a)와 외측 몰드부(35b)가 서로 다른 재질로 형성된다. 또한 제1 몰드부(31)와 제2 몰드부(35)의 외측 몰드부(35b)는 동일한 재질로 형성된다.
이처럼 본 실시예에 따른 전자 소자 모듈은 다양한 형태로 변형될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300, 400: 전자 소자 모듈
1: 전자 소자
10: 기판
16: 외부 접속용 전극
17: 도금선
18: 도금용 패턴
20: 접속 도체
28: 외부 단자
30: 몰드부
31: 제1 몰드부
35: 제2 몰드부
37: 비아 홀
1: 전자 소자
10: 기판
16: 외부 접속용 전극
17: 도금선
18: 도금용 패턴
20: 접속 도체
28: 외부 단자
30: 몰드부
31: 제1 몰드부
35: 제2 몰드부
37: 비아 홀
Claims (35)
- 적어도 하나의 외부 접속용 전극과 상기 외부 접속용 전극으로부터 일정거리 연장되어 형성되는 도금선을 구비하는 기판;
상기에 실장되는 적어도 하나의 전자 소자;
상기 전자 소자를 밀봉하는 몰드부; 및
상기 외부 접속용 전극에서 연장되어 형성되며, 상기 몰드부를 관통하는 형태로 상기 몰드부 내에 배치되는 다수의 접속 도체;
를 포함하는 전자 소자 모듈.
- 제1항에 있어서, 상기 몰드부는,
EMC(Epoxy Molding Compound)로 형성되는 전자 소자 모듈.
- 제1항에 있어서, 상기 도금선은 끝단이 상기 기판의 외부로 노출되는 전자 소자 모듈.
- 제1항에 있어서, 상기 도금선은 전체가 상기 몰드부 내에 배치되는 노출되는 전자 소자 모듈.
- 제1항에 있어서, 상기 접속 도체의 높이는,
상기 접속 도체 최대 폭의 1배 내지 2배로 형성되는 전자 소자 모듈.
- 제5항에 있어서, 상기 접속 도체는,
높이가 200um 이상으로 형성되는 전자 소자 모듈.
- 제1항에 있어서, 상기 접속 도체는,
상기 몰드부와 기계적 접합(Mechanical interlocking) 메커니즘을 통해 상호 접합되는 전자 소자 모듈.
- 제1항에 있어서, 상기 몰드부는,
상기 기판의 양면에 각각 형성되는 전자 소자 모듈.
- 제1항에 있어서,
상기 접속 도체의 끝단에 접합되는 외부 단자를 더 포함하는 전자 소자 모듈.
- 도금선이 형성된 기판을 준비하는 단계;
상기 기판에 적어도 하나의 소자를 실장하는 단계;
상기 소자를 밀봉하여 몰드부를 형성하는 단계;
상기 몰드부에 비아 홀을 형성하는 단계; 및
상기 도금선을 통해 도금 방식으로 상기 비아 홀에 접속 도체를 형성하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 기판은,
다수의 개별 모듈 실장 영역이 형성된 기판 스트립이며,
상기 개별 모듈 실장 영역에는 적어도 하나의 외부 접속용 단자가 형성되고, 상기 개별 모듈 실장 영역의 외측에는 도전용 패턴이 형성되며, 상기 도금선은 상기 외부 접속용 단자와 상기 도전용 패턴을 연결하는 전자 소자 모듈 제조 방법.
- 제11항에 있어서, 상기 접속 도체를 형성하는 단계 이후,
상기 개별 모듈 실장 영역 별로 상기 기판 스트립을 절단하는 단계를 더 포함하며, 상기 도전용 패턴은 상기 절단하는 단계에서 제거되는 전자 소자 모듈 제조 방법.
- 제12항에 있어서, 상기 도금선은,
상기 기판 스트립의 절단면을 통해 끝단이 상기 몰드부의 외부로 노출되는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 비아 홀의 깊이는
상기 비아 홀 최대 폭의 1배 내지 2배로 형성되는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 비아 홀은,
높이가 200um 이상으로 형성되는 전자 소자 모듈 제조 방법.
- 제10항에 있어서 비아 홀을 형성하는 단계는,
레이저를 이용하여 상기 비아 홀 내부 표면의 거칠기를 증가시키는 단계를 포함하는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 접속 도체를 형성하는 단계는,
무전해 도금 공정 없이 전해 도금 공정만으로 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
- 제10항에 있어서,
상기 기판은 상기 도금선과 전기적으로 연결된 외부 접속용 전극을 포함하며,
상기 비아 홀을 형성하는 단계는, 상기 비아 홀을 통해 상기 외부 접속용 전극을 외부로 노출시키는 단계를 포함하는 전자 소자 모듈 제조 방법.
- 제18항에 있어서, 상기 접속 도체를 형성하는 단계는,
상기 도금선을 통해 상기 외부 접속용 전극에 전류를 인가함으로써 상기 접속 도체를 상기 외부 접속용 전극으로부터 성장시켜 상기 비아 홀 내부를 채우는 단계인 전자 소자 모듈 제조 방법.
- 제19항에 있어서, 상기 접속 도체를 형성하는 단계는,
기계적 접합(Mechanical interlocking) 메커니즘을 통해 상기 접속 도체를 상기 비아 홀의 내부 표면에 접합하는 단계를 포함하는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 몰드부를 형성하는 단계는,
EMC(Epoxy Molding Compound)를 이용하여 상기 몰드부를 형성하는 단계이고, 상기 접속 도체를 형성하는 단계는 전해 동 도금을 통해 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
- 제10항에 있어서,
상기 접속 도체에 외부 단자를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
- 제10항에 있어서, 상기 몰드부를 형성하는 단계는,
상기 도금선 중 적어도 일부가 외부로 노출되도록 내측 몰드부를 형성하는 단계인 전자 소자 모듈 제조 방법.
- 제23항에 있어서, 상기 접속 도체를 형성하는 단계는,
금속 프레임을 상기 내측 몰드부의 외부로 노출된 도금선에 접촉시킨 후 전류를 인가하여 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
- 제23항에 있어서, 상기 접속 도체를 형성하는 단계 이후,
상기 내측 몰드부의 외측에 외측 몰드부를 형성하여 상기 도금선을 상기 외측 몰드부 내에 매립하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
- 제25항에 있어서, 상기 외측 몰드부는,
상기 기판의 타면에 새로운 몰드부를 형성하는 과정에서 성형 수지가 상기 기판의 일면으로 유입되어 형성되는 전자 소자 모듈 제조 방법.
- 제26항에 있어서, 상기 기판은,
다수의 개별 모듈 실장 영역이 형성된 기판 스트립이고, 상기 개별 모듈 실장 영역들 사이에는 적어도 하나의 관통 구멍이 형성되며, 상기 성형 수지는 상기 관통 구멍을 통해 상기 기판의 일면으로 유입되는 전자 소자 모듈 제조 방법.
- 도금선이 형성된 기판을 준비하는 단계;
상기 기판의 일면에 적어도 하나의 소자를 실장하는 단계;
상기 소자를 밀봉하되 상기 도금선의 일부가 외부로 노출되도록 내측 몰드부를 형성하는 단계;
상기 내측 몰드부에 비아 홀을 형성하는 단계;
상기 도금선을 통해 도금 방식으로 상기 비아 홀에 접속 도체를 형성하는 단계; 및
상기 도금선이 완전히 매립되도록 상기 기판의 일면에 외측 몰드부를 형성하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
- 제28항에 있어서, 상기 외측 몰드부를 형성하는 단계는,
상기 기판의 타면에 적어도 하나의 소자를 실장하는 단계; 및
상기 기판의 타면에 성형 수지를 주입하여 제1 몰드부를 형성하는 단계;
를 포함하며,
상기 외측 몰드부는 상기 성형 수지가 상기 기판의 일면으로 유입되어 형성되는 전자 소자 모듈 제조 방법.
- 적어도 하나의 외부 접속용 전극과 상기 외부 접속용 전극으로부터 일정거리 연장되어 형성되는 도금선을 구비하는 기판;
상기 기판의 일면에 실장되는 적어도 하나의 전자 소자;
상기 도금선의 일부가 외부로 노출되도록 상기 소자를 밀봉하는 내측 몰드부; 및
상기 외부 접속용 전극에서 연장되어 형성되며, 상기 내측 몰드부를 관통하는 형태로 상기 내측 몰드부 내에 배치되는 다수의 접속 도체;
를 포함하는 전자 소자 모듈.
- 제30항에 있어서,
상기 내측 몰드부의 외부로 노출된 상기 도금선을 매립하는 외측 몰드부를 더 포함하는 전자 소자 모듈.
- 제31항에 있어서, 상기 내측 몰드부와 상기 외측 몰드부는,
서로 다른 재질로 형성되는 전자 소자 모듈.
- 제31항에 있어서, 상기 내측 몰드부와 상기 외측 몰드부는,
동일한 재질로 형성되는 전자 소자 모듈.
- 제31항에 있어서,
상기 기판의 타면에 형성되는 제1 몰드부를 더 포함하는 전자 소자 모듈.
- 제34항에 있어서, 상기 외측 몰드부와 상기 제1 몰드부는,
동일한 재질로 형성되는 전자 소자 모듈.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/724,740 US20160021737A1 (en) | 2014-07-17 | 2015-05-28 | Electric device module and method of manufacturing the same |
CN201510424692.7A CN105280624A (zh) | 2014-07-17 | 2015-07-17 | 电子装置模块及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140090550 | 2014-07-17 | ||
KR20140090550 | 2014-07-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160010246A true KR20160010246A (ko) | 2016-01-27 |
Family
ID=55309530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140119231A KR20160010246A (ko) | 2014-07-17 | 2014-09-05 | 전자 소자 모듈 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160010246A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879160B2 (en) | 2018-02-01 | 2020-12-29 | SK Hynix Inc. | Semiconductor package with packaging substrate |
US10950512B2 (en) | 2018-02-01 | 2021-03-16 | SK Hynix Inc. | Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4840508B2 (ja) | 2007-07-06 | 2011-12-21 | 株式会社村田製作所 | 樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
-
2014
- 2014-09-05 KR KR1020140119231A patent/KR20160010246A/ko not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4840508B2 (ja) | 2007-07-06 | 2011-12-21 | 株式会社村田製作所 | 樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879160B2 (en) | 2018-02-01 | 2020-12-29 | SK Hynix Inc. | Semiconductor package with packaging substrate |
US10950512B2 (en) | 2018-02-01 | 2021-03-16 | SK Hynix Inc. | Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages |
US11557523B2 (en) | 2018-02-01 | 2023-01-17 | SK Hynix Inc. | Semiconductor packages and methods of forming the semiconductor packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220102166A1 (en) | Leadframe package with pre-applied filler material | |
EP2798675B1 (en) | Method for a substrate core layer | |
US20150062854A1 (en) | Electronic component module and method of manufacturing the same | |
US20150131231A1 (en) | Electronic component module and manufacturing method thereof | |
US10573583B2 (en) | Semiconductor device package with grooved substrate | |
US9510461B2 (en) | Electric component module and method of manufacturing the same | |
JP2013236039A (ja) | 半導体装置 | |
US20160021737A1 (en) | Electric device module and method of manufacturing the same | |
US10667419B2 (en) | Manufacturing method of an electronic component module | |
US8872329B1 (en) | Extended landing pad substrate package structure and method | |
KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US10356911B2 (en) | Electronic device module and method of manufacturing the same | |
KR20160010246A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
KR101983168B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
KR20160138754A (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
CN107305849B (zh) | 封装结构及其制作方法 | |
KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP6210533B2 (ja) | プリント基板およびその製造方法 | |
KR101548801B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR102205195B1 (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 | |
JP2009152372A (ja) | プリント基板、半導体装置、及びこれらの製造方法 | |
KR101922873B1 (ko) | 전자 소자 모듈 제조 방법 | |
KR101681400B1 (ko) | 전자 소자 모듈 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |