[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100129185A - 반도체 장치 및 그 제작 방법 - Google Patents

반도체 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR20100129185A
KR20100129185A KR1020100048954A KR20100048954A KR20100129185A KR 20100129185 A KR20100129185 A KR 20100129185A KR 1020100048954 A KR1020100048954 A KR 1020100048954A KR 20100048954 A KR20100048954 A KR 20100048954A KR 20100129185 A KR20100129185 A KR 20100129185A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
buffer layer
film
thin film
Prior art date
Application number
KR1020100048954A
Other languages
English (en)
Inventor
유지 아사노
주니치 코에즈카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100129185A publication Critical patent/KR20100129185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감시키고, 전기 특성을 안정시킨 박막 트랜지스터를 제공한다. 또한, 상기 박막 트랜지스터의 제작 방법을 제공한다.
산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성하고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 통하여 전기적으로 접속되도록 박막 트랜지스터를 형성한다. 또한, 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써 산화물 반도체층보다 도전율이 높은 버퍼층을 형성한다.

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 산화물 반도체를 사용하는 반도체 장치와 상기 반도체 장치를 사용한 표시 장치 및 그들의 제작 방법에 관한 것이다.
금속 산화물은 다양하게 존재하고, 다양한 용도로 사용된다. 산화인듐은 잘 알려지는 재료이고, 액정 디스플레이 등으로 필요로 되는 투광성을 갖는 전극 재료로서 사용된다.
금속 산화물 중에는, 반도체 특성을 나타내는 것이 있다. 반도체 특성을 나타내는 금속 산화물로서는, 예를 들어, 산화텅스텐, 산화주석, 산화인듐, 산화아연 등이 있고, 이러한 반도체 특성을 나타내는 금속 산화물을 채널 형성 영역으로 하는 박막 트랜지스터가 이미 알려져 있다(특허 문헌 1 내지 특허 문헌 4, 및 비특허 문헌 1 참조).
그런데, 금속 산화물은 일원계 산화물뿐만 아니라, 다원계 산화물도 알려져 있다. 예를 들어, 동족 계열(Homologous Series)을 갖는 InGaO3(ZnO)m (m은 자연수)은, In, Ga, 및 Zn을 갖는 다원계 산화물 반도체로서 알려져 있다(비특허 문헌 2 내지 비특허 문헌 4 참조).
그리고, 상기와 같은 In-Ga-Zn계 산화물로 구성되는 산화물 반도체는, 트랜지스터의 채널층으로서 적용할 수 있는 것이 확인된다(특허 문헌 5, 비특허 문헌 5, 및 비특허 문헌 6 참조).
종래, 액티브 매트릭스형 액정 디스플레이의 각 화소에 형성되는 박막 트랜지스터(TFT)에는, 비정질 실리콘이나 다결정 실리콘이 사용되었지만, 이들의 실리콘 재료 대신에 상기와 같은 금속 산화물 반도체를 사용하여 박막 트랜지스터를 제작하는 기술이 주목을 받고 있다. 예를 들어, 금속 산화물 반도체막으로서, 산화아연, In-Ga-Zn-O계 산화물 반도체를 사용하여 박막 트랜지스터를 제작하고, 화상 표시 장치의 스위칭 소자 등으로 사용하는 기술이 특허 문헌 6 및 특허 문헌 7에 개시된다.
[특허 문헌 1]
특개소60-198861호 공보
[특허 문헌 2]
특개평8-264794호 공보
[특허 문헌 3]
특표평11-505377호 공보
[특허 문헌 4]
특개2000-150900호 공보
[특허 문헌 5]
특개2004-103957호 공보
[특허 문헌 6]
특개2007-123861호 공보
[특허 문헌 7]
특개2007-96055호 공보
[비특허 문헌 1]
M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor" Appl. Phys. Lett., 17 June 1996, Vol.68, p.3650-p.3652
[비특허 문헌 2]
M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃", J. Solid State Chem., 1991, Vol.93, p.298-p.315
[비특허 문헌 3]
N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7, 8, 9, and 16), in the In2O3-ZnGa2O4-ZnO System", J. Solid State Chem., 1995, Vol. 116, p.170-p178
[비특허 문헌 4]
M. Nakamura, N. Kimizuka, T. Mohri, M. Isobe, "동족 계열, InFeO3(ZnO)m(m=자연수)와 그 동형 화합물의 합성 및 결정 구조", 고체 물리, 1993, Vol. 28, No. 5, p.317-p.327
[비특허 문헌 5]
K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor", SCIENCE, 2003, Vol. 300, p.1269-p.1272
[비특허 문헌 6]
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, 2004, Vol. 432, p.488-p.492
본 발명의 일 형태는, 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감시키고 전기 특성을 안정시킨 박막 트랜지스터를 제공하는 것을 과제로 한다. 또한, 본 발명의 일 형태는, 상기 박막 트랜지스터의 제작 방법을 제공하는 것을 과제로 한다. 또한, 본 발명의 일 형태는, 상기 박막 트랜지스터를 갖는 표시 장치를 제공하는 것을 과제로 한다.
본 발명의 일 형태는, 상기 과제를 해결하기 위해서 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성하고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 통하여 전기적으로 접속되도록 박막 트랜지스터를 형성한다. 또한, 본 발명의 다른 일 형태는, 상기 과제를 해결하기 위해서 산화물 반도체층 위의 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써, 산화물 반도체층보다 도전율이 높은 버퍼층을 형성한다.
본 발명의 일 형태는, 게이트 전극층과, 게이트 전극층 위에 게이트 절연층과, 게이트 절연층 위에 산화물 반도체층과, 산화물 반도체층 위에 제 1 버퍼층 및 제 2 버퍼층과, 제 1 버퍼층 및 제 2 버퍼층 위에 소스 전극층 및 드레인 전극층을 갖고, 제 1 버퍼층 및 제 2 버퍼층은 산화물 반도체층보다 도전율이 높고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써 형성되고, 산화물 반도체층과 소스 전극층 및 드레인 전극층은 제 1 버퍼층 및 제 2 버퍼층을 통하여 전기적으로 접속하는 것을 특징으로 하는 반도체 장치이다.
본 발명의 다른 일 형태는, 게이트 전극층과, 게이트 전극층 위에 게이트 절연층과, 게이트 절연층 위에 고도전성 산화물 반도체층과, 고도전성 산화물 반도체층 위에 산화물 반도체층과, 산화물 반도체층 위에 제 1 버퍼층 및 제 2 버퍼층과, 제 1 버퍼층 및 제 2 버퍼층 위에 소스 전극층 및 드레인 전극층을 갖고, 제 1 버퍼층 및 제 2 버퍼층은 산화물 반도체층보다 도전율이 높고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써 형성되고, 고도전성 산화물 반도체층은 산화물 반도체층보다 도전율이 높고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써 형성되고, 산화물 반도체층과 소스 전극층 및 드레인 전극층은 제 1 버퍼층 및 제 2 버퍼층을 통하여 전기적으로 접속되는 것을 특징으로 하는 반도체 장치이다.
또한, 제 1 버퍼층 및 제 2 버퍼층은 산화물 반도체로 이루어지는 비단결정막을 사용하는 것이 바람직하다. 또한, 제 1 버퍼층 및 제 2 버퍼층은, 질소를 포함하는 산화물 반도체로 이루어지는 비단결정막을 사용하는 것이 바람직하다. 또한, 고도전성 산화물 반도체층은 산화물 반도체로 이루어지는 비단결정막을 사용하는 것이 바람직하다. 또한, 고도전성 산화물 반도체층은 질소를 포함하는 산화물 반도체로 이루어지는 비단결정막을 사용하는 것이 바람직하다.
또한, 산화물 반도체층은 질소 분위기하에서 열 처리를 행하여 형성되어도 좋다. 또한, 산화물 반도체층은 대기 분위기하에서 열 처리를 행하여 형성되어도 좋다. 또한, 산화물 반도체층은 제 1 버퍼층 및 제 2 버퍼층의 사이에 제 1 버퍼층 및 제 2 버퍼층과 중첩하는 영역보다 막 두께가 얇은 영역을 가져도 좋다. 또한, 게이트 전극층의 채널 방향의 폭이 산화물 반도체층의 채널 방향의 폭보다 좁아도 좋다.
본 발명의 다른 일 형태는, 기판 위에 게이트 전극층을 형성하고, 게이트 전극층 위에 게이트 절연층을 형성하고, 게이트 절연층 위에 제 1 산화물 반도체막을 스퍼터법에 의하여 형성하고, 제 1 산화물 반도체막에 열 처리를 행하고, 제 1 산화물 반도체막 위에 스퍼터법에 의하여 제 2 산화물 반도체막을 형성하고, 제 2 산화물 반도체막에 역 스퍼터 처리를 행하고, 제 2 산화물 반도체막에 질소 분위기하에서의 열 처리를 행하고, 제 1 산화물 반도체막 및 제 2 산화물 반도체막을 에칭하여 산화물 반도체층 및 제 1 버퍼층을 형성하고, 산화물 반도체층 및 제 1 버퍼층 위에 도전막을 형성하고, 도전막 및 제 1 버퍼층을 에칭하여 소스 전극층 및 드레인 전극층, 제 2 버퍼층 및 제 3 버퍼층을 형성하고, 산화물 반도체층에 열 처리를 행하고, 제 2 버퍼층 및 제 3 버퍼층의 도전율은 산화물 반도체층의 도전율보다 높게 되는 것을 특징으로 하는 반도체 장치의 제작 방법이다.
본 발명의 다른 일 형태는, 기판 위에 게이트 전극층을 형성하고, 게이트 전극층 위에 게이트 절연층을 형성하고, 게이트 절연층 위에 제 1 산화물 반도체막을 스퍼터법에 의하여 형성하고, 제 1 산화물 반도체막에 열 처리를 행하고, 제 1 산화물 반도체막 위에 스퍼터법에 의하여 제 2 산화물 반도체막을 형성하고, 제 2 산화물 반도체막에 질소 분위기하에서의 열 처리를 행하고, 제 2 산화물 반도체막에 역 스퍼터 처리를 행하고, 제 1 산화물 반도체막 및 제 2 산화물 반도체막을 에칭하여 산화물 반도체층 및 제 1 버퍼층을 형성하고, 산화물 반도체층 및 제 1 버퍼층 위에 도전막을 형성하고, 도전막 및 제 1 버퍼층을 에칭하여 소스 전극층 및 드레인 전극층, 제 2 버퍼층 및 제 3 버퍼층을 형성하고, 산화물 반도체층에 열 처리를 행하고, 제 2 버퍼층 및 제 3 버퍼층의 도전율은 산화물 반도체층의 도전율보다 높게 되는 것을 특징으로 하는 반도체 장치의 제작 방법이다.
또한, 제 1 산화물 반도체막에 질소 분위기하에서의 열 처리를 행하여도 좋다. 또한, 제 1 산화물 반도체막에 대기 분위기하에서의 열 처리를 행하여도 좋다. 또한, 산화물 반도체층에 질소 분위기하에서의 열 처리를 행하여도 좋다. 또한, 산화물 반도체층에 대기 분위기하에서의 열 처리를 행하여도 좋다. 또한, 제 1 산화물 반도체막의 열 처리는, 250℃ 이상 500℃ 이하로 행하는 것이 바람직하다. 또한, 제 2 산화물 반도체막의 질소 분위기하에서의 열 처리는 250℃ 이상 500℃ 이하로 행하는 것이 바람직하다. 또한, 산화물 반도체층의 열 처리는 250℃ 이상 500℃ 이하로 행하는 것이 바람직하다. 또한, 제 2 산화물 반도체막을 희 가스와 질소 가스의 분위기하에서 형성하는 것이 바람직하다.
또한, "제 1", "제 2"라고 붙인 서수사(序數詞)는, 편의상 사용하는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것이 아니다.
또한, 본 명세서 중에 있어서, 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로, 및 전자 기기는 모두 반도체 장치이다.
본 발명의 일 형태에 따르면, 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 상기 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성함으로써 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 통하여 전기적으로 접속되고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감시키고, 전기 특성을 안정시킬 수 있다. 또한, 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써, 산화물 반도체층보다 도전율이 높은 버퍼층을 형성할 수 있다.
상기 박막 트랜지스터를 표시 장치의 화소부 및 구동 회로부에 사용함으로써, 전기 특성이 안정된 신뢰성이 높은 표시 장치를 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 2a 내지 도 2c는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 3a 내지 도 3c는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 4a 및 도 4b는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 5a 및 도 5b는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 6a 내지 도 6c는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 7은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 8은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 9는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 10은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 11은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 12a1, 도 12a2, 도 12b1, 및 도 12b2는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 13a 및 도 13b는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 14a 내지 도 14c는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 15a 및 도 15b는 반도체 장치의 블록도를 설명하는 도면.
도 16은 신호선 구동 회로의 구성을 설명하는 도면.
도 17은 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 18은 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 19는 시프트 레지스터의 구성을 설명하는 도면.
도 20은 도 19에 도시하는 플립플롭의 접속 구성을 설명하는 도면.
도 21a1, 도 21a2, 및 도 21b는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 22는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 23은 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 24는 본 발명의 일 형태에 따른 반도체 장치의 화소 등가 회로를 설명하는 도면.
도 25a 내지 도 25c는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 26a 및 도 26b는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
도 27a 및 도 27b는 전자 페이퍼의 사용 형태의 예를 설명하는 도면.
도 28은 전자 서적의 일례를 도시하는 외관도.
도 29a 및 도 29b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 30a 및 도 30b는 오락기(娛樂機)의 예를 도시하는 외관도.
도 31a 및 도 31b는 휴대 전화기의 일례를 도시하는 외관도.
도 32a 및 도 32b는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면.
실시형태에 대하여, 도면을 사용하여 자세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 박막 트랜지스터의 구조에 대해서 도 1a 및 도 1b를 사용하여 설명한다.
본 실시형태의 보텀 게이트 구조의 박막 트랜지스터를 도 1a 및 도 1b에 도시한다. 도 1a는 단면도이며, 도 1b는 평면도이다. 도 1a는 도 1b에 있어서의 선A1-A2의 단면도이다.
도 1a 및 도 1b에 도시하는 박막 트랜지스터에는, 기판(100) 위에 게이트 전극층(101)이 형성되고, 게이트 전극층(101) 위에 게이트 절연층(102)이 형성되고, 게이트 절연층(102) 위에 산화물 반도체층(103)이 형성되고, 산화물 반도체층(103) 위에 버퍼층(106a, 106b)이 형성되고, 버퍼층(106a, 106b) 위에 소스 전극층 또는 드레인 전극층(105a, 105b)이 형성된다. 즉, 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b)은, 버퍼층(106a, 106b)을 통하여 전기적으로 접속된다. 여기서, 버퍼층(106a, 106b)은, 산화물 반도체층(103)보다 도전율이 높다. 또한, 산화물 반도체층(103)은 버퍼층(106a, 106b)의 사이에 버퍼층(106a, 106b)과 중첩하는 영역보다 막 두께가 얇은 영역을 갖는다.
게이트 전극층(101)은, 알루미늄, 구리, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여 단층 또는 적층으로 형성한다. 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, 내열성이 낮다 또는 부식(腐蝕)하기 쉽다는 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 사용하는 것이 바람직하다. 내열성 도전성 재료로서는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 사용한다.
예를 들어, 게이트 전극층(101)의 적층 구조로서는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 위에 몰리브덴층을 적층한 2층 구조, 또는 구리층 위에 질화티타늄층 또는 질화탄탈층을 적층한 2층 구조, 질화티타늄층과 몰리브덴층을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화티타늄층 또는 티타늄층을 적층한 구조로 하는 것이 바람직하다.
산화물 반도체층(103)으로서는, In-Ga-Zn-O계, In-Sn-Zn-O계, Ga-Sn-Zn-O계, In-Zn-O계, Sn-Zn-O계, In-Sn-O계, Ga-Zn-O계, In-O계, Sn-O계, 또는 Zn-O계의 산화물 반도체로 이루어지는 비단결정막이 바람직하다.
본 명세서 중에서 In-Ga-Zn-O계 산화물 반도체는 적어도 In, Ga, 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, In-Sn-Zn-O계 산화물 반도체는, 적어도 In, Sn, 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, Ga-Sn-Zn-O계 산화물 반도체는 적어도 Ga, Sn, 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, In-Zn-O계 산화물 반도체는, 적어도 In 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, Sn-Zn-O계 산화물 반도체는 적어도 Sn 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, In-Sn-O계 산화물 반도체는, 적어도 In 및 Sn을 포함하는 산화물 반도체를 가리킨다. 또한, Ga-Zn-O계 산화물 반도체는, 적어도 Ga 및 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, In-O계 산화물 반도체는, 적어도 In을 포함하는 산화물 반도체를 가리킨다. 또한, Sn-O계 산화물 반도체는, 적어도 Sn을 포함하는 산화물 반도체를 가리킨다. 또한, Zn-O계 산화물 반도체는, 적어도 Zn을 포함하는 산화물 반도체를 가리킨다. 또한, 상기 산화물 반도체 중에는 Fe, Ni, Mn, 또는 Co 중에서 선택된 하나 또는 복수의 금속 원소가 포함되어도 좋다.
산화물 반도체층(103)은, 스퍼터법을 사용하여 아르곤 등의 희 가스와 산소 가스의 분위기하에서 형성한 산화물 반도체막을 사용하는 것이 바람직하다. 상기 산화물 반도체막을 사용함으로써, 산화물 반도체층(103)의 도전율을 저감하여 오프 전류를 저감할 수 있다. 또한, 산화물 반도체층(103)에 사용하는 산화물 반도체막은 열 처리를 행해 두는 것이 바람직하다. 이 열 처리에 의하여 산화물 반도체막은 원자 레벨로 재배열(再配列)이 행해지고, 캐리어의 이동을 저해하는 결정 구조의 변형이 해방된다. 따라서, 산화물 반도체층(103)의 이동도를 향상시킬 수 있다. 또한, 이 열 처리에 의하여 잉여 캐리어를 형성하는 수소를 산화물 반도체층(103)으로부터 저감시킬 수 있다. 이때, 질소 분위기하에서의 가열 처리를 행함으로써, 산화물 반도체층(103)의 도전율을 높게 할 수 있다. 이와 같은 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 온 전류가 큰 박막 트랜지스터를 얻을 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 또한, 대기 분위기하에서 열 처리를 행함으로써, 산화물 반도체층(103)의 도전율을 저감할 수 있다. 이와 같은 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 오프 전류가 작은 박막 트랜지스터를 얻을 수 있다. 이때, 대기 분위기로서는, 산소 가스가 15volume% 내지 25volume%, 질소 가스가 75volume% 내지 85volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 따라서, 열 처리시의 분위기는 산화물 반도체층의 용도로 따라 적절히 변경하면 좋다.
또한, 산화물 반도체층(103)은 적어도 비정질(아모퍼스) 성분을 포함하고, 비정질 구조 중에 결정립(나노크리스탈)을 포함하는 경우도 있다. 결정립(나노크리스탈)은 직경 1nm 내지 10nm, 대표적으로는 2nm 내지 4nm 정도이다. 또한, 결정 상태는 X선 회절(XRD: X-ray diffraction)의 분석에 의하여 평가하는 것으로 한다.
산화물 반도체층(103)의 막 두께는, 10nm 내지 300nm로 하고, 바람직하게는, 20nm 내지 100nm로 한다.
또한, 산화물 반도체층(103)에는 절연성 산화물을 포함시켜도 좋다. 여기서, 절연성 산화물로서는, 산화실리콘이 바람직하다. 또한, 절연성 산화물에는 질소를 가하여도 좋다. 이 때, 산화물 반도체층(103)은 스퍼터법으로 형성하고, 타깃으로서 SiO2를 0.1wt% 이상 30wt% 이하, 바람직하게는, 1wt% 이상 15wt% 이하 포함시킨 것을 사용하는 것이 바람직하다.
산화물 반도체층(103)에 산화실리콘과 같은 절연성 산화물을 포함시킴으로써, 상기 산화물 반도체층(103)의 결정화를 억제하고, 비정질 구조로 할 수 있다. 산화물 반도체층(103)의 결정화를 억제하고, 비정질 구조로 함으로써, 박막 트랜지스터의 특성의 편차를 저감시켜 안정화시킬 수 있다. 또한, 산화실리콘과 같은 절연성 산화물을 포함시킴으로써, 300℃ 내지 600℃의 열 처리를 행해도 산화물 반도체층(103)의 결정화 또는 미결정립의 생성을 방지할 수 있다.
버퍼층(106a, 106b)은, 박막 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능한다. 버퍼층(106a, 106b)은, 산화물 반도체층(103)과 마찬가지로, In-Ga-Zn-O계, In-Sn-Zn-O계, Ga-Sn-Zn-O계, In-Zn-O계, Sn-Zn-O계, In-Sn-O계, Ga-Zn-O계, In-O계, Sn-O계, 또는 Zn-O계의 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성할 수 있다. 또한, 버퍼층(106a, 106b)으로서는 질소를 포함시킨 In-Ga-Zn-O-N계, Ga-Zn-O-N계, Zn-O-N계 또는 Sn-Zn-O-N계의 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성하는 것이 바람직하다. 또한, 상기 비단결정막에 산화실리콘과 같은 절연성 산화물을 포함시켜도 좋다.
본 명세서 중에서는, In-Ga-Zn-O-N계 산화물 반도체는 적어도 In, Ga, Zn, 및 N을 포함하는 산화물 반도체를 가리킨다. 또한, Ga-Zn-O-N계 산화물 반도체는, 적어도 Ga, Zn 및 N을 포함하는 산화물 반도체를 가리킨다. 또한, Zn-O-N계 산화물 반도체는 적어도 Zn 및 N을 포함하는 산화물 반도체를 가리킨다. 또한, Sn-Zn-O-N계 산화물 반도체는, 적어도 Sn, Zn 및 N을 포함하는 산화물 반도체를 가리킨다.
또한, 버퍼층(106a, 106b)은, 스퍼터법을 사용하여 아르곤 등의 희 가스와 질소 가스의 분위기하에서 형성하는 것이 바람직하다. 이와 같이 형성함으로써, 버퍼층(106a, 106b)의 도전율을 높게 할 수 있다. 또한, 형성한 산화물 반도체막에 역 스퍼터 처리 및 질소 분위기하에서의 가열 처리를 행함으로써 버퍼층(106a, 106b)의 도전율을 보다 높게 할 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다.
또한, 버퍼층(106a, 106b)은, 표면 측으로부터 기판 측까지 도전율이 단계적으로 또는 연속적으로 변화하는 구조라도 좋다. 또한, 버퍼층(106a, 106b)의 단부에 고저항 영역이 형성되어도 좋다.
또한, 버퍼층(106)은 적어도 비정질(아모퍼스) 성분을 포함하고, 비정질 구조 중에 결정립(나노크리스탈)을 포함하는 경우도 있다. 결정립(나노크리스탈)은 직경 1nm 내지 10nm, 대표적으로는 2nm 내지 4nm 정도이다. 또한, 결정 상태는 X선 회절(XRD: X-ray diffraction)의 분석에 의하여 평가하는 것으로 한다.
버퍼층(106)에 사용하는 산화물 반도체막의 막 두께는, 5nm 내지 20nm로 한다. 물론, 막 중에 결정립이 포함되는 경우, 포함되는 결정립의 사이즈가 막 두께를 초과하는 크기가 되지 않는다.
산화물 반도체층(103)보다 도전율이 높은 버퍼층(106a, 106b)을 산화물 반도체층(103) 위에 형성함으로써 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b)이 버퍼층(106a, 106b)을 통하여 전기적으로 접속되도록 할 수 있다. 이로써, 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b)의 사이에서 오믹 접합을 형성함으로써 콘택트 저항을 저감하여 박막 트랜지스터의 전기 특성을 안정시킬 수 있다.
소스 전극층 또는 드레인 전극층(105a, 105b)은, 알루미늄, 구리, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용할 수 있다. 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, 내열성이 낮다 또는 부식(腐蝕)하기 쉽다는 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 사용하는 것이 바람직하다. 내열성 도전성 재료로서는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 사용한다.
예를 들어, 소스 전극층 또는 드레인 전극층(105a, 105b)은 제 1 도전층 및 제 3 도전층에 내열성 도전성 재료인 티타늄을 사용하고, 제 2 도전층에 저저항인 네오디뮴을 포함하는 알루미늄 합금을 사용하는 3층 구조로 하는 것이 바람직하다. 소스 전극층 또는 드레인 전극층(105a, 105b)을 이러한 구성으로 함으로써, 알루미늄의 저저항성을 발휘시키면서 힐록의 발생을 저감할 수 있다. 또한, 이것에 한정되지 않고, 소스 전극층 또는 드레인 전극층(105a, 105b)은 단층 구조로 하여도 좋고, 2층 구조로 하여도 좋고, 4층 이상의 구조로 하여도 좋다.
또한, 도 1a 및 도 1b에 도시하는 역 스태거 구조의 박막 트랜지스터에서는, 게이트 전극층(101)의 채널 방향의 폭이 산화물 반도체층(103)의 채널 방향의 폭보다 짧은 구조로 되지만, 본 실시형태에 나타내는 박막 트랜지스터는 이것에 한정되지 않는다. 도 13a 및 도 13b에 도시하는 바와 같이, 산화물 반도체층(103)의 채널 방향의 폭보다 게이트 전극층의 채널 방향의 폭이 긴 게이트 전극층(201)을 사용하여도 좋다. 또한, 도 13a는 도 13b에 있어서의 선 A1-A2의 단면도이다. 이러한 구조로 함으로써, 게이트 전극층(201)에 의하여 산화물 반도체층(103)을 차광할 수 있다. 따라서, 박막 트랜지스터의 신뢰성 향상을 도모할 수 있다. 또한, 도 13a 및 도 13b에 도시하는 박막 트랜지스터는, 게이트 전극층(201)을 제외하여 도 1a 및 도 1b에 도시하는 박막 트랜지스터와 대응하는 부위에 대해서 도면의 부호도 도 1a 및 도 1b에 도시하는 박막 트랜지스터와 동일한 것을 사용한다.
상술한 바와 같은 구성으로 함으로써, 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 상기 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성함으로써, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 개재하여 전기적으로 접속되고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감시키고 전기 특성을 안정시킬 수 있다. 또한, 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써, 산화물 반도체층보다 도전율이 높은 버퍼층을 형성할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 나타낸 박막 트랜지스터를 포함하는 표시 장치의 제작 공정에 대해서 도 2a 내지 도 11을 사용하여 설명한다. 도 2a 내지 도 6c는 단면도이고, 도 7 내지 도 11은 평면도이다. 또한, 도 2a 내지 도 6c의 A1-A2, B1-B2는, 도 7 내지 도 11의 A1-A2, B1-B2에 연(沿)한 단면도에 상당한다.
우선, 기판(100)을 준비한다. 기판(100)은 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 혹은 알루미노 실리케이트 유리 등, 용융법(fusion method)이나 부유법(floating method)에 의하여 제작되는 무알칼리 유리 기판, 세라믹스 기판 외에, 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 또한, 스테인리스 합금 등의 금속 기판의 표면에 절연막을 형성한 기판을 적용하여도 좋다. 기판(100)의 크기는 320mm×400mm, 370mm×470mm, 550mm×650mm, 600mm×720mm, 680mm×880mm, 730mm×920mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×1800mm, 1900mm×2200mm, 2160mm×2460mm, 2400mm×2800mm, 또는 2850mm×3050mm 등을 사용할 수 있다.
또한, 기판(100) 위에 하지막으로서 절연막을 형성하여도 좋다. 하지막으로서는, CVD법이나 스퍼터법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막을 단층, 또는 적층으로 형성하면 좋다. 기판(100)으로서 유리 기판과 같은 가동 이온을 함유하는 기판을 사용하는 경우, 하지막으로서 질화실리콘막, 질화산화실리콘막 등의 질소를 함유하는 막을 사용함으로써, 가동 이온이 산화물 반도체층에 침입하는 것을 방지할 수 있다.
다음에, 게이트 전극층(101)을 포함하는 게이트 배선, 용량 배선(108), 및 제 1 단자(121)를 형성하기 위한 도전막을 스퍼터법이나 진공 증착법으로 기판(100)의 전체 면에 형성한다. 다음에, 포토리소그래피 공정을 행하여 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여 배선 및 전극(게이트 전극층(101)을 포함하는 게이트 배선, 용량 배선(108), 및 제 1 단자(121))을 형성한다. 이때, 단선 및 단절을 방지하기 위해서 적어도 게이트 전극층(101)의 단부에 테이퍼 형상이 형성되도록 에칭하는 것이 바람직하다. 이 단계에서의 단면도를 도 2a에 도시한다. 또한, 이 단계에서의 평면도가 도 7에 상당한다.
게이트 전극층(101)을 포함하는 게이트 배선과 용량 배선(108), 단자부의 제 1 단자(121)는, 실시형태 1에서 나타낸 도전성 재료를 사용하여 단층 또는 적층으로 형성할 수 있다.
여기서, 게이트 전극층(101)의 채널 방향의 폭이 후의 공정에서 제작하는 산화물 반도체층(103)의 채널 방향의 폭보다 길게 되도록 게이트 전극층(101)을 형성하여도 좋다. 이와 같이, 게이트 전극층(101)을 형성함으로써, 도 13a 및 도 13b에 도시하는 바와 같은 박막 트랜지스터를 형성할 수 있다. 도 13a 및 도 13b에 도시하는 바와 같은 박막 트랜지스터에서는, 게이트 전극층(201)에 의하여 산화물 반도체층(103)을 차광할 수 있다.
다음에, 게이트 전극층(101), 용량 배선(108), 및 제 1 단자(121) 위에 게이트 절연층(102)을 전체 면에 형성한다. 게이트 절연층(102)은 CVD법이나 스퍼터법 등을 사용하여 형성되고, 막 두께를 50nm 내지 250nm로 한다.
예를 들어, 게이트 절연층(102)으로서 CVD법이나 스퍼터법으로 산화실리콘막을 사용하여 100nm의 두께로 형성한다. 물론, 게이트 절연층(102)은 이러한 산화실리콘막에 한정되지 않고, 산화질화실리콘막, 질화산화실리콘막, 질화실리콘막, 산화알루미늄막, 산화탄탈막 등의 다른 절연막을 사용하여 이들의 재료로 이루어지는 단층 또는 적층 구조로 하여 형성하여도 좋다.
또한, 게이트 절연층(102)으로서, 유기 실란 가스를 사용한 CVD법에 의하여, 산화실리콘층을 형성할 수도 있다. 유기 실란 가스로서는, 규산에틸(TEOS: 화학식 Si(OC2H5)4), 테트라메틸실란(TMS: 화학식 Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(화학식 SiH(OC2H5)3), 트리스디메틸아미노실란(화학식 SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
또한, 게이트 절연층(102)으로서, 알루미늄, 이트륨, 또는 하프늄의 산화물, 질화물, 산화질화물, 또는 질화산화물의 일종, 또는 그들의 화합물을 적어도 2종 이상 포함하는 화합물을 사용할 수도 있다.
또한, 본 명세서에 있어서, 산화질화물이란, 그 조성으로서, 질소 원자수보다 산소 원자수가 많은 물질을 가리키고, 질화산화물이란, 그 조성으로서, 산소 원자수보다 질소 원자수가 많은 물질을 가리킨다. 예를 들어, 산화질화실리콘막이란, 그 조성으로서, 질소 원자수보다 산소 원자수가 많고, 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우에, 농도 범위로서 산소가 50at.% 내지 70at.%, 질소가 0.5at.% 내지 15at.%, 실리콘이 25at.% 내지 35at.%, 수소가 0.1at.% 내지 10at.%의 범위로 포함되는 것을 가리킨다. 또한, 질화산화실리콘막이란, 그 조성으로서, 산소 원자수보다 질소 원자수가 많고, RBS 및 HFS를 사용하여 측정한 경우에, 농도 범위로서 산소가 5at.% 내지 30at.%, 질소가 20at.% 내지 55at.%, 실리콘이 25at.% 내지 35at.%, 수소가 10at.% 내지 30at.%의 범위로 포함되는 것을 가리킨다. 다만, 산화질화실리콘 또는 질화산화실리콘을 구성하는 원자의 합계를 100at.%로 했을 때, 질소, 산소, 실리콘 및 수소의 함유 비율이 상기 범위 내에 포함되는 것으로 한다.
또한, 산화물 반도체층(103)을 형성하기 위한 산화물 반도체막을 형성하기 전에, 기판(100)이 설치된 챔버 내에 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터를 행하여 게이트 절연층의 표면에 부착하는, 성막시에 발생하는 분말 상태 물질(파티클, 먼지라고도 한다)을 제거하는 것이 바람직하다. 또한, 역 스퍼터를 행함으로써, 게이트 절연층(102) 표면의 평탄성을 향상시킬 수도 있다. 역 스퍼터는, 아르곤 분위기하에서 기판 측에 RF 전원을 사용하여 전압을 인가하여 기판의 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨 등을 사용하여도 좋다. 또한, 아르곤 분위기에 산소, N2O 등을 가한 분위기에서 행하여도 좋다. 또한, 아르곤 분위기에 Cl2, CF4 등을 가한 분위기에서 행하여도 좋다. 역 스퍼터 처리 후, 대기에 노출시키지 않고, 제 1 산화물 반도체막(111)을 형성함으로써, 게이트 절연층(102)과 산화물 반도체층(103)의 계면에 먼지나 수분이 부착하는 것을 방지할 수 있다.
다음에, 게이트 절연층(102) 위에 산화물 반도체층(103)을 형성하기 위한 제 1 산화물 반도체막(111)을 스퍼터법을 사용하여 아르곤 등의 희 가스와 산소 가스의 분위기하에서 형성한다. 또는, 산소 가스를 사용하지 않고 아르곤 등의 희 가스만의 분위기하에서 형성하여도 좋다. 제 1 산화물 반도체막(111)으로서는, 실시형태 1에서 나타낸 산화물 반도체층(103)을 형성하기 위한 산화물 반도체를 사용할 수 있다. 예를 들어, 구체적인 조건예로서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(In2O3:Ga2O3:ZnO=1:1:1)을 사용하여 기판과 타깃의 사이의 거리를 60mm, 압력을 0.4Pa, 직류(DC) 전원을 0.5kW, 성막 가스 유량을 Ar:O2=30:15(sccm), 성막 온도를 실온으로 하여 스퍼터 성막을 행한다. 또한, 타깃으로서는, In2O3을 포함하는 직경 8인치의 원반(圓盤) 위에 펠릿 상태의 Ga2O3와펠릿 상태의 ZnO를 배치하여도 좋다. 또한, 펄스 직류(DC) 전원을 사용하면, 성막시에 발생하는 분말 물질(파티클, 먼지라고도 한다)을 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에, 바람직하다. 또한, 제 1 산화물 반도체막(111)의 막 두께는, 10nm 내지 300nm로 하고, 바람직하게는, 20nm 내지 100nm로 한다.
또한, 이때 타깃에 절연성 산화물을 포함시켜 제 1 산화물 반도체막(111)에 절연성 산화물을 포함시켜도 좋다. 여기서, 절연성 산화물로서는, 산화실리콘이 바람직하다. 또한, 절연성 산화물에는 질소를 가하여도 좋다. 제 1 산화물 반도체막(111)을 형성할 때, SiO2를 0.1wt% 이상 30wt% 이하, 바람직하게는 1wt% 이상 10wt% 이하 포함시킨 산화물 반도체 타깃을 사용하는 것이 바람직하다.
제 1 산화물 반도체막(111)에 산화실리콘과 같은 절연성 산화물을 포함시킴으로써, 성막되는 산화물 반도체를 비정질화하는 것이 용이하게 된다. 또한, 산화실리콘과 같은 절연성 산화물을 포함시킴으로써 후의 공정에서 산화물 반도체를 열 처리할 때에 산화물 반도체층(103)이 결정화하는 것을 억제할 수 있다.
제 1 산화물 반도체막(111)의 성막은, 역 스퍼터를 먼저 행한 챔버와 동일 챔버를 사용하여도 좋고, 역 스퍼터를 먼저 행한 챔버와 다른 챔버에서 행하여도 좋다.
스퍼터법에는 스퍼터용 전원에 고주파 전원을 사용하는 RF 스퍼터법과, DC 스퍼터법이 있고, 또한 펄스적으로 바이어스를 부가하는 펄스 DC 스퍼터법도 있다. RF 스퍼터법은 주로 절연막을 형성하는 경우에 사용되고, DC 스퍼터법은 주로 금속막을 형성하는 경우에 사용된다.
또한, 챔버 내부에 자석(磁石) 기구를 구비한 마그네트론 스퍼터법을 사용하는 스퍼터 장치나 글로우 방전을 사용하지 않고 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터법을 사용하는 스퍼터 장치가 있다.
또한, 스퍼터법을 사용하는 성막 방법으로서, 성막 중에 타깃 물질과 스퍼터 가스 성분을 화학 반응시켜 그들의 화합물 박막을 형성하는 리액티브 스퍼터법이나, 성막 중에 기판에도 전압을 가하는 바이어스 스퍼터법도 있다.
다음에, 제 1 산화물 반도체막(111)에 열 처리를 행한다. 열 처리는 200℃ 이상 600℃ 이하로 행하고, 바람직하게는, 250℃ 이상 500℃ 이하로 행한다. 기판(100)을 노(爐) 안에 넣고, 예를 들어, 질소 분위기하에서 350℃로 1시간 정도 열 처리를 행한다. 이 열 처리에 의하여 제 1 산화물 반도체막(111)은 원자 레벨로 재배열이 행해지고, 캐리어의 이동을 저해하는 결정 구조의 변형이 해방된다. 따라서, 산화물 반도체층(103)의 이동도를 향상시킬 수 있다. 또한, 이 열 처리에 의하여 잉여 캐리어를 형성하는 수소를 제 1 산화물 반도체막(111)으로부터 저감시킬 수 있다. 이 때, 질소 분위기하에서의 가열 처리를 행함으로써, 제 1 산화물 반도체막(111)의 도전율을 높게 할 수 있다. 따라서, 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 온 전류가 큰 박막 트랜지스터를 얻을 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 또한, 대기 분위가하에서 열 처리를 행함으로써, 제 1 산화물 반도체막(111)의 도전율을 저감할 수 있다. 따라서, 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 오프 전류가 작은 박막 트랜지스터를 얻을 수 있다. 이때, 대기 분위기로서는, 산소 가스가 15volume% 내지 25volume%, 질소 가스가 75volume% 내지 85volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 따라서, 열 처리시의 분위기는 산화물 반도체층의 용도에 따라 적절히 변경하면 좋다. 또한, 이 단계에서의 단면도를 도 2b에 도시한다.
다음에, 제 1 산화물 반도체막(111) 위에 버퍼층(106a, 106b)을 형성하기 위한 제 2 산화물 반도체막(113)을 스퍼터법을 사용하여 아르곤 등의 희 가스 분위기하에서 형성한다. 또한, 아르곤 등의 희 가스와 질소 가스의 분위기하에서 제 2 산화물 반도체막(113)을 스퍼터 성막하는 것이 더 바람직하다. 이로써, 버퍼층(106a, 106b)의 도전율을 향상시킬 수 있다. 또한, 아르곤 등의 희 가스 유량의 비율을 산소 가스 유량의 비율보다 크게 하여 아르곤 등의 희 가스와 산소 가스의 분위기하에서 형성하여도 좋다. 제 2 산화물 반도체막(113)으로서는, 실시형태 1에서 나타낸 버퍼층(106a, 106b)을 형성하기 위한 산화물 반도체를 사용할 수 있다. 예를 들어, 구체적인 조건예로서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(In2O3:Ga2O3:ZnO=1:1:1)을 사용하여 기판과 타깃의 사이의 거리를 60mm, 압력을 0.4Pa, 직류(DC) 전원을 0.5kW, 성막 가스 유량 비율을 Ar:N2=35:5(sccm), 성막 온도를 실온으로 하여 스퍼터 성막을 행한다. 또한, 타깃으로서는, In2O3을 포함하는 직경 8인치의 원반 위에 펠릿 상태의 Ga2O3와 ZnO를 배치하여도 좋다. 또한, 펄스 직류(DC) 전원을 사용하면, 성막시에 발생하는 분말 물질(파티클, 먼지라고도 한다)을 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에, 바람직하다. 또한, 제 2 산화물 반도체막(113)의 막 두께는, 5nm 내지 20nm로 한다.
또한, 제 1 산화물 반도체막(111)과 마찬가지로 타깃에 절연성 산화물을 포함시켜 제 2 산화물 반도체막(113)에 절연성 산화물을 포함시켜도 좋다. 여기서, 절연성 산화물로서는, 산화실리콘이 바람직하다. 또한, 절연성 산화물에는 질소를 가하여도 좋다.
제 2 산화물 반도체막(113)의 성막은, 제 1 산화물 반도체막(111)의 형성을 먼저 행한 챔버와 동일 챔버를 사용하여도 좋고, 제 1 산화물 반도체막(111)의 형성을 먼저 행한 챔버와 다른 챔버에서 행하여도 좋다. 또한, 제 2 산화물 반도체막(113)의 형성에는, 제 1 산화물 반도체막(111)의 형성과 같은 스퍼터 장치를 사용할 수 있다.
다음에, 제 2 산화물 반도체막(113)에 역 스퍼터 처리를 행한다. 여기서, 역 스퍼터 처리는, 아르곤 분위기하에서 기판 측에 RF 전원을 사용하여 전압을 인가하여 기판의 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨 등을 사용하여도 좋다. 또한, 아르곤 분위기에 산소, N2O 등을 가한 분위기에서 행하여도 좋다. 또한, 아르곤 분위기에 Cl2, CF4 등을 가한 분위기에서 행하여도 좋다. 또한, 챔버 내의 기압을 미리 10-5Pa 이하로 해 두고, 챔버 내의 불순물을 제거해 두는 것이 바람직하다. 제 2 산화물 반도체막(113)에 역 스퍼터 처리를 행함으로써, 제 2 산화물 반도체막(113)(버퍼층(106a, 106b))의 도전율을 향상시킬 수 있다. 예를 들어, 기판(100)이 설치된 챔버 내에 아르곤 가스를 압력 0.6Pa, 가스 유량 50sccm 정도 도입하고 3분 정도 역 스퍼터 처리를 행한다. 여기서, 역 스퍼터 처리는, 제 2 산화물 반도체막(113)의 표면에 강하게 작용하기 때문에, 제 2 산화물 반도체막(113)은 표면 측으로부터 기판 측까지 도전율이 단계적으로 또는 연속적으로 변화하는 구조가 되는 경우가 있다.
또한, 역 스퍼터 처리를 행함으로써, 제 2 산화물 반도체막(113)의 표면에 부착하고 있는 먼지를 제거할 수 있다. 또한, 역 스퍼터 처리를 행함으로써, 제 2 산화물 반도체막(113)의 표면의 평탄성을 향상시킬 수도 있다.
제 2 산화물 반도체막(113)의 성막으로부터 역 스퍼터 처리까지는, 기판(100)을 대기에 노출시키지 않고 처리하는 것이 바람직하다. 다만, 역 스퍼터 처리는 제 2 산화물 반도체막(113)의 성막을 먼저 행한 챔버와 동일 챔버를 사용하여도 좋고, 제 2 산화물 반도체막(113)의 성막을 먼저 행한 챔버와 다른 챔버를 사용하여도 좋다. 또한, 역 스퍼터 처리는, 다음에 행하는 질소 분위기하에서의 열 처리 후에 행하여도 좋다. 또한, 이 단계에서의 단면도를 도 2c에 도시한다. 제 2 산화물 반도체막(113) 중의 파선(破線)으로부터 위의 부분은 역 스퍼터 처리의 자국을 나타낸다.
다음에, 제 2 산화물 반도체막(113)에 질소 분위기하에서 열 처리를 행한다. 열 처리는 200℃ 이상 600℃ 이하로 행하고, 바람직하게는 250℃ 이상 500℃ 이하로 행한다. 기판(100)을 노 안에 넣고, 예를 들어 질소 분위기하에 있어서 350℃로 1시간 정도 열 처리를 행한다. 산화물 반도체에 질소 분위기하에서 열 처리를 행함으로써, 산화물 반도체의 도전율을 향상시킬 수 있다. 따라서, 제 2 산화물 반도체막(113)의 도전율을 향상시킬 수 있으므로 버퍼층(106a, 106b)의 도전율을 향상시킬 수 있다. 이때, 제 2 산화물 반도체막(113)은, 상기와 같이 질소 분위기하에서 열 처리를 행함으로써, 도전율의 향상시킬 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 또한, 이 단계에서의 단면도를 도 3a에 도시한다. 또한, 질소 분위기하에서의 열 처리는 제 2 산화물 반도체막(113)의 표면 측으로부터 기판 측으로 향하여 진행되기 때문에, 제 2 산화물 반도체막(113)(버퍼층(106a, 106b))은 표면 측으로부터 기판 측까지 도전율이 단계적으로 또는 연속적으로 변화하는 구조가 되는 경우가 있다. 특히, 질소 분위기하에서의 열 처리의 시간이 충분하지 않은 경우는, 제 2 산화물 반도체막(113)의 도전율이 충분하게 향상하지 않는 경우가 있다.
다음에, 포토리소그래피 공정을 행하여 제 2 산화물 반도체막(113) 위에 레지스트 마스크를 형성하고, 제 1 산화물 반도체막(111) 및 제 2 산화물 반도체막(113)을 에칭한다. 에칭에는, 산계의 에칭 액을 에천트로서 사용할 수 있다. 여기서는, 인산, 아세트산, 질산 및 순수의 혼합액(혼산 알루미늄이라고 한다)을 사용한 웨트 에칭에 의하여 불필요한 부분을 제거하여 제 1 산화물 반도체막(111) 및 제 2 산화물 반도체막(113)을 섬 형상으로 하여 산화물 반도체층(103) 및 버퍼층(106)을 형성한다. 산화물 반도체층(103) 및 버퍼층(106)의 단부를 테이퍼 형상으로 에칭함으로써, 단차 형상에 의한 배선의 단선 및 단절을 방지할 수 있다. 이 단계에서의 단면도를 도 3b에 도시한다. 또한, 이 단계에서의 평면도가 도 8에 상당한다.
또한, 여기서의 에칭은 웨트 에칭에 한정되지 않고, 드라이 에칭을 사용하여도 좋다. 드라이 에칭에 사용하는 에칭 장치로서는, 반응성 이온 에칭법(RIE법)을 사용한 에칭 장치나, ECR(Electron Cyclotron Resonance)나, ICP(Inductively Coupled Plasma) 등의 고밀도 플라즈마원을 사용한 드라이 에칭 장치를 사용할 수 있다. 또한, ICP 에칭 장치와 비교하여 넓은 면적에 걸쳐 일정한 방전이 얻어지기 쉬운 드라이 에칭 장치로서는, 상부 전극을 접지(接地)시켜, 하부 전극에 13.56MHz의 고주파 전원을 접속하고, 하부 전극에 3.2MHz의 저주파 전원을 접속한 ECCP(Enhanced Capacitively Coupled Plasma) 모드의 에칭 장치가 있다. 이 ECCP 모드의 에칭 장치라면, 예를 들어 기판으로서 제 10 세대의 1변이 3m를 초가하는 사이즈의 기판을 사용하는 경우에도 대응할 수 있다.
여기서, 레지스트 마스크를 제 2 산화물 반도체막(113) 위에 형성함으로써, 레지스트 마스크가 제 1 산화물 반도체막(111)과 직접 접하는 것을 방지할 수 있고, 레지스트 마스크로부터 불순물이 제 1 산화물 반도체막(111)(산화물 반도체층(103))에 침입하는 것을 방지할 수 있다. 또한, 레지스트 마스크를 제거하기 위해서 O2 애싱이나 레지스트 박리액을 사용하는 경우, 제 1 산화물 반도체막(111) 위에 제 2 산화물 반도체막(113)을 형성함으로써, 제 1 산화물 반도체막(111)(산화물 반도체층(103))의 오염을 방지할 수 있다.
다음에, 포토리소그래피 공정을 행하여 레지스트 마스크를 형성하고, 에칭에 의하여 게이트 절연층(102)의 불필요한 부분을 제거하여 게이트 전극층(101)과 같은 재료의 배선이나 전극층에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀은 후에 형성하는 도전막과 직접 접속하기 위해서 형성한다. 예를 들어, 구동 회로부에 있어서, 게이트 전극층과 소스 전극층 또는 드레인 전극층과 직접 접하는 박막 트랜지스터나, 단자부의 게이트 배선과 전기적으로 접속하는 단자를 형성하는 경우에 콘택트 홀을 형성한다.
다음에, 산화물 반도체층(103), 버퍼층(106) 및 게이트 절연층(102) 위에 금속 재료로 이루어지는 도전막(112)을 스퍼터법이나 진공 증착법으로 형성한다. 이 단계에서의 단면도를 도 3c에 도시한다.
도전막(112)의 재료로서는, 실시형태 1에서 나타낸 도전성 재료를 사용하여 단층 또는 적층으로 형성할 수 있다. 예를 들어, 도전막(112)은 제 1 도전층 및 제 3 도전층이 내열성 도전성 재료인 티타늄으로 이루어지고, 제 2 도전층이 네오디뮴을 포함하는 알루미늄 합금으로 이루어지는 구성으로 하여도 좋다. 도전막(112)을 이러한 구성으로 함으로써, 알루미늄의 저저항성을 발휘시키면서, 힐록의 발생을 저감할 수 있다.
다음에, 포토리소그래피 공정을 행하여 도전막(112) 위에 레지스트 마스크(131)를 형성하여 에칭에 의하여 불필요한 부분을 제거하여 버퍼층(106a, 106b), 소스 전극층 또는 드레인 전극층(105a, 105b) 및 접속 전극(120)을 형성한다. 이때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용한다. 예를 들어, 도전막(112)으로서 제 1 도전층 및 제 3 도전층에 티타늄, 제 2 도전층에 네오디뮴을 포함하는 알루미늄 합금을 사용하는 경우에는, 과산화수소수 또는 가열 염산, 또는 불화암모늄을 포함하는 질산 수용액을 에천트로 사용하여 웨트 에칭할 수 있다. 예를 들어, KSMF-240(KANTO CHEMICAL Co., Inc 제조)을 사용하여 제 1 도전층 내지 제 3 도전층으로 이루어지는 도전막(112)을 일괄적으로 에칭할 수 있다. 이 단계에서의 단면도를 도 4a에 도시한다. 또한, 도 4a에 있어서는, 웨트 에칭을 사용하기 때문에 에칭이 등방적으로 행해지고, 소스 전극층 또는 드레인 전극층(105a, 105b)의 단부는 레지스트 마스크(131)로부터 후퇴한다.
이 에칭 공정에 있어서, 산화물 반도체층(103)의 노출 영역도 일부 에칭되고, 버퍼층(106a, 106b) 사이에 버퍼층(106a, 106b)과 중첩하는 영역보다 막 두께가 얇은 영역을 갖는 산화물 반도체층(103)이 된다.
또한, 이 포토리소그래피 공정에 있어서, 소스 전극층 또는 드레인 전극층(105a, 105b)과 같은 재료인 제 2 단자(122)를 단자부에 남긴다. 또한, 제 2 단자(122)는 소스 배선(소스 전극층 또는 드레인 전극층(105a, 105b)을 포함하는 소스 배선)과 전기적으로 접속된다.
또한, 단자부에 있어서 접속 전극(120)은 게이트 절연막에 형성된 콘택트 홀을 통하여 단자부의 제 1 단자(121)와 직접 접속된다. 또한, 여기서는 도시하지 않지만, 상술한 공정과 같은 공정을 거쳐 구동 회로의 박막 트랜지스터의 소스 배선 또는 드레인 배선과 게이트 전극이 직접 접속된다.
상술한 포토리소그래피 공정에 있어서는, 산화물 반도체층(103) 및 버퍼층(106)을 섬 형상으로 에칭하는 공정과, 버퍼층(106a 106b), 소스 전극층 및 드레인 전극층(105a, 105b)을 형성하는 공정에서 2장의 마스크를 사용할 필요가 있다. 그러나, 다계조(고계조) 마스크로 형성한 복수의 두께(대표적으로는 2종류)가 있는 영역을 갖는 레지스트 마스크를 사용하면, 레지스트 마스크의 매수를 저감시킬 수 있기 때문에, 공정 간략화, 저비용화를 도모할 수 있다. 다계조 마스크를 사용하는 포토리소그래피 공정에 대해서 도 6a 내지 도 6c를 사용하여 설명한다.
우선, 도 3a의 상태로부터 제 2 산화물 반도체막(113) 위에 도전막(112)을 형성한다. 다음에, 투과한 광이 복수의 강도가 되는 다계조(고계조) 마스크를 사용한 노광에 의하여 도 6a에 도시하는 바와 같이, 복수의 상이한 막 두께의 영역을 갖는 레지스트 마스크(132)를 도전막(112) 위에 형성한다. 레지스트 마스크(132)는, 게이트 전극층(101)의 일부와 중첩하는 영역에 막 두께가 얇은 영역을 갖는다. 다음에, 레지스트 마스크(132)를 사용하여 제 1 산화물 반도체막(111), 제 2 산화물 반도체막(113) 및 도전막(112)을 에칭하여 섬 형상으로 가공하여 산화물 반도체층(103), 버퍼층(106), 도전층(115) 및 제 2 단자(124)를 형성한다. 이 단계에서의 단면도가 도 6a에 상당한다.
그 후, 레지스트 마스크(132)를 애싱하여 레지스트 마스크(131)를 형성한다. 레지스트 마스크(131)는, 도 6b에 도시하는 바와 같이, 애싱에 의하여 면적이 축소하여 두께가 얇게 되어, 막 두께가 얇은 영역의 레지스트는 제거된다.
마지막으로 레지스트 마스크(131)를 사용하여 도전층(115) 및 제 2 단자(124)를 에칭하여 소스 전극층 또는 드레인 전극층(105a, 105b), 및 제 2 단자(122)를 형성한다. 레지스트 마스크(131)가 축소됨으로써, 산화물 반도체층(103), 버퍼층(106a, 106b), 소스 전극층 또는 드레인 전극층(105a, 105b) 및 제 2 단자(122)의 단부도 에칭된다. 따라서, 다계조 마스크를 사용한 경우, 산화물 반도체층(103) 및 버퍼층(106a, 106b)의 채널 방향의 폭이 소스 전극층 및 드레인 전극층의 채널 방향의 폭과 같은 정도 넓게 된다. 또한, 제 2 단자(122)의 하부에 제 1 산화물 반도체막 및 제 2 산화물 반도체막으로 이루어지는 층이 형성된다. 이 단계에서의 단면도가 도 6c에 상당한다. 또한, 제 1 단자(121)에 대해서는, 후의 공정에서 보호 절연층(107)을 형성한 후, 게이트 절연층(102) 및 보호 절연층(107)을 에칭하여 콘택트 홀을 형성하고, 투명 도전막을 형성하여 FPC와 접속한다.
다음에, 레지스트 마스크(131)를 제거하여 열 처리를 행한다. 열 처리는 200℃ 이상 600℃ 이하로 행하고, 바람직하게는, 250℃ 이상 500℃ 이하로 행한다. 기판(100)을 노 안에 넣고, 예를 들어, 질소 분위기하에서 350℃로 1시간 정도 열 처리를 행한다. 이 열 처리에 의하여 버퍼층(106a, 106b)의 사이에 노출된 산화물 반도체층(103)은 원자 레벨로 재배열이 행해지고, 캐리어의 이동을 저해하는 결정 구조의 변형이 해방된다. 따라서, 산화물 반도체층(103)의 이동도를 향상시킬 수 있다. 또한, 이 열 처리에 의하여 잉여 캐리어를 형성하는 수소를 제 1 산화물 반도체층(103)으로부터 저감시킬 수 있다. 이때, 질소 분위기하에서의 가열 처리를 행함으로써, 산화물 반도체층(103)의 도전율을 높게 할 수 있다. 이와 같은 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 온 전류가 큰 박막 트랜지스터를 얻을 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 또한, 대기 분위기하에서 열 처리를 행함으로써, 산화물 반도체층(103)의 도전율을 저감할 수 있다. 이와 같은 산화물 반도체층(103)을 박막 트랜지스터의 활성층에 사용함으로써 오프 전류가 작은 박막 트랜지스터를 얻을 수 있다. 이때, 대기 분위기로서는, 산소 가스가 15volume% 내지 25volume%, 질소 가스가 75volume% 내지 85volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 따라서, 열 처리시의 분위기는 산화물 반도체층의 용도에 따라 적절히 변경하면 좋다. 이 단계에서의 단면도를 도 4b에 도시한다. 또한, 이 단계에서의 평면도가 도 9에 상당한다.
또한, 이때, 산소 분위기하에서 열 처리를 행하면, 버퍼층(106a, 106b)의 노출된 부분에 고저항 영역이 형성된다.
이와 같이, 산화물 반도체층(103)보다 도전율이 높은 버퍼층(106a, 106b)을 산화물 반도체층(103) 위에 형성하고, 버퍼층(106a, 106b) 위에 소스 전극층 또는 드레인 전극층(105a, 105b)을 형성함으로써, 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b)이 버퍼층(106a, 106b)을 개재하여 전기적으로 접속되도록 할 수 있다. 이로써, 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b) 사이에서 오믹 접합을 형성함으로써 콘택트 저항을 저감하여 박막 트랜지스터의 전기 특성을 안정시킬 수 있다. 또한, 버퍼층(106a, 106b)에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써, 산화물 반도체층(103)보다 도전율이 높은 버퍼층(106a, 106b)을 형성할 수 있다.
또한, 제 1 산화물 반도체막(111)에 열 처리를 행하고, 버퍼층(106a, 106b), 소스 전극층 또는 드레인 전극층(105a, 105b) 형성 후에 산화물 반도체(103)에 열 처리를 행함으로써, 산화물 반도체층(103)의 원자 레벨의 재배열이 행해지고, 산화물 반도체층(103)을 활성층으로 하는 박막 트랜지스터의 전기 특성을 향상시킬 수 있다.
상술한 공정에 의하여 산화물 반도체층(103)을 채널 형성 영역으로 하고, 산화물 반도체층(103)보다 도전율이 높은 버퍼층(106a, 106b)이 산화물 반도체층(103) 위에 형성된 박막 트랜지스터(170)를 제작할 수 있다.
다음에, 박막 트랜지스터(170)를 덮는 보호 절연층(107) 및 수지층(133)을 형성한다. 우선, 보호 절연층(107)을 형성한다. 보호 절연층(107)은 PCVD법이나 스퍼터법 등을 사용하여 얻어지는 질화실리콘막, 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 산화탄탈막 등을 사용할 수 있다. 특히, 고밀도 플라즈마 장치를 사용하여 질화실리콘막을 형성하는 것이 바람직하다. 고밀도 플라즈마 장치를 사용함으로써, PCVD법을 사용한 경우보다 보호 절연층(107)을 치밀하게 형성할 수 있다. 이러한 보호 절연층(107)을 형성함으로써, 수분이나, 수소 이온이나, OH- 등이 산화물 반도체층(103) 및 버퍼층(106a, 106b)에 침입하는 것을 방지할 수 있다.
다음에, 포토리소그래피 공정을 행하여 레지스트 마스크를 형성하고, 보호 절연층(107)의 에칭에 의하여 소스 전극층 또는 드레인 전극층(105a, 105b)에 도달하는 콘택트 홀(125)을 형성한다. 또한, 여기서의 에칭에 의하여 제 2 단자(122)에 도달하는 콘택트 홀(127), 접속 전극(120)에 도달하는 콘택트 홀(126)도 형성한다.
다음에, 표시 장치의 화소부에 있어서, 보호 절연층(107) 위에 수지층(133)을 형성한다. 수지층(133)은 감광성 또는 비감광성의 유기 재료이다. 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 또는 이들의 적층 등을 사용하여 막 두께가 0.5μm 내지 3μm 정도의 범위로 형성한다. 감광성의 폴리이미드를 도포법에 의하여 형성하면, 공정수를 삭감할 수 있기 때문에 바람직하다. 노광, 현상, 소성을 행하여 표시 장치의 화소부에 수지층(133)을 형성하지만, 이때, 콘택트 홀(125) 및 용량 배선(108)과 중첩하는 부분에는 수지층(133)을 형성하지 않는다. 수지층(133)을 형성함으로써, 수분이나 수소 등의 산화물 반도체층(103) 및 버퍼층(106a, 106b)에의 침입을 방지할 수 있다. 또한, 수지층(133)을 형성함으로써 수지층(133) 위에 형성하는 화소 전극을 평탄하게 형성할 수 있다.
다음에, 투명 도전막을 형성한다. 투명 도전막의 재료로서는, 산화인듐(In2O3)이나 산화인듐산화주석 합금(In2O3-SnO2, ITO라고 약기한다) 등을 스퍼터법이나 진공 증착법 등을 사용하여 형성한다. 이러한 재료의 에칭 처리는 염산계의 용액에 의하여 행한다. 그러나, 특히 ITO의 에칭은 잔사가 발생하기 쉽기 때문에, 에칭 가공성을 개선하기 위해서 산화인듐산화아연 합금(In2O3-ZnO)을 사용하여도 좋다.
다음에, 포토리소그래피 공정을 행하여 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여 화소 전극층(110)을 형성한다.
또한, 이 포토리소그래피 공정에 있어서 용량부에 있어서의 게이트 절연층(102) 및 보호 절연층(107)을 유전체로 하여 용량 배선(108)과 화소 전극층(110)으로 유지 용량이 형성된다.
또한, 이 포토리소그래피 공정에 있어서, 제 1 단자(121) 및 제 2 단자(122)를 레지스트 마스크로 덮어 단자부에 형성된 투명 도전막(128, 129)을 남긴다. 투명 도전막(128, 129)은 FPC와의 접속에 사용되는 전극 또는 배선이 된다. 제 1 단자(121)와 직접 접속된 접속 전극(120) 위에 형성된 투명 도전막(128)은 게이트 배선의 입력 단자로서 기능하는 접속용의 단자 전극이 된다. 제 2 단자(122) 위에 형성된 투명 도전막(129)은 소스 배선의 입력 단자로서 기능하는 접속용의 단자 전극이다.
다음에, 레지스트 마스크를 제거한다. 이 단계에서의 단면도를 도 5a에 도시한다. 또한, 이 단계에서의 평면도가 도 10에 상당한다.
또한, 본 실시형태에서는, 보호 절연층(107)을 형성하고, 그 위에 수지층(133)을 형성하지만, 본 실시형태는 이것에 한정되지 않는다. 도 5b에 도시하는 바와 같이, 박막 트랜지스터(170)를 덮도록 수지층(133)을 형성한 후, 수지층(133) 위에 보호 절연층(107)을 형성하여도 좋다. 이 순서로 보호 절연층(107) 및 수지층(133)을 형성하면, 수지층(133)에 의하여 보호 절연층(107)을 형성할 때의 플라즈마 대미지로부터 산화물 반도체층(103) 및 버퍼층(106a, 106b)을 보호할 수 있다.
또한, 도 12a1 및 도 12a2는 이 단계에서의 게이트 배선 단자부의 단면도 및 평면도를 각각 도시한다. 도 12a1는 도 12a2 중의 C1-C2선에 연한 단면도에 상당한다. 도 12a1에 있어서, 보호 절연층(154) 위에 형성되는 투명 도전막(155)은, 입력 단자로서 기능하는 접속용의 단자 전극이다. 또한, 도 12a1에 있어서, 단자부에서는, 게이트 배선과 같은 재료로 형성되는 제 1 단자(151)와 소스 배선과 같은 재료로 형성되는 접속 전극(153)이 게이트 절연층(152)을 개재하여 중첩하여 직접 접하여 도통한다. 또한, 접속 전극(153)과 투명 도전막(155)이 보호 절연층(154)에 형성된 콘택트 홀을 통하여 직접 접하여 도통한다.
또한, 도 12b1 및 도 12b2는 소스 배선 단자부의 단면도 및 평면도를 각각 도시한다. 또한, 도 12b1는 도 12d 중의 D1-D2선에 연한 단면도에 상당한다. 도 12b1에 있어서, 보호 절연층(154) 위에 형성되는 투명 도전막(155)은, 입력 단자로서 기능하는 접속용의 단자 전극이다. 또한, 도 12b1에 있어서, 단자부에서는, 게이트 배선과 같은 재료로 형성되는 전극(156)이 소스 배선과 전기적으로 접속되는 제 2 단자(150)의 하방에 게이트 절연층(152)을 개재하여 중첩한다. 전극(156)은 제 2 단자(150)와 전기적으로 접속하지 않고, 전극(156)을 제 2 단자(150)와 다른 전위, 예를 들어, 플로팅, GND, 0V 등으로 설정하면, 노이즈 대책을 위한 용량 또는 정전기 대책을 위한 용량을 형성할 수 있다. 또한, 제 2 단자(150)는 보호 절연층(154)을 개재하여 투명 도전막(155)과 전기적으로 접속된다.
게이트 배선, 소스 배선, 및 용량 배선은 화소 밀도에 따라 복수 형성되는 것이다. 또한, 단자부에 있어서는, 게이트 배선과 같은 전위의 제 1 단자, 소스 배선과 같은 전위의 제 2 단자, 용량 배선과 같은 전위의 제 3 단자 등이 복수 나란히 배치된다. 각각의 단자의 수는 각각 임의의 수로 형성하면 좋고, 실시자가 적절히 결정하면 좋다.
이렇게 하여 보텀 게이트형의 n채널형 박막 트랜지스터인 박막 트랜지스터(170)를 갖는 화소 박막 트랜지스터부, 및 유지 용량을 완성시킬 수 있다. 그리고, 이들을 개개의 화소에 대응하여 매트릭스형으로 배치하여 화소부를 구성함으로써 액티브 매트릭스형의 표시 장치를 제작하기 위한 한쪽의 기판으로 할 수 있다. 본 명세서에서는, 편의상 이와 같은 기판을 액티브 매트릭스 기판이라고 부른다.
액티브 매트릭스형의 액정 표시 장치를 제작하는 경우에는, 액티브 매트릭스 기판과, 대향 전극이 형성된 대향 기판의 사이에 액정층을 형성하고, 액티브 매트릭스 기판과 대향 기판을 고정한다. 또한, 대향 기판에 형성된 대향 전극과 전기적으로 접속하는 공통 전극을 액티브 매트릭스 기판 위에 형성하고, 공통 전극과 전기적으로 접속하는 제 4 단자를 단자부에 형성한다. 이 제 4 단자는, 공통 전극을 고정 전위, 예를 들어, GND, 0V 등으로 설정하기 위한 단자이다.
또한, 본 실시형태는 도 10의 화소 구성에 한정되지 않고, 도 10과 다른 평면도의 예를 도 11에 도시한다. 도 11에서는, 용량 배선을 형성하지 않고, 보호 절연층 및 게이트 절연층을 개재하여 화소 전극층을 인접하는 화소의 게이트 배선에 중첩함으로써 유지 용량을 형성하는 예이고, 이 경우, 용량 배선 및 용량 배선과 접속하는 제 3 단자는 생략할 수 있다. 또한, 도 11에 있어서, 도 10과 같은 부분에는 같은 부호를 사용한다.
액티브 매트릭스형의 액정 표시 장치에 있어서는 매트릭스 형상으로 배치된 화소 전극을 구동함으로써, 화면상에 표시 패턴이 형성된다. 자세하게는 선택된 화소 전극과 상기 화소 전극에 대응하는 대향 전극 사이에 전압이 인가됨으로써, 화소 전극과 대향 전극 사이에 배치된 액정층의 광학 변조가 행해지고, 이 광학 변조가 표시 패턴으로서 관찰자에게 인식된다.
액정 표시 장치의 동화상 표시에 있어서, 액정 분자 자체의 응답이 느리기 때문에, 잔상이 생기거나, 또는 동화상의 흐릿함이 생긴다고 하는 문제가 있다. 액정 표시 장치의 동영상 특성을 개선하기 위하여, 전체 면 흑색 표시를 1프레임 간격으로 행하는, 소위 흑색 삽입이라고 불리는 구동 기술이 있다.
또한, 수직 동기 주파수를 보통의 1.5배 이상, 바람직하게는 2배 이상으로 함으로써, 동화상 특성을 개선하는, 소위 배속 구동이라고 불리는 구동 기술도 있다.
또한, 액정 표시 장치의 동화상 특성을 개선하기 위해서, 백라이트로서 복수의 LED(발광 다이오드) 광원 또는 복수의 EL 광원 등을 사용하여 면 광원을 구성하고, 면 광원을 구성하는 각 광원을 독립적으로 1프레임 기간 내에서 간헐 점등 구동하는 구동 기술도 있다. 면 광원으로서, 3종류 이상의 LED를 사용하여도 좋고, 백색 발광의 LED를 사용하여도 좋다. 독립적으로 복수의 LED를 제어할 수 있기 때문에, 액정층의 광학 변조의 변환 타이밍에 맞추어 LED의 발광 타이밍을 동기시킬 수도 있다. 이 구동 기술은, LED를 부분적으로 소등시킬 수 있기 때문에, 특히 일 화면을 차지하는 검은 표시 영역의 비율이 많은 영상 표시의 경우에는, 소비 전력의 저감 효과를 도모할 수 있다.
이들의 구동 기술을 조합함으로써, 액정 표시 장치의 동화상 특성 등의 표시 특성을 종래보다도 개선할 수 있다.
본 실시형태에서 얻어지는 n채널형 트랜지스터는, 산화물 반도체층을 채널 형성 영역에 사용하고, 양호한 동 특성을 갖기 때문에, 이들의 구동 기술을 조합할 수 있다.
또한, 발광 표시 장치를 제작하는 경우, 유기 발광 소자의 한쪽의 전극(캐소드라고도 한다)은, 저전원 전위, 예를 들어 GND, 0V 등으로 설정하기 위하여, 단자부에 캐소드를 저전원 전위, 예를 들어 GND, 0V 등으로 설정하기 위한 제 4 단자가 형성된다. 또한, 발광 표시 장치를 제작하는 경우에는 소스 배선 및 게이트 배선에 더하여 전원 공급선을 형성한다. 따라서, 단자부에는 전원 공급선과 전기적으로 접속하는 제 5 단자를 형성한다.
상술한 바와 같이, 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 상기 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성함으로써, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 개재하여 전기적으로 접속되고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감하고, 전기 특성을 안정시킬 수 있다. 또한, 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써, 산화물 반도체층보다 도전율이 높은 버퍼층을 형성할 수 있다.
상기 박막 트랜지스터를 표시 장치의 화소부 및 구동 회로부에 사용함으로써, 전기 특성이 안정된 신뢰성이 높은 표시 장치를 제공할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 1에서 나타낸 보텀 게이트형 박막 트랜지스터를 2개 사용한 인버터 회로에 대해서 도 14a 내지 도 14c를 사용하여 설명한다.
화소부를 구동하기 위한 구동 회로는, 인버터 회로, 용량, 저항 등을 사용하여 구성한다. 2개의 n채널형 TFT를 조합하여 인버터 회로를 형성하는 경우, 인핸스먼트(enhancement)형 트랜지스터와 디플리션(depletion)형 트랜지스터를 조합하여 형성하는 경우(이하, EDMOS 회로라고 한다)와, 인핸스먼트형 TFT끼리 형성하는 경우(이하, EEMOS 회로라고 한다)가 있다. 또한, n채널형 TFT의 임계값 전압이 정(正)의 경우는, 인핸스먼트형 트랜지스터로 정의하고, n채널형 TFT의 임계값 전압이 부(負)의 경우는, 디플리션형 트랜지스터로 정의하고, 본 명세서 중에서는 이 정의에 따르는 것으로 한다.
화소부와 구동 회로는, 동일 기판 위에 형성하고, 화소부에 있어서는, 매트릭스 형상으로 배치한 인핸스먼트형 트랜지스터를 사용하여 화소 전극에의 전압 인가의 온 및 오프를 전환한다. 이 화소부에 배치하는 인핸스먼트형 트랜지스터는 산화물 반도체를 사용한다.
구동 회로의 인버터 회로(EDMOS 회로)의 단면 구조를 도 14a에 도시한다. 또한, 도 14a에서는, 제 1 박막 트랜지스터(430a) 및 제 2 박막 트랜지스터(430b)로서 도 1a 및 도 1b에 도시하는 구조의 역 스태거형 박막 트랜지스터를 사용한다. 그러나, 본 실시형태에서 나타내는 인버터 회로에 사용할 수 있는 박막 트랜지스터는, 이 구조에 한정되지 않는다.
도 14a에 도시하는 제 1 박막 트랜지스터(430a)는, 기판(400) 위에 제 1 게이트 전극층(401a)이 형성되고, 제 1 게이트 전극층(401a) 위에 게이트 절연층(402)이 형성되고, 게이트 절연층(402) 위에 제 1 산화물 반도체층(403a)이 형성되고, 제 1 산화물 반도체층(403a) 위에 제 1 버퍼층(404a, 404b)이 형성되고, 제 1 버퍼층(404a, 404b) 위에 제 1 배선(405a) 및 제 2 배선(405b)이 형성된다. 제 1 산화물 반도체층(403a)와 제 1 배선(405a) 및 제 2 배선(405b)은 제 1 버퍼층(404a, 404b)을 개재하여 전기적으로 접속된다. 마찬가지로, 제 2 박막 트랜지스터(430b)도 기판(400) 위에 제 2 게이트 전극층(401b)이 형성되고, 제 2 게이트 전극층(401b) 위에 게이트 절연층(402)이 형성되고, 게이트 절연층(402) 위에 제 2 산화물 반도체층(403b)이 형성되고, 제 2 산화물 반도체층(403b) 위에 제 2 버퍼층(406a, 406b)이 형성되고, 제 2 버퍼층(406a, 406b) 위에 제 2 배선(405b) 및 제 3 배선(405c)이 형성된다. 제 2 산화물 반도체층(403b)과 제 2 배선(405b) 및 제 3 배선(405c)은 제 2 버퍼층(406a, 406b)을 개재하여 전기적으로 접속된다. 여기서, 제 2 배선(405b)은 게이트 절연층(402)에 형성된 콘택트 홀(414)을 통하여 제 2 게이트 전극층(401b)과 직접 접속한다. 또한, 각부의 구조나 재료는 실시형태 1에서 나타낸 박막 트랜지스터를 참조한다.
제 1 배선(405a)은 접지 전위의 전원선(접지 전원선)이다. 이 접지 전위의 전원선은 부의 전압 VDL이 인가되는 전원선(부 전원선)으로 하여도 좋다. 제 3 배선(405c)은, 정의 전압 VDD가 인가되는 전원선(정 전원선)이다.
도 14a에 도시하는 바와 같이, 제 1 버퍼층(404)과 제 2 버퍼층(406)의 양쪽 모두에 전기적으로 접속하는 제 2 배선(405b)은 게이트 절연층(402)에 형성된 콘택트 홀(414)을 통하여 제 2 박막 트랜지스터(430b)의 제 2 게이트 전극층(401b)과 직접 접속한다. 직접 접속시킴으로써, 양호한 콘택트를 얻을 수 있고, 접촉 저항을 저감시킬 수 있다. 제 2 배선(405b)의 형성과 동시에, 제 2 배선(405b)과 제 2 게이트 전극층(401b)을 직접 접속할 수 있기 때문에, 제 2 배선(405b)을 형성한 후의 열 처리의 영향을 받지 않고, 양호한 콘택트를 얻을 수 있다. 또한, 제 2 게이트 전극층(401b)과 제 2 배선(405b)을 다른 도전막, 예를 들어 투명 도전막을 개재하여 접속하는 경우와 비교하여 콘택트 홀 수의 저감, 콘택트 홀 수의 저감에 의한 구동 회로의 점유 면적의 축소를 도모할 수 있다.
또한, 구동 회로의 인버터 회로(EDMOS 회로)의 평면도를 도 14c에 도시한다. 도 14c에 있어서, 쇄선 Z1-Z2에 연하여 절단한 단면이 도 14a에 상당한다.
또한, EDMOS 회로의 등가 회로를 도 14b에 도시한다. 도 14a 및 도 14c에 도시하는 회로 접속은 도 14b에 상당하여 제 1 박막 트랜지스터(430a)를 인핸스먼트형의 n채널형 트랜지스터로 하고, 제 2 박막 트랜지스터(430b)를 디플리션형의 n채널형 트랜지스터로 하는 예이다.
동일 기판 위에 인핸스먼트형의 n채널형 트랜지스터와 디플리션형의 n채널형 트랜지스터를 제작하는 방법은, 예를 들어, 제 1 버퍼층(404a, 404b) 및 제 1 산화물 반도체층(403a)과 제 2 버퍼층(406a, 406b) 및 제 2 산화물 반도체층(403b)을 다른 재료나 다른 성막 조건을 사용하여 제작한다. 또한, 산화물 반도체층의 상하에 게이트 전극을 형성하여 임계값 제어를 행하여 한쪽의 TFT가 노멀리 온이 되도록 게이트 전극에 전압을 인가하여 다른 한쪽의 TFT가 노멀리 오프가 되도록 EDMOS 회로를 구성하여도 좋다.
또한, EDMOS 회로뿐만 아니라, 제 1 박막 트랜지스터(430a) 및 제 2 박막 트랜지스터(430b)를 인핸스먼트형의 n채널형 트랜지스터로 함으로써, EEMOS 회로를 제작할 수도 있다. 그 경우, 제 2 배선(405b)과 제 2 게이트 전극층(401b)을 접속하는 대신에 제 3 배선(405c)과 제 2 게이트 전극층(401b)을 접속한다.
본 실시형태에서 사용하는 박막 트랜지스터는, 산화물 반도체층 위에 상기 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성함으로써, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 개재하여 전기적으로 접속되고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감하고, 전기 특성을 안정시킬 수 있다. 따라서, 본 실시형태에 나타내는 인버터 회로의 회로 특성을 향상시킬 수 있다.
본 실시형태에 나타내는 인버터 회로를 구동 회로부에 사용함으로써, 전기 특성이 안정된 신뢰성이 높은 표시 장치를 제공할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 1에서 나타낸 박막 트랜지스터와 다른 구조의 박막 트랜지스터에 대해서 도 32a 및 도 32b를 사용하여 설명한다.
본 실시형태의 보텀 게이트 구조의 박막 트랜지스터를 도 32a 및 도 32b에 도시한다. 도 32a는 단면도이고, 도 32b는 평면도이다. 도 32a는 도 32b에 있어서의 선 A1-A2의 단면도이다.
도 32a 및 도 32b에 도시하는 박막 트랜지스터에는, 기판(100) 위에 게이트 전극층(101)이 형성되고, 게이트 전극층(101) 위에 게이트 절연층(102)이 형성되고, 게이트 절연층(102) 위에 고도전성 산화물 반도체층(300)이 형성되고, 고도전성 산화물 반도체층(300) 위에 산화물 반도체층(103)이 형성되고, 산화물 반도체층(103) 위에 버퍼층(106a, 106b)이 형성되고, 버퍼층(106a, 106b) 위에 소스 전극층 또는 드레인 전극층(105a, 105b)이 형성된다. 즉, 산화물 반도체층(103)과 소스 전극층 또는 드레인 전극층(105a, 105b)은 버퍼층(106a, 106b)을 개재하여 전기적으로 접속된다. 여기서, 버퍼층(106a, 106b)은 산화물 반도체층(103)보다 도전율이 높다. 또한, 고도전성 산화물 반도체층(300)은 산화물 반도체층(103)보다 도전율이 높다. 또한, 산화물 반도체층(103)은 버퍼층(106a, 106b) 사이에 버퍼층(106a, 106b)과 중첩하는 영역보다도 막 두께가 얇은 영역을 갖는다. 즉, 도 32a 및 도 32b에 도시하는 박막 트랜지스터는, 실시형태 1에 있어서 도 1a 및 도 1b에서 도시한 박막 트랜지스터의 산화물 반도체층(103)의 아래에 고도전성 산화물 반도체층(300)을 형성한 구조의 박막 트랜지스터이다.
고도전성 산화물 반도체층(300)은 버퍼층(106a, 106b)과 같은 재료를 사용한다. 따라서, 고도전성 산화물 반도체층(300)은 버퍼층(106a, 106b)과 마찬가지로, In-Ga-Zn-O계, In-Sn-Zn-O계, Ga-Sn-Zn-O계, In-Zn-O계, Sn-Zn-O계, In-Sn-O계, Ga-Zn-O계, In-O계, Sn-O계, 또는 Zn-O계의 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성할 수 있다. 또한, 질소를 포함시킨 In-Ga-Zn-O-N계, Ga-Zn-O-N계, Zn-O-N계 또는 Sn-Zn-O-N계의 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성하는 것이 바람직하다. 또한, 상기 비단결정막에 산화실리콘과 같은 절연성 산화물을 포함시켜도 좋다.
또한, 고도전성 산화물 반도체층(300)은, 버퍼층(106a, 106b)과 마찬가지로 스퍼터법을 사용하여 아르곤 등의 희 가스와 질소 가스의 분위기하에서 형성하는 것이 바람직하다. 이와 같이 형성함으로써, 고도전성 산화물 반도체층(300)의 도전율을 높게 할 수 있다. 또한, 형성한 산화물 반도체막에 역 스퍼터 처리 및 질소 분위기하에서의 가열 처리를 행함으로써, 고도전성 산화물 반도체층(300)의 도전율을 더 높게 할 수 있다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다.
또한, 고도전성 산화물 반도체층(300)은, 표면 측으로부터 기판 측까지 도전율이 단계적으로 또는 연속적으로 변화하는 구조로 하여도 좋다.
또한, 고도전성 산화물 반도체층(300)은, 적어도 비정질(아모퍼스) 성분을 포함하고, 비정질 구조 중에 결정립(나노크리스탈)을 포함하는 경우도 있다. 결정립(나노크리스탈)은 직경 1nm 내지 10nm, 대표적으로는 2nm 내지 4nm 정도이다. 또한, 결정 상태는 X선 회절(XRD: X-ray diffraction)의 분석에 의하여 평가하는 것으로 한다.
고도전성 산화물 반도체층(300)에 사용하는 산화물 반도체막의 막 두께는, 5nm 내지 20nm로 하는 것이 바람직하다. 물론, 막 중에 결정립이 포함되는 경우, 포함되는 결정립의 사이즈가 막 두께를 초과하는 크기가 되지 않는다.
박막 트랜지스터의 활성층을 고도전성 산화물 반도체층(300)과 산화물 반도체층(103)의 적층 구조로 함으로써 박막 트랜지스터가 온이 될 때는 도전율이 높은 고도전성 산화물 반도체층(300)에 주된 드레인 전류의 흐름을 도입하고, 전계 효과 이동도를 증대시킬 수 있다. 또한, 박막 트랜지스터가 오프가 될 때에는, 산화물 반도체층(103)의 버퍼층(106a, 106b) 사이의 막 두께가 얇은 영역을 드레인 전류가 주로 흐른 영역으로 함으로써, 도전율이 높은 고도전성 산화물 반도체층(300)에 오프 전류가 흐르는 것을 방지하고, 오프 전류의 증대를 억제할 수 있다.
또한, 본 실시형태에 나타내는 박막 트랜지스터의 고도전성 산화물 반도체층(300) 이외의 구조와 재료에 대해서는, 실시형태 1을 참조한다.
본 실시형태에 나타내는 박막 트랜지스터의 제작 공정은, 실시형태 2에서 나타낸 박막 트랜지스터의 제작 공정과 대략 같다. 우선, 실시형태 2에서 나타낸 방법에 의하여 게이트 절연층(102)을 형성하는 공정까지 행한다.
다음에, 게이트 절연층(102) 위에 고도전성 산화물 반도체층(300)을 형성하기 위한 고도전성 산화물 반도체막을 형성한다. 고도전성 산화물 반도체막의 형성은, 버퍼층(106a, 106b)을 형성하는 제 2 산화물 반도체막(113)의 형성과 같은 방법에 의하여 행하고, 스퍼터법을 사용하여 아르곤 등의 희 가스의 분위기하에서 형성한다. 또한, 아르곤 등의 희 가스와 질소 가스의 분위기하에서 고도전성 산화물 반도체막을 스퍼터 성막하는 것이 바람직하다. 이로써, 고도전성 산화물 반도체층(300)의 도전율을 향상시킬 수 있다. 또한, 아르곤 등의 희 가스의 유량의 비율을 산소 가스의 유량의 비율보다 크게 하고, 아르곤 등의 희 가스와 산소 가스의 분위기하에서 형성하여도 좋다. 고도전성 산화물 반도체막으로서는, 상기 고도전성 산화물 반도체층(300)을 구성하는 산화물 반도체를 사용할 수 있다. 또한, 타깃에 절연성 산화물을 포함시킴으로써 고도전성 산화물 반도체막에 절연성 산화물을 포함시켜도 좋다. 여기서, 절연성 산화물로서는, 산화실리콘이 바람직하다. 또한, 절연성 산화물에는, 질소를 가하여도 좋다. 구체적인 예로서는, 실시형태 2에 나타내는 제 2 산화물 반도체막(113)의 성막 방법을 참조한다.
다음에, 고도전성 산화물 반도체막에 역 스퍼터 처리를 행한다. 여기서, 역 스퍼터 처리는, 아르곤 분위기하에서 기판 측에 RF 전원을 사용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨 등을 사용하여도 좋다. 또한, 아르곤 분위기에 산소, N2O 등을 가한 분위기에서 행하여도 좋다. 또한, 아르곤 분위기에 Cl2, CF4 등을 가한 분위기에서 행하여도 좋다. 또한, 챔버 내의 기압을 미리 10-5Pa 이하로 해 두고, 챔버 내의 불순물을 제거해 두는 것이 바람직하다. 예를 들어, 기판(100)이 설치된 챔버 내에 아르곤 가스를 압력 0.6Pa, 가스 유량 50sccm 정도 도입하여 3분 정도 역 스퍼터 처리를 행한다.
다음에, 고도전성 산화물 반도체막에 질소 분위기하에서 열 처리를 행한다. 열 처리는, 200℃ 이상 600℃ 이하로 행하고, 바람직하게는 250℃ 이상 500℃ 이하로 행한다. 기판(100)을 노 안에 넣고, 예를 들어 질소 분위기하에 있어서 350℃로 1시간 정도 열 처리를 행한다. 여기서, 질소 분위기로서는, 질소 가스가 80volume% 내지 100volume%, 아르곤 등의 희 가스가 0volume% 내지 20volume%의 범위로 포함되는 분위기로 하는 것이 바람직하다. 또한, 질소 분위기하에서의 열 처리는, 고도전성 산화물 반도체막의 표면으로부터 내부로 향하여 진행하기 때문에, 고도전성 산화물 반도체막(고도전성 산화물 반도체층(300))은, 표면 측으로부터 기판 측까지 도전율이 단계적으로 또는 연속적으로 변화하는 구조가 되는 경우가 있다. 특히, 질소 분위기하에서의 열 처리의 시간이 충분하지 않는 경우는, 고도전성 산화물 반도체막의 도전율이 충분히 향상하지 않는 경우가 있다.
다음에, 고도전성 산화물 반도체막 위에 제 1 산화물 반도체막(111)을 형성한다. 이후, 실시형태 2에 나타내는 박막 트랜지스터의 제작 공정에 따라 박막 트랜지스터를 제작한다. 또한, 고도전성 산화물 반도체막은 제 1 산화물 반도체막(111) 및 제 2 산화물 반도체막(113)을 에칭할 때에 동시에 에칭하여 고도전성 산화물 반도체층(300)을 형성한다.
상술한 바와 같이, 산화물 반도체층을 사용한 박막 트랜지스터에 있어서, 산화물 반도체층 위에 상기 산화물 반도체층보다 도전율이 높은 버퍼층을 형성하고, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층을 형성함으로써, 산화물 반도체층과 소스 전극층 또는 드레인 전극층이 버퍼층을 개재하여 전기적으로 접속되고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이의 콘택트 저항을 저감시키고 전기 특성을 안정시킬 수 있다. 또한, 버퍼층에 역 스퍼터 처리 및 질소 분위기하에서의 열 처리를 행함으로써 산화물 반도체층보다 도전율이 높은 버퍼층을 형성할 수 있다. 또한, 박막 트랜지스터의 활성층을 고도전성 산화물 반도체층(300) 위에 산화물 반도체층(103)을 형성하는 적층 구조로 함으로써 박막 트랜지스터가 온일 때는, 도전율을 향상시키고, 박막 트랜지스터가 오프일 때는 오프 전류의 증대를 억제할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 반도체 장치의 일례인 표시 장치에 있어서, 동일 기판 위에 적어도 구동 회로의 일부와 화소부에 배치하는 박막 트랜지스터를 제작하는 예에 대해서 이하에 설명한다.
화소부에 배치하는 박막 트랜지스터는, 실시형태 2에 따라 형성한다. 또한, 실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터는, n채널형 TFT이기 때문에, 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성한다.
반도체 장치의 일례인 액티브 매트릭스형 액정 표시 장치의 블록도의 일례를 도 15a에 도시한다. 도 15a에 도시하는 표시 장치는, 기판(5300) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5301)와 각 화소를 선택하는 주사선 구동 회로(5302)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 갖는다.
화소부(5301)는 신호선 구동 회로(5303)로부터 열 방향으로 연장하여 배치된 복수의 신호선(S1 내지 Sm)(도시하지 않는다)에 의하여 신호선 구동 회로(5303)와 접속되고, 주사선 구동 회로(5302)로부터 행 방향으로 연장하여 배치된 복수의 주사선(G1 내지 Gn)(도시하지 않는다)에 의하여 주사선 구동 회로(5302)와 접속되고, 신호선(S1 내지 Sm) 및 주사선(G1 내지 Gn)에 대응하여 매트릭스 상태로 배치된 복수의 화소(도시하지 않는다)를 갖는다. 그리고, 각 화소는 신호선(Sj)(신호선(S1 내지 Sm) 중 어느 하나), 주사선(Gi)(주사선(G1 내지 Gn) 중 어느 하나)과 접속된다.
또한, 실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터는, n채널형 TFT이고, n채널형 TFT로 구성하는 신호선 구동 회로에 대하여 도 16을 사용하여 설명한다.
도 16에 도시하는 신호선 구동 회로는 드라이버 IC(5601), 스위치군(5602_1 내지 5602_M), 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)을 갖는다. 스위치군(5602_1 내지 5602_M) 각각은 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 갖는다.
드라이버 IC(5601)는 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 스위치군(5602_1 내지 5602_M) 각각은 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 스위치군(5602_1 내지 5602_M) 각각에 대응한 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 배선(5621_1 내지 5621_M) 각각은 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 3개의 신호선(신호선(Sm-2), 신호선(Sm-1), 신호선(Sm)(m=3M))에 접속된다. 예를 들어, J열째의 배선(5621_J(배선(5621_1) 내지 배선(5621_M) 중 어느 하나))은 스위치군(5602_J)이 갖는 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-2), 신호선(Sj-1), 신호선(Sj)(j=3J)에 접속된다.
또한, 제 1 배선(5611), 제 2 배선(5612) 및 제 3 배선(5613)에는 각각 신호가 입력된다.
또한, 드라이버 IC(5601)는 단결정 반도체를 사용하여 형성되는 것이 바람직하다. 또한, 스위치군(5602_1 내지 5602_M)은 화소부와 동일 기판 위에 형성되는 것이 바람직하다. 따라서, 드라이버 IC(5601)와 스위치군(5602_1 내지 5602_M)은 FPC 등을 통하여 접속하면 좋다. 또는 화소부와 동일한 기판 위에 접합 등 행함으로써 단결정 반도체층을 형성하여 드라이버 IC(5601)를 형성하여도 좋다.
다음에, 도 16에 도시한 신호선 구동 회로의 동작에 대하여, 도 17의 타이밍 차트를 참조하여 설명한다. 또한, 도 17의 타이밍 차트는 i행째의 주사선(Gi)이 선택되는 경우의 타이밍 차트를 도시한다. 또한, i행째의 주사선(Gi)의 선택 기간은 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3으로 분할된다. 또한, 도 16의 신호선 구동 회로는 다른 행의 주사선이 선택되는 경우에도 도 17과 같은 동작을 행한다.
또한, 도 17의 타이밍 차트는 J열째의 배선(5621_J)이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-2), 신호선(Sj-1), 신호선(Sj)에 접속되는 경우에 대하여 도시한다.
또한, 도 17의 타이밍 차트는 i행째의 주사선(Gi)이 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5703a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5703b), 제 3 박막 트랜지스터(5603c)의 온 및 오프의 타이밍(5703c) 및 J열째의 배선(5621_J)에 입력되는 신호(5721_J)를 도시한다.
또한, 배선(5621_1 내지 5621_M)에는 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 각각 다른 비디오 신호가 입력된다. 예를 들어, 제 1 서브 선택 기간 T1에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj-2)에 입력되고, 제 2 서브 선택 기간 T2에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj-1)에 입력되고, 제 3 서브 선택 기간 T3에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj)에 입력된다. 또한, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 배선(5621_J)에 입력되는 비디오 신호를 각각 Data_j-2, Data_j-1, Data_j로 한다.
도 17에 도시하는 바와 같이, 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온 되고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프 된다. 이때, 배선(5621_J)에 입력되는 Data_j-2가, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-2)에 입력된다. 제 2 서브 선택 기간 T2에서는 제 2 박막 트랜지스터(5603b)가 온 되고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프 된다. 이때, 배선(5621_J)에 입력되는 Data_j-1이, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj-1)에 입력된다. 제 3 서브 선택 기간 T3에서는 제 3 박막 트랜지스터(5603c)가 온 되고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프 된다. 이때, 배선(5621_J)에 입력되는 Data_j가, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj)에 입력된다.
이상으로부터, 도 16의 신호선 구동 회로는 1게이트 선택 기간을 3개로 분할함으로써, 1게이트 선택 기간 중에 1개의 배선(5621)으로부터 3개의 신호선에 비디오 신호를 입력할 수 있다. 따라서, 도 16의 신호선 구동 회로는 드라이버 IC(5601)가 형성되는 기판과 화소부가 형성되는 기판과의 접속 개수를 신호선의 개수와 비교하여 약 1/3로 할 수 있다. 접속 개수가 약 1/3이 됨으로써, 도 16의 신호선 구동 회로는 신뢰성, 수율 등을 향상시킬 수 있다.
또한, 도 17에 도시하는 바와 같이, 1게이트 선택 기간을 복수의 서브 선택 기간으로 분할하여, 복수의 서브 선택 기간 각각에 있어서 어느 1개의 배선으로부터 복수의 신호선 각각에 비디오 신호를 입력할 수 있으면, 박막 트랜지스터의 배치나 개수, 구동 방법 등은 한정되지 않는다.
예를 들어, 3개 이상의 서브 선택 기간 각각에 있어서 1개의 배선으로부터 3개 이상의 신호선 각각에 비디오 신호를 입력하는 경우는 박막 트랜지스터 및 박막 트랜지스터를 제어하기 위한 배선을 추가하면 좋다. 다만, 1게이트 선택 기간을 4개 이상의 서브 선택 기간으로 분할하면, 1개의 서브 선택 기간이 짧아진다. 따라서, 1게이트 선택 기간은 2개 또는 3개의 서브 선택 기간으로 분할되는 것이 바람직하다.
다른 예로서, 도 18의 타이밍 차트에 도시하는 바와 같이, 1개의 선택 기간을 프리차지 기간 Tp, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2, 제 3 서브 선택 기간 T3으로 분할하여도 좋다. 또한, 도 18의 타이밍 차트는 i행째의 주사선 (Gi)가 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5803a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5803b), 제 3 박막 트랜지스터(5603c)의 온 및 오프의 타이밍(5803c) 및 J열째의 배선(5621_J)에 입력되는 신호(5821_J)를 도시한다. 도 18에 도시하는 바와 같이, 프리차지 기간 Tp에 있어서 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 및 제 3 박막 트랜지스터(5603c)가 온 된다. 이때, 배선(5621_J)에 입력되는 프리차지 전압 Vp가 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여, 각각 신호선(Sj-2), 신호선(Sj-1), 신호선(Sj)에 입력된다. 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온 되고, 제 2 박막 트랜지스터(5603b), 및 제 3 박막 트랜지스터(5603c)가 오프 된다. 이 때, 배선(5621_J)에 입력되는 Data_j-2가, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-2)에 입력된다. 제 2 서브 선택 기간 T2에서는 제 2 박막 트랜지스터(5603b)가 온 되고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프 된다. 이때, 배선(5621_J)에 입력되는 Data_j-1이, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj-1)에 입력된다. 제 3 서브 선택 기간 T3에서는 제 3 박막 트랜지스터(5603c)가 온 되고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프 된다. 이때, 배선(5621_J)에 입력되는 Data_j가, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj)에 입력된다.
이상으로부터, 도 18의 타이밍 차트를 적용한 도 16의 신호선 구동 회로는 서브 선택 기간 전에 프리차지 선택 기간을 형성함으로써, 신호선을 프리차지할 수 있기 때문에, 화소에 대한 비디오 신호의 기록을 고속으로 행할 수 있다. 또한, 도 18에 있어서, 도 17와 마찬가지인 것에 관해서는 공통되는 부호를 사용하여 도시하고, 동일한 부분 또는 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
또한, 주사선 구동 회로의 구성에 대하여 설명한다. 주사선 구동 회로는, 시프트 레지스터, 버퍼를 갖는다. 또한, 경우에 따라서는 레벨 시프터를 가져도 좋다. 주사선 구동 회로에 있어서, 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼에 있어서 완충 증폭되고, 대응하는 주사선에 공급된다. 주사선에는 1라인분의 화소의 트랜지스터의 게이트 전극이 접속된다. 그리고, 1라인분의 화소의 트랜지스터를 일제히 온해야 하기 때문에, 버퍼는 큰 전류를 각 화소의 트랜지스터에 흘릴 수 있는 것이 사용된다.
주사선 구동 회로의 일부에 사용하는 시프트 레지스터의 일 형태에 대하여 도 19 및 도 20를 사용하여 설명한다.
도 19에 시프트 레지스터의 회로 구성을 도시한다. 도 19에 도시하는 시프트 레지스터는 복수의 플립플롭(5701_1) 내지 플립플롭(5701_n)으로 구성된다. 또한, 제 1 클록 신호, 제 2 클록 신호, 스타트 펄스 신호, 리셋 신호가 입력되어 동작한다.
도 19의 시프트 레지스터의 접속 관계에 대하여 설명한다. 1단째의 플립플롭(5701_1)은, 제 1 배선(5711), 제 2 배선(5712), 제 4 배선(5714), 제 5 배선(5715), 제 7 배선(5717_1), 및 제 7 배선(5717_2)과 접속된다. 또한, 2단째의 플립플롭(5701_2)은, 제 3 배선(5713), 제 4 배선(5714), 제 5 배선(5715), 제 7 배선(5717_1), 제 7 배선(5717_2), 및 제 7 배선(5717_3)과 접속된다.
마찬가지로, i단째의 플립플롭(5701_i)(플립플롭(5701_1) 내지 (5701_n) 중 어느 하나)은, 제 2 배선(5712) 또는 제 3 배선(5713) 중의 한쪽, 제 4 배선(5714), 제 5 배선(5715), 제 7 배선(5717_i-1), 제 7 배선(5717_i), 및 제 7 배선(5717_i+1)과 접속된다. 여기서, i가 홀수인 경우에는, i단째의 플립플롭(5701_i)은 제 2 배선(5712)과 접속되고, i가 짝수인 경우에는, i단째의 플립플롭(5701_i)은 제 3 배선(5713)과 접속된다.
또한, n단째의 플립플롭(5701_n)은, 제 2 배선(5712) 또는 제 3 배선(5713) 중의 한쪽, 제 4 배선(5714), 제 5 배선(5715), 제 7 배선(5717_n-1), 제 7 배선(5717_n), 및 제 6 배선(5716)과 접속된다.
또한, 제 1 배선(5711), 제 2 배선(5712), 제 3 배선(5713), 제 6 배선(5716)을 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 4 배선(5714), 제 5 배선(5715)을 각각 제 1 전원선, 제 2 전원선이라고 불러도 좋다.
다음에, 도 19에 도시하는 플립플롭의 자세한 내용에 대하여, 도 20를 사용하여 설명한다. 도 20에 도시하는 플립플롭은 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)를 갖는다. 또한, 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)는 n채널형 트랜지스터이며, 게이트-소스간 전압(Vgs)이 임계값 전압(Vth)을 초과할 때, 도통 상태가 되는 것으로 한다.
또한, 도 20에 도시하는 플립플롭은 제 1 배선(5501), 제 2 배선(5502), 제 3 배선(5503), 제 4 배선(5504), 제 5 배선(5505), 및 제 6 배선(5506)을 갖는다.
여기서는, 모든 박막 트랜지스터는 인핸스먼트형의 n채널형 트랜지스터로 하는 예를 나타내지만, 특히 한정되지 않고, 예를 들어, 디플리션형의 n채널형 트랜지스터를 사용해도 구동 회로를 구동시킬 수 있다.
다음에, 도 20에 도시하는 플립플롭의 접속 구성에 대해서 이하에 나타낸다.
제 1 박막 트랜지스터(5571)의 제 1 전극(소스 전극 또는 드레인 전극의 한쪽)이 제 4 배선(5504)에 접속되고, 제 1 박막 트랜지스터(5571)의 제 2 전극(소스 전극 또는 드레인 전극의 다른 쪽)이 제 3 배선(5503)에 접속된다.
제 2 박막 트랜지스터(5572)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 2 박막 트랜지스터(5572)의 제 2 전극이 제 3 배선(5503)에 접속된다.
제 3 박막 트랜지스터(5573)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 3 박막 트랜지스터(5573)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 3 박막 트랜지스터(5573)의 게이트 전극이 제 5 배선(5505)에 접속된다.
제 4 박막 트랜지스터(5574)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 4 박막 트랜지스터(5574)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 4 박막 트랜지스터(5574)의 게이트 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.
제 5 박막 트랜지스터(5575)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 5 박막 트랜지스터(5575)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 5 박막 트랜지스터(5575)의 게이트 전극이 제 1 배선(5501)에 접속된다.
제 6 박막 트랜지스터(5576)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 6 박막 트랜지스터(5576)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 6 박막 트랜지스터(5576)의 게이트 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.
제 7 박막 트랜지스터(5577)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 7 박막 트랜지스터(5577)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 7 박막 트랜지스터(5577)의 게이트 전극이 제 2 배선(5502)에 접속된다.
제 8 박막 트랜지스터(5578)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 8 박막 트랜지스터(5578)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 8 박막 트랜지스터(5578)의 게이트 전극이 제 1 배선(5501)에 접속된다.
또한, 제 1 박막 트랜지스터(5571)의 게이트 전극, 제 4 박막 트랜지스터(5574)의 게이트 전극, 제 5 박막 트랜지스터(5575)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 제 2 전극 및 제 7 박막 트랜지스터(5577)의 제 2 전극의 접속 개소를 노드(5543)로 한다. 또한, 제 2 박막 트랜지스터(5572)의 게이트 전극, 제 3 박막 트랜지스터(5573)의 제 2 전극, 제 4 박막 트랜지스터(5574)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 게이트 전극 및 제 8 박막 트랜지스터(5578)의 제 2 전극의 접속 개소를 노드(5544)로 한다.
또한, 제 1 배선(5501), 제 2 배선(5502), 제 3 배선(5503) 및 제 4 배선(5504)을, 각각 제 1 신호선, 제 2 신호선, 제 3 신호선 및 제 4 신호선이라고 불러도 좋다. 또한, 제 5 배선(5505)을 제 1 전원선, 제 6 배선(5506)을 제 2 전원선이라고 불러도 좋다.
i단째의 플립플롭(5701_i)에 있어서, 도 20 중의 제 1 배선(5501)과 도 19 중의 제 7 배선(5717_i-1)이 접속된다. 또한, 도 20 중의 제 2 배선(5502)과 도 19 중의 제 7 배선(5717_i+1)이 접속된다. 또한, 도 20 중의 제 3 배선(5503)과 제 7 배선(5717_i)이 접속된다. 또한, 도 20 중의 제 6 배선(5506)과 제 5 배선(5715)이 접속된다.
i가 홀수인 경우, 도 20 중의 제 4 배선(5504)은 도 19 중의 제 2 배선(5712)과 접속되고, i가 짝수인 경우에는, 도 19 중의 제 3 배선(5713)과 접속된다. 또한, 도 20 중의 제 5 배선(5505)과 도 19 중의 제 4 배선(5714)이 접속된다.
다만, 1단째의 플립플롭(5701_1)에 있어서, 도 20 중의 제 1 배선(5501)은 도 19 중의 제 1 배선(5711)에 접속된다. 또한, n단째의 플립플롭(5701_n)에 있어서, 도 20 중의 제 2 배선(5502)은 도 19 중의 제 6 배선(5716)에 접속된다.
또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 내지 실시형태 4에 나타내는 n채널형 TFT만으로 제작할 수도 있다. 실시형태 1 내지 실시형태 4에 나타내는 n채널형 TFT는 트랜지스터의 이동도가 크기 때문에, 구동 회로의 구동 주파수를 높게 할 수 있다. 또한, 실시형태 1 내지 실시형태 4에 나타내는 n채널형 TFT는 In-Ga-Zn-O계 비단결정막으로 대표되는 산화물 반도체층을 사용함으로써, 기생 용량이 저감되기 때문에, 주파수 특성(f 특성이라고 불린다)이 높다. 예를 들어, 실시형태 1 내지 실시형태 3에 나타내는 n채널형 TFT를 사용한 주사선 구동 회로는 고속으로 동작시킬 수 있기 때문에, 프레임 주파수를 높게 하는 것, 또는 흑색 화면 삽입 등도 실현할 수 있다.
또한, 주사선 구동 회로의 트랜지스터의 채널 폭을 크게 하는 것이나, 복수의 주사선 구동 회로를 배치하는 것 등에 의하여, 더욱 높은 프레임 주파수를 실현할 수 있다. 복수의 주사선 구동 회로를 배치하는 경우는, 짝수행의 주사선을 구동하기 위한 주사선 구동 회로를 한쪽에 배치하고, 홀수행의 주사선을 구동하기 위한 주사선 구동 회로를 그 반대 측에 배치함으로써, 프레임 주파수를 높게 하는 것을 실현할 수 있다. 또한, 복수의 주사선 구동 회로에 의하여 같은 주사선에 신호를 출력하면, 표시 장치의 대형화에 유리하다.
또한, 반도체 장치의 일례인 액티브 매트릭스형 발광 표시 장치를 제작하는 경우, 적어도 하나의 화소에 복수의 박막 트랜지스터를 배치하기 때문에, 주사선 구동 회로를 복수 배치하는 것이 바람직하다. 액티브 매트릭스형 발광 표시 장치의 블록도의 일례를 도 15b에 도시한다.
도 15b에 도시하는 발광 표시 장치는, 기판(5400) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5401)와, 각 화소를 선택하는 제 1 주사선 구동 회로(5402), 및 제 2 주사선 구동 회로(5404)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 갖는다.
도 15b에 도시하는 발광 표시 장치의 화소에 입력되는 비디오 신호를 디지털 형식으로 하는 경우, 화소는 트랜지스터의 온 및 오프의 전환에 따라, 발광 또는 비발광의 상태가 된다. 따라서, 면적 계조법 또는 시간 계조법을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부화소로 분할하고, 각 부화소를 독립적으로 비디오 신호에 의거하여 구동시킴으로써 계조 표시를 행하는 구동법이다. 또한, 시간 계조법은 화소가 발광하는 기간을 제어함으로써, 계조 표시를 행하는 구동법이다.
발광 소자는, 액정 소자 등과 비교하여 응답 속도가 빠르기 때문에, 액정 소자보다 시간 계조법에 적합하다. 구체적으로는, 시간 계조법으로 표시를 행하는 경우, 1프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고, 비디오 신호에 따라, 각 서브 프레임 기간에 있어서, 화소의 발광 소자를 발광 또는 비발광의 상태로 한다. 복수의 서브 프레임 기간으로 분할함으로써, 1프레임 기간 중에 화소가 실제로 발광하는 기간의 총합 길이를 비디오 신호에 의하여 제어할 수 있고, 계조를 표시할 수 있다.
또한, 도 15b에 도시하는 발광 표시 장치에서는, 하나의 화소에 2개의 스위칭용 TFT를 배치하는 경우, 한쪽의 스위칭용 TFT의 게이트 배선인 제 1 주사선에 입력되는 신호를 제 1 주사선 구동 회로(5402)에서 생성하고, 다른 쪽의 스위칭용 TFT의 게이트 배선인 제 2 주사선에 입력되는 신호를 제 2 주사선 구동 회로(5404)에서 생성하는 예를 나타내지만, 제 1 주사선에 입력되는 신호와, 제 2 주사선에 입력되는 신호의 양쪽 모두를 하나의 주사선 구동 회로에서 생성하도록 하여도 좋다. 또한, 예를 들어, 1개의 화소가 갖는 스위칭용 TFT의 개수에 따라, 스위칭 소자의 동작을 제어하는 데에 사용되는 주사선이 각 화소에 복수 형성될 수도 있다. 이 경우, 복수의 주사선에 입력되는 신호를 모두 다 하나의 주사선 구동 회로에서 생성하여도 좋고, 복수의 각 주사선 구동 회로에서 생성하여도 좋다.
또한, 발광 표시 장치에 있어서도, 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성할 수 있다. 또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 내지 실시형태 3에 나타내는 n채널형 TFT만으로 제작할 수도 있다.
이상의 공정으로 반도체 장치로서 전기 특성이 안정된 신뢰성이 높은 표시 장치를 제작할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 6)
실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터를 제작하고, 상기 박막 트랜지스터를 화소부, 또한 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 한다)를 제작할 수 있다. 또한, 실시형태 1 내지 실시형태 3에 나타내는 박막 트랜지스터를 사용한 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체 형성하여 시스템 온 패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태의 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태의 모듈을 포함한다. 또한, 상기 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은, 구체적으로는 표시 소자의 화소 전극만이 형성된 상태라도 좋고, 화소 전극이 되는 도전막을 형성한 후이고, 에칭하여 화소 전극을 형성하기 전의 상태라도 좋고, 다양한 형태가 적합하다.
또한, 본 명세서 중에서의 표시 장치는 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치도 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 장착된 모듈, TAB 테이프나 TCP의 선단에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함한다.
본 실시형태에서는, 반도체 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대해서, 도 21a1, 도 21a2, 및 도 21b를 사용하여 설명한다. 도 21a1 및 도 21a2는 제 1 기판(4001) 위에 형성된 실시형태 1 내지 실시형태 4에서 나타낸 In-Ga-Zn-O계 비단결정막을 대표로 하는 산화물 반도체층을 사용하는, 전기 특성이 안정된 신뢰성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제 2 기판(4006)과의 사이에 씰재(4005)에 의하여 밀봉한, 패널의 평면도이며, 도 21b는 도 21a1, 도 21a2의 M-N에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한, 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸인 영역과는 상이한 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다.
또한, 별도 형성한 구동 회로의 접속 방법은 특히 한정되는 것이 아니고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 도 21a는 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 21a2는 TAB 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 박막 트랜지스터를 복수 갖고, 도 21b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다. 박막 트랜지스터(4010, 4011) 위에는 절연층(4020, 4021)이 형성되어 있다.
박막 트랜지스터(4010, 4011)는, 실시형태 1 내지 실시형태 4에 나타내는 In-Ga-Zn-O계 비단결정막을 대표로 하는 산화물 반도체층을 사용하는, 전기 특성이 안정된 신뢰성이 높은 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
또한, 액정 소자(4013)가 갖는 화소 전극층(4030)은 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 중첩하는 부분이 액정 소자(4013)에 상당한다. 또한, 화소 전극층(4030), 대향 전극층(4031)은 각각 배향막으로서 기능하는 절연층(4032, 4033)이 형성되고, 절연층(4032, 4033)을 개재하여 액정층(4008)을 협지한다.
또한, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는 FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플로라이드) 필름, 폴리에스테르 필름, 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄 포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
또한, (4035)는 절연막을 선택적으로 에칭함으로써 얻어지는 주 형상의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 갭)를 제어하기 위하여 형성된다. 또한, 구 형상의 스페이서를 사용하여도 좋다. 또한, 대향 전극층(4031)은 박막 트랜지스터(4010)와 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 공통 접속부를 사용하여, 한 쌍의 기판간에 배치되는 도전성 입자를 통해서 대향 전극층(4031)과 공통 전위선을 전기적으로 접속할 수 있다. 또한, 도전성 입자는 씰재(4005)에 함유시킨다.
또한, 배향막을 사용하지 않는 블루상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 승온하면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현되기 때문에, 온도 범위를 개선하기 위해서 5wt% 이상의 키랄제를 혼합시킨 액정 조성물을 사용하여 액정층(4008)에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 10μs 내지 100μs이며 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.
또한, 본 실시형태는, 투과형 액정 표시 장치의 예이지만, 반사형 액정 표시 장치라도 적용할 수 있고, 반투과형 액정 표시 장치라도 적용할 수 있다.
또한, 본 실시형태의 액정 표시 장치에서는, 기판의 외측(시인 측)에 편광판을 형성하고, 내측에 착색층, 표시 소자에 사용하는 전극층의 순서로 형성하는 예를 나타내지만, 편광판은 기판의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 따라 적절하게 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성하여도 좋다.
또한, 본 실시형태에서는, 박막 트랜지스터의 표면 요철을 저감하기 위하여, 및 박막 트랜지스터의 신뢰성을 향상시키기 위하여, 실시형태 1 내지 실시형태 4에서 얻어진 박막 트랜지스터를 보호막이나 평탄화 절연막으로서 기능하는 절연층(4020, 4021)으로 덮는 구성이 된다. 또한, 보호막은, 대기 중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 방지하기 위한 것이며, 치밀한 막이 바람직하다. 보호막은 스퍼터법을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막의 단층, 또는 적층으로 형성하면 좋다. 본 실시형태에서는 보호막을 스퍼터법으로 형성하는 예를 나타내지만, 특히 한정되지 않고 다양한 방법으로 형성하면 좋다.
보호막으로서 적층 구조의 절연층(4020)을 형성한다. 여기서는, 절연층(4020)의 1층째로서 스퍼터법을 사용하여 산화실리콘막을 형성한다. 보호막으로서 산화실리콘막을 사용하면, 소스 전극층 및 드레인 전극층으로서 사용하는 알루미늄막의 힐록 방지에 효과가 있다.
또한, 보호막의 2층째로서, 절연층을 형성한다. 여기서는, 절연층(4020)의 2층째로서 스퍼터법을 사용하여 질화실리콘막을 형성한다. 보호막으로서 질화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 중에 침입하여 TFT의 전기 특성을 변화시키는 것을 억제할 수 있다.
또한, 보호막을 형성한 후에, 산화물 반도체층의 어닐(300℃ 내지 400℃)을 행하여도 좋다.
또한, 평탄화 절연막으로서 절연층(4021)을 형성한다. 절연층(4021)으로서는, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층(4021)을 형성하여도 좋다.
또한, 실록산계 수지는 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서는 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
절연층(4021)의 형성법은, 특히 한정되지 않고, 그 재료에 따라, 스퍼터법, SOG법, 스핀 코팅, 디핑, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 절연층(4021)을 재료액을 사용하여 형성하는 경우, 베이크하는 공정에서 동시에, 산화물 반도체층의 어닐(300℃ 내지 400℃)을 행하여도 좋다. 절연층(4021)의 소성 공정과 산화물 반도체층의 어닐을 겸함으로써 효율적으로 반도체 장치를 제작할 수 있다.
화소 전극층(4030), 대향 전극층(4031)은 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 화소 전극층(4030), 대향 전극층(4031)으로서, 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항이 10000Ω/□ 이하, 파장 550nm에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율이 0.1Ωㆍcm 이하인 것이 바람직하다.
도전성 고분자로서는 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
또한, 별도로 형성된 신호선 구동회로(4003)와, 주사선 구동회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는 FPC(4018)로부터 공급된다.
본 실시형태에서는, 접속 단자 전극(4015)이, 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되고, 단자 전극(4016)은, 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
접속 단자 전극(4015)은 FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 개재하여 전기적으로 접속된다.
또한, 도 21a 내지 도 21c에 있어서는, 신호선 구동 회로(4003)를 별도로 형성하고, 제 1 기판(4001)에 실장하는 예를 도시하지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부분 또는 주사선 구동 회로의 일부분만을 별도로 형성하여 실장하여도 좋다.
도 22는 실시형태 1 또는 실시형태 2에 나타내는 TFT를 적용하여 제작되는 TFT 기판(2600)을 사용하여 반도체 장치로서 액정 표시 모듈을 구성하는 일례를 도시한다.
도 22는 액정 표시 모듈의 일례이며, TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되고, 그 사이에 TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 형성되어 표시 영역을 형성한다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우는, 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 설치된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 설치된다. 광원은 냉음극관(2610)과 반사판(2611)에 의하여 구성되고, 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로나 전원 회로 등의 외부 회로가 내장된다. 또한, 편광판과 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.
액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
상술한 공정으로, 반도체 장치로서 전기 특성이 안정된 신뢰성이 높은 액정 표시 패널을 제작할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는, 실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터를 적용한 반도체 장치로서 전자 페이퍼의 예를 나타낸다.
도 23은, 반도체 장치의 예로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 반도체 장치에 사용되는 박막 트랜지스터(581)로서는, 실시형태 1 내지 실시형태 4에서 나타내는 박막 트랜지스터를 적용할 수 있다.
도 23의 전자 페이퍼는, 트위스트 볼 표시 방식을 사용한 표시 장치의 예이다. 트위스트 볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
기판(580)과 기판(596) 사이에 밀봉되는 박막 트랜지스터(581)는 보텀 게이트 구조의 박막 트랜지스터이며, 소스 전극층 또는 드레인 전극층에 의하여 제 1 전극층(587)과 절연층(583, 584, 585)에 형성된 개구에서 접하여 전기적으로 접속된다. 제 1 전극층(587)과 제 2 전극층(588)의 사이에는 흑색 영역(590a) 및 백색 영역(590b)을 갖고, 흑색 영역(590a) 및 백색 영역(590b)의 주위에 액체로 채워져 있는 캐비티(594)를 포함하는 구형 입자(589)가 형성되고, 구형 입자(589)의 주위는 수지 등의 충전재(595)로 충전된다(도 23 참조). 본 실시형태에 있어서는, 제 1 전극층(587)이 화소 전극에 상당하고, 제 2 전극층(588)이 공통 전극에 상당한다. 제 2 전극층(588)은, 박막 트랜지스터(581)와 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 실시형태 2에 나타내는 공통 접속부를 사용하여, 한 쌍의 기판간에 배치되는 도전성 입자를 통하여 제 2 전극층(588)과 공통 전위선을 전기적으로 접속할 수 있다.
또한, 트위스트 볼 대신에, 전기 영동 소자를 사용할 수도 있다. 투명한 액체와, 양(正)으로 대전한 흰 미립자와 음(負)으로 대전한 검은 미립자를 봉입한 직경 10μm 내지 200μm 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로 캡슐은 제 1 전극층과 제 2 전극층에 의해서, 전장이 주어지면, 흰 미립자와, 검은 미립자가 반대의 방향으로 이동하고, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기 영동 표시 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한, 소비 전력이 작고, 어두컴컴한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시 기능이 딸린 반도체 장치(단순히 표시 장치, 또는 표시 장치를 구비하는 반도체 장치라고도 한다)를 멀리한 경우라도, 표시된 상을 보존해 두는 것이 가능해진다.
이와 같이, 전기 영동 표시 소자는 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 표시 소자이다. 전기 영동 표시 소자를 사용한 전기 영동 표시 장치는 액정 표시 장치에 필요한 편광판이 필요 없다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 피륙, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써, 컬러 표시도 가능하다.
또한, 액티브 매트릭스 기판 위에 적절히 2개의 전극 사이에 끼워지도록 상기 마이크로 캡슐을 복수 배치하면, 액티브 매트릭스형의 표시 장치가 완성되어, 마이크로 캡슐에 전계를 인가하면 표시할 수 있다. 예를 들어, 실시형태 1 내지 실시형태 4의 박막 트랜지스터에 의하여 얻어지는 액티브 매트릭스 기판을 사용할 수 있다.
또한, 마이크로 캡슐 중의 미립자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성(磁性) 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선스 재료, 일렉트로크로믹 재료, 자기 영동 재료 중에서 선택된 일종의 재료, 또는, 이들의 복합 재료를 사용하면 좋다.
상술한 공정에 의하여 반도체 장치로서 전기 특성이 안정된 신뢰성이 높은 전자 페이퍼를 제작할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 실시형태에서는, 실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터를 적용한 반도체 장치로서 발광 표시 장치의 예를 나타낸다. 표시 장치가 갖는 표시 소자로서는, 여기서는 일렉트로루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자(前者)는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 함유하는 층에 주입되어, 전류가 흐른다. 그리고, 그들의 캐리어(전자 및 정공)들이 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태(基底狀態)로 되돌아올 때에 발광한다. 이러한 메카니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자나 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이고, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고 그것을 전극으로 더 끼운 구조이고, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 24는 본 발명의 일 형태를 적용한 반도체 장치의 예로서 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일례를 도시하는 도면이다.
디지털 시간 계조 구동을 적용할 수 있는 화소의 구성 및 화소의 동작에 대해서 설명한다. 여기서는, 실시형태 1 내지 실시형태 4에서 나타낸 In-Ga-Zn-O계 비단결정막을 대표로 하는 산화물 반도체층을 채널 형성 영역에 사용하는 n채널형 트랜지스터를 하나의 화소에 대하여 2개 사용하는 예를 나타낸다.
화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 갖는다. 스위칭용 트랜지스터(6401)는 게이트가 주사선(6406)에 접속되고, 제 1 전극(소스 전극 및 드레인 전극의 한쪽)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극 및 드레인 전극의 다른 쪽)이 구동용 트랜지스터(6402)의 게이트에 접속된다. 구동용 트랜지스터(6402)는 게이트가 용량 소자(6403)를 통하여 전원선(6407)에 접속되고, 제 1 전극이 전원선(6407)에 접속되고, 제 2 전극이 발광 소자(6404)의 제 1 전극(화소 전극)에 접속된다. 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다. 공통 전극(6408)은 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속되고, 그 접속 부분을 공통 접속부로 하면 좋다.
또한, 발광 소자(6404)의 제 2 전극(공통 전극(6408))에는 저전원 전위가 설정된다. 또한, 저전원 전위란, 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위<고전원 전위를 만족시키는 전위이고, 저전원 전위로서는 예를 들어 GND, 0V 등이 설정되어도 좋다. 이 고전원 전위와 저전원 전위의 전위차를 발광 소자(6404)에 인가하여, 발광 소자(6404)에 전류를 흘려 발광 소자(6404)를 발광시키기 위해서, 고전원 전위와 저전원 전위의 전위차가 발광 소자(6404)의 순방향 임계값 전압 이상이 되도록 각각의 전위를 설정한다.
또한, 용량 소자(6403)는 구동용 트랜지스터(6402)의 게이트 용량을 대용하여 생략할 수도 있다. 구동용 트랜지스터(6402)의 게이트 용량에 대해서는, 채널 영역과 게이트 전극 사이에서 용량이 형성되어도 좋다.
여기서, 전압 입력 전압 구동 방식의 경우에는, 구동용 트랜지스터(6402)의 게이트에는, 구동용 트랜지스터(6402)가 충분히 온하는지, 오프하는지의 2가지의 상태가 되는 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 때문에, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 가한다. 또한, 신호선(6405)에는, (전원선 전압+구동용 트랜지스터(6402)의 Vth) 이상의 전압을 가한다.
또한, 디지털 시간 계조 구동 대신에, 아날로그 계조 구동을 행하는 경우, 신호의 입력을 상이하게 함으로써, 도 24와 같은 화소 구성을 사용할 수 있다.
아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트에 발광 소자(6404)의 순방향 전압+구동용 트랜지스터(6402)의 Vth 이상의 전압을 가한다. 발광 소자(6404)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 가리키고, 적어도 순방향 임계값 전압을 포함한다. 또한, 구동용 트랜지스터(6402)가 포화 영역에서 동작하는 비디오 신호를 입력함으로써, 발광 소자(6404)에 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위하여, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘리고, 아날로그 계조 구동을 행할 수 있다.
또한, 도 24에 도시하는 화소 구성은 이것에 한정되지 않는다. 예를 들어, 도 24에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가하여도 좋다.
다음, 발광 소자의 구성에 대해서 도 25a 내지 도 25c를 사용하여 설명한다. 여기서는, 구동용 TFT가 n형인 경우를 예로 들어, 화소의 단면 구조에 대하여 설명한다. 도 25a 내지 도 25c의 반도체 장치에 사용되는 구동용 TFT인, TFT(7001, 7011, 7021)는, 실시형태 1 내지 실시형태 4에서 설명하는 박막 트랜지스터와 마찬가지로 제작할 수 있고, In-Ga-Zn-O계 비단결정막을 대표로 하는 산화물 반도체층을 사용하는 전기 특성이 안정되고 신뢰성이 높은 박막 트랜지스터이다.
발광 소자는 발광을 추출하기 위해 적어도 양극 또는 음극 중의 한쪽이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 본 발명의 화소 구성은 어떠한 사출 구조의 발광 소자에도 적용할 수 있다.
상면 사출 구조의 발광 소자에 대하여 도 25a를 사용하여 설명한다.
도 25a에, 구동용 TFT인 TFT(7001)가 n형이며, 발광 소자(7002)로부터 방출되는 광이 양극(7005) 측으로 방출되는 경우의, 화소의 단면도를 도시한다. 도 25a에서는, 발광 소자(7002)의 음극(7003)과 구동용 TFT인 TFT(7001)가 전기적으로 접속되고, 음극(7003) 위에 발광층(7004), 양극(7005)이 순서대로 적층된다. 음극(7003)은 일 함수가 작고, 또 광을 반사하는 도전막이라면 다양한 재료를 사용할 수 있다. 예를 들어, Ca, Al, MgAg, AlLi 등이 바람직하다. 그리고, 발광층(7004)은 단층으로 구성되어도 좋고, 복수 층이 적층되도록 구성되어도 좋다. 복수 층으로 구성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극(7005)은 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성하고, 예를 들어 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전막을 사용하여도 좋다.
음극(7003) 및 양극(7005) 사이에 발광층(7004)을 끼우고 있는 영역이 발광 소자(7002)에 상당한다. 도 25a에 도시한 화소의 경우, 발광 소자(7002)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7005) 측으로 사출된다.
다음에, 하면 사출 구조의 발광 소자에 대하여 도 25b를 사용하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 방출되는 광이 음극(7013) 측으로 사출되는 경우의 화소의 단면도를 도시한다. 도 25b에서는, 구동용 TFT(7011)와 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차로 적층된다. 또한, 양극(7015)이 투광성을 갖는 경우, 양극 위를 덮도록, 광을 반사 또는 차폐하기 위한 차폐막(7016)이 성막되어도 좋다. 음극(7013)은, 도 25a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그 막 두께는 광을 투과하는 정도(바람직하게는, 5nm 내지 30nm 정도)로 한다. 예를 들어, 20nm의 막 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 그리고, 발광층(7014)은, 도 25a와 마찬가지로, 단층으로 구성되어도 좋고, 복수 층이 적층되도록 구성되어도 좋다. 양극(7015)은 광을 투과할 필요는 없지만, 도 25a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 그리고 차폐막(7016)은 예를 들어 광을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들어 흑색 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(7013) 및 양극(7015) 사이에 발광층(7014)을 끼우고 있는 영역이 발광 소자(7012)에 상당한다. 도 25b에 도시한 화소의 경우, 발광 소자(7012)로부터 방출되는 광은, 화살표로 도시하는 바와 같이 음극(7013) 측으로 사출한다.
다음에, 양면 사출 구조의 발광 소자에 대해서, 도 25c를 사용하여 설명한다. 도 25c에서는, 구동용 TFT(7021)와 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 형성되고, 음극(7023) 위에 발광층(7024), 양극(7025)이 순차로 적층된다. 음극(7023)은, 도 25a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그 막 두께는, 광을 투과하는 정도로 한다. 예를 들어, 20nm의 막 두께를 갖는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고, 발광층(7024)은, 도 25a와 마찬가지로, 단층으로 구성되어도 좋고, 복수 층이 적층되도록 구성되어도 좋다. 양극(7025)은, 도 25a와 마찬가지로, 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.
음극(7023)과, 발광층(7024)과, 양극(7025)이 중첩하는 부분이 발광 소자(7022)에 상당한다. 도 25c에 도시한 화소의 경우, 발광 소자(7022)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7025) 측과 음극(7023) 측의 양쪽으로 사출한다.
또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명했지만, 발광 소자로서 무기 EL 소자를 형성할 수도 있다.
또한, 본 실시형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 TFT와 발광 소자의 사이에 전류 제어용 TFT가 접속되는 구성이라도 좋다.
또한, 본 실시형태에서 나타내는 반도체 장치는 도 25a 내지 도 25c에 도시한 구성에 한정되지 않고, 본 발명의 기술적 사상에 의거하는 각종 변경이 가능하다.
다음에, 실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터를 적용한 반도체 장치의 일 형태에 상당하는 발광 표시 패널(발광 패널이라고도 한다)의 외관 및 단면에 대해서, 도 26a 및 도 26b를 사용하여 설명한다. 도 26a는, 제 1 기판 위에 형성된 박막 트랜지스터 및 발광 소자를, 제 2 기판과의 사이에 씰재에 의하여 밀봉한, 패널의 평면도이고, 도 26b는 도 26a의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록, 씰재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성된다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제 1 기판(4501)과 씰재(4505)와 제 2 기판(4506)에 의하여 충전재(4507)와 함께 밀봉된다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(밀봉)하는 것이 바람직하다.
또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 갖고, 도 26b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.
박막 트랜지스터(4509, 4510)는, 실시형태 1 내지 실시형태 4에 나타내는, In-Ga-Zn-O계 비단결정막을 대표로 하는 산화물 반도체층을 사용하는, 전기 특성이 안정되고 신뢰성이 높은 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는 n채널형 박막 트랜지스터이다.
또한, (4511)는 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된다. 또한, 발광 소자(4511)의 구성은, 제 1 전극층(4517), 전계발광층(4512), 제 2 전극층(4513)의 적층 구조이지만, 본 실시형태에 나타낸 구성에 한정되지 않는다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.
격벽(4520)은, 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성한다. 특히 감광성의 재료를 사용하여, 제 1 전극층(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(45l2)은, 단수의 층으로 구성되어도 좋고, 복수 층이 적층되도록 구성되어도 좋다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4513) 및 격벽(4520) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 주어지는 각종 신호 및 전위는, FPC(4518a, 4518b)로부터 공급된다.
본 실시형태에서는, 접속 단자 전극(4515)이, 발광 소자(4511)가 갖는 제 1 전극층(4517)과 같은 도전막으로 형성되고, 단자 전극(4516)은, 박막 트랜지스터(4509, 4510)가 갖는 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와, 이방성 도전막(4519)을 개재하여 전기적으로 접속된다.
발광 소자(4511)로부터의 광의 추출 방향에 위치하는 제 2 기판(4506)은 투광성이 아니면 안 된다. 그 경우에는, 유리 기판, 플라스틱 기판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시형태는 충전재(4507)로서 질소를 사용한다.
또한, 필요하면, 발광 소자의 사출 면에 편광판, 또는 원형 편광판(타원형 편광판을 포함한다), 위상차판(1/4 파장판 또는 1/2 파장판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원편광판에 반사 방지막을 설치하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산시켜 글레어(glare)를 저감할 수 있는 안티 글레어(anti-glare) 처리를 실시할 수 있다.
신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의하여 형성된 구동 회로로 실장되어도 좋다. 또한, 신호선 구동 회로만, 또는 일부, 또는 주사선 구동 회로만, 또는 일부만을 별도 형성하여 실장하여도 좋고, 본 실시형태는, 도 26a 및 도 26b의 구성에 한정되지 않는다.
이상의 공정으로 반도체 장치로서 전기 특성이 안정된 신뢰성이 높은 발광 표시 장치(표시 패널)를 제작할 수 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
실시형태 1 내지 실시형태 4에 나타내는 박막 트랜지스터를 적용한 반도체 장치는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 27a 내지 도 28에 도시한다.
도 27a는 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이 인쇄물인 경우에는, 광고의 교환은 사람들의 손으로 행해지지만, 전자 페이퍼를 사용하면, 단시간에 광고 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정된 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 27b는 전차 등의 탈 것류의 차내 광고(2632)를 도시한다. 광고 매체가 종이 인쇄물인 경우는, 광고의 교환은 사람들의 손으로 행해지지만, 전자 페이퍼를 사용하면, 사람들을 많이 필요로 하지 않고, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정된 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 28은 전자 서적(2700)의 일례를 도시한다. 예를 들어, 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성된다. 케이스(2701) 및 케이스(2703)는 축(軸)부(2711)에 의하여 일체화되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이러한 구성에 의하여 종이로 이루어진 서적과 같은 동작을 행할 수 있다.
케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속된 화면을 표시하는 구성으로 하여도 좋고, 상이한 화면을 표시하는 구성으로 하여도 좋다. 상이한 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 28에서는 표시부(2705))에 문장을 표시하고 왼쪽의 표시부(도 28에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 28에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일 면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은, 전자 사전으로서의 기능을 구비한 구성으로 하여도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 할 수도 있다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시형태 10)
실시형태 1 내지 실시형태 3에 나타내는 박막 트랜지스터를 사용한 반도체 장치는, 다양한 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
도 29a는 텔레비전 장치(9600)의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.
텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모콘 조작기(9610)에 의하여 행할 수 있다. 리모콘 조작기(9610)가 구비하는 조작키(9609)에 의하여 채널이나 음량을 조작할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모콘 조작기(9610)에 상기 리모콘 조작기(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리 등)의 정보 통신을 행하는 것도 가능하다.
도 29b는 디지털 포토 프레임(9700)의 일례를 도시한 것이다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 일반적인 포토 프레임과 마찬가지로 기능시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들 구성은 표시부와 동일 면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여 표시시키는 구성으로 할 수도 있다.
도 30a는 휴대형 게임기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되고, 연결부(9893)에 의하여 개폐(開閉)가 가능하도록 연결된다. 케이스(9881)에는, 표시부(9882)가 내장되고, 케이스(9891)에는 표시부(9883)가 내장된다. 또한, 도 30a에 도시하는 휴대형 게임기는, 그 외에 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함한 것), 마이크로폰(9889)) 등을 구비한다. 물론, 휴대형 게임기의 구성은 상술한 내용에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이면 좋고, 그 이외 부속 설비가 적절히 설치된 구성으로 할 수 있다. 도 30a에 도시하는 휴대형 게임기는 기록 매체에 기록되는 프로그램 또는 데이트를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 게임기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 30a에 도시하는 휴대형 게임기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 30b는, 대형 게임기인 슬롯 머신(9900)의 일례를 도시한다. 슬롯 머신(9900)은, 케이스(9901)에 표시부(9903)가 내장된다. 또한, 슬롯 머신(9900)은, 그 외에 스타트 레버(lever)나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 물론, 슬롯 머신(9900)의 구성은, 상술한 내용에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이면 좋고, 그 이외 부속 설비가 적절히 설치된 구성으로 할 수 있다.
도 31a는 휴대 전화기(1000)의 일례를 도시한다. 휴대 전화기(1000)는 케이스(1001)에 조립된 표시부(1002) 외에, 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.
도 31a에 도시하는 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 조작 등은 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이고, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하고, 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1000)의 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은, 표시부(1002)를 터치하거나 또는 케이스(1001)의 조작 버튼(1003)의 조작에 의하여 행해진다. 또한 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상 데이터라면 표시 모드로, 텍스트 데이터라면 입력 모드로 전환된다.
또한, 입력 모드에 있어서, 표시부(1002)의 광 센서로 검출되는 신호를 검지하고, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없을 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락을 터치하여 장문(掌紋), 지문 등을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 촬상할 수도 있다.
도 31b도 휴대 전화기의 일례이다. 도 31b의 휴대 전화기는 케이스(9411)에 표시부(9412), 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와 케이스(9401)에 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신할 때 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 갖고, 표시 기능을 갖는 표시 장치(9410)는 전화 기능을 갖는 통신 장치(9400)와 화살표의 2개의 방향으로 탈착될 수 있다. 따라서, 표시 장치(9410)와 통신 장치(9400)의 단축끼리를 부착하는 것도, 표시 장치(9410)와 통신 장치(9400)의 장축끼리를 부착할 수도 있다. 또한, 표시 기능만을 필요로 하는 경우, 통신 장치(9400)로부터 표시 장치(9410)를 분리하여, 표시 장치(9410)를 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)는 무선 통신 또는 유선 통신에 의하여 화상 또는 입력 정보를 수수(授受)할 수 있고, 각각 충전 가능한 배터리를 갖는다.
또한, 본 실시형태에 나타내는 구성은, 다른 실시형태에 나타낸 구성을 적절히 조합하여 사용할 수 있다.
(실시예 1)
본 실시예에서는, 상기 실시형태에서 산화물 반도체층 및 버퍼층으로서 사용되는 산화물 반도체의 도전율에 대해서 평가한 결과를 나타낸다.
본 실시예에서는, 아르곤 가스와 산소 가스 분위기하에서 스퍼터법을 사용하여 형성한 In-Ga-Zn-O계 비단결정막(이하, IGZO막이라고 부른다)과, 아르곤 가스와 질소 가스 분위기하에서 스퍼터법을 사용하여 형성한 In-Ga-Zn-O-N계 비단결정막(이하, IGZON막이라고 부른다)을 유리 기판 위에 형성하였다. 형성한 IGZO막 및 IGZON막에 역 스퍼터 처리, 대기 분위기하에서의 열 처리 및 질소 분위기하에서의 열 처리를 행하고, 각 처리 후에 시트 저항값을 측정하여 도전율을 산출하였다. 이하에 본 실시예에 있어서의 각 공정의 자세한 사항에 대해서 설명한다.
우선, 유리 기판을 순수로 세정하였다. 또한, 유리 기판으로서는 상품명: Eagle2000(Corning Incorporated제조, 무알칼리 유리)을 사용하였다. 다음에, 유리 기판 위에 IGZO막 및 IGZON막을 각각 형성하였다. IGZO막의 형성은, 타깃으로서In2O3:Ga2O3:ZnO=1:1:1의 비율로 포함하는 산화물 반도체를 사용하여 기판과 타깃 사이의 거리를 60mm, 압력을 0.4Pa, 직류(DC) 전원을 0.5kW, 막 두께를 50nm, 성막 가스 유량을 Ar:O2=30:15(sccm), 성막 온도를 실온으로 하여 행하였다. 또한, IGZON막의 형성은 성막 가스 유량을 Ar:N2=35:5(sccm)로 하고, 다른 조건은 IGZO막의 형성과 마찬가지로 하여 행하였다. 또한, IGZO막 및 IGZON막은 막 두께가 약 50nm가 되도록 형성하고, 실제의 막 두께에 대해서는 성막 후에 엘립소(ellipso) 측정에 의하여 측정하였다. 다음에, 시트 저항 측정기에 의하여 IGZO막 및 IGZON막의 시트 저항값을 측정하였다. 또한, 도전율은 시트 저항값과 막 두께로부터 구할 수 있다.
다음에, IGZO막 및 IGZON막에 Ar가스 유량 50sccm, 압력 0.6Pa, 직류(DC) 전원 0.2kW, 처리 시간 3분으로 하여 역 스퍼터 처리를 행하였다. 역 스퍼터 후에 IGZO막 및 IGZON막의 시트 저항값을 측정하여 도전율을 구하였다.
다음에, IGZO막 및 IGZON막에 처리 온도 350℃, 처리 시간 1시간으로 하여 대기 분위기하에서의 열 처리(이하 대기 베이크라고 부른다) 및 처리 온도, 처리 시간은 동일하고 질소 분위기하에서의 열 처리(이하 질소 베이크라고 부른다)를 반복적으로 행하였다. 열 처리는 프로세스 A 및 프로세스 B의 2가지의 방법으로 행하고, 프로세스 A는 역 스퍼터 처리 후에 대기 베이크를 행하고, 그 후에 질소 베이크를 행하고, 그 후에 제 2 대기 베이크를 행하고, 마지막으로 제 2 질소 베이크를 행하였다. 프로세스 B는 역 스퍼터 처리 후, 질소 베이크를 행하고, 그 후에 대기 베이크를 행하고, 마지막으로 제 2 질소 베이크를 행하였다. 즉, 프로세스 B는 프로세스 A의 1번째의 대기 배이크를 생략한 프로세스이다.
프로세스 A IGZO막의 도전율(S/cm) IGZON막의 도전율(S/cm)
성막 직후 << 0.01 << 0.01
역 스퍼터 후 1.72 3.49
대기 베이크 후 << 0.01 << 0.01
질소 베이크 후 << 0.01 1.82
대기 베이크 후 << 0.01 << 0.01
질소 베이크 후 << 0.01 1.65
프로세스 B IGZO막의 도전율(S/cm) IGZON막의 도전율(S/cm)
성막 직후 << 0.01 << 0.01
역 스퍼터 후 1.72 3.49
질소 베이크 후 139 290
대기 베이크 후 << 0.01 << 0.01
질소 베이크 후 0.15 65.2
표 1은 프로세스 A에 있어서의 IGZO막 및 IGZON막의 도전율을 나타내는 표이고, 표 2는 프로세스 B에 있어서의 IGZO막 및 IGZON막의 도전율을 나타내는 표이다. 표 1 및 표 2 양쪽 모두에 있어서, 도전율의 단위는 S/cm이다. 또한, 시트 저항 측정기로 측정할 수 없는 정도로 시트 저항값이 높은 막에 대해서는, 도전율을 << 0.01S/cm로 한다.
표 1, 표 2를 보면, 동일 공정을 거친 IGZO막과 IGZON막을 비교하면, IGZON막이 도전율이 높게 된다. 또한, 역 스퍼터 처리를 행하면 IGZO막 및 IGZON막의 도전율이 향상된다. 또한, 대기 베이크를 행하면 IGZO막 및 IGZON막의 도전율은 저감되고, 질소 베이크를 행하면 도전율이 향상된다. 특히, 표 2에 나타내는 프로세스 B의 1번째의 질소 베이크 후의 IGZO막 및 IGZON막의 도전율은 다른 결과와 비교하여 각별히 높아진다.
또한, 표 1에 나타내는 프로세스 A의 1번째의 질소 베이크 후의 IGZO막 및 IGZON막의 도전율과 표 2에 나타내는 프로세스 B의 2번째의 질소 베이크 후의 IGZO막 및 IGZON막의 도전율을 비교하면, 프로세스 A, 프로세스 B 양쪽 모두에 있어서 대기 베이크에 의하여 도전율이 0.01S/cm 이하가 되었음에 불구하고, 후자가 IGZO막 및 IGZON막 양쪽 모두 도전율이 높게 된다. 따라서, IGZO막 및 IGZON막의 도전율은 성막 후의 1번째의 열 처리에 있어서의 분위기가 대기 분위기하이면 낮게 되고, 질소 분위기이면 높게 된다고 알 수 있다. 또한, 성막 후에 상이한 분위기하에서 복수 회수 열 처리를 행해도 성막 후에 있어서 1번째에 열 처리를 행하였을 때의 분위기에 따라, 후의 상이한 분위기하에 있어서의 열 처리의 효과가 저감되는 것이 추측된다.
상술한 것에 의하여, 상기 실시형태에 있어서, 버퍼층으로서는, 아르곤 가스와 질소 가스 분위기하에서 형성한 In-Ga-Zn-O-N계 비단결정막이 바람직하다. 또한, 역 스퍼터 처리를 행하고 질소 분위기하에서 열 처리를 행한 것이 바람직하다. 이로써 버퍼층의 도전율을 향상시키고, 산화물 반도체층과 소스 전극층 또는 드레인 전극층의 사이에서 오믹 접합을 형성하고, 박막 트랜지스터의 전기 특성을 안정시킬 수 있다. 산화물 반도체층을 대기 분위기하에서 열 처리를 행하는 경우, 그 공정 전에 질소 분위기하에서 열 처리를 행하는 것이 바람직하다. 또한, 산화물 반도체층으로서는, 아르곤 가스와 산소 가스 분위기하에서 형성한 In-Ga-Zn-O계 비단결정막을 대기 분위기하에서 열 처리를 행한 것을 사용하면, 산화물 반도체층의 도전율을 저감시켜 오프 전류를 저감시킬 수 있다. 또한, 산화물 반도체층으로서는, 아르곤 가스와 산소 가스 분위기하에서 형성한 In-Ga-Zn-O계 비단결정막을 질소 분위기하에서 열 처리를 행한 것을 사용하면, 산화물 반도체층의 도전율을 향상시켜, 온 전류를 증가시킬 수 있다. 따라서, 산화물 반도체층의 열 처리 분위기는 목적에 따라 적절히 변경하면 좋다.
103: 산화물 반도체층 106: 버퍼층
112: 도전막 113: 제 2 산화물 반도체막

Claims (34)

  1. 게이트 전극층과;
    상기 게이트 전극층 위의 게이트 절연층과;
    상기 게이트 절연층 위의 산화물 반도체층과;
    상기 산화물 반도체층 위의 제 1 버퍼층 및 제 2 버퍼층과;
    상기 제 1 버퍼층 및 상기 제 2 버퍼층 위의 소스 전극층 및 드레인 전극층을 포함하고,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 상기 산화물 반도체층보다 높은 도전율을 갖고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리가 행해지고,
    상기 산화물 반도체층은 상기 제 1 버퍼층 및 상기 제 2 버퍼층을 개재하여 상기 소스 전극층 및 상기 드레인 전극층에 전기적으로 접속되는, 반도체 장치.
  2. 게이트 전극층과;
    상기 게이트 전극층 위의 게이트 절연층과;
    상기 게이트 절연층 위의 고도전성 산화물 반도체층과;
    상기 고도전성 산화물 반도체층 위의 산화물 반도체층과;
    상기 산화물 반도체층 위의 제 1 버퍼층 및 제 2 버퍼층과;
    상기 제 1 버퍼층 및 상기 제 2 버퍼층 위의 소스 전극층 및 드레인 전극층을 포함하고,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 상기 산화물 반도체층보다 높은 도전율을 갖고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리가 행해지고,
    상기 고도전성 산화물 반도체층은 상기 산화물 반도체층보다 높은 도전율을 갖고, 역 스퍼터 처리 및 질소 분위기하에서의 열 처리가 행해지고,
    상기 산화물 반도체층은 상기 제 1 버퍼층 및 상기 제 2 버퍼층을 개재하여 상기 소스 전극층 및 상기 드레인 전극층에 전기적으로 접속되는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 고도전성 산화물 반도체층은 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  4. 제 2 항에 있어서,
    상기 고도전성 산화물 반도체층은 질소를 포함하는 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  6. 제 2 항에 있어서,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 질소를 포함하는 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  8. 제 2 항에 있어서,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 질소를 포함하는 산화물 반도체로 이루어지는 비단결정막을 사용하여 형성되는, 반도체 장치.
  9. 제 1 항에 있어서,
    상기 산화물 반도체층은 질소 분위기하에서의 열 처리에 의하여 형성되는, 반도체 장치.
  10. 제 2 항에 있어서,
    상기 산화물 반도체층은 질소 분위기하에서의 열 처리에 의하여 형성되는, 반도체 장치.
  11. 제 1 항에 있어서,
    상기 산화물 반도체층은 대기 분위기하에서의 열 처리에 의하여 형성되는, 반도체 장치.
  12. 제 2 항에 있어서,
    상기 산화물 반도체층은 대기 분위기하에서의 열 처리에 의하여 형성되는, 반도체 장치.
  13. 제 1 항에 있어서,
    상기 산화물 반도체층은 상기 제 1 버퍼층 및 상기 제 2 버퍼층의 사이에 위치하는 영역을 포함하고, 그 영역의 두께는 상기 제 1 버퍼층 및 상기 제 2 버퍼층과 중첩하는 영역의 두께보다 얇은, 반도체 장치.
  14. 제 2 항에 있어서,
    상기 산화물 반도체층은 상기 제 1 버퍼층 및 상기 제 2 버퍼층의 사이에 위치하는 영역을 포함하고, 그 영역의 두께는 상기 제 1 버퍼층 및 상기 제 2 버퍼층과 중첩하는 영역의 두께보다 얇은, 반도체 장치.
  15. 제 1 항에 있어서,
    상기 게이트 전극층의 채널 방향의 폭이 상기 산화물 반도체층의 상기 채널 방향의 폭보다 작은, 반도체 장치.
  16. 제 2 항에 있어서,
    상기 게이트 전극층의 채널 방향의 폭이 상기 산화물 반도체층의 상기 채널 방향의 폭보다 작은, 반도체 장치.
  17. 기판 위에 게이트 전극층을 형성하는 단계와;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계와;
    스퍼터링법에 의하여 상기 게이트 절연층 위에 제 1 산화물 반도체막을 형성하는 단계와;
    상기 제 1 산화물 반도체막에 열 처리를 행하는 단계와;
    스퍼터링법에 의하여 상기 제 1 산화물 반도체막 위에 제 2 산화물 반도체막을 형성하는 단계와;
    상기 제 2 산화물 반도체막에 역 스퍼터 처리를 행하는 단계와;
    상기 제 2 산화물 반도체막에 질소 분위기하에서 열 처리를 행하는 단계와;
    상기 제 1 산화물 반도체막 및 상기 제 2 산화물 반도체막을 에칭하여 산화물 반도체층 및 제 1 버퍼층을 형성하는 단계와;
    상기 산화물 반도체층 및 상기 제 1 버퍼층 위에 도전막을 형성하는 단계와;
    상기 도전막 및 상기 제 1 버퍼층을 에칭하여 소스 전극층 및 드레인 전극층, 제 2 버퍼층, 및 제 3 버퍼층을 형성하는 단계와;
    상기 산화물 반도체층에 열 처리를 행하는 단계를 포함하고,
    상기 제 2 버퍼층 및 상기 제 3 버퍼층은 상기 산화물 반도체층보다 높은 도전율을 갖는, 반도체 장치의 제작 방법.
  18. 기판 위에 게이트 전극층을 형성하는 단계와;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계와;
    스퍼터링법에 의하여 상기 게이트 절연층 위에 제 1 산화물 반도체막을 형성하는 단계와;
    상기 제 1 산화물 반도체막에 열 처리를 행하는 단계와;
    스퍼터링법에 의하여 상기 제 1 산화물 반도체막 위에 제 2 산화물 반도체막을 형성하는 단계와;
    상기 제 2 산화물 반도체막에 질소 분위기하에서 열 처리를 행하는 단계와;
    상기 제 2 산화물 반도체막에 역 스퍼터 처리를 행하는 단계와;
    상기 제 1 산화물 반도체막 및 상기 제 2 산화물 반도체막을 에칭하여 산화물 반도체층 및 제 1 버퍼층을 형성하는 단계와;
    상기 산화물 반도체층 및 상기 제 1 버퍼층 위에 도전막을 형성하는 단계와;
    상기 도전막 및 상기 제 1 버퍼층을 에칭하여 소스 전극층 및 드레인 전극층, 제 2 버퍼층, 및 제 3 버퍼층을 형성하는 단계와;
    상기 산화물 반도체층에 열 처리를 행하는 단계를 포함하고,
    상기 제 2 버퍼층 및 상기 제 3 버퍼층은 상기 산화물 반도체층보다 높은 도전율을 갖는, 반도체 장치의 제작 방법.
  19. 제 17 항에 있어서,
    상기 제 1 산화물 반도체막은 질소 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  20. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막은 질소 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  21. 제 17 항에 있어서,
    상기 제 1 산화물 반도체막은 대기 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  22. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막은 대기 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  23. 제 17 항에 있어서,
    상기 산화물 반도체층은 질소 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  24. 제 18 항에 있어서,
    상기 산화물 반도체층은 질소 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  25. 제 17 항에 있어서,
    상기 산화물 반도체층은 대기 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  26. 제 18 항에 있어서,
    상기 산화물 반도체층은 대기 분위기하에서 열 처리되는, 반도체 장치의 제작 방법.
  27. 제 17 항에 있어서,
    상기 제 1 산화물 반도체막의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  28. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  29. 제 17 항에 있어서,
    질소 분위기하에서의 상기 제 2 산화물 반도체막의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  30. 제 18 항에 있어서,
    질소 분위기하에서의 상기 제 2 산화물 반도체막의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  31. 제 17 항에 있어서,
    상기 산화물 반도체층의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  32. 제 18 항에 있어서,
    상기 산화물 반도체층의 상기 열 처리는 250℃ 이상 500℃ 이하로 행해지는, 반도체 장치의 제작 방법.
  33. 제 17 항에 있어서,
    상기 제 2 산화물 반도체막은 희 가스와 질소 가스의 분위기하에서 형성되는, 반도체 장치의 제작 방법.
  34. 제 18 항에 있어서,
    상기 제 2 산화물 반도체막은 희 가스와 질소 가스의 분위기하에서 형성되는, 반도체 장치의 제작 방법.
KR1020100048954A 2009-05-29 2010-05-26 반도체 장치 및 그 제작 방법 KR20100129185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009131161 2009-05-29
JPJP-P-2009-131161 2009-05-29

Publications (1)

Publication Number Publication Date
KR20100129185A true KR20100129185A (ko) 2010-12-08

Family

ID=43219212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048954A KR20100129185A (ko) 2009-05-29 2010-05-26 반도체 장치 및 그 제작 방법

Country Status (4)

Country Link
US (2) US20100301329A1 (ko)
JP (3) JP5564331B2 (ko)
KR (1) KR20100129185A (ko)
CN (1) CN101901838B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987731B2 (en) 2012-05-31 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
US11271094B2 (en) 2018-11-29 2022-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101924321B1 (ko) 2009-09-16 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011052383A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR101849321B1 (ko) 2009-11-06 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011151955A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 半導体素子、薄膜トランジスタ基板及び表示装置
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012102181A1 (en) * 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックＩｐマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI579907B (zh) 2012-11-08 2017-04-21 半導體能源研究所股份有限公司 金屬氧化物膜
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
WO2014125820A1 (ja) * 2013-02-13 2014-08-21 出光興産株式会社 薄膜トランジスタ
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6023657B2 (ja) * 2013-05-21 2016-11-09 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
CN103346089B (zh) * 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN105070722A (zh) * 2015-07-14 2015-11-18 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN108646489A (zh) * 2018-06-06 2018-10-12 深圳市华星光电半导体显示技术有限公司 液晶显示器及移动终端
JP7464400B2 (ja) * 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
JP7387475B2 (ja) * 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
CN111430386B (zh) * 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3036513B2 (ja) * 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6654073B1 (en) * 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308007A (ja) * 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20090119410A1 (en) * 2004-04-16 2009-05-07 Utstarcom, Inc. Middleware architecture for iptv multimedia streaming
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100939998B1 (ko) * 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987731B2 (en) 2012-05-31 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10134909B2 (en) 2012-05-31 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304961B2 (en) 2014-01-28 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
US11271094B2 (en) 2018-11-29 2022-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20100301329A1 (en) 2010-12-02
JP2011009724A (ja) 2011-01-13
JP2014225674A (ja) 2014-12-04
US9419113B2 (en) 2016-08-16
JP5564331B2 (ja) 2014-07-30
US20160035866A1 (en) 2016-02-04
JP6053216B2 (ja) 2016-12-27
CN101901838A (zh) 2010-12-01
CN101901838B (zh) 2016-01-06
JP5801929B2 (ja) 2015-10-28
JP2016015505A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
KR102171572B1 (ko) 반도체 장치 및 그 제작 방법
KR101806784B1 (ko) 반도체 장치 및 그 제작 방법
JP6360874B2 (ja) 半導体装置
JP6053216B2 (ja) 半導体装置の作製方法
JP5651359B2 (ja) 半導体装置
KR101715627B1 (ko) 반도체 장치 및 그 제작 방법
KR20100076912A (ko) 반도체 장치, 그 반도체 장치의 제작 방법 및 그 반도체 장치를 가지는 전자기기
KR20160127702A (ko) 반도체 장치 및 그 제작 방법
KR20100088565A (ko) 반도체 장치 및 그 제작 방법
KR20100114842A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101001868; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170419

Effective date: 20190228