[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112012007290B3 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012007290B3
DE112012007290B3 DE112012007290.1T DE112012007290T DE112012007290B3 DE 112012007290 B3 DE112012007290 B3 DE 112012007290B3 DE 112012007290 T DE112012007290 T DE 112012007290T DE 112012007290 B3 DE112012007290 B3 DE 112012007290B3
Authority
DE
Germany
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012007290.1T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Tatsuya Honda
Takashi Shimazu
Yusuke Nonaka
Masashi TSUBUKU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of DE112012007290B3 publication Critical patent/DE112012007290B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm (106) über einem Substrat (102); eine Source-Elektrode (108a) und eine Drain-Elektrode (108b) über dem Oxidhalbleiterfilm (106); einen Gate-Isolierfilm (110) über dem Oxidhalbleiterfilm (106), wobei der Gate-Isolierfilm (110) ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode (112) über dem Gate-Isolierfilm (110), wobei der Oxidhalbleiterfilm (106) umfasst: einen ersten Bereich (106a), in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist; und ein Paar von zweiten Bereichen (106e, 106f), wobei jeder von dem Paar von zweiten Bereichen einen Dotierstoff umfasst, wobei der erste Bereich (106a) an einer Grenzfläche zwischen dem Oxidhalbleiterfilm (106) und dem Gate-Isolierfilm (110) liegt und in Kontakt mit dem Gate-Isolierfilm (110) ist, und wobei der erste Bereich (106a) einen Kristallbereich umfasst.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • In dieser Beschreibung bedeutet eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung, die durch Anwenden von Halbleitercharakteristiken arbeiten kann, und eine elektrooptische Vorrichtung, eine Halbleiterschaltung und ein elektronisches Gerät sind alle Halbleitervorrichtungen.
  • Stand der Technik
  • Eine Technik zum Ausbilden von Transistoren unter Verwendung eines Halbleiterdünnfilms, der über einem Substrat ausgebildet ist, welches eine isolierende Oberfläche aufweist, hat Aufmerksamkeit erregt. Der Transistor wird in einem breiten Bereich von elektronischen Geräten verwendet, wie z. B. einer integrierten Schaltung (integrated circuit: IC) oder einer Bildanzeigevorrichtung (Anzeigevorrichtung). Als Halbleiterdünnfilm, der für den Transistor verwendbar ist, ist beispielsweise ein Halbleitermaterial auf Silizium-Basis weithin bekannt; des Weiteren hat ein Oxidhalbleiter als weiteres Material Aufmerksamkeit erregt.
  • Beispielsweise ist ein Transistor offenbart, dessen aktive Schicht ein amorphes Oxid aufweist, welches Indium (In), Gallium (Ga) und Zink (Zn) enthält (siehe Patentdokument 1).
  • Transistoren, die Oxidhalbleiter aufweisen, haben bessere Eigenschaften im Durchlasszustand (on-state characteristics) (Durchlassstrom (on-state current)) als Transistoren, die amorphes Silizium aufweisen. Um die Transistoren, die Oxidhalbleiter aufweisen, für hochleistungsfähige Vorrichtungen anzuwenden, fordert man, dass derartige Transistoren weiter verbesserte Eigenschaften haben. Somit sind Techniken zur Kristallisierung von Oxidhalbleitern entwickelt worden (siehe Patentdokument 2). In Patentdokument 2 ist eine Technik offenbart, bei der ein Oxidhalbleiter durch eine Wärmebehandlung kristallisiert wird.
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. JP 2006-165528 A
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. JP 2008-311342 A
  • Die US 2011/0017990 A1 beschreibt einen Dünnschicht-Transistor und einen Prozess zu seiner Herstellung. Ein erster Oxidhalbleiterfilm wird auf einem zweiten Oxidhalbleiterfilm gebildet, um einen Kanalfilm zu bilden. Source und Drain werden gebildet, so dass sie Kontakt zu jeweils zwei gegenüberliegenden Seiten des Kanalfilms bilden. Der Gate-Isolierfilm und das Gate werden nacheinander gebildet.
  • Offenbarung der Erfindung
  • In dem Fall, in dem ein Transistor mit obenliegendem Gate (top-gate transistor), der einen Oxidhalbleiterfilm aufweist, ausgebildet wird, wird ein Gate-Isolierfilm über dem Oxidhalbleiterfilm ausgebildet. Wenn der Gate-Isolierfilm ausgebildet wird, kann ein Bestandteil des Gate-Isolierfilms in den Oxidhalbleiterfilm eindringen, über dem der Gate-Isolierfilm ausgebildet wird.
  • Beispielsweise werden in dem Fall, in dem ein Siliziumoxid-(SiOx, x = 2 oder mehr)Film als Gate-Isolierfilm nach dem Ausbilden eines Oxidhalbleiterfilms durch ein Sputterverfahren ausgebildet wird, Silizium, das ein Bestandteil des Siliziumoxides ist, und ein Edelgaselement wie z. B. Argon, das beim Sputtern verwendet wird, zusammen in den Oxidhalbleiterfilm implantiert. Solches Silizium bricht eine Bindung zwischen Bestandteilen des Oxidhalbleiterfilms (einem Indiumatom und einem Sauerstoffatom (In-O-Bindung)) auf und wird als Verunreinigungselement in dem Oxidhalbleiterfilm eingeschlossen. Das Verunreinigungselement kann mit einer hohen Konzentration besonders in der Nähe der Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm enthalten sein. In der Nähe der Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm wird ein Kanalbildungsbereich ausgebildet; somit wird dann, wenn ein Verunreinigungselement wie z. B. Silizium enthalten ist, der Widerstand des Oxidhalbleiterfilms erhöht. Als Ergebnis wird der Durchlassstrom, der eine der elektrischen Eigenschaften eines Transistors ist, verringert. Wie oben beschrieben worden ist, wird das Verunreinigungselement, das in dem Oxidhalbleiterfilm verbleibt, zu einer Ursache, die elektrische Eigenschaften des Transistors beeinflusst.
  • Ferner wird in dem Fall, in dem der Oxidhalbleiterfilm einen Kristallbereich aufweist, eine Bindung in dem Kristallbereich des Oxidhalbleiterfilms durch das Eindringen des Bestandteils des Gate-Isolierfilms in den Oxidhalbleiterfilm aufgebrochen; somit werden mehr amorphe Bereiche in dem Oxidhalbleiterfilm in der Nähe des Gate-Isolierfilms ausgebildet.
  • Angesichts der obigen Probleme ist eine Aufgabe, die Konzentration eines Verunreinigungselements, das in einem Oxidhalbleiterfilm in der Nähe eines Gate-Isolierfilms enthalten ist, zu verringern. Eine weitere Aufgabe ist, die Kristallinität des Oxidhalbleiterfilms in der Nähe des Gate-Isolierfilms zu verbessern. Außerdem ist eine weitere Aufgabe, eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften unter Verwendung des Oxidhalbleiterfilms bereitzustellen.
  • Die Erfindung stellt eine Halbleitervorrichtung nach einem der Ansprüche 1 oder 2 bereit. Vorteilhafte Weiterbildungen werden in den abhängigen Ansprüchen beschrieben.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung, die offenbart wird, kann die Konzentration eines Verunreinigungselements, das in dem Oxidhalbleiterfilm in der Nähe des Gate-Isolierfilms enthalten ist, verringert werden. Des Weiteren kann die Kristallinität des Oxidhalbleiterfilms in der Nähe des Gate-Isolierfilms verbessert werden. Außerdem kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A und 1B sind eine Draufsicht und eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung zeigen.
  • 2A bis 2D sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung zeigen.
  • 3A und 3B sind eine Draufsicht und eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung zeigen.
  • 4A bis 4D sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung zeigen.
  • 5A und 5B sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung zeigen.
  • 6A bis 6C zeigen eine Ausführungsform einer Halbleitervorrichtung.
  • 7A und 7B zeigen eine Ausführungsform einer Halbleitervorrichtung.
  • 8A und 8B zeigen eine Ausführungsform einer Halbleitervorrichtung.
  • 9 zeigt eine Ausführungsform einer Halbleitervorrichtung.
  • 10 zeigt eine Ausführungsform einer Halbleitervorrichtung.
  • 11 zeigt eine Ausführungsform einer Halbleitervorrichtung.
  • 12A und 12B sind Modelldiagramme für Berechnung.
  • 13A und 13B sind Modelldiagramme für Berechnung.
  • 14 zeigt Berechnungsergebnisse.
  • 15A und 15B sind Modelldiagramme für Berechnung.
  • 16 zeigt Berechnungsergebnisse.
  • 17 zeigt Messergebnisse entsprechend dem Beispiel der vorliegenden Erfindung.
  • 18A und 18B zeigen Messergebnisse entsprechend dem Beispiel der vorliegenden Erfindung.
  • Beste Art zum Ausführen der Erfindung
  • Nachstehend werden Ausführungsformen der Erfindung, die in dieser Beschreibung offenbart wird, mit Bezug auf die beiliegenden Zeichnungen beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist und sich einem Fachmann auf dem einschlägigen Gebiet ohne Weiteres erschließt, dass Modi und Details auf verschiedene Weisen modifiziert werden können, ohne vom Wesen und Umfang der vorliegenden Erfindung abzugehen. Daher sollte die Erfindung nicht so verstanden werden, dass sie auf die Beschreibung bei den folgenden Ausführungsformen beschränkt ist.
  • Es sei angemerkt, dass die Position, die Größe, der Bereich oder dergleichen von jeder Struktur in den Zeichnungen und dergleichen in einigen Fällen für ein leichtes Verständnis nicht genau dargestellt ist. Die offenbarte Erfindung ist daher nicht notwendigerweise auf die Position, die Größe, den Bereich oder dergleichen, die in den Zeichnungen und dergleichen offenbart ist, begrenzt.
  • In dieser Beschreibung und dergleichen werden Ordnungszahlen wie z. B. „erster”, „zweiter” und „dritter” verwendet, um eine Verwechselung von Komponenten zu vermeiden, wobei diese Begriffe die Komponenten numerisch nicht einschränken sollen.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Begriff wie z. B. ”über” oder ”unter” nicht notwendig bedeutet, dass eine Komponente ”direkt auf” oder ”direkt unter” einer anderen Komponente angeordnet ist. Zum Beispiel kann der Ausdruck ”eine Gate-Elektrode über einer Gate-Isolierschicht” den Fall bedeuten, in dem zwischen der Gate-Isolierschicht und der Gate-Elektrode eine weitere Komponente angeordnet ist.
  • Darüber hinaus begrenzt in dieser Beschreibung und dergleichen der Begriff wie z. B. „Elektrode” oder „Leitung” keine Funktion einer Komponente. Beispielsweise wird eine „Elektrode” bisweilen als Teil einer „Leitung” verwendet, und umgekehrt. Des Weiteren kann der Begriff „Elektrode” oder „Leitung” denjenigen Fall beinhalten, in dem eine Vielzahl von „Elektroden” oder „Leitungen” auf integrierte Weise gebildet sind.
  • Funktionen von „Source” und „Drain” werden bisweilen gegeneinander ausgetauscht, wenn beispielsweise ein Transistor von entgegengesetzter Polarität verwendet wird oder wenn die Richtung des Stromflusses im Schaltungsbetrieb geändert wird. Somit können die Begriffe „Source” und „Drain” in dieser Beschreibung und dergleichen gegeneinander ausgetauscht werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Begriff „elektrisch verbunden” denjenigen Fall beinhaltet, in dem Komponenten durch ein Objekt verbunden sind, das eine beliebige elektrische Funktion aufweist. Es ist keine besondere Beschränkung hinsichtlich eines Objekts vorhanden, das eine beliebige elektrische Funktion aufweist, solange elektrische Signale zwischen Komponenten, die durch das Objekt verbunden sind, gesendet und empfangen werden können. Beispiele für ein „Objekt, das eine beliebige elektrische Funktion aufweist”, sind ein Schaltelement wie z. B. ein Transistor, ein Widerstand, eine Spule, ein Kondensator und ein Element mit einer Vielzahl von Funktionen wie auch eine Elektrode und eine Leitung.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden eine Ausführungsform einer Halbleitervorrichtung und eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung anhand von 1A, 1B und 2A bis 2D beschrieben.
  • <Beispiel für eine Struktur einer Halbleitervorrichtung>
  • Als Beispiel für eine Halbleitervorrichtung ist ein Transistor mit obenliegendem Gate (top-gate transistor) in 1A und 1B gezeigt. 1A ist eine Draufsicht, und 1B ist eine Querschnittsansicht entlang der gestrichelten Linie X1-Y1 in 1A. Es sei angemerkt, dass einige Komponenten eines Transistors 150 (z. B. ein Gate-Isolierfilm 110) der Einfachheit halber in 1A wegfallen.
  • Der Transistor 150 in 1A und 1B beinhaltet über einem Substrat 102 einen Basis-Isolierfilm 104, einen Oxidhalbleiterfilm 106, der über dem Basis-Isolierfilm 104 ausgebildet ist und einen Bereich 106a und einen Bereich 106b aufweist, eine Source-Elektrode 108a und eine Drain-Elektrode 108b, die über dem Basis-Isolierfilm 104 und dem Oxidhalbleiterfilm 106 ausgebildet sind, den Gate-Isolierfilm 110, der über dem Oxidhalbleiterfilm 106, der Source-Elektrode 108a und der Drain-Elektrode 108b ausgebildet ist, und eine Gate-Elektrode 112, die in Kontakt mit dem Gate-Isolierfilm 110 steht und zumindest mit dem Oxidhalbleiterfilm 106 überlappt. Außerdem ist ein Zwischenschicht-Isolierfilm 114 über dem Transistor 150 ausgebildet.
  • Die Dicke des Oxidhalbleiterfilms 106 ist größer als 5 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 10 nm und kleiner als oder gleich 30 nm. Außerdem hat der Oxidhalbleiterfilm 106 vorzugsweise eine Struktur mit Kristallinität (z. B. eine Einkristallstruktur, eine mikrokristalline Struktur oder dergleichen).
  • Wie in 1B gezeigt ist, verjüngt sich vorzugsweise ein Endbereich des Oxidhalbleiterfilms 106 unter einem Winkel von 20° bis 50°. Wenn der Oxidhalbleiterfilm 106 einen senkrechten Endbereich hat, wird Sauerstoff mit höherer Wahrscheinlichkeit von dem Endbereich des Oxidhalbleiterfilms 106 abgegeben; somit werden wahrscheinlich Sauerstofffehlstellen (oxygen vacancies) erzeugt. Wenn der Oxidhalbleiterfilm 106 einen sich verjüngenden Endbereich hat, wird eine Erzeugung von Sauerstofffehlstellen unterdrückt, und daher kann eine Erzeugung von Leckstrom des Transistors 150 verringert werden.
  • Bei dieser Ausführungsform ist der Oxidhalbleiterfilm 106 vorzugsweise ein Film aus einem kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor film: CAAC-OS-Film). Es sei angemerkt, dass der CAAC-OS-Film später ausführlich bei einem Herstellungsverfahren des Transistors 150 beschrieben wird.
  • Für den Gate-Isolierfilm 110 wird vorzugsweise ein Oxid, das Silizium enthält und eine ausreichende Spannungsfestigkeit (withstand voltage) und ausreichende isolierende Eigenschaften aufweist, verwendet. In dem Fall, in dem der Gate-Isolierfilm 110 eine einschichtige Struktur hat, kann beispielsweise ein Isolierfilm wie z. B. ein Siliziumoxidfilm verwendet werden.
  • Alternativ kann der Gate-Isolierfilm 110 eine gestapelte Struktur aufweisen. In dem Fall, in dem der Gate-Isolierfilm 110 eine gestapelte Struktur aufweist, kann ein Oxid, das Silizium enthält, über einem Galliumoxid, einem Aluminiumoxid, einem Siliziumnitrid, einem Siliziumoxynitrid, einem Aluminiumoxynitrid, einem Yttriumoxid, einem Lanthanoxid, einem Siliziumnitridoxid oder dergleichen gestapelt werden. Alternativ kann ein Oxid, das Silizium enthält, über einem Material mit hohem k, wie z. B. Hafniumoxid, Hafniumsilikat (HfSixOy (x > 0, y > 0)), Hafniumsilikat, dem Stickstoff zugesetzt worden ist (HfSiOxNy (x > 0, y > 0)) oder Hafniumaluminat (HfAlxOy (x > 0, y > 0)) gestapelt werden.
  • Im Fall der Verwendung eines Oxides, das Silizium enthält, als der Gate-Isolierfilm 110 kann ein Teil des enthaltenen Sauerstoffs von dem Isolierfilm abgegeben werden, wenn der Isolierfilm erwärmt wird. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können gefüllt werden. Insbesondere enthält vorzugsweise der Gate-Isolierfilm 110 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Gate-Isolierfilm 110 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Gate-Isolierfilm 110 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 150, bei dem der Oxidhalbleiterfilm 106 verwendet wird, vorteilhafte Transistoreigenschaften aufweisen kann.
  • Jedoch könnte im Fall der Verwendung eines Siliziumoxidfilms als der Gate-Isolierfilm 110 Silizium, das ein Bestandteil des Gate-Isolierfilms 110 ist, als Verunreinigung in den Oxidhalbleiterfilm 106 aufgenommen werden. Silizium oder dergleichen, das ein Bestandteil des Gate-Isolierfilms 110 ist, dringt in den Oxidhalbleiterfilm 106 ein und dient als Verunreinigung, die die Eigenschaften des Transistors beeinflusst.
  • Ferner dringt in dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, Silizium oder dergleichen, das ein Bestandteil des Gate-Isolierfilms 110 ist, in den Oxidhalbleiterfilm 106 ein, und eine Bindung in dem Kristallbereich in dem Oxidhalbleiterfilm 106 wird aufgebrochen. Deshalb werden mehr amorphe Bereiche in dem Oxidhalbleiterfilm 106 in der Nähe des Gate-Isolierfilms 110 ausgebildet.
  • Insbesondere dringen wahrscheinlich Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe des Gate-Isolierfilms 110 ein. Ein Kanalbildungsbereich des Transistors 150 wird in dem Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet; somit könnten die Eigenschaften des Transistors 150 verändert werden, wenn Verunreinigungen wie z. B. Silizium in die Nähe der Grenzfläche zwischen dem Oxidhalbleiterfilm 106 und dem Gate-Isolierfilm 110 eindringen.
  • Die Veränderung der Struktur des Oxidhalbleiterfilms 106, die auftritt, wenn SiO2, ein Oxid, das Silizium enthält, als Verunreinigung zugesetzt wird, wurde durch klassische Moleküldynamikrechnung (classical molecular dynamics calculation) untersucht. Die Ergebnisse werden anhand von 12A, 12B, 13A, 13B und 14 beschrieben. Es sei angemerkt, dass eine Simulierungssoftware „SCIGRESS ME”, die von Fujitsu Limited hergestellt wird, für die klassische Moleküldynamikrechnung verwendet wurde. Ein empirisches Potential, das die Wechselwirkung zwischen Atomen charakterisiert, wird bei dem klassischen Moleküldynamikverfahren definiert, so dass die Kraft, die auf jedes Atom einwirkt, geschätzt wird. Newtonsches Gesetz der Bewegung wird numerisch gelöst, wodurch Bewegung (zeitabhängige Veränderung (time-dependent change)) jedes Atoms deterministisch verfolgt werden kann.
  • Nachstehend werden Berechnungsmodelle und Berechnungsbedingungen beschrieben. Es sei angemerkt, dass in dieser Berechnung das Born-Mayer-Huggins-Potential verwendet wurde.
  • Eine Einkristallstruktur von InGaZnO4, das 1680 Atome hat (siehe 12A) und eine Struktur von InGaZnO4, das 1680 Atome hat, wobei 20 Atome eines jeden von In, Ga und Zn durch Silizium-(Si-)Atome ersetzt werden (Siehe 12B), wurden als Berechnungsmodelle ausgebildet. In dem Modell in 12B, in dem Ersatz durch Silizium (Si) durchgeführt wird, sind Siliziumatome mit 3,57 Atom-% (2,34 Gew.-%) enthalten. Ferner ist die Dichte des Modells des Einkristalls in 12A 6,36 g/cm3, und die Dichte des Modells in 12B, in dem Ersatz durch Si durchgeführt wird, ist 6,08 g/cm3.
  • Bei 1727°C, was niedriger als der Schmelzpunkt des InGaZnO4-Einkristalls ist (ca. 2000°C laut der Schätzung durch die klassische Moleküldynamikrechnung), wurde eine Strukturentspannung 150 ps lang (Zeitschrittbreite 0,2 fs × 750000 Schritte) mit einem konstanten Druck (1 Atom) an den Berechnungsmodellen in 12A und 12B durch die klassische Moleküldynamikrechnung durchgeführt. Die radialen Verteilungsfunktionen g(r) der zwei Strukturen wurden berechnet. Es sei angemerkt, dass die radiale Verteilungsfunktion g(r) eine Funktion ist, die die Wahrscheinlichkeitsdichte von Atomen darstellt, die in einer Entfernung von r von einem Atom existieren. Wenn die Korrelation zwischen Atomen verschwindet, nähert sich g(r) an 1 an.
  • 13A und 13B zeigen letzte Strukturen, die durch die klassische Moleküldynamikrechnung an den obigen zwei Berechnungsmodellen für 150 ps erhalten wurden. Zusätzlich zeigt 14 die radiale Verteilungsfunktion g(r) bei jeder Struktur.
  • Das Modell des Einkristalls in 13A ist stabil und bewahrt die Kristallstruktur auch bei der letzten Struktur, während das Modell in 13B, in dem Ersatz durch Si durchgeführt wird, instabil ist. Es kann beobachtet werden, dass die Kristallstruktur mit der Zeit verzerrt wird und sich in eine amorphe Struktur verändert. Wenn die radialen Verteilungsfunktionen g(r) der Strukturmodelle in 14 miteinander verglichen werden, findet man, dass das Einkristallmodell auch in einer großen Entfernung Peaks aufweist und eine Fernordnung (long-range order) aufweist. Im Gegensatz dazu findet man, dass in dem Modell, in dem Ersatz durch Si durchgeführt wird, der Peak in einer Entfernung von 0,6 nm verschwindet, und das Modell, in dem Ersatz durch Si durchgeführt wird, keine Fernordnung aufweist.
  • Die obigen Berechnungsergebnisse deuten darauf hin, dass dann, wenn Silizium (Si) in InGaZnO4 enthalten ist, InGaZnO4 wahrscheinlich amorph wird. Ferner wird derartiges InGaZnO4 laut der obigen Ergebnisse nicht kristallisiert, auch wenn InGaZnO4, das Silizium (Si) enthält, bei hoher Temperatur erwärmt wird.
  • Dann wurde eine Veränderung der Struktur des Oxidhalbleiterfilms 106, die auftritt, wenn Kohlenstoffatome (C) zugesetzt werden, durch die klassische Moleküldynamikrechnung untersucht. Die Ergebnisse werden anhand von 12A, 15A, 15B und 16 beschrieben. Es sei angemerkt, dass die Simulierungssoftware „SCIGRESS ME”, die von Fujitsu Limited hergestellt wird, für die klassische Moleküldynamikrechnung verwendet wurde.
  • Berechnungsmodelle und Berechnungsbedingungen sind wie folgt. Es sei angemerkt, dass in dieser Berechnung das Born-Mayer-Huggins-Potential verwendet wurde. Des Weiteren wurde für die Wechselwirkung zwischen Kohlenstoffatomen (C) ein Lennard-Jones-Potential verwendet.
  • Eine Einkristallstruktur von InGaZnO4, das 1680 Atome hat (siehe 12A) und eine Struktur von InGaZnO4, das 1680 Atome hat, wobei 20 Atome eines jeden von In, Ga und Zn durch Kohlenstoffatome (C) ersetzt werden und 80 Atome von Sauerstoff (O) durch Kohlenstoffatome (C) ersetzt werden (siehe 15A), wurden als Berechnungsmodelle ausgebildet. In dem Modell in 15A, in dem Ersatz durch C durchgeführt wird, sind Kohlenstoffatome (C) mit 8,33 Atom-% enthalten. Ferner ist die Dichte des Modells des Einkristalls in 12A 6,36 g/cm3, und die Dichte des Modells in 15A, in dem Ersatz durch C durchgeführt wird, ist 5,89 g/cm3.
  • Bei 1727°C, was niedriger als der Schmelzpunkt des InGaZnO4-Einkristalls ist (ca. 2000°C laut der Schätzung durch die klassische Moleküldynamikrechnung), wurde eine Strukturentspannung 150 ps lang (Zeitschrittbreite 0,2 fs × 750000 Schritte) mit einem konstanten Druck (1 Atom) an den Berechnungsmodellen in 12A und 15A durch die klassische Moleküldynamikrechnung durchgeführt. Die radialen Verteilungsfunktionen g(r) der zwei Strukturen wurden gerechnet. Es sei angemerkt, dass die radiale Verteilungsfunktion g(r) eine Funktion ist, die die Wahrscheinlichkeitsdichte von Atomen darstellt, die in einer Entfernung von r von einem Atom existieren. Wenn die Korrelation zwischen Atomen verschwindet, nähert sich g(r) an 1 an.
  • 13A und 15B zeigen letzte Strukturen, die durch die klassische Moleküldynamikrechnung an den obigen zwei Berechnungsmodellen für 150 ps erhalten wurden. Die radiale Verteilungsfunktion g(r) bei jeder Struktur ist in 16 gezeigt.
  • Das Modell des Einkristalls in 13A ist stabil und bewahrt die Kristallstruktur auch bei der letzten Struktur, während das Modell in 15B, in dem Ersatz durch C durchgeführt wird, instabil ist. Es kann beobachtet werden, dass die Kristallstruktur mit der Zeit verzerrt wird und sich in eine amorphe Struktur verändert. Durch Vergleichen der radialen Verteilungsfunktionen g(r) der Strukturmodelle miteinander wie in 16 findet man, dass das Einkristallmodell auch in einer großen Entfernung Peaks aufweist und die Fernordnung aufweist. Im Gegensatz dazu findet man, dass in dem Modell, in dem Ersatz durch C durchgeführt wird, der Peak in einer Entfernung von 0,7 nm verschwindet, und das Modell, in dem Ersatz durch C durchgeführt wird, keine Fernordnung aufweist.
  • Die obigen Berechnungsergebnisse deuten darauf hin, dass dann, wenn Kohlenstoff (C) in InGaZnO4 enthalten ist, InGaZnO4 wahrscheinlich amorph wird. Ferner wird derartiges InGaZnO4 laut der obigen Ergebnisse nicht kristallisiert, auch wenn InGaZnO4, das Kohlenstoff (C) enthält, bei hoher Temperatur erwärmt wird.
  • Daher wird in der Halbleitervorrichtung, die bei dieser Ausführungsform beschrieben wird, das Eindringen von Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 unterdrückt. Folglich wird in dem Oxidhalbleiterfilm 106 ein Bereich ausgebildet, in dem die Konzentration von Silizium, das von einer Grenzfläche zu dem Gate-Isolierfilm 110 zum Inneren des Oxidhalbleiterfilms 106 hin verteilt ist, niedriger als oder gleich 1,0 Atom-% ist. Ein derartiger Bereich wird wie in 1B ein Bereich 106a genannt. Die Siliziumkonzentration in dem Bereich 106a ist stärker bevorzugt niedriger als oder gleich 0,1 Atom-%. Außerdem wird der Bereich 106a in Kontakt mit dem Gate-Isolierfilm 110 bereitgestellt und hat eine Dicke von kleiner als oder gleich 5 nm.
  • Es sei angemerkt, dass, wie in 1B, ein Bereich in dem Oxidhalbleiterfilm 106, der verschieden von dem Bereich 106a ist, ein Bereich 106b genannt wird.
  • In dem Fall, in dem ferner Verunreinigungen wie z. B. Kohlenstoff in dem Gate-Isolierfilm 110 enthalten sind, könnten solche Verunreinigungen auch in den Oxidhalbleiterfilm 106 eindringen und dienen als Verunreinigungen, wie beim Fall von Silizium. In diesem Fall ist die Konzentration von Kohlenstoff in dem Bereich 106a niedriger als oder gleich 1,0 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 1,0 × 1019 Atome/cm3.
  • Um zu verhindern, dass Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 eindringen, kann der Gate-Isolierfilm derart ausgebildet werden, dass der Oxidhalbleiterfilm 106 nicht beschädigt wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als der Gate-Isolierfilm 110 durch ein Sputterverfahren ausgebildet wird, kann die Auswirkung von Silizium (das ein Bestandteil des Gate-Isolierfilms 110 ist), das mit dem Oxidhalbleiterfilm 106 kollidiert, verringert werden. Damit man den obigen Effekt erzielen kann, kann man beispielsweise das Folgende verwenden: ein Verfahren, bei dem die Leistung zur Abscheidung des Gate-Isolierfilms 110 niedrig ist, ein Verfahren, bei dem der Druck zur Abscheidung des Gate-Isolierfilms 110 hoch ist, ein Verfahren, bei dem eine Distanz zwischen einem Target und einem Substrat (T-S-Distanz) bei der Abscheidung des Gate-Isolierfilms 110 verlängert wird, oder dergleichen. Jedoch ist ein Verfahren zum Ausbilden des Gate-Isolierfilms 110 nicht auf die obigen Verfahren beschränkt. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Siliziumnitridoxidfilm oder dergleichen, der durch ein PE-CVD-Verfahren ausgebildet wird, verwendet werden. Ein PE-CVD-Verfahren wird gegenüber einem Sputterverfahren bevorzugt, weil unter Verwendung des PE-CVD-Verfahrens der Oxidhalbleiterfilm 106, der als Basisfilm dient, weniger beschädigt wird.
  • Wie oben beschrieben worden ist, wird die Konzentration von Verunreinigungen wie z. B. Silizium und Kohlenstoff, die in den Bereich 106a in dem Oxidhalbleiterfilm 106 eindringen, verringert, wodurch eine Veränderung der Eigenschaften des Transistors 150 unterdrückt werden kann. Ferner kann in dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, ein Kristallbereich auch in der Nähe des Gate-Isolierfilms 110 ausgebildet werden. Wenn der Transistor 150 unter Verwendung eines derartigen Oxidhalbleiterfilms 106 ausgebildet wird, kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Es sei angemerkt, dass die Details der anderen Komponenten des Transistors anhand von 2A bis 2D beim Beschreiben eines Verfahrens zum Herstellen des Transistors 150 nachstehend beschrieben werden.
  • <Herstellungsverfahren des Transistors 150>
  • Nachstehend wird ein Beispiel für ein Verfahren zum Herstellen des Transistors 150 in 1A und 1B dieser Ausführungsform anhand von 2A bis 2D beschrieben.
  • Zuerst wird das Substrat 102 vorbereitet. Es gibt zwar keine bestimmte Begrenzung auf ein Substrat, das als das Substrat 102 verwendet werden kann, es ist jedoch nötig, dass das Substrat Wärmebeständigkeit aufweist, mit der es später zumindest eine Wärmebehandlung aushalten kann. Beispielsweise kann ein Glassubstrat wie z. B. ein Bariumborosilikatglassubstrat oder ein Alumoborosilikatglassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium oder Siliziumkarbid, ein Verbund-Halbleitersubstrat aus Siliziumgermanium oder dergleichen, ein SOI-Substrat oder dergleichen verwendet werden.
  • Ein flexibles Substrat kann als das Substrat 102 verwendet werden. Im Fall der Verwendung eines flexiblen Substrats kann ein Transistor, der den Oxidhalbleiterfilm 106 beinhaltet, direkt über dem flexiblen Substrat ausgebildet werden. Alternativ kann ein Transistor, der den Oxidhalbleiterfilm 106 beinhaltet, über einem anderen Substrat ausgebildet werden und dann kann der Transistor abgetrennt und zu einem flexiblen Substrat versetzt werden. Damit man den Transistor von dem Substrat abtrennen und zu dem flexiblen Substrat versetzen kann, kann eine Trennschicht zwischen dem Substrat und dem Transistor, der den Oxidhalbleiterfilm 106 beinhaltet, angeordnet werden.
  • Als Nächstes wird der Basis-Isolierfilm 104 über dem Substrat 102 ausgebildet (siehe 2A). Der Basis-Isolierfilm 104 hat einen Effekt, dass er die Diffusion eines Verunreinigungselements wie z. B. Wasserstoff oder Feuchtigkeit aus dem Substrat 102 verhindert, und kann mit einer einschichtigen Struktur oder einer gestapelten Struktur, die einen oder mehrere von einem Siliziumnitridfilm, einem Siliziumoxidfilm, einem Siliziumnitridoxidfilm und einem Siliziumoxynitridfilm verwendet, ausgebildet werden.
  • Darüber hinaus kann als anderer Effekt des Basis-Isolierfilms 104 Sauerstoff zu dem später ausgebildeten Oxidhalbleiterfilm 106 zugeführt werden. Beispielsweise kann in dem Fall, in dem ein Isolierfilm, der ein Oxid enthält, als der Basis-Isolierfilm 104 ausgebildet wird, ein Teil enthaltenen Sauerstoffs durch Erwärmung des Basis-Isolierfilms 104 abgegeben werden. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können somit gefüllt werden. Insbesondere enthält vorzugsweise der Basis-Isolierfilm 104 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Basis-Isolierfilm 104 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Basis-Isolierfilm 104 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 150, bei dem der Oxidhalbleiterfilm 106 verwendet wird, vorteilhafte Transistoreigenschaften aufweisen kann.
  • Bevor der Basis-Isolierfilm 104 ausgebildet wird, kann eine Plasmabehandlung oder dergleichen an dem Substrat 102 durchgeführt werden. Als Plasmabehandlung kann ein umgekehrtes Sputtern, bei dem ein Argongas eingeführt wird und Plasma erzeugt wird, durchgeführt werden. Das umgekehrte Sputtern ist ein Verfahren, bei dem eine HF-Leistungsquelle zum Anlegen einer Spannung an die Substrat 102-Seite in einer Argon-Atmosphäre verwendet wird, so dass Plasma in der Nähe des Substrats 102 erzeugt wird, um eine Oberfläche des Substrats zu modifizieren. Es sei angemerkt, dass statt einer Argon-Atmosphäre eine Stickstoff-Atmosphäre, eine Helium-Atmosphäre, eine Sauerstoff-Atmosphäre oder dergleichen verwendet werden kann. Das umgekehrte Sputtern kann teilchenförmige Substanzen (auch als Partikel oder Staub bezeichnet), die an der Oberfläche des Substrats 102 haften, entfernen.
  • Als Nächstes wird der Oxidhalbleiterfilm 106 über dem Basis-Isolierfilm 104 ausgebildet (siehe 2A). Der Oxidhalbleiterfilm 106 ist vorzugsweise ein CAAC-OS-Film. Es sei angemerkt, dass der Basis-Isolierfilm 104 und der Oxidhalbleiterfilm 106 vorzugsweise sukzessiv ausgebildet werden, ohne der Luft ausgesetzt zu werden.
  • Der CAAC-OS-Film, der für den Oxidhalbleiterfilm 106 verwendet werden kann, wird nachstehend detailliert beschrieben.
  • Der CAAC-OS-Film ist weder vollständig einkristallin noch vollständig amorph. Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer kristallinen/amorphen Mischphasenstruktur, bei der Kristallbereiche in einer amorphen Phase eingeschlossen sind. Es sei angemerkt, dass in den meisten Fällen der Kristallbereich in einen Würfel mit einer Kantenlänge von weniger als 100 nm passt. Aus einem mit einem Transmissionselektronenmikroskop (TEM) erhaltenen Beobachtungsbild wird in dem CAAC-OS-Film eine Grenze zwischen einem amorphen Bereich und einem Kristallbereich nicht deutlich. Außerdem wird mittels TEM in dem CAAC-OS-Film keine Korngrenze erkannt. Folglich ist in dem CAAC-OS-Film eine Verringerung der Elektronenbeweglichkeit, die der Korngrenze zugeschrieben wird, unterdrückt.
  • Bei jedem der in dem CAAC-OS-Film eingeschlossenen Kristallbereiche ist eine c-Achse in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, eine dreieckige oder hexagonale Atomanordnung, gesehen aus der Richtung, die senkrecht zur a-b-Fläche ist, ist ausgebildet und Metallatome sind in einer geschichteten Weise angeordnet oder Metallatome und Sauerstoffatome sind in einer geschichteten Weise angeordnet, gesehen aus der Richtung, die senkrecht zur c-Achse ist. Es sei angemerkt, dass bei den Kristallbereichen die Richtungen einer a-Achse und einer b-Achse eines Kristallbereichs unterschiedlich von denjenigen eines anderen Kristallbereichs sein können. In dieser Beschreibung und dergleichen umfasst der einfache Ausdruck „senkrecht” einen Bereich von 85° bis 95°. Außerdem umfasst der einfache Ausdruck „parallel” einen Bereich von –5° bis 5°.
  • In dem CAAC-OS-Film ist die Verteilung der Kristallbereiche nicht unbedingt gleichmäßig. Beispielsweise ist in dem Fall, in dem beim Ausbildungsprozess des CAAC-OS-Films das Kristallwachstum von einer Oberflächenseite des Oxidhalbleiterfilms aus stattfindet, der Anteil der Kristallbereiche in der Nähe der Oberfläche des Oxidhalbleiterfilms in einigen Fällen höher als derjenige in der Nähe einer Oberfläche, auf der der Oxidhalbleiterfilm ausgebildet ist.
  • Da die c-Achsen der in dem CAAC-OS-Film enthaltenen Kristallbereiche in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, können sich in Abhängigkeit von der Form des CAAC-OS-Films (der Querschnittsform der Oberfläche, auf der der CAAC-OS-Film ausgebildet ist, oder der Querschnittsform der Oberfläche des CAAC-OS-Films) die Richtungen der c-Achsen voneinander unterscheiden. Es sei angemerkt, dass dann, wenn der CAAC-OS-Film ausgebildet wird, die Richtung der c-Achse des Kristallbereichs eine Richtung ist, die parallel zu einem Normalenvektor der Oberfläche, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor der Oberfläche des CAAC-OS-Films ist. Der Kristallbereich wird durch die Filmausbildung oder durch eine Behandlung zur Kristallbildung, wie z. B. eine Wärmebehandlung nach der Filmausbildung, gebildet.
  • Unter Verwendung des CAAC-OS Films in einem Transistor kann eine Veränderung der elektrischen Eigenschaften des Transistors aufgrund von Bestrahlung mit sichtbarem Licht oder UV-Licht verringert werden. Eine Veränderung und Schwankungen der Schwellenspannung können unterdrückt werden. Somit hat der Transistor eine hohe Zuverlässigkeit.
  • In einem Oxidhalbleiter, der eine Kristallinität besitzt (einem kristallinen Oxidhalbleiter), können Defekte in dem Bulk weiter reduziert werden. Ferner kann dann, wenn die Oberflächenglattheit des kristallinen Oxidhalbleiterfilms erhöht wird, ein Transistor mit obenliegendem Gate (top-gate transistor), der einen derartigen Oxidhalbleiter aufweist, höhere Feld-Effekt-Beweglichkeit erzielen, als ein Transistor, der einen amorphen Oxidhalbleiter aufweist. Um die Oberflächenglattheit des Oxidhalbleiterfilms zu erhöhen, wird der Oxidhalbleiter vorzugsweise über einer glatten Oberfläche ausgebildet. Insbesondere wird der Oxidhalbleiter vorzugsweise über einer Oberfläche mit einer durchschnittlichen Oberflächenrauheit (Ra) von weniger als oder gleich 0,15 nm, bevorzugt weniger als oder gleich 0,1 nm ausgebildet.
  • Es sei angemerkt, dass die durchschnittliche Oberflächenrauheit (Ra) durch eine dreidimensionale Erweiterung einer arithmetischen mittleren Oberflächenrauheit derart, dass sie auf eine gekrümmte Oberfläche angewendet werden kann, erhalten wird. Die Ra kann als ein ”Mittelwert der Absolutwerte der Abweichungen von einer Referenzoberfläche zu einer bestimmten Oberfläche” ausgedrückt werden und ist durch die folgende Formel definiert. [FORMEL 1]
    Figure DE112012007290B3_0002
  • Die bestimmte Oberfläche ist hier eine Oberfläche, die ein Gegenstand der Rauheitsmessung ist, wobei sie ein viereckiges Gebiet ist, das von vier durch die Koordinaten (x1, y1, f(x1, y1)), (x1, y2, f(x1, y2)), (x2, y1, f(x2, y1)) und (x2, y2, f(x2, y2)) bezeichneten Punkten dargestellt ist. Darüber hinaus stellt So die Fläche eines Rechtecks, das durch Projizieren der bestimmten Oberfläche auf die x-y Fläche erhalten ist, dar und Z0 stellt die Höhe der Bezugsoberfläche (die durchschnittliche Höhe der bestimmten Oberfläche) dar. Die Ra kann unter Verwendung eines Rasterkraftmikroskops (atomic force microsope: AFM) gemessen werden.
  • Ein Oxidhalbleiter, der für den Oxidhalbleiterfilm 106 verwendet wird, enthält vorzugsweise zumindest Indium (In) oder Zink (Zn). Insbesondere sind vorzugsweise In und Zn enthalten. Als Stabilisator zur Verringerung von Schwankungen der elektrischen Eigenschaften eines Transistors, der den Oxidhalbleiterfilm aufweist, ist vorzugsweise zusätzlich Gallium (Ga) enthalten. Zinn (Sn) ist vorzugsweise als Stabilisator enthalten. Zudem ist vorzugsweise als Stabilisator ein oder mehrere Elemente enthalten, die aus Hafnium (Hf), Zirkonium (Zr), Titan (Ti), Scandium (Sc), Yttrium (Y) und einem Lanthanoidelement (wie z. B. Cer (Ce), Neodym (Nd) oder Gadolinium (Gd)) ausgewählt werden.
  • Als Oxidhalbleiter kann beispielsweise eines der Folgenden verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, ein Oxid auf In-Zn-Basis, ein Oxid auf Sn-Zn-Basis, ein Oxid auf Al-Zn-Basis, ein Oxid auf Zn-Mg-Basis, ein Oxid auf Sn-Mg-Basis, ein Oxid auf In-Mg-Basis, ein Oxid auf In-Ga-Basis, ein Oxid auf In-Ga-Zn-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf Sn-Ga-Zn-Basis, ein Oxid auf Al-Ga-Zn-Basis, ein Oxid auf Sn-Al-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-Zr-Zn-Basis, ein Oxid auf In-Ti-Zn-Basis, ein Oxid auf In-Sc-Zn-Basis, ein Oxid auf In-Y-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Pr-Zn-Basis, ein Oxid auf In-Nd-Zn-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis, ein Oxid auf In-Lu-Zn-Basis, ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis und ein Oxid auf In-Hf-Al-Zn-Basis.
  • Hier hat ein „Oxid auf In-Ga-Zn-Basis” die Bedeutung eines In, Ga und Zn als Hauptkomponenten enthaltenden Oxides, wobei es keine besondere Einschränkung bezüglich des Verhältnisses von In:Ga:Zn gibt. Das Oxid auf In-Ga-Zn-Basis kann ein Metallelement zusätzlich zu In, Ga und Zn enthalten.
  • Alternativ kann ein Material, das durch InMO3(ZnO)m (m > 0, wobei m keine ganze Zahl ist) dargestellt wird, als Oxidhalbleiter verwendet werden. Es sei angemerkt, dass M ein oder mehrere Metallelemente bezeichnet, die aus Ga, Fe, Mn und Co ausgewählt werden, oder das oben als Stabilisator beschriebene Element bezeichnet. Als Alternative dazu kann ein Material als Oxidhalbleiter verwendet werden, das durch eine chemische Formel, In2SnO5(ZnO)n (n > 0, wobei n eine natürliche Zahl ist), dargestellt wird.
  • Beispielsweise kann ein Oxid auf In-Ga-Zn-Basis mit einem Atomverhältnis in dem In:Ga:Zn = 1:1:1, In:Ga:Zn = 3:1:2 oder In:Ga:Zn = 2:1:3 oder eines der Oxide, deren Zusammensetzung den obigen Zusammensetzungen nahe ist, verwendet werden.
  • In einem Herstellungsschritt des Oxidhalbleiterfilms 106 ist bevorzugt, dass möglichst wenig Wasserstoff oder Wasser in dem Oxidhalbleiterfilm 106 enthalten ist. Beispielsweise ist bevorzugst, dass das Substrat 102, auf dem der Basis-Isolierfilm 104 schon ausgebildet worden ist, in einer Vorheizkammer einer Sputtereinrichtung als Vorbehandlung zum Ausbilden des Oxidhalbleiterfilms 106 vorgeheizt wird, so dass Verunreinigungen wie z. B. Wasser und Feuchtigkeit, die an dem Substrat 102 und dem Basis-Isolierilm 104 adsorbiert sind, entfernt und beseitigt werden. Dann wird der Oxidhalbleiterfilm 106 vorzugsweise in einer Abscheidungskammer, von der verbleibende Feuchtigkeit entfernt wird, ausgebildet.
  • Zum Entfernen der Feuchtigkeit in der Vorheizkammer und der Abscheidungskammer wird vorzugsweise eine Einfang-Vakuumpumpe, wie z. B. eine Kryopumpe, eine Ionenpumpe oder eine Titan-Sublimationspumpe verwendet. Eine Evakuierungseinrichtung kann ferner eine Turbopumpe, die mit einer Kühlfalle versehen ist, sein. Von der Vorheizkammer und der Abscheidungskammer, die mit der Kryopumpe entleert werden, werden ein Wasserstoffatom, eine Verbindung, die ein Wasserstoffatom enthält, wie z. B. Wasser (H2O) (stärker bevorzugt auch eine Verbindung, die ein Kohlenstoffatom enthält) und dergleichen entfernt, wodurch die Konzentration der Verunreinigungen wie z. B. Wasserstoff oder Feuchtigkeit in dem Oxidhalbleiterfilm 106, der ausgebildet wird, verringert werden kann.
  • Es sei angemerkt, dass bei dieser Ausführungsform ein Oxid auf In-Ga-Zn-Basis als der Oxidhalbleiterfilm 106 durch ein Sputterverfahren abgeschieden wird. Der Oxidhalbleiterfilm 106 kann durch ein Sputterverfahren in einer Edelgasatmosphäre (typischerweise Argonatmosphäre), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre von einem Edelgas und Sauerstoff ausgebildet werden.
  • Als Target zum Ausbilden eines Oxidfilms auf In-Ga-Zn-Basis als der Oxidhalbleiterfilm 106 durch ein Sputterverfahren kann beispielsweise ein Metalloxidtarget mit einem Atomverhältnis, in dem In:Ga:Zn = 1:1:1, ein Metalloxidtarget mit einem Atomverhältnis, in dem In:Ga:Zn = 3:1:2, oder ein Metalloxidtarget mit einem Atomverhältnis, in dem In:Ga:Zn = 2:1:3, verwendet werden. Jedoch sind ein Material und eine Zusammensetzung eines Targets zum Ausbilden des Oxidhalbleiterfilms 106 nicht auf die Obigen beschränkt.
  • Wenn ferner der Oxidhalbleiterfilm 106 unter Verwendung des obigen Metalloxidtargets ausgebildet wird, ist die Zusammensetzung des Targets in einigen Fällen unterschiedlich von der Zusammensetzung eines Films, der über dem Substrat ausgebildet wird. Beispielsweise wird dann, wenn das Metalloxidtarget mit einem Molverhältnis, in dem In2O3:Ga2O3:ZnO = 1:1:1, verwendet wird, in einigen Fällen das Zusammensetzungsverhältnis des dünnen Oxidhalbleiterfilms 106 zu In2O3:Ga2O3:ZnO = 1:1:0,6 bis 1:1:0,8 [Molverhältnis], was von den Bedingungen zum Ausbilden des Films abhängt. Das liegt daran, dass beim Ausbilden des Oxidhalbleiterfilms 106 ZnO sublimiert wird, oder dass die Sputter-Rate zwischen den Komponenten, In2O3, Ga2O3 und ZnO, variiert.
  • Folglich muss dann, wenn ein dünner Film mit einem vorteilhaften Zusammensetzungsverhältnis ausgebildet wird, ein Zusammensetzungsverhältnis des Metalloxidtargets im Voraus reguliert werden. Damit beispielsweise das Zusammensetzungsverhältnis des dünnen Oxidhalbleiterfilms 106 In2O3:Ga2O3:ZnO = 1:1:1 [Molverhältnis] sein soll, wird das Zusammensetzungsverhältnis des Metalloxidtargets auf In2O3:Ga2O3:ZnO = 1:1:1,5 [Molverhältnis] eingestellt. Mit anderen Worten: der ZnO-Gehalt in dem Metalloxidtarget wird im Voraus erhöht. Das Zusammensetzungsverhältnis des Targets ist nicht auf den obigen Wert beschränkt und kann angemessen in Abhängigkeit von den Bedingungen zum Ausbilden des Films oder der Zusammensetzung des auszubildenden dünnen Films reguliert werden. Zudem ist bevorzugt, den ZnO-Gehalt in dem Metalloxidtarget zu erhöhen, weil in diesem Fall die Kristallinität des erhaltenen dünnen Films verbessert wird.
  • Die relative Dichte des Metalloxidtargets ist 90% bis einschließlich 100%, bevorzugt 95% bis einschließlich 99,9%. Durch Verwendung des Metalloxidtargets mit hoher relativer Dichte kann ein dichter Oxidhalbleiterfilm 106 ausgebildet werden.
  • Als Sputtergas zum Ausbilden des Oxidhalbleiterfilms 106 ist zu bevorzugen, ein hochreines Gas, von dem eine Verunreinigung wie z. B. Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid entfernt worden ist, zu verwenden.
  • Es gibt drei Verfahren zum Ausbilden eines CAAC-OS-Films, wenn der CAAC-OS-Film als der Oxidhalbleiterfilm 106 verwendet wird. Bei einem der Verfahren (einem ersten Verfahren) wird ein Oxidhalbleiterfilm bei einer Temperatur von höher als oder gleich 100°C und niedriger als oder gleich 450°C ausgebildet, wodurch Kristallbereiche, in denen die c-Achsen in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der Oxidhalbleiterfilm ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des Oxidhalbleiterfilms ist, in dem Oxidhalbleiterfilm gebildet werden. Beim einem weiteren Verfahren (einem zweiten Verfahren) wird ein Oxidhalbleiterfilm mit einer kleinen Dicke ausgebildet, und dann wird er bei einer Temperatur von höher als oder gleich 200°C und niedriger als oder gleich 700°C erwärmt, wodurch Kristallbereiche, in denen die c-Achsen in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der Oxidhalbleiterfilm ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des Oxidhalbleiterfilms ist, in dem Oxidhalbleiterfilm gebildet werden. Bei einem weiteren Verfahren (einem dritten Verfahren) wird ein erster Oxidhalbleiterfilm mit einer kleinen Dicke ausgebildet, dann wird er bei einer Temperatur von höher als oder gleich 200°C und niedriger als oder gleich 700°C erwärmt, und ein zweiter Oxidhalbleiterfilm wird ausgebildet, wodurch Kristallbereiche, in denen die c-Achsen in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der Oxidhalbleiterfilm ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des Oxidhalbleiterfilms ist, in dem Oxidhalbleiterfilm gebildet werden.
  • Beispielsweise wird der CAAC-OS-Film durch ein Sputterverfahren mit einem polykristallinen Oxidhalbleiter-Sputtertarget ausgebildet. Wenn Ionen mit dem Sputtertarget zusammenstoßen, kann ein in dem Sputtertarget enthaltener Kristallbereich entlang einer a-b-Fläche von dem Target abgetrennt werden. Mit anderen Worten: ein gesputtertes Teilchen mit einer Fläche, die parallel zu der a-b-Fläche ist (flachplatteähnliches gesputtertes Teilchen oder pelletähnliches gesputtertes Teilchen) kann von dem Sputtertarget abplatzen. In diesem Fall erreicht das flachplatteähnliche gesputterte Teilchen unter Bewahrung seines Kristallzustandes ein Substrat, wodurch der CAAC-OS-Film ausgebildet werden kann.
  • Für die Herstellung des CAAC-OS-Films finden vorzugsweise die folgenden Bedingungen Anwendung.
  • Durch Verringern der Menge an Verunreinigungen, die in den CAAC-OS-Film während der Abscheidung eindringen, kann verhindert werden, dass der Kristallzustand durch die Verunreinigungen aufgebrochen wird. Beispielsweise kann die Konzentration der in der Abscheidungskammer vorhandenen Verunreinigungen (z. B. Wasserstoff, Wasser, Kohlenstoffdioxid oder Stickstoff) verringert werden. Außerdem kann die Konzentration der Verunreinigungen in einem Abscheidungsgas verringert werden. Insbesondere wird ein Abscheidungsgas verwendet, dessen Taupunkt bei –80°C oder niedriger, vorzugsweise bei –100°C oder niedriger liegt.
  • Durch Erhöhen der Erwärmungstemperatur des Substrats während der Abscheidung tritt wahrscheinlich eine Wanderung eines gesputterten Teilchens auf, nachdem das gesputterte Teilchen eine Oberfläche eines Substrats erreicht hat. Im Besonderen ist die Erwärmungstemperatur des Substrats während der Abscheidung höher als oder gleich 100°C und niedriger als oder gleich 740°C, bevorzugt höher als oder gleich 150°C und niedriger als oder gleich 500°C. Durch Erhöhen der Erwärmungstemperatur des Substrats während der Abscheidung findet dann, wenn das flachplattenähnliche gesputterte Teilchen das Substrat erreicht, auf der Oberfläche des Substrats eine Wanderung statt, derart, dass eine ebene Fläche des flachplattenähnlichen gesputterten Teilchens an dem Substrat haftet.
  • Außerdem ist bevorzugt, dass der Sauerstoffanteil am Abscheidungsgas erhöht wird und die Leistung optimiert wird, um Plasmaschäden bei der Abscheidung zu verringern. Der Sauerstoffanteil am Abscheidungsgas beträgt 30 Vol.-% oder höher, vorzugsweise 100 Vol.-%.
  • Es sei angemerkt, dass dann, wenn ein kristalliner (einkristalliner oder mikrokristalliner) Oxidhalbleiterfilm außer einem CAAC-OS-Film als der Oxidhalbleiterfilm 106 ausgebildet wird, es keine besondere Beschränkung bezüglich der Abscheidungstemperatur gibt.
  • Als Nächstes wird ein leitender Film, der für eine Source-Elektrode und eine Drain-Elektrode (einschließlich einer Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet ist) verwendet wird, über dem Basis-Isolierfilm 104 und dem Oxidhalbleiterfilm 106 ausgebildet. Als der leitende Film, der für die Source-Elektrode und die Drain-Elektrode verwendet wird, kann beispielsweise ein Metallfilm, der ein Element enthält, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird, oder ein Metallnitridfilm, der irgendeines der oben genannten Elemente als seine Komponente enthält (z. B. ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), verwendet werden. Alternativ kann der leitende Film eine Struktur aufweisen, bei der ein Film aus einem einen hohen Schmelzpunkt aufweisenden Metall, wie z. B. Titan, Molybdän oder Wolfram, oder ein Nitridfilm aus irgendeinem dieser Elemente (z. B. ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitrifilm) auf der Bodenfläche und/oder der nach oben weisenden Fläche eines Metallfilms aus Aluminium, Kupfer oder dergleichen gestapelt ist. Ferner kann der leitende Film, der für die Source-Elektrode und die Drain-Elektrode verwendet wird, aus einem leitenden Metalloxid ausgebildet werden. Als das leitende Metalloxid kann Indiumoxid (In2O3), Zinnoxid (SnO2), Zinkoxid (ZnO), Indiumzinnoxid (In2O3-SnO2; welches in einigen Fällen zu ITO abgekürzt wird) oder Indiumzinkoxid (In2O3-ZnO) verwendet werden. Der leitende Film, der für die Source-Elektrode und die Drain-Elektrode verwendet wird, kann unter Verwendung eines der obigen Materialien ausgebildet werden, um eine einschichtige Struktur oder eine gestapelte Struktur aufzuweisen. Bezüglich des Verfahrens zum Ausbilden des leitenden Films gibt es keine besondere Beschränkung, und verschiedene Verfahren zum Ausbilden des Films, wie z. B. ein Verdampfungsverfahren, ein CVD-Verfahren, ein Sputterverfahren und ein Rotationsbeschichtungsverfahren, können verwendet werden.
  • Als Nächstes wird eine Fotolackmaske über dem leitenden Film durch einen Fotolithografieschritt ausgebildet, und selektives Ätzen wird durchgeführt, so dass die Source-Elektrode 108a und die Drain-Elektrode 108b ausgebildet werden. Dann wird die Fotolackmaske entfernt (siehe 2B). Für die Belichtung zum Ausbilden der Fotolackmaske bei dem Fotolithografieschritt kann Ultraviolett, ein KrF-Laser oder ein ArF-Laser verwendet werden.
  • In diesem Schritt wird eine Kanallänge L des später fertiggestellten Transistors 150 durch eine Distanz zwischen einem unteren Ende der Source-Elektrode 108a und einem unteren Ende der Drain-Elektrode 108b bestimmt, die einander über dem Oxidhalbleiterfilm 106 benachbart sind. Wenn eine Belichtung für eine Kanallänge L von weniger als 25 nm durchgeführt wird, kann die Belichtung zum Ausbilden der Fotolackmaske in dem Fotolithographieschritt beispielsweise unter Verwendung von extremem ultraviolettem Licht mit einer extrem kurzen Wellenlänge von mehreren Nanometern bis mehreren zehn Nanometern durchgeführt werden. Bei der Belichtung durch ein extremes ultraviolettes Licht ist die Auflösung hoch und die Fokustiefe ist groß. Die Kanallänge L des später fertiggestellten Transistors 150 kann also verringert werden, wodurch die Betriebsgeschwindigkeit einer Schaltung erhöht werden kann.
  • Um die Anzahl der Fotomasken in einem Fotolithografieschritt und die Anzahl der Fotolithografieschritte zu reduzieren, kann ein Ätzschritt unter Verwendung einer Mehrtonmaske durchgeführt werden, die eine Belichtungsmaske ist und durch die Licht durchgelassen wird, um eine Vielzahl von Intensitäten aufzuweisen. Eine Fotolackmaske, die unter Verwendung einer Mehrtonmaske ausgebildet wird, weist eine Vielzahl von Dicken auf und kann ferner durch Ätzen in der Form verändert werden; somit kann die Fotolackmaske in einer Vielzahl von Ätzschritten zum Verarbeiten in verschiedene Muster verwendet werden. Daher kann eine Fotolackmaske für mindestens zwei oder mehr Arten unterschiedlicher Muster unter Verwendung einer Mehrtonmaske ausgebildet werden. Infolgedessen kann die Anzahl der Belichtungsmasken reduziert werden, und damit kann auch die Anzahl entsprechender Fotolithografieschritte reduziert werden, wodurch ein Prozess vereinfacht werden kann.
  • Es sei angemerkt, dass es bevorzugt ist, dass die Ätzbedingungen optimiert werden, um nicht den Oxidhalbleiterfilm 106 beim Ätzen des leitenden Films zu ätzen und teilen. Jedoch ist es schwer, solche Ätzbedingungen zu erreichen, unter denen nur der leitende Film geätzt wird und der Oxidhalbleiterfilm 106 gar nicht geätzt wird. In einigen Fällen wird nur ein Teil des Oxidhalbleiterfilms 106, z. B. 5% bis 50% der Dicke des Oxidhalbleiterfilms 106 geätzt, so dass der Oxidhalbleiterfilm 106 eine Rille (einen niedrigen Teil) aufweist, wenn der leitende Film geätzt wird.
  • Als Nächstes wird der Gate-Isolierfilm 110 ausgebildet, um den Oxidhalbleiterfilm 106, die Source-Elektrode 108a und die Drain-Elektrode 108b zu bedecken. Der Gate-Isolierfilm 110 kann eine Dicke von größer als oder gleich 1 nm und kleiner als oder gleich 500 nm aufweisen. Es gibt keine besondere Beschränkung bezüglich des Verfahrens zum Ausbilden des Gate-Isolierfilms 110. Beispielsweise kann ein Sputterverfahren, ein MBE-Verfahren, ein CVD-Verfahren, ein Laserstrahlverdampfungsverfahren, ein ALD-Verfahren oder dergleichen angemessen zum Ausbilden des Gate-Isolierfilms 110 verwendet werden.
  • Für den Gate-Isolierfilm 110 wird vorzugsweise ein Oxidisolierfilm mit einer ausreichenden Spannungsfestigkeit und ausreichenden isolierenden Eigenschaften verwendet. In dem Fall, in dem der Gate-Isolierfilm 110 eine einschichtige Struktur hat, kann ein Oxid, das Silizium enthält, wie z. B. ein Siliziumoxidfilm, verwendet werden.
  • Des Weiteren werden dann, wenn der Gate-Isolierfilm 110 ausgebildet wird, Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 aufgenommen. Als Ergebnis wird in dem Oxidhalbleiterfilm 106 der Bereich 106a in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet, wobei ein Bereich in dem Oxidhalbleiterfilm 106 außer dem Bereich 106a der Bereich 106b ist.
  • Es sei angemerkt, dass die Siliziumkonzentration in dem Bereich 106a niedriger als oder gleich 1,0 Atom-%, bevorzugt niedriger als oder gleich 0,1 Atom-% beträgt. Der Bereich 106a ist in Kontakt mit dem Gate-Isolierfilm 110 vorgesehen, um eine Dicke von kleiner als oder gleich 5 nm aufzuweisen.
  • Weiterhin dringen in dem Fall, in dem Verunreinigungen wie z. B. Kohlenstoff in dem Gate-Isolierfilm 110 enthalten sind, solche Verunreinigungen auch in den Bereich 106a in dem Oxidhalbleiterfilm 106 ein und dienen als Verunreinigungen, wie beim Fall von Silizium. In diesem Fall ist die Konzentration von Kohlenstoff in dem Bereich 106a niedriger als oder gleich 1,0 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 1,0 × 1019 Atome/cm3.
  • Alternativ kann der Gate-Isolierfilm 110 eine gestapelte Struktur aufweisen. In dem Fall, in dem der Gate-Isolierfilm 110 eine gestapelte Struktur aufweist, kann beispielsweise Galliumoxid, Aluminiumoxid, Siliziumnitrid, Siliziumoxynitrid, Aluminiumoxynitrid, Yttriumoxid, Lanthanoxid, Siliziumnitridoxid oder dergleichen über einem Oxid, das Silizium enthält, gestapelt werden. Alternativ kann ein Material mit hohem k wie z. B. Hafniumoxid, Hafniumsilikat (HfSixOy (x > 0, y > 0)), Hafniumsilikat, zu dem Stickstoff zugesetzt worden ist (HfSiOxNy (x > 0, y > 0)) oder Hafniumaluminat (HfAlxOy (x > 0, y > 0)) über einem Oxid, das Silizium enthält, gestapelt werden.
  • Wenn ein Oxid, das Silizium enthält, als der Gate-Isolierfilm 110 verwendet wird, kann ein Teil von Sauerstoff, der in dem Isolierfilm enthalten ist, durch eine später erwähnte Wärmebehandlung abgegeben werden. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können gefüllt werden. Insbesondere enthält vorzugsweise der Gate-Isolierfilm 110 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Gate-Isolierfilm 110 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Gate-Isolierfilm 110 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 150, bei dem der Oxidhalbleiterfilm 106 verwendet wird, bevorzugte Transistoreigenschaften aufweisen kann.
  • Um zu verhindern, dass Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 eindringen, wird der Gate-Isolierfilm 110 derart ausgebildet, dass der Oxidhalbleiterfilm 106 nicht beschädigt wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als der Gate-Isolierfilm 110 durch ein Sputterverfahren ausgebildet wird, kann die Auswirkung von Silizium (das ein Bestandteil des Gate-Isolierfilms 110 ist), das mit dem Oxidhalbleiterfilm 106 kollidiert, verringert werden. Damit man den obigen Effekt erzielen kann, kann man beispielsweise das Folgende verwenden: ein Verfahren, bei dem die Leistung zur Abscheidung des Gate-Isolierfilms 110 niedrig ist, ein Verfahren, bei dem der Druck zur Abscheidung des Gate-Isolierfilms 110 hoch ist, ein Verfahren, bei dem eine Distanz zwischen einem Target und einem Substrat (T-S-Distanz) bei der Abscheidung des Gate-Isolierfilms 110 verlängert wird, oder dergleichen. Jedoch ist ein Verfahren zum Ausbilden des Gate-Isolierfilms 110 nicht auf die obigen Verfahren beschränkt. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Siliziumnitridoxidfilm oder dergleichen, der durch ein PE-CVD-Verfahren ausgebildet wird, verwendet werden. Ein PE-CVD-Verfahren wird gegenüber einem Sputterverfahren bevorzugt, weil unter Verwendung des PE-CVD-Verfahrens der Oxidhalbleiterfilm 106, der als Basisfilm dient, weniger beschädigt wird.
  • Als Nächstes wird ein leitender Film zum Ausbilden einer Gate-Elektrode (sowie eine Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet wird) über dem Gate-Isolierfilm 110 ausgebildet. Der leitende Film für die Gate-Elektrode kann beispielsweise unter Verwendung eines Metallmaterials ausgebildet werden, wie z. B. Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das eines dieser Materialien als seine Hauptkomponente enthält. Alternativ kann der leitende Film für die Gate-Elektrode unter Verwendung eines leitenden Metalloxides ausgebildet werden. Als das leitende Metalloxid kann Indiumoxid (In2O3), Zinnoxid (SnO2), Zinkoxid (ZnO), Indiumzinnoxid (In2O3-SnO2; welches in einigen Fällen zu ITO abgekürzt wird) oder Indiumzinkoxid (In2O3-ZnO) oder eines dieser Metalloxidmaterialien, das Silizium oder Siliziumoxid enthält, verwendet werden. Die Gate-Elektrode kann unter Verwendung eines der obigen Materialien ausgebildet werden, um eine einschichtige Struktur oder gestapelte Struktur aufzuweisen. Bezüglich des Verfahrens zum Ausbilden des leitenden Films gibt es keine besondere Beschränkung, und verschiedene Verfahren zum Ausbilden des Films wie z. B. ein Verdampfungsverfahren, ein CVD-Verfahren, ein Sputterverfahren und ein Rotationsbeschichtungsverfahren können verwendet werden.
  • Als Nächstes wird eine Fotolackmaske über dem leitenden Film durch einen Fotolithografieschritt ausgebildet, und selektives Ätzen wird durchgeführt, so dass die Gate-Elektrode 112 ausgebildet wird. Dann wird die Fotolackmaske entfernt (siehe 2C). Die Fotolackmaske zum Ausbilden der Gate-Elektrode 112 kann durch ein Tintenstrahlverfahren ausgebildet werden. Das Ausbilden der Fotolackmaske durch ein Tintenstrahlverfahren braucht keine Fotomaske, und somit können sich die Herstellungskosten ermäßigen. Zum Ätzen der Gate-Elektrode 112 kann Nassätzen und/oder Trockenätzen verwendet werden. Es sei angemerkt, dass dann, wenn die Gate-Elektrode 112 ausgebildet wird, der Transistors 150 fertiggestellt wird.
  • Anschließend wird der Zwischenschicht-Isolierfilm 114 über dem Gate-Isolierfilm 110 und der Gate-Elektrode 112 ausgebildet (siehe 2D).
  • Der Zwischenschicht-Isolierfilm 114 wird vorzugsweise unter Verwendung eines anorganischen Isolierfilms ausgebildet, um eine einschichtige Struktur oder eine gestapelte Struktur eines Oxidisolierfilms, wie z. B. eines Siliziumoxidfilms, eines Siliziumoxynitridfilms, eines Aluminiumoxidfilms, eines Aluminiumoxynitridfilms, eines Galliumoxidfilms oder eines Hafniumoxidfilms, aufzuweisen. Außerdem kann über dem obigen Oxidisolierfilm eine Einzelschicht oder eine gestapelte Schicht eines Nitridisolierfilms wie z. B. eines Siliziumnitridfilms, eines Siliziumnitridoxidfilms, eines Aluminiumnitridfilms oder eines Aluminiumnitridoxidfilms, ausgebildet werden. Beispielsweise werden als gestapelte Schicht ein Siliziumoxidfilm und ein Aluminiumoxidfilm in dieser Reihenfolge über der Gate-Elektrode 112 abgeschieden.
  • Nach dem Ausbilden des Zwischenschicht-Isolierfilms 114 wird vorzugsweise eine Wärmebehandlung an dem Oxidhalbleiterfilm 106 durchgeführt. Die Temperatur der Wärmebehandlung ist höher als oder gleich 300°C und niedriger als oder gleich 700°C, oder niedriger als die untere Entspannungsgrenze (strain point) eines Substrats.
  • Die Wärmebehandlung kann in einer Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt weniger als oder gleich 20 ppm, bevorzugt weniger als oder gleich 1 ppm, stärker bevorzugt weniger als oder gleich 10 ppb beträgt) oder einem Edelgas (wie z. B. Argon oder Helium) durchgeführt werden. Es sei angemerkt, dass es bevorzugt ist, dass in der Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft, einem Edelgas oder dergleichen kein Wasser, Wasserstoff und dergleichen enthalten sind. Es ist auch möglich, dass die Reinheit von Stickstoff, Sauerstoff oder dem Edelgas, der/das in eine Wärmebehandlungseinrichtung eingeleitet wird, auf mehr als oder gleich 6 N (99,9999%), bevorzugt mehr als oder gleich 7 N (99,99999%) (d. h. die Verunreinigungskonzentration beträgt weniger als oder gleich 1 ppm, bevorzugt weniger als oder gleich 0,1 ppm) eingestellt wird.
  • In dem Fall, in dem eine Wärmebehandlung nach dem Ausbilden des Oxidhalbleiterfilms durchgeführt wird, könnte Sauerstoff, der eine der Hauptkomponentenmaterialien in dem Oxidhalbleiter ist, verringert werden. Jedoch kann während der Wärmebehandlung in diesem Schritt Sauerstoff zu dem Oxidhalbleiterfilm 106 von dem Basis-Isolierfilm 104 oder dem Gate-Isolierfilm 110, der unter Verwendung eines Silizium enthaltenden Oxides ausgebildet wird, zugeführt werden; somit können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 gefüllt werden.
  • Indem wie oben beschrieben die Wärmebehandlung durchgeführt wird, kann der Oxidhalbleiterfilm 106 hochgereinigt werden, so dass er möglichst wenige Verunreinigungen, die nicht Hauptkomponenten sind, enthält. Der hochgereinigte Oxidhalbleiterfilm 106 enthält äußerst wenig (nahezu null) Ladungsträger, die von einem Donator abgeleitet sind, und seine Ladungsträgerkonzentration beträgt niedriger als 1 × 1014/cm3, bevorzugt niedriger als 1 × 1012/cm3, stärker bevorzugt niedriger als 1 × 1011/cm3. Auf diese Weise kann der Oxidhalbleiterfilm 106, der zu einem i-Typ-(intrinsischen)Oxidhalbleiter wird, ausgebildet werden.
  • Durch die obigen Schritte wird der Transistor 150 ausgebildet. Bei dem Transistor 150 ist die Konzentration von Verunreinigungen wie z. B. Silizium, die in den Bereich 106a des Oxidhalbleiterfilms 106 aufgenommen werden, niedrig. Ferner kann in dem Fall, in dem der Oxidhalbleiterfilm ein CAAC-OS-Film ist, ein Kristallbereich auch in der Nähe der Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm 110 ausgebildet werden. Deshalb kann der Transistor 150 stabile elektrische Eigenschaften aufweisen.
  • Über dem Zwischenschicht-Isolierfilm 114 kann ein Planarisierungsisolierfilm weiterhin ausgebildet werden. Der Planarisierungsisolierfilm kann unter Verwendung eines organischen Materials mit Wärmebeständigkeit ausgebildet werden, und z. B. kann ein Acrylharz, ein Polyimidharz, ein Harz auf Benzocyclobuten-Basis, ein Polyamidharz oder ein Epoxidharz verwendet werden. Zusätzlich zu solchen organischen Materialien kann ein Material mit niedriger Dielektrizitätskonstante (Material mit niedrigem k) oder ein Harz auf Siloxan-Basis verwendet werden. Es sei angemerkt, dass der Planarisierungsisolierfilm durch Stapeln einer Vielzahl von Isolierfilmen, die aus einem dieser Materialien ausgebildet werden, ausgebildet werden kann.
  • Die Verfahren und Strukturen dieser Ausführungsform können angemessen mit einem/einer der Verfahren und Strukturen der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform werden Modifikationsbeispiele für die Halbleitervorrichtung und das Verfahren zum Herstellen der Halbleitervorrichtung der Ausführungsform 1, welche in 1A, 1B und 2A bis 2D gezeigt sind, anhand von 3A, 3B, 4A bis 4D, 5A und 5B beschrieben. Es sei angemerkt, dass Teile ähnlich wie diejenige in 1A, 1B und 2A bis 2D durch die gleichen Bezugszeichen bezeichnet werden, und eine Beschreibung davon wird weggelassen.
  • <Beispiel für eine Struktur einer Halbleitervorrichtung (Modifikationsbeispiel)>
  • In 3A und 3B ist ein Transistor mit obenliegendem Gate (top-gate transistor) als Beispiel für eine Halbleitervorrichtung gezeigt. 3A ist eine Draufsicht, und 3B ist eine Querschnittsansicht entlang der gestrichelten Linie X2-Y2 in 3A. Es sei angemerkt, dass einige Komponenten eines Transistors 160 (z. B. ein Gate-Isolierfilm 110) der Einfachheit halber in 3A weggelassen sind.
  • Der Transistor 160 in 3A und 3B beinhaltet über einem Substrat 102 einen Basis-Isolierfilm 104, einen Oxidhalbleiterfilm 106, der über dem Basis-Isolierfilm 104 ausgebildet ist und einen Bereich 106c, einen Bereich 106d, einen Bereich 106e und einen Bereich 106f aufweist, den Gate-Isolierfilm 110, der über dem Oxidhalbleiterfilm 106 ausgebildet ist, eine Gate-Elektrode 112, die in Kontakt mit dem Gate-Isolierfilm 110 steht und zumindest mit dem Oxidhalbleiterfilm 106 überlappt, einen Zwischenschicht-Isolierfilm 114, der über dem Gate-Isolierfilm 110 und der Gate-Elektrode 112 ausgebildet ist, und eine Source-Elektrode 108a und eine Drain-Elektrode 108b, die über dem Zwischenschicht-Isolierfilm 114 ausgebildet sind und elektrisch mit dem Oxidhalbleiterfilm 106 verbunden sind.
  • Der Oxidhalbleiterfilm 106 beinhaltet den Bereich 106c und den Bereich 106d, die als Kanalbildungsbereich dienen, und den Bereich 106e und den Bereich 106f, die als Paar von niederohmigen Bereichen dienen, welche derart bereitgestellt sind, dass der Kanalbildungsbereich dazwischen liegt.
  • Wie in 3B gezeigt ist, verjüngt sich ferner ein Endbereich des Oxidhalbleiterfilms 106 vorzugsweise unter einem Winkel von 20° bis 50°. Wenn der Oxidhalbleiterfilm 106 einen senkrechten Endbereich hat, wird Sauerstoff mit höherer Wahrscheinlichkeit von dem Endbereich des Oxidhalbleiterfilms 106 abgegeben; somit werden Sauerstofffehlstellen (oxygen vacancies) wahrscheinlich erzeugt. Wenn der Oxidhalbleiterfilm 106 einen sich verjüngenden Endbereich hat, wird eine Erzeugung von Sauerstofffehlstellen unterdrückt, und daher kann eine Erzeugung von Leckstrom des Transistors 160 verringert werden.
  • Für den Gate-Isolierfilm 110 wird vorzugsweise ein Oxidisolierfilm, der eine ausreichende Spannungsfestigkeit und ausreichende isolierende Eigenschaften aufweist, verwendet. In dem Fall, in dem der Gate-Isolierfilm 110 eine einschichtige Struktur hat, kann beispielsweise ein Oxid, das Silizium enthält, wie z. B. ein Siliziumoxidfilm verwendet werden.
  • Wenn ein Oxid, das Silizium enthält, als der Gate-Isolierfilm 110 verwendet wird, kann ein Teil des Sauerstoffs, der in dem Isolierfilm enthalten ist, durch eine Wärmebehandlung abgegeben werden. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können gefüllt werden. Insbesondere enthält vorzugsweise der Gate-Isolierfilm 110 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Gate-Isolierfilm 110 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Gate-Isolierfilm 110 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 160, bei dem der Oxidhalbleiterfilm 106 verwendet wird, vorteilhafte Transistoreigenschaften aufweisen kann.
  • Jedoch könnte im Fall der Verwendung eines Siliziumoxidfilms als der Gate-Isolierfilm 110 Silizium, das ein Bestandteil des Gate-Isolierfilms 110 ist, als Verunreinigung in den Oxidhalbleiterfilm 106 aufgenommen werden. Silizium, das ein Bestandteil des Gate-Isolierfilms 110 oder dergleichen ist, dringt in den Oxidhalbleiterfilm 106 ein, und dient als Verunreinigung, die die Eigenschaften des Transistors beeinflusst. Ferner dringt in dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, ein Bestandteil des Gate-Isolierfilms 110 in den Oxidhalbleiterfilm 106 ein, und eine Bindung in dem Kristallbereich in dem Oxidhalbleiterfilm 106 wird aufgebrochen. Deshalb werden mehr amorphe Bereiche in dem Oxidhalbleiterfilm 106 in der Nähe des Gate-Isolierfilms 110 ausgebildet.
  • Insbesondere dringen wahrscheinlich Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe des Gate-Isolierfilms 110 ein. Ein Kanalbildungsbereich des Transistors 160 wird in dem Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet; somit könnten die Eigenschaften des Transistors 150 verändert werden, wenn Verunreinigungen wie z. B. Silizium in die Nähe der Grenzfläche zwischen dem Oxidhalbleiterfilm 106 und dem Gate-Isolierfilm 110 eindringen.
  • Somit wird in der Halbleitervorrichtung, die bei dieser Ausführungsform beschrieben wird, das Eindringen von Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 unterdrückt. Folglich wird in dem Oxidhalbleiterfilm 106 ein Bereich ausgebildet, in dem die Konzentration von Silizium, das von einer Grenzfläche zu dem Gate-Isolierfilm 110 zum Inneren des Oxidhalbleiterfilms 106 hin verteilt wird, niedriger als oder gleich 1,0 Atom-% ist. Ein derartiger Bereich wird in 3B der Bereich 106c und der Bereich 106e genannt. Die Konzentrationen von Silizium in dem Bereich 106c und dem Bereich 106e sind stärker bevorzugt niedriger als oder gleich 0,1 Atom-%. Außerdem sind der Bereich 106c und der Bereich 106e in Kontakt mit dem Gate-Isolierfilm 110 bereitgestellt und haben eine Dicke von kleiner als oder gleich 5 nm.
  • Es sei angemerkt, dass in 3B in dem Oxidhalbleiterfilm 106 Bereiche an der Seite des Basis-Isolierfilms 104 der Bereich 106d und der Bereich 106f sind, und dass Bereiche an der Seite des Gate-Isolierfilms 110 der Bereich 106c und der Bereich 106e sind.
  • In dem Fall, in dem ferner Verunreinigungen wie z. B. Kohlenstoff in dem Gate-Isolierfilm 110 enthalten sind, könnten solche Verunreinigungen auch in den Oxidhalbleiterfilm 106 eindringen und dienen als Verunreinigungen, wie beim Fall von Silizium. In diesem Fall sind die Konzentrationen von Kohlenstoff in dem Bereich 106c und dem Bereich 106e niedriger als oder gleich 1,0 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 1,0 × 1019 Atome/cm3.
  • Um zu verhindern, dass Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 eindringen, kann der Gate-Isolierfilm 110 derart ausgebildet werden, dass der Oxidhalbleiterfilm 106 nicht beschädigt wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als der Gate-Isolierfilm 110 durch ein Sputterverfahren ausgebildet wird, kann die Auswirkung von Silizium (das ein Bestandteil des Gate-Isolierfilms 110 ist), das mit dem Oxidhalbleiterfilm 106 kollidiert, verringert werden. Damit man den obigen Effekt erzielen kann, kann man beispielsweise das Folgende verwenden: ein Verfahren, bei dem die Leistung zur Abscheidung des Gate-Isolierfilms 110 niedrig ist, ein Verfahren, bei dem der Druck zur Abscheidung des Gate-Isolierfilms 110 hoch ist, ein Verfahren, bei dem eine Distanz zwischen einem Target und einem Substrat (T-S-Distanz) bei der Abscheidung des Gate-Isolierfilms 110 verlängert wird, oder dergleichen. Jedoch ist ein Verfahren zum Ausbilden des Gate-Isolierfilms 110 nicht auf die obigen Verfahren beschränkt. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Siliziumnitridoxidfilm oder dergleichen, der durch ein PE-CVD-Verfahren ausgebildet wird, verwendet werden. Ein PE-CVD-Verfahren wird gegenüber einem Sputterverfahren bevorzugt, weil unter Verwendung des PE-CVD-Verfahrens der Oxidhalbleiterfilm 106, der als Basisfilm dient, weniger beschädigt wird.
  • Wie oben beschrieben worden ist, werden die Konzentrationen von Verunreinigungen wie z. B. Silizium und Kohlenstoff, die in den Bereich 106c und den Bereich 106e in dem Oxidhalbleiterfilm 106 eindringen, verringert, wodurch eine Veränderung der Eigenschaften des Transistors 160 unterdrückt werden kann. Ferner kann in dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, ein Kristallbereich auch in der Nähe des Gate-Isolierfilms 110 ausgebildet werden. Wenn der Transistor 160 unter Verwendung eines derartigen Oxidhalbleiterfilms 106 ausgebildet wird, kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Es sei angemerkt, dass die Details der anderen Komponenten des Transistors anhand von 4A bis 4D und 5A und 5B beim Beschreiben eines Verfahrens zum Herstellen des Transistors 160 nachstehend beschrieben werden.
  • <Herstellungsverfahren des Transistors 160>
  • Nachstehend wird ein Beispiel für ein Verfahren zum Herstellen des Transistors 160 in 3A und 3B dieser Ausführungsform anhand von 4A bis 4D und 5A und 5B beschrieben.
  • Zuerst wird das Substrat 102 vorbereitet. Ein Substrat mit einer Struktur, die derjenigen der Ausführungsform 1 ähnlich ist, kann als das Substrat 102 verwendet werden.
  • Als Nächstes wird der Basis-Isolierfilm 104 über dem Substrat 102 ausgebildet (siehe 4A). Der Basis-Isolierfilm 104 hat eine Funktion zum Verhindern der Diffusion eines Verunreinigungselements wie z. B. Wasserstoff oder Feuchtigkeit aus dem Substrat 102 und kann mit einer einschichtigen Struktur oder einer gestapelten Struktur, die einen oder mehrere von einem Siliziumnitridfilm, einem Siliziumoxidfilm, einem Siliziumnitridoxidfilm und einem Siliziumoxynitridfilm verwendet, ausgebildet werden.
  • Darüber hinaus hat der Basis-Isolierfilm 104 eine weitere Funktion, Sauerstoff zu dem später ausgebildeten Oxidhalbleiterfilm 106 zuzuführen. Beispielsweise kann in dem Fall, in dem ein Isolierfilm, der ein Oxid enthält, als der Basis-Isolierfilm 104 ausgebildet wird, ein Teil enthaltenden Sauerstoffs durch Erwärmung des Basis-Isolierfilms 104 abgegeben werden. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können gefüllt werden. Insbesondere enthält vorzugsweise der Basis-Isolierfilm 104 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Basis-Isolierfilm 104 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Basis-Isolierfilm 104 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 160, bei dem der Oxidhalbleiterfilm 106 verwendet wird, bevorzugte Transistoreigenschaften aufweisen kann.
  • Bevor der Basis-Isolierfilm 104 ausgebildet wird, kann eine Plasmabehandlung oder dergleichen an dem Substrat 102 durchgeführt werden. Als Plasmabehandlung kann ein umgekehrtes Sputtern, bei dem ein Argongas eingeführt wird und Plasma erzeugt wird, durchgeführt werden. Als Plasmabehandlung kann ein umgekehrtes Sputtern, bei dem ein Argongas eingeführt wird und Plasma erzeugt wird, durchgeführt werden. Das umgekehrte Sputtern ist ein Verfahren, bei dem eine HF-Leistungsquelle zum Anlegen einer Spannung an das Substrat 102 in einer Argon-Atmosphäre verwendet wird, so dass Plasma in der Nähe des Substrats 102 erzeugt wird, um eine Oberfläche des Substrats zu modifizieren. Es sei angemerkt, dass statt einer Argon-Atmosphäre eine Stickstoff-Atmosphäre, eine Helium-Atmosphäre, eine Sauerstoff-Atmosphäre oder dergleichen verwendet werden kann. Das umgekehrte Sputtern kann teilchenförmige Substanzen (auch als Partikel oder Staub bezeichnet), die an der Oberfläche des Substrats 102 haften, entfernen.
  • Als Nächstes wird der Oxidhalbleiterfilm 106 über dem Basis-Isolierfilm 104 ausgebildet (siehe 4A). Der Oxidhalbleiterfilm 106 ist vorzugsweise ein CAAC-OS-Film. Es sei angemerkt, dass der Basis-Isolierfilm 104 und der Oxidhalbleiterfilm 106 vorzugsweise sukzessiv ausgebildet werden, ohne der Luft ausgesetzt zu werden.
  • Der Oxidhalbleiterfilm 106 kann eine Struktur, die derjenigen der Ausführungsform 1 ähnlich ist, aufweisen.
  • Als Nächstes wird der Gate-Isolierfilm 110 ausgebildet, um den Oxidhalbleiterfilm 106 zu bedecken (siehe 4B). Die Dicke des Gate-Isolierfilms 110 kann größer als oder gleich 1 nm und kleiner als oder gleich 500 nm sein. Es gibt keine besondere Beschränkung bezüglich des Verfahrens zum Ausbilden des Gate-Isolierfilms 110. Beispielsweise kann ein Sputterverfahren, ein MBE-Verfahren, ein CVD-Verfahren, ein Laserstrahlverdampfungsverfahren, ein ALD-Verfahren oder dergleichen angemessen zum Ausbilden des Gate-Isolierfilms 110 verwendet werden.
  • Für den Gate-Isolierfilm 110 wird vorzugsweise ein Oxidisolierfilm mit einer ausreichenden Spanungsfestigkeit und ausreichenden isolierenden Eigenschaften verwendet. In dem Fall, in dem der Gate-Isolierfilm 110 eine einschichtige Struktur hat, kann beispielsweise ein Oxid, das ein Silizium film enthält, wie z. B. ein Siliziumoxidfilm, verwendet werden.
  • Des Weiteren dringen dann, wenn der Gate-Isolierfilm 110 ausgebildet wird, Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ein. Als Ergebnis wird in dem Oxidhalbleiterfilm 106 ein Bereich 106g in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet, und ein Bereich in dem Oxidhalbleiterfilm 106 außer dem Bereich 106g ist ein Bereich 106h. Es sei angemerkt, dass der Bereich 106g später zu dem Bereich 106c und dem Bereich 106e wird, und der Bereich 106h später zu dem Bereich 106d und dem Bereich 106f wird.
  • Die Siliziumkonzentration in dem Bereich 106g ist niedriger als oder gleich 1,0 Atom-%, bevorzugt niedriger als oder gleich 0,1 Atom-%. Der Bereich 106g ist ferner in Kontakt mit dem Gate-Isolierfilm 110 bereitgestellt, um eine Dicke von kleiner als oder gleich 5 nm aufzuweisen.
  • In dem Fall, in dem ferner Verunreinigungen wie z. B. Kohlenstoff in dem Gate-Isolierfilm 110 enthalten sind, dringen solche Verunreinigungen auch in den Bereich 106g in dem Oxidhalbleiterfilm 106 ein und dienen als Verunreinigungen, wie beim Fall von Silizium. In diesem Fall ist die Kohlenstoffkonzentration in dem Bereich 106g niedriger als oder gleich 1,0 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 1,0 × 1019 Atome/cm3.
  • Der Gate-Isolierfilm 110 kann eine gestapelte Struktur aufweisen. In dem Fall, in dem der Gate-Isolierfilm 110 eine gestapelte Struktur aufweist, kann beispielsweise Galliumoxid, Aluminiumoxid, Siliziumnitrid, Siliziumoxynitrid, Aluminiumoxynitrid, Yttriumoxid, Lanthanoxid, Siliziumnitridoxid oder dergleichen über einem Oxid, das Silizium enthält, gestapelt werden. Alternativ kann ein Material mit hohem k wie z. B. Hafniumoxid, Hafniumsilikat (HfSixOy (x > 0, y > 0)), Hafniumsilikat, zu dem Stickstoff zugesetzt worden ist (HfSiOxNy (x > 0, y > 0)) oder Hafniumaluminat (HfAlxOy (x > 0, y > 0)) über einem Oxid, das Silizium enthält, gestapelt werden.
  • Wenn ein Oxid, das Silizium enthält, als der Gate-Isolierfilm 110 verwendet wird, kann ein Teil von Sauerstoff, der in dem Isolierfilm enthalten ist, durch eine Wärmebehandlung abgegeben werden. Daher kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 können gefüllt werden. Insbesondere enthält vorzugsweise der Gate-Isolierfilm 110 eine große Menge an Sauerstoff, die zumindest seine Stöchiometrie überschreitet. Beispielsweise wird ein Film von Siliziumoxid, das durch die Formel SiO2+α (α > 0) dargestellt wird, vorzugsweise als der Gate-Isolierfilm 110 verwendet. Wenn ein derartiger Siliziumoxidfilm als der Gate-Isolierfilm 110 verwendet wird, kann Sauerstoff zu dem Oxidhalbleiterfilm 106 zugeführt werden, so dass der Transistor 160, bei dem der Oxidhalbleiterfilm 106 verwendet wird, bevorzugte Transistoreigenschaften aufweisen kann.
  • Um zu verhindern, dass Verunreinigungen wie z. B. Silizium in den Oxidhalbleiterfilm 106 eindringen, kann der Gate-Isolierfilm 110 derart ausgebildet werden, dass der Oxidhalbleiterfilm 106 nicht beschädigt wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als der Gate-Isolierfilm 110 durch ein Sputterverfahren ausgebildet wird, kann die Auswirkung von Silizium (das ein Bestandteil des Gate-Isolierfilms 110 ist), das mit dem Oxidhalbleiterfilm 106 kollidiert, verringert werden. Damit man den obigen Effekt erzielen kann, kann beispielsweise ein Verfahren, bei dem die Leistung zur Abscheidung des Gate-Isolierfilms 110 niedrig ist, ein Verfahren, bei dem der Druck zur Abscheidung des Gate-Isolierfilms 110 hoch ist, ein Verfahren, bei dem eine Distanz zwischen einem Target und einem Substrat (T-S-Distanz) bei der Abscheidung des Gate-Isolierfilms 110 verlängert wird, oder dergleichen verwendet werden. Jedoch ist ein Verfahren zum Ausbilden des Gate-Isolierfilms 110 nicht auf die obigen Verfahren beschränkt. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Siliziumnitridoxidfilm oder dergleichen, der durch ein PE-CVD-Verfahren ausgebildet wird, verwendet werden. Ein PE-CVD-Verfahren wird vor einem Sputterverfahren bevorzugt, weil unter Verwendung des PE-CVD-Verfahrens der Oxidhalbleiterfilm 106, der als Basisfilm dient, weniger beschädigt wird.
  • Als Nächstes wird ein leitender Film zum Ausbilden einer Gate-Elektrode (sowie einer Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet wird) über dem Gate-Isolierfilm 110 ausgebildet. Der leitende Film zum Ausbilden der Gate-Elektrode kann eine Struktur, die derjenigen eines Materials und dergleichen der Ausführungsform 1 ähnlich ist, aufweisen.
  • Als Nächstes wird eine Fotolackmaske über dem leitenden Film durch einen Fotolithografieschritt ausgebildet, und selektives Ätzen wird durchgeführt, so dass die Gate-Elektrode 112 ausgebildet wird. Dann wird die Fotolackmaske entfernt (siehe 4C). Die Fotolackmaske zum Ausbilden der Gate-Elektrode 112 kann durch ein Tintenstrahlverfahren ausgebildet werden. Das Ausbilden der Fotolackmaske durch ein Tintenstrahlverfahren braucht keine Fotomaske, und somit können sich die Herstellungskosten ermäßigen. Zum Ätzen der Gate-Elektrode 112 kann Nassätzen und/oder Trockenätzen verwendet werden.
  • Als Nächstes wird ein Dotierstoff 181 in den Oxidhalbleiterfilm 106 unter Verwendung der Gate-Elektrode 112 als Maske eingeführt, so dass ein Paar von niederohmigen Bereichen 106e und ein Paar von niederohmigen Bereichen 106f ausgebildet wird (siehe 4D).
  • Der Dotierstoff 181 ist eine Verunreinigung, mit der die elektrische Leitfähigkeit des Oxidhalbleiterfilms 106 verändert wird. Eines oder mehrere, die aus dem Folgenden ausgewählt werden, können als der Dotierstoff 181 verwendet werden: Elemente der Gruppe 15 (typische Beispiele dafür sind Phosphor (P), Arsen (As) und Antimon (Sb)), Bor (B), Aluminium (Al), Stickstoff (N), Argon (Ar), Helium (He), Neon (Ne), Indium (In), Fluor (F), Chlor (Cl), Titan (Ti) und Zink (Zn).
  • Der Dotierstoff 181 kann in den Oxidhalbleiterfilm 106 durch einen anderen Film (z. B. den Gate-Isolierfilm 110) durch ein Implantationsverfahren eingeführt werden. Als Verfahren zum Einführen des Dotierstoffs 181 kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. In dem Fall, in dem das obige Verfahren verwendet wird, ist bevorzugt, ein Ion des Dotierstoffs 181, ein Fluoridion oder ein Chloridion zu verwenden.
  • Das Einführen des Dotierstoffs 181 kann dadurch gesteuert werden, dass die Implantationsbedingungen wie z. B. die Beschleunigungsspannung und die Dosierung oder die Dicke der Filme, durch die der Dotierstoff durchgeht, angemessen eingestellt werden. Bei dieser Ausführungsform wird Phosphor als der Dotierstoff 181 verwendet, dessen Ion durch ein Ionenimplantationsverfahren zugesetzt wird. Die Dosierung des Dotierstoffs 181 kann größer als oder gleich 1 × 1013 Ionen/cm2 und kleiner als oder gleich 5 × 1016 Ionen/cm2 sein.
  • Die Konzentration des Dotierstoffs 181 in den niederohmigen Bereichen ist vorzugsweise höher als oder gleich 5 × 1018/cm3 und niedriger als oder gleich 1 × 1022/cm3.
  • Das Substrat 102 kann erwärmt werden, während der Dotierstoff 181 eingeführt wird.
  • Das Einführen des Dotierstoffs 181 in den Oxidhalbleiterfilm 106 kann mehrmals durchgeführt werden, und die Anzahl der Arten des Dotierstoffs kann eine Mehrzahl sein.
  • Nachdem der Dotierstoff 181 eingeführt worden ist, kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird vorzugsweise bei einer Temperatur von höher als oder gleich 300°C und niedriger als oder gleich 700°C, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 450°C für 1 Stunde in einer Sauerstoffatmosphäre durchgeführt. Die Wärmebehandlung kann auch in einer Stickstoffatmosphäre, unter einem reduzierten Druck, oder in der Luft (ultratrockener Luft) durchgeführt werden.
  • Falls der Oxidhalbleiterfilm 106 ein kristalliner Oxidhalbleiterfilm oder ein CAAC-OS-Film ist, kann ein Teil des Oxidhalbleiterfilms durch Einführen des Dotierstoffs 181 amorph werden. In diesem Fall kann die Kristallinität des Oxidhalbleiterfilms 106 durch eine Wärmebehandlung nach dem Einführen des Dotierstoffs 181 wieder erhöht werden.
  • Durch die obigen Schritte werden der Bereich 106e und der Bereich 106f, zwischen denen der Bereich 106c und der Bereich 106d liegen, die als Kanalbildungsbereich dienen, in dem Oxidhalbleiterfilm 106 ausgebildet.
  • Anschließend wird der Zwischenschicht-Isolierfilm 114 über dem Gate-Isolierfilm 110 und der Gate-Elektrode 112 ausgebildet (siehe 5A).
  • Als der Zwischenschicht-Isolierfilm 114 ist ein anorganischer Isolierfilm bevorzugt; eine einschichtige Struktur oder eine gestapelte Struktur eines der Oxidisolierfilme, wie z. B. eines Siliziumoxidfilms, eines Siliziumoxynitridfilms, eines Aluminiumoxidfilms, eines Aluminiumoxynitridfilms, eines Galliumoxidfilms, eines Hafniumoxidfilms und dergleichen. Außerdem kann über dem obigen Oxidisolierfilm eine Einzelschicht oder eine gestapelte Schicht eines der Nitridisolierfilme wie z. B. eines Siliziumnitridfilms, eines Siliziumnitridoxidfilms, eines Aluminiumnitridfilms, eines Aluminiumnitridoxidfilms und dergleichen ausgebildet werden. Beispielsweise werden ein Siliziumoxidfilm und ein Aluminiumoxidfilm in dieser Reihenfolge an der Seite der Gate-Elektrode 112 durch ein Sputterverfahren ausgebildet.
  • In dem Fall, in dem ein Aluminiumoxidfilm als der Zwischenschicht-Isolierfilm verwendet wird, kann der Aluminiumoxidfilm während oder nach dem Herstellungsprozess verhindern, dass Verunreinigungen wie z. B. Wasserstoff oder Feuchtigkeit, die die elektrischen Eigenschaften des Transistors 160 verändern, in den Oxidhalbleiterfilm 106 eindringen. Zudem kann der Aluminiumoxidfilm während oder nach dem Herstellungsprozess verhindern, dass Sauerstoff, der eine Hauptkomponente eines Oxidhalbleiters ist, von dem Oxidhalbleiterfilm 106 abgegeben wird.
  • Nach dem Ausbilden des Zwischenschicht-Isolierfilms 114 wird vorzugsweise eine Wärmebehandlung an dem Oxidhalbleiterfilm 106 durchgeführt. Die Temperatur der Wärmebehandlung ist höher als oder gleich 300°C und niedriger als oder gleich 700°C, oder niedriger als die untere Entspannungsgrenze (strain point) eines Substrats.
  • Die Wärmebehandlung kann in einer Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt weniger als oder gleich 20 ppm, bevorzugt weniger als oder gleich 1 ppm, stärker bevorzugt weniger als oder gleich 10 ppb beträgt) oder einem Edelgas (wie z. B. Argon oder Helium) durchgeführt werden. Es sei angemerkt, dass es bevorzugt ist, dass in der Atmosphäre von Stickstoff, Sauerstoff, ultratrockener Luft, einem Edelgas oder dergleichen kein Wasser, Wasserstoff und dergleichen enthalten sind. Es ist auch möglich, dass die Reinheit von Stickstoff, Sauerstoff oder dem Edelgas, der/das in eine Wärmebehandlungsvorrichtung eingeleitet wird, auf mehr als oder gleich 6 N (99,9999%), bevorzugt mehr als oder gleich 7 N (99,99999%) (d. h. die Verunreinigungskonzentration beträgt weniger als oder gleich 1 ppm, bevorzugt weniger als oder gleich 0,1 ppm) eingestellt wird.
  • In dem Fall, in dem eine Wärmebehandlung nach dem Ausbilden des Oxidhalbleiterfilms durchgeführt wird, könnte Sauerstoff, der eine der Hauptkomponenten des Oxidhalbleiters ist, verringert werden. Jedoch kann während der Wärmebehandlung in diesem Schritt Sauerstoff zu dem Oxidhalbleiterfilm 106 von dem Basis-Isolierfilm 104 oder dem Gate-Isolierfilm 110, der unter Verwendung eines Oxides, das Silizium enthält, ausgebildet wird, zugeführt werden; somit können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106 gefüllt werden.
  • Indem wie oben beschrieben die Wärmebehandlung durchgeführt wird, kann der Oxidhalbleiterfilm 106 hochgereinigt werden, so dass er Verunreinigungen, die nicht Hauptkomponente sind, möglichst wenig enthält. Der hochgereinigte Oxidhalbleiterfilm 106 enthält äußerst wenig (nahezu null) Ladungsträger, die von einem Donator abgeleitet sind, und seine Ladungsträgerkonzentration ist niedriger als 1 × 1014/cm3, bevorzugt niedriger als 1 × 1012/cm3, stärker bevorzugt niedriger als 1 × 1011/cm3. Auf diese Weise kann der Oxidhalbleiterfilm 106, der zu einem i-Typ-(intrinsischen)Oxidhalbleiter wird, ausgebildet werden.
  • Als Nächstes wird ein Öffnungsteil, der den Oxidhalbleiterfilm 106 (den Bereich 106e oder den Bereich 106f) erreicht, in dem Gate-Isolierfilm 110 und dem Zwischenschicht-Isolierfilm 114 ausgebildet, und ein leitender Film zum Ausbilden der Source-Elektrode und der Drain-Elektrode (sowie eine Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet wird) wird in dem Öffnungsteil ausgebildet. Der leitende Film zum Ausbilden der Source-Elektrode und der Drain-Elektrode kann unter Verwendung eines Materials und einer Struktur, die denjenigen der Ausführungsform 1 ähnlich ist, ausgebildet werden.
  • Als Nächstes wird eine Fotolackmaske über dem leitenden Film durch einen Fotolithografieschritt ausgebildet, und selektives Ätzen wird durchgeführt, so dass die Source-Elektrode 108a und die Drain-Elektrode 108b ausgebildet werden. Dann wird die Fotolackmaske entfernt (siehe 5B).
  • Durch den obigen Prozess wird der Transistor 160 ausgebildet (siehe 5B). Bei dem Transistor 160 wird die Konzentration von Silizium, das in den Bereich 106c und den Bereich 106e in dem Oxidhalbleiterfilm 106 eindringt, verringert. Ferner kann in dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, ein Kristallbereich auch in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet werden. Deshalb kann der Transistor 160 stabile elektrische Eigenschaften aufweisen.
  • Über dem Transistor 160 kann ein Planarisierungsisolierfilm weiterhin ausgebildet werden. Der Planarisierungsisolierfilm kann unter Verwendung eines organischen Materials mit Wärmebeständigkeit ausgebildet werden, und z. B. kann ein Acrylharz, ein Polyimidharz, ein Harz auf Benzocyclobuten-Basis, ein Harz auf Polyamid-Basis, oder ein Harz auf Epoxid-Basis verwendet werden. Zusätzlich zu solchen organischen Materialien kann ein Material mit niedriger Dielektrizitätskonstante (Material mit niedrigem k-Wert) oder ein Harz auf Siloxan-Basis verwendet werden. Es sei angemerkt, dass der Planarisierungsisolierfilm durch Stapeln einer Vielzahl von Isolierfilmen, die aus einem dieser Materialien ausgebildet werden, ausgebildet werden kann.
  • Die Verfahren und Strukturen dieser Ausführungsform können angemessen mit einem/einer der Verfahren und Strukturen der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Halbleitervorrichtung, die den in dieser Beschreibung beschriebenen Transistor beinhaltet, der gespeicherte Daten auch ohne Versorgung mit Elektrizität halten kann, und keine Beschränkung bezüglich der Anzahl der Schreiboperationen hat, anhand der Zeichnungen beschrieben.
  • 6A bis 6C zeigen ein Beispiel für eine Struktur der Halbleitervorrichtung. 6A ist eine Querschnittsansicht der Halbleitervorrichtung, 6B ist eine Draufsicht der Halbleitervorrichtung, und 6C ist ein Schaltplan der Halbleitervorrichtung. 6A ist eine Querschnittsansicht entlang der Linie C1-C2 und der Linie D1-D2 in 6B.
  • Die Halbleitervorrichtung in 6A und 6B beinhaltet in einem unteren Teil einen Transistor 260, der ein erstes Halbleitermaterial enthält, und in einem oberen Teil einen Transistor 150, der ein zweites Halbleitermaterial enthält. Ein Transistor mit der Struktur der Ausführungsform 1 kann für den Transistor 150 verwendet werden. Der Transistor 150 hat eine Struktur, bei der eine Source-Elektrode 108a und eine Drain-Elektrode 108b in Kontakt mit einem Oxidhalbleiterfilm 106 bereitgestellt sind. Es sei angemerkt, dass, obwohl es keine Beschreibung gibt, der Transistor der Ausführungsform 2 auch bei dieser Ausführungsform verwendet werden kann.
  • Hier sind das erste Halbleitermaterial und das zweite Halbleitermaterial vorzugsweise Materialien mit verschiedenen Bandlücken. Zum Beispiel kann das erste Halbleitermaterial ein Halbleitermaterial außer einem Oxidhalbleiter (z. B. Einkristallsilizium) sein und das zweite Halbleitermaterial kann ein Oxidhalbleiter sein. Ein Transistor, der Einkristallsilizium als Material außer einem Oxidhalbleiter enthält, kann mit hoher Geschwindigkeit arbeiten. Im Gegensatz dazu kann ein Transistor, der einen Oxidhalbleiter enthält, eine Ladung für lange Zeit dank seiner Eigenschaften halten.
  • Obwohl alle Transistoren hier n-Kanal-Transistoren sind, ist es unnötig zu erwähnen, dass p-Kanal-Transistoren verwendet werden können. Obwohl ein Oxidhalbleiter in dem Transistor 150 der Ausführungsform 1 verwendet wird, so dass Daten gehalten werden können, ist es nicht nötig, eine konkrete Struktur der Halbleitervorrichtung, wie z. B. ein Material der Halbleitervorrichtung oder eine Struktur der Halbleitervorrichtung, auf die hier beschriebene Struktur zu beschränken.
  • Der Transistor 260 in 6A beinhaltet einen Kanalbildungsbereich 216, der in einem Substrat 200 vorgesehen ist, das ein Halbleitermaterial (z. B. Silizium) enthält, Bereiche 220 mit Verunreinigungen, zwischen denen der Kanalbildungsbereich 216 vorgesehen ist, Bereiche 224 mit Metallverbindungen, die in Kontakt mit den Bereichen 220 mit Verunreinigungen stehen, einen Gate-Isolierfilm 208, der über dem Kanalbildungsbereich 216 vorgesehen ist, und die Gate-Elektrode 210, die über dem Gate-Isolierfilm 208 vorgesehen ist. Es sei angemerkt, dass ein Transistor, dessen Source-Elektrode und Drain-Elektrode in einer Zeichnung nicht dargestellt sind, der Klarheit halber als Transistor bezeichnet werden kann. Ferner werden in diesem Fall bei der Beschreibung einer Verbindung eines Transistors ein Source-Bereich und eine Source-Elektrode gemeinsam als „Source-Elektrode” bezeichnet, und ein Drain-Bereich und eine Drain-Elektrode werden gemeinsam als „Drain-Elektrode” bezeichnet. Das heißt, dass in dieser Beschreibung der Begriff ”Source-Elektrode” einen Source-Bereich enthalten kann.
  • Ein Elementtrennungs-Isolierfilm 206 ist so über dem Substrat 200 vorgesehen, dass er den Transistor 260 umgibt, und ein Isolierfilm 228 und ein Isolierfilm 230 sind dazu vorgesehen, den Transistor 260 zu bedecken. Es sei angemerkt, dass es im Hinblick auf eine hohe Integration bevorzugt ist, dass, wie in 6A der Transistor 260 keinen Seitenwand-Isolierfilm aufweist. Andererseits kann in dem Fall, in dem die Eigenschaften des Transistors 260 Priorität haben, der Seitenwand-Isolierfilm an einer Seitenfläche der Gate-Elektrode 210 ausgebildet sein, und die Bereiche 220 mit Verunreinigungen können jeweils einen Bereich mit einer unterschiedlichen Verunreinigungskonzentration aufweisen.
  • Der Transistor 260, der unter Verwendung eines einkristallinen Halbleitersubstrats ausgebildet wird, kann mit hoher Geschwindigkeit arbeiten. Somit können dann, wenn der Transistor als Lesetransistor verwendet wird, Daten mit hoher Geschwindigkeit gelesen werden. Zwei Isolierfilme werden derart ausgebildet, dass sie den Transistor 260 bedecken. Als Behandlung vor dem Ausbilden des Transistors 150 und eines Kondensators 264 wird eine CMP-Behandlung an den zwei Isolierfilmen durchgeführt, wodurch ein Isolierfilm 228 und ein Isolierfilm 230, die planarisiert sind, ausgebildet werden, und gleichzeitig eine nach oben weisende Oberfläche der Gate-Elektrode 210 freigelegt wird.
  • Als jeder des Isolierfilms 228 und des Isolierfilms 230 ist typischerweise möglich, einen anorganischen Isolierfilm wie z. B. einen Siliziumoxidfilm, einen Siliziumoxynitridfilm, einen Aluminiumoxidfilm, einen Aluminiumoxynitridfilm, einen Siliziumnitridfilm, einen Aluminiumnitridfilm, einen Siliziumnitridoxidfilm oder einen Aluminiumnitridoxidfilm zu verwenden. Der Isolierfilm 228 und der Isolierfilm 230 können durch ein Plasma-CVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
  • Als Planarisierungsisolierfilm kann ein organisches Material wie z. B. ein Harz auf Polyimid-Basis, ein Harz auf Acryl-Basis oder ein Harz auf Benzocyclobuten-Basis verwendet werden. Abgesehen von solchen organischen Materialien ist es auch möglich, ein Material mit niedriger Dielektrizitätskonstante (ein Material mit niedrigem k) oder dergleichen zu verwenden. Im Fall der Verwendung eines organischen Materials können der Isolierfilm 228 und der Isolierfilm 230 durch einen Nassprozess wie z. B. ein Rotationsbeschichtungsverfahren oder ein Druckverfahren ausgebildet werden.
  • Es sei angemerkt, dass bei dieser Ausführungsform ein Siliziumnitridfilm als der Isolierfilm 228 ausgebildet wird, und ein Siliziumoxidfilm als der Isolierfilm 230 ausgebildet wird.
  • Ein Oxidhalbleiterfilm 106 wird über dem Isolierfilm 230, der durch eine Polierbehandlung (wie z. B. eine CMP-Behandlung) ausreichend planarisiert wird, ausgebildet. Es sei angemerkt, dass die durchschnittliche Oberflächenrauheit einer Oberfläche des Isolierfilms 230 vorzugsweise kleiner als oder gleich 0,15 nm ist.
  • Bei dem Transistor 150 in 6A wird ein Oxidhalbleiter in dem Kanalbildungsbereich verwendet. Hier ist der Oxidhalbleiterfilm 106 in dem Transistor 150 vorzugsweise hochgereinigt. Unter Verwendung eines hochgereinigten Oxidhalbleiters kann der Transistor 150, der sehr vorteilhafte Eigenschaften im Sperrzustand (off-state characteristics) hat, erhalten werden.
  • Da der Sperrstrom des Transistors 150 klein ist, können unter Verwendung eines solchen Transistors gespeicherte Daten für lange Zeit gehalten werden. Das heißt, dass der Leistungsverbrauch ausreichend verringert werden kann, da eine Halbleiterspeichervorrichtung bereitgestellt werden kann, bei der eine Aktualisierungsoperation (refresh operation) unnötig ist oder die Häufigkeit der Aktualisierungsoperationen äußerst gering ist.
  • Ein Isolierfilm 180 mit einer einschichtigen Struktur oder einer gestapelten Struktur wird über dem Transistor 150 bereitgestellt. Bei dieser Ausführungsform hat der Isolierfilm 180 eine gestapelte Struktur, bei der ein Aluminiumoxidfilm und ein Siliziumoxidfilm in dieser Reihenfolge an einer Seite der Gate-Elektrode 112 gestapelt sind. Es sei angemerkt, dass dann, wenn der Aluminiumoxidfilm hohe Dichte (z. B. eine Filmdichte von höher als oder gleich 3,2 g/cm3, bevorzugt höher als oder gleich 3,6 g/cm3) aufweist, der Transistor 150 stabile elektrische Eigenschaften aufweisen kann.
  • Ferner wird ein leitender Film 182 in einem Bereich bereitgestellt, der mit der Source-Elektrode 108a des Transistors 150 überlappt, wobei der Gate-Isolierfilm 110 und der Isolierfilm 180 dazwischen liegen. Ein Kondensator 264 wird mittels der Source-Elektrode 108a, des Gate-Isolierfilms 110, des Isolierfilms 180 und des leitenden Films 182 ausgebildet. Das heißt, dass die Source-Elektrode 108a des Transistors 150 als eine Elektrode des Kondensators 264 dient, und der leitende Film 182 als die andere Elektrode des Kondensators 264 dient. Es sei angemerkt, dass in dem Fall, in dem ein Kondensator nicht benötigt wird, der Kondensator 264 ausgelassen werden kann. Alternativ kann der Kondensator 264 getrennt über dem Transistor 150 vorgesehen sein.
  • Ein Isolierfilm 184 wird über dem Transistor 150 und dem Kondensator 264 bereitgestellt. Zudem wird eine Leitung 186 zum Verbinden des Transistors 150 mit einem anderen Transistor über dem Isolierfilm 184 bereitgestellt. Obwohl in 6A nicht gezeigt ist, ist die Leitung 186 elektrisch mit der Drain-Elektrode 108b durch eine Elektrode in einer Öffnung, die in dem Isolierfilm 180, dem Gate-Isolierfilm 110 und dergleichen ausgebildet ist, verbunden. Hier ist die Elektrode vorzugsweise derart bereitgestellt, dass sie teilweise zumindest mit dem Oxidhalbleiterfilm 106 des Transistors 150 überlappt.
  • In 6A und 6B sind die Transistoren 260 und 150 derart bereitgestellt, dass sie zumindest teilweise miteinander überlappen, und der Source-Bereich oder der Drain-Bereich des Transistors 260 ist vorzugsweise derart bereitgestellt, dass er teilweise mit dem Oxidhalbleiterfilm 106 überlappt. Ferner sind der Transistor 150 und der Kondensator 264 derart bereitgestellt, dass er zumindest mit einem Teil des Transistors 260 überlappt. Beispielsweise ist der leitende Film 182 des Kondensators 264 derart bereitgestellt, dass er zumindest teilweise mit der Gate-Elektrode 210 des Transistors 260 überlappt. Mit einer derartigen flächigen Anordnung kann die Fläche der Halbleitervorrichtung reduziert werden; somit kann eine höhere Integration erzielt werden.
  • Es sei angemerkt, dass die elektrische Verbindung zwischen der Drain-Elektrode 108b und der Leitung 186 durch direkte Verbindung zwischen der Drain-Elektrode 108b und der Leitung 186 oder durch eine Elektrode in einer Isolierschicht dazwischen gebildet werden kann. Alternativ kann die elektrische Verbindung durch eine Vielzahl von Elektroden gebildet werden.
  • Als Nächstes ist ein Beispiel für eine Schaltungskonfiguration, die 6A und 6B entspricht, in 6C gezeigt.
  • In 6C ist eine erste Leitung (eine 1. Leitung) elektrisch mit einer von Source-Elektrode und Drain-Elektrode des Transistors 260 verbunden, und eine zweite Leitung (eine 2. Leitung) ist elektrisch mit der anderen von Source-Elektrode und Drain-Elektrode des Transistors 260 verbunden. Eine dritte Leitung (eine 3. Leitung) und eine von Source-Elektrode und Drain-Elektrode des Transistors 150 sind elektrisch miteinander verbunden, und eine vierte Leitung (eine 4. Leitung) und die Gate-Elektrode des Transistors 150 sind elektrisch miteinander verbunden. Eine Gate-Elektrode des Transistors 260 und die andere von Source-Elektrode und Drain-Elektrode des Transistors 150 sind elektrisch mit einer Elektrode des Kondensators 264 verbunden. Eine fünfte Leitung (eine 5. Leitung) und die andere Elektrode des Kondensators 264 sind elektrisch miteinander verbunden.
  • Die Halbleitervorrichtung in 6C kann, wie nachstehend beschrieben, Daten schreiben, halten und lesen, indem eine Eigenschaft, in der das Potential der Gate-Elektrode des Transistors 260 gehalten werden kann, genutzt wird.
  • Das Schreiben und das Halten von Daten werden beschrieben. Zunächst wird das Potential der vierten Leitung auf ein Potential eingestellt, bei dem der Transistor 150 in den Durchlasszustand geschaltet wird, so dass der Transistor 150 in den Durchlasszustand geschaltet wird. Dementsprechend wird das Potential der dritten Leitung an die Gate-Elektrode des Transistors 260 und den Kondensator 264 angelegt. Das heißt, dass der Gate-Elektrode des Transistors 260 eine vorgegebene Ladung zugeführt wird (d. h. Schreiben von Daten). Hier wird eine Ladung zum Bereitstellen eines Potentialpegels oder eine Ladung zum Bereitstellen eines anderen Potentialpegels (nachstehend als Ladung auf einem niedrigen Pegel und Ladung auf einem hohen Pegel bezeichnet) zugeführt. Danach wird das Potential der vierten Leitung auf ein Potential eingestellt, bei dem der Transistor 150 in den Sperrzustand geschaltet wird, so dass der Transistor 150 in den Sperrzustand geschaltet wird. Somit wird die der Gate-Elektrode des Transistors 260 zugeführte Ladung gehalten (Halten).
  • Da die Menge an Sperrstrom des Transistors 150 äußerst klein ist, wird die Ladung der Gate-Elektrode des Transistors 260 für lange Zeit gehalten.
  • Als Nächstes wird das Lesen von Daten beschrieben. Dadurch, dass der fünften Leitung ein geeignetes Potential (Lesepotential) zugeführt wird, während der ersten Leitung ein vorgegebenes Potential (ein konstantes Potential) zugeführt wird, variiert das Potential der zweiten Leitung je nach Menge der bei der Gate-Elektrode des Transistors 260 gehaltenen Ladung. Das liegt daran, dass im Allgemeinen eine scheinbare Schwellenspannung Vth_H in dem Fall, in dem der Gate-Elektrode des Transistors 260 die Ladung auf einem hohen Pegel zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L in dem Fall, in dem der Gate-Elektrode des Transistors 260 die Ladung auf einem niedrigen Pegel zugeführt wird, wenn der Transistor 260 ein n-Kanal-Transistor ist. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der fünften Leitung, das zum Schalten des Transistors 260 in den Durchlasszustand notwendig ist. Somit wird das Potential der fünften Leitung auf ein Potential V0 zwischen Vth_H und Vth_L eingestellt, wodurch eine der Gate-Elektrode des Transistors 260 zugeführte Ladung bestimmt werden kann. Zum Beispiel wird der Transistor 260 in den Durchlasszustand geschaltet, falls beim Schreiben das Potential auf einem hohen Pegel zugeführt wird, wenn das Potential der fünften Leitung auf V0 (> Vth_H) eingestellt wird. Falls beim Schreiben ein Potential auf einem niedrigen Pegel zugeführt wird, bleibt der Transistor 260 im Sperrzustand geschaltet, selbst wenn das Potential der fünften Leitung auf V0 (< Vth_L) eingestellt wird. Somit können die gehaltenen Daten durch das Potential der zweiten Leitung gelesen werden.
  • Es sei angemerkt, dass es notwendig ist, dass nur Daten von gewünschten Speicherzellen gelesen werden, wenn Speicherzellen dafür als Array angeordnet (arrayed) sind, um verwendet zu werden. In dem Fall, in dem Daten nicht gelesen werden, kann der fünften Leitung ein Potential, bei dem der Transistor 260 unabhängig vom Zustand der Gate-Elektrode in den Sperrzustand geschaltet wird, d. h. ein Potential niedriger als Vth_H, zugeführt werden. Alternativ kann der fünften Leitung ein Potential, bei dem der Transistor 260 in den Durchlasszustand geschaltet wird, d. h. ein Potential höher als Vth_L, unabhängig vom Zustand der Gate-Elektrode des Transistors 260 zugeführt werden.
  • Wenn ein Transistor, der einen Kanalbildungsbereich aus einem Oxidhalbleiter aufweist und eine äußerst kleine Menge an Sperrstrom hat, als die Halbleitervorrichtung bei dieser Ausführungsform verwendet wird, kann die Halbleitervorrichtung sehr lange Zeit Daten speichern. Das heißt, dass der Leistungsverbrauch ausreichend verringert werden kann, da eine Aktualisierungsoperation (refresh operation) unnötig wird oder die Häufigkeit der Aktualisierungsoperationen äußerst niedrig sein kann. Ferner können gespeicherte Daten für lange Zeit gehalten werden, auch wenn keine Leistung zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
  • Außerdem wird in der Halbleitervorrichtung bei dieser Ausführungsform keine hohe Spannung zum Schreiben der Daten benötigt, und es gibt kein Problem von Verschlechterung von Elementen. Beispielsweise ist es im Unterschied zu einem herkömmlichen nichtflüchtigen Speicher nicht notwendig, Elektronen in ein Schwebe-Gate (Floating-Gate) zu injizieren und aus ihm zu extrahieren, und daher gibt es gar kein Problem der Verschlechterung einer Gate-Isolierschicht. Das heißt, dass die Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung keine Beschränkung hinsichtlich der Häufigkeit des Schreibens hat, die bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und ihre Zuverlässigkeit wird erheblich verbessert. Des Weiteren werden Daten in Abhängigkeit vom Durchlasszustand und Sperrzustand des Transistors geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht realisiert werden kann.
  • In dem Transistor 150 wird ferner die Konzentration von Verunreinigungen wie z. B. Silizium, die in den Bereich 106a des Oxidhalbleiterfilms 106 eindringen, verringert. In dem Fall, in dem der Oxidhalbleiterfilm 106 ein CAAC-OS-Film ist, kann ein Kristallbereich auch in der Nähe der Grenzfläche zu dem Gate-Isolierfilm 110 ausgebildet werden. Deshalb kann der Transistor 150 stabile elektrische Eigenschaften aufweisen.
  • Folglich kann eine Halbleitervorrichtung, bei der eine Miniaturisierung und eine hohe Integration erzielt werden und die ausgezeichnete elektrische Eigenschaften aufweist, bereitgestellt werden.
  • Die Verfahren und Strukturen dieser Ausführungsform können angemessen mit einem/einer der Verfahren und Strukturen der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung, die den bei der Ausführungsform 1 oder 2 beschrieben Transistor beinhaltet, gespeicherte Daten auch ohne Versorgung mit Elektrizität halten kann, keine Beschränkung bezüglich der Anzahl der Schreiboperationen hat, und eine von der Struktur bei der Ausführungsform 3 unterschiedliche Struktur hat, anhand von 7A und 7B beschrieben.
  • 7A ist ein Beispiel für eine Schaltungskonfiguration einer Halbleitervorrichtung, und 7B ist eine Prinzipdarstellung, die ein Beispiel für eine Halbleitervorrichtung zeigt. Zuerst wird die Halbleitervorrichtung in 7A beschrieben, und dann wird die Halbleitervorrichtung in 7B beschrieben.
  • In der in 7A dargestellten Halbleitervorrichtung ist eine Bit-Leitung BL elektrisch mit einer Source-Elektrode oder einer Drain-Elektrode des Transistors 150 verbunden, eine Wort-Leitung WL ist elektrisch mit einer Gate-Elektrode des Transistors 150 verbunden, und die Source-Elektrode oder die Drain-Elektrode des Transistors 150 ist elektrisch mit einem ersten Anschluss eines Kondensators 354 verbunden.
  • Hier ist der Sperrstrom des Transistors 150, der einen Oxidhalbleiter aufweist, äußerst klein. Aus diesem Grund kann ein Potenzial des ersten Anschlusses des Kondensators 354 (oder eine Ladung, die in dem Kondensator 354 angesammelt ist) in dem Zustand, in dem sich der Transistor 150 im Sperrzustand befindet, für sehr lange Zeit gehalten werden.
  • Als Nächstes werden das Schreiben und das Halten von Daten in der Halbleitervorrichtung (einer Speicherzelle 350) in 7A beschrieben.
  • Zunächst wird das Potenzial der Wort-Leitung WL auf ein Potential eingestellt, bei dem der Transistor 150 in den Durchlasszustand geschaltet wird, so dass der Transistor 150 in den Durchlasszustand geschaltet wird. Dementsprechend wird dem ersten Anschluss des Kondensators 354 das Potential der Bit-Leitung BL zugeführt (Schreiben). Danach wird das Potential der Wort-Leitung WL auf ein Potential eingestellt, bei dem der Transistor 150 in den Sperrzustand geschaltet wird, so dass der Transistor 150 in den Sperrzustand geschaltet wird. Somit wird das Potential des ersten Anschlusses des Kondensators 354 gehalten (Halten).
  • Da der Sperrstrom des Transistors 150 äußerst klein ist, kann das Potential des ersten Anschlusses des Kondensators 354 (bzw. in dem Kondensator angesammelte Ladung) für lange Zeit gehalten werden.
  • Nachfolgend wird das Lesen von Daten beschrieben. Wenn der Transistor 150 in den Durchlasszustand geschaltet wird, werden die Bit-Leitung BL, die sich in einem Schwebezustand (floating state) befindet, und der Kondensator 354 elektrisch miteinander verbunden, und die Ladung wird zwischen der Bit-Leitung BL und dem Kondensator 354 neu verteilt. Folglich wird das Potenzial der Bit-Leitung BL geändert. Die Menge an Änderung des Potentials der Bit-Leitung BL variiert je nach dem Potential des ersten Anschlusses des Kondensators 354 (oder je nach der Ladung, die in dem Kondensator 354 angesammelt ist).
  • Beispielsweise ist das Potential der Bit-Leitung BL nach der Neuverteilung der Ladung (CB × VB0 + C × V)/(CB + C), wobei V das Potential des ersten Anschlusses des Kondensators 354 ist, C die Kapazität des Kondensators 354 ist, CB die Kapazität der Bit-Leitung BL (nachstehend auch als die Bit-Leitungs-Kapazität bezeichnet) ist, und VB0 das Potenzial der Bit-Leitung BL vor der Neuverteilung der Ladung ist. Daraus kann man finden, dass unter der Annahme, dass sich die Speicherzelle 350 in einem der zwei Zustände befindet, in denen die Potenziale des ersten Anschlusses des Kondensators 354 V1 und V0 (V1 > V0) sind, das Potential der Bit-Leitung BL in dem Fall, in dem das Potential V1 (= (CB × VB0 + C × V1)/(CB + C)) gehalten wird, höher als das Potential der Bit-Leitung BL in dem Fall ist, in dem das Potenzial V0 (= (CB × VB0 + C × V0)/(CB + C)) gehalten wird.
  • Durch Vergleichen des Potentials der Bit-Leitung BL mit einem vorbestimmten Potential können dann Daten gelesen werden.
  • Wie oben beschrieben worden ist, kann die Halbleitervorrichtung in 7A, da die Menge an Sperrstrom des Transistors 150 äußerst klein ist, die Ladung, die bei dem Kondensator 354 angesammelt ist, für lange Zeit halten. Das heißt, dass, da eine Aktualisierungsoperation (refresh operation) unnötig wird oder die Häufigkeit der Aktualisierungsoperationen äußerst niedrig sein kann, der Leistungsverbrauch ausreichend verringert werden kann. Ferner können gespeicherte Daten für lange Zeit gehalten werden, auch wenn keine Leistung zugeführt wird.
  • Als Nächstes wird die Halbleitervorrichtung in 7B beschrieben.
  • Die Halbleitervorrichtung in 7B beinhaltet Speicherzellenarrays 351a und 351b, die eine Vielzahl von Speicherzellen 350 beinhalten, wie sie in 7A gezeigt sind, als Speicherschaltung in einem Oberteil, und beinhaltet in einem Unterteil eine periphere Schaltung 353, die erforderlich ist, um das Speicherzellenarray 351 (die Speicherzellenarrays 351a und 351b) zu betreiben. Es sei angemerkt, dass die periphere Schaltung 353 elektrisch mit dem Speicherzellenarray 351 verbunden ist.
  • Bei der in 7B gezeigten Struktur kann die periphere Schaltung 353 direkt unter dem Speicherzellenarray 351 (den Speicherzellenarrays 351a und 351b) vorgesehen sein. Daher kann die Größe der Halbleitervorrichtung verkleinert werden.
  • Es ist bevorzugt, dass ein Halbleitermaterial eines Transistors in der peripheren Schaltung 353 anders als dasjenige des Transistors 150 ist. Beispielsweise kann Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, Galliumarsenid oder dergleichen verwendet werden, und vorzugsweise wird ein einkristalliner Halbleiter verwendet. Alternativ kann ein organisches Halbleitermaterial oder dergleichen verwendet werden. Ein Transistor, der ein solches Halbleitermaterial aufweist, kann mit einer ausreichend hohen Geschwindigkeit betrieben werden. Daher können unter Verwendung des Transistors verschiedene Schaltungen (wie z. B. eine Logikschaltung und eine Treiberschaltung), die mit einer hohen Geschwindigkeit betrieben werden sollen, vorteilhaft hergestellt werden.
  • Es sei angemerkt, dass 7B als Beispiel die Halbleitervorrichtung zeigt, in der zwei Speicherzellenarrays 351 (die Speicherzellenarrays 351a und 351b) gestapelt sind; aber die Anzahl der gestapelten Speicherzellenarrays ist nicht darauf beschränkt. Drei oder mehr Speicherzellenarrays können gestapelt sein.
  • Eine Halbleitervorrichtung mit einem neuartigen Merkmal kann erhalten werden, indem sie sowohl mit einer peripheren Schaltung mit dem Transistor, der ein Material anders als einen Oxidhalbleiter enthält (d. h., einem Transistor, der mit einer ausreichend hohen Geschwindigkeit arbeiten kann), als auch mit einer Speicherschaltung mit dem Transistor, der einen Oxidhalbleiter enthält (im weiteren Sinne, einem Transistor, dessen Sperrstrom ausreichend klein ist), versehen wird. Außerdem kann mit einer Struktur, bei der die periphere Schaltung und die Speicherschaltung gestapelt sind, der Grad der Integration der Halbleitervorrichtung erhöht werden.
  • Diese Ausführungsform kann in angemessener Kombination mit den Strukturen bei den anderen Ausführungsformen implementiert werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden Beispiele, in denen die bei einer der vorstehenden Ausführungsformen beschriebene Halbleitervorrichtung für tragbare Geräte wie z. B. Mobiltelefone, Smartphones oder E-Book-Lesegeräte verwendet wird, anhand von 8A, 8B, 9, 10 und 11 beschrieben.
  • In tragbaren elektronischen Geräten wie z. B. einem Mobiltelefon, einem Smartphone und einem E-Book-Lesegerät wird ein SRAM oder ein DRAM verwendet, um Bilddaten zeitweilig zu speichern. Das liegt daran, dass die Ansprechgeschwindigkeit eines Flash-Speichers gering ist und somit ein Flash-Speicher nicht zur Bildverarbeitung geeignet ist. Andererseits hat ein SRAM oder ein DRAM die folgenden Eigenschaften, wenn er zum zeitweiligen Speichern der Bilddaten verwendet wird.
  • In einem gewöhnlichen SRAM beinhaltet wie in 8A eine Speicherzelle sechs Transistoren, d. h. Transistoren 801 bis 806, die mit einem X-Decoder 807 und einem Y-Decoder 808 betrieben werden. Die Transistoren 803 und 805 sowie die Transistoren 804 und 806 dienen jeweils als Wechselrichter, und damit kann ein Hochgeschwindigkeitsbetrieb durchgeführt werden. Jedoch hat ein SRAM einen Nachteil, d. h. eine große Zellenfläche, da eine Speicherzelle sechs Transistoren beinhaltet. Unter der Annahme, dass die minimale Merkmalsgröße nach einer Designregel F ist, ist die Fläche einer Speicherzelle in einem SRAM allgemein 100 F2 bis 150 F2. Dadurch ist der Preis pro Bit eines SRAM unter verschiedenen Speichervorrichtungen am höchstens.
  • In einem DRAM beinhaltet wie in 8B eine Speicherzelle einen Transistor 811 und einen Speicherkondensator 812, die mit einem X-Decoder 813 und einem Y-Decoder 814 getrieben werden. Eine Zelle beinhaltet einen Transistor und einen Kondensator und somit ist die Fläche einer Speicherzelle klein. Die Fläche einer Speicherzelle eines DRAM ist allgemein kleiner als oder gleich 10 F2. Es sei angemerkt, dass im Fall eines DRAM eine Aktualisierungsoperation (refresh operation) ständig nötig ist und Leistung verbraucht wird, auch wenn eine Überschreiboperation nicht durchgeführt wird.
  • Jedoch ist die Fläche der Speicherzelle der Halbleitervorrichtung bei den vorstehenden Ausführungsformen etwa 10 F2 und häufige Aktualisierung wird nicht benötigt. Somit wird die Fläche der Speicherzelle verringert, und der Leistungsverbrauch kann reduziert werden.
  • Als nächstes ist 9 ein Blockdiagramm eines tragbaren Geräts. Das tragbare Gerät in 9 beinhaltet eine HF-Schaltung 901, eine analoge Basisbandschaltung 902, eine digitale Basisbandschaltung 903, eine Batterie 904, eine Leistungsversorgungsschaltung 905, einen Anwendungsprozessor 906, einen Flash-Speicher 910, einen Displayregler 911, eine Speicherschaltung 912, ein Display 913, einen Berührungssensor 919, eine Audioschaltung 917, eine Tastatur 918 und dergleichen. Das Display 913 beinhaltet einen Anzeigeabschnitt 914, einen Source-Treiber 915 und einen Gate-Treiber 916. Der Anwendungsprozessor 906 beinhaltet eine CPU 907, einen DSP 908 und eine Schnittstelle (interface: IF) 909. Im Allgemeinen beinhaltet die Speicherschaltung 912 einen SRAM oder einen DRAM; durch Verwenden der Halbleitervorrichtung bei einer der vorstehenden Ausführungsformen für die Speicherschaltung 912 können das Schreiben und das Lesen von Daten mit hoher Geschwindigkeit durchgeführt werden, Daten können für lange Zeit gehalten werden, und der Leistungsverbrauch kann ausreichend reduziert werden.
  • 10 zeigt ein Beispiel, in dem die Halbleitervorrichtung bei einer der vorstehenden Ausführungsformen in einer Speicherschaltung 950 für ein Display verwendet wird. Die Speicherschaltung 950 in 10 beinhaltet einen Speicher 952, einen Speicher 953, einen Schalter 954, einen Schalter 955 und einen Speicherregler 951. Ferner ist die Speicherschaltung mit einem Displayregler 956 verbunden, der durch eine Signalleitung eingegebene Bilddaten (eingegebene Bilddaten) und in den Speichern 952 und 953 gespeicherte Daten (gespeicherte Bilddaten) liest und steuert, und ist auch mit einem Display 957 verbunden, das ein Bild aufgrund eines Signals von dem Displayregler 956 anzeigt.
  • Zunächst werden Bilddaten (eingegebene Bilddaten A) von einem Anwendungsprozessor (nicht gezeigt) gebildet. Die eingegebenen Bilddaten A werden in dem Speicher 952 über den Schalter 954 gespeichert. Die Bilddaten (gespeicherte Bilddaten A), die in dem Speicher 952 gespeichert sind, werden auf das Display 957 über den Schalter 955 und den Displayregler 956 übertragen und angezeigt.
  • In dem Fall, in dem die eingegebenen Bilddaten A nicht verändert werden, werden die gespeicherten Bilddaten A aus dem Speicher 952 über den Schalter 955 von dem Displayregler 956 normalerweise mit einer Frequenz von 30 Hz bis 60 Hz gelesen.
  • Anschließend werden dann, wenn z. B. auf dem Bildschirm angezeigte Daten von einem Benutzer überschrieben werden (d. h. in dem Fall, in dem die eingegebenen Bilddaten A verändert werden), neue Bilddaten (eingegebene Bilddaten B) durch den Anwendungsprozessor gebildet. Die eingegeben Bilddaten B werden in dem Speicher 953 über den Schalter 954 gehalten. Während dieses Zeitraums werden auch die gespeicherten Bilddaten A regelmäßig von dem Speicher 952 über den Schalter 955 gelesen. Nachdem das Speichern der neuen Bilddaten (gespeicherten Bilddaten B) in dem Speicher 953 abgeschlossen worden ist, beginnen ab dem nächsten Rahmen für das Display 957 die gespeicherten Bilddaten B, gelesen zu werden, werden auf das Display 957 über den Schalter 955 und den Displayregler 956 übertragen und auf dem Display 957 angezeigt. Diese Leseoperation wird fortgesetzt bis weitere neue Bilddaten in dem Speicher 952 gehalten werden.
  • Indem Bilddaten abwechselnd in und von dem Speicher 952 und dem Speicher 953 geschrieben und gelesen werden, werden Bilder auf dem Display 957 angezeigt. Die Speicher 952 und 953 sind nicht notwendigerweise getrennte Speicher, und ein Speicherbereich in einem einzigen Speicher kann aufgeteilt und verwendet werden. Unter Verwendung der Halbleitervorrichtungen einer der vorstehenden Ausführungsformen für den Speicher 952 und den Speicher 953 können Daten mit hoher Geschwindigkeit geschrieben und gelesen werden und für lange Zeit gehalten werden, und der Leistungsverbrauch kann ausreichend reduziert werden.
  • 11 ist ein Blockdiagramm eines E-Book-Lesegeräts. 11 beinhaltet eine Batterie 1001, eine Leistungsversorgungsschaltung 1002, einen Mikroprozessor 1003, einen Flash-Speicher 1004, eine Audioschaltung 1005, eine Tastatur 1006, eine Speicherschaltung 1007, einen Touchscreen 1008, ein Display 1009 und einen Displayregler 1010.
  • Hier kann die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, für die Speicherschaltung 1007 in 11 verwendet werden. Die Speicherschaltung 1007 hat eine Funktion zum zeitweiligen Speichern des Inhalts eines Buchs. Beispielsweise verwenden Benutzer in einigen Fällen eine Hervorhebungsfunktion (highlight function). Wenn Benutzer ein E-Book-Lesegerät lesen, möchten sie in einigen Fällen einen bestimmten Abschnitt markieren. Diese Markierung bezeichnet eine Hervorhebungsfunktion, und Benutzer können sie von den anderen Abschnitten unterscheiden, indem sie z. B. die Farbe einer angezeigten Schrift ändern, ein Wort unterstreichen, die Buchstaben fett tippen oder die Schriftart ändern. Das heißt, dass dies eine Funktion zum Speichern und Halten der Daten eines Abschnitts ist, der von Benutzern bestimmt wird. Um die Daten für lange Zeit zu speichern, können die Daten auf den Flash-Speicher 1004 kopiert werden. Auch in diesem Fall können unter Verwendung der Halbleitervorrichtung bei einer der vorstehenden Ausführungsformen Daten mit hoher Geschwindigkeit geschrieben und gelesen werden und für lange Zeit gehalten werden, und der Leistungsverbrauch kann ausreichend reduziert werden.
  • Wie oben beschrieben worden ist, wird die Halbleitervorrichtung bei einer der vorstehenden Ausführungsformen auf jedem der tragbaren Geräte, die bei dieser Ausführungsform beschrieben werden, montiert. Deshalb kann ein tragbares Gerät erhalten werden, bei dem das Schreiben und das Lesen der Daten mit hoher Geschwindigkeit durchgeführt werden, Daten für lange Zeit gehalten werden und der Leistungsverbrauch ausreichend reduziert wird.
  • Die Strukturen, Verfahren und dergleichen bei dieser Ausführungsform können angemessen mit einer der anderen Strukturen, Verfahren und dergleichen bei den anderen Ausführungsformen kombiniert werden.
  • [Beispiel]
  • In diesem Beispiel wurden die Eigenschaften eines Oxidhalbleiterfilms, zu dem Silizium (Si) absichtlich zugesetzt wurde, ausgewertet. Das Auswertungsverfahren wird nachstehend ausführlich beschrieben.
  • Zuerst wurde der Oxidhalbleiterfilm mit einer Sputtereinrichtung ausgebildet. Daher wurde Si absichtlich zu einem Metalloxidtarget, das zum Sputtern verwendet wurde, zugesetzt. Als Metalloxidtarget wurde ein Target ausgebildet, in dem SiO2 zu einem Oxid auf In-Ga-Zn-Basis (nachstehend IGZO) zugesetzt wurde. Mit anderen Worten: ein Target aus einem Oxid auf In-Ga-Zn-Si-Basis wurde ausgebildet.
  • In diesem Beispiel wurden drei IGZO-Targets ausgebildet: Target A, in dem SiO2 mit 2 Gew.-% zu einem Target mit einem Zusammensetzungsverhältnis von In:Ga:Zn = 1:1:1 [Atomverhältnis] zugesetzt wurde; Target B, in dem SiO2 mit 5 Gew.-% zu einem Target mit einem Zusammensetzungsverhältnis von In:Ga:Zn = 1:1:1 [Atomverhältnis] zugesetzt wurde; und Target C (In:Ga:Zn = 1:1:1 [Atomverhältnis]), zu dem SiO2 nicht zugesetzt wurde.
  • Es sei angemerkt, dass in einigen Fällen ein dünner Film, der unter Verwendung des Targets A ausgebildet wurde, als IGZO-SIOx (2 Gew.-%) bezeichnet wird, ein dünner Film, der aus dem Target B ausgebildet wurde, als IGZO-SIOx (5 Gew.-%) bezeichnet wird, und ein dünner Film, der aus dem Target C ausgebildet wurde, als IGZO bezeichnet wird.
  • Anschließend wurden dünne Oxidhalbleiterfilme aus dem Target A, dem Target B und dem Target C ausgebildet, und ihre Eigenschaften wurden ausgewertet. Zur Auswertung wurden der Flächenwiderstand, die Zusammensetzung und die Kristallinität der erhaltenen dünnen Filme gemessen und analysiert.
  • (Messung des Flächenwiderstandes)
  • Proben 1 bis 6 wurden hergestellt. Die Probe 1 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets C durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 10/5 sccm (O2 = 33%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 2 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets C durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 3 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 10/5 sccm (O2 = 33%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 4 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 5 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 10/5 sccm (O2 = 33%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 6 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Die Dicke jedes Oxidhalbleiterfilms der Proben 1 bis 6 war 100 nm. Die Abscheidungsbedingungen der hergestellten Proben, Strukturen der Proben und dergleichen sind in Tabelle 1 gezeigt. [Tabelle 1]
    Target Abscheidungsbedingung Struktur der Probe Wärmebehandlung
    Probe 1 Target C Ar/O2 = 10/5 sccm (O2 = 33%) Glas\IGZO = 100 nm 450°C
    Probe 2 Target C Ar/O2 = 0/15 sccm (O2 = 100%) Glas\GZO = 100 nm 450°C
    Probe 3 Target A Ar/O2 = 10/5 sccm (O2 = 33%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm 450°C
    Probe 4 Target A Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm 450°C
    Probe 5 Target B Ar/O2 = 10/5 sccm (O2 = 33%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm 450°C
    Probe 6 Target B Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm 450°C
  • Dann wurde der Flächenwiderstand der Proben 1 bis 6 gemessen. Es sei angemerkt, dass zum Messen des Flächenwiderstandes ein Messsystem des Flächenwiderstandes verwendet wurde. 17 zeigt Messergebnisse des Flächenwiderstandes der Proben 1 bis 6. In 17 stellt die horizontale Achse Gegenstände (ausgebildete dünne Filme) dar, und die vertikale Achse stellt den Flächenwiderstand dar.
  • Wie aus 17 verstanden werden kann, wird der Flächenwiderstand der dünnen Filme durch Zusetzen von Si zu IGZO erhöht. Insbesondere überschritt der Flächenwiderstand der Probe 5 die Messobergrenze (5 × 105 Ω/cm2) des Messsystems und somit war es unmöglich, den Wert des Flächenwiderstandes zu messen. Es sei angemerkt, dass, obwohl der Flächenwiderstand der Probe 6 auch die Messobergrenze des Messsystems überschritt, der Wert um die Obergrenze des Messsystems im Prinzip berechnet wurde. Jedoch wird der Wert der Obergrenze des Messsystems nicht immer präzise gemessen.
  • Zusammensetzungsanalyse)
  • Proben 7 und 8 wurden hergestellt. Die Probe 7 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%). Die Probe 8 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%).
  • Jede Dicke der Oxidhalbleiterfilme der Proben 7 und 8 war 100 nm.
  • Als Nächstes wurde eine Zusammensetzungsanalyse an den Proben 7 und 8 durchgeführt. Für die Zusammensetzungsanalyse wurde Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy: XPS) verwendet. XPS ist ein Messverfahren, bei dem Photoelektronenenergie, die durch Bestrahlung einer Oberfläche einer Probe mit Röntgenstrahlen erzeugt wird, gemessen wird, so dass ein Bestandteil der Probe und der Elektronenzustand davon analysiert werden. Tabelle 2 zeigt Abscheidungsbedingungen, Strukturen und Zusammensetzungsanalyse der Proben 7 und 8. [Tabelle 2]
    Target Abscheidungsbedingung Struktur der Probe Ergebnis der Zusammensetzungsanalyse [Einheit: Atom-%]
    In Ga Zn O Si
    Probe 7 Target A Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm 18,0 15,3 4,6 61,0 1,1
    Probe 8 Target B Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm 16,7 14,4 4,3 62,0 2,6
  • Aus der Tabelle 2 hat die Probe 7, die unter Verwendung des Targets A ausgebildet wurde, die folgende Zusammensetzung: In = 18,0 (Atom-%), Ga = 15,3 (Atom-%), Zn = 4,6 (Atom-%), O = 61,0 (Atom-%) und Si = 1,1 (Atom-%); und die Probe 8, die unter Verwendung des Targets B ausgebildet wurde, hat die folgende Zusammensetzung: In = 16,7 (Atom-%), Ga = 14,4 (Atom-%), Zn = 4,3 (Atom-%), 0 = 62,0 (Atom-%) und Si = 2,6 (Atom-%).
  • (Kristallinitätsanalyse)
  • Proben 9 bis 14 wurden hergestellt. Die Probe 9 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%). Die Probe 10 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 11 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets A durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 650°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 650°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 12 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%). Die Probe 13 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 450°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt. Die Probe 14 wurde wie folgt ausgebildet: ein Oxidhalbleiterfilm wurde über einem Glassubstrat unter Verwendung des Targets B durch ein Sputterverfahren unter den Bedingungen ausgebildet, wobei Leistung = 100 W, Druck = 0,4 Pa, Substrattemperatur = 200°C und Ar/O2 = 0/15 sccm (O2 = 100%); eine Wärmebehandlung wurde eine Stunde lang bei 650°C in einer Stickstoffatmosphäre an dem Oxidhalbleiterfilm durchgeführt; und dann wurde eine Wärmebehandlung eine Stunde lang bei 650°C in einer Sauerstoffatmosphäre durchgeführt.
  • Die Dicke jedes Oxidhalbleiterfilms der Proben 9 bis 14 war 100 nm. Tabelle 3 zeigt Abscheidungsbedingungen der hergestellten Proben, Strukturen der Proben und dergleichen. Es sei angemerkt, dass die Proben 9 bis 11 Oxidhalbleiterfilme sind, die jeweils eine derjenigen der Probe 7 ähnliche Zusammensetzung haben, und die Proben 12 bis 14 Oxidhalbleiterfilme sind, die jeweils eine derjenigen der Probe 8 ähnliche Zusammensetzung haben. [Tabelle 3]
    Target Abscheidungsbedingung Struktur der Probe Wärmebehandlung
    Probe 9 Target A Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm keine
    Probe 10 Target A Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm 450°C
    Probe 11 Target A Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (2 Gew.-%) = 100 nm 650°C
    Probe 12 Target B Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm keine
    Probe 13 Target B Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm 450°C
    Probe 14 Target B Ar/O2 = 0/15 sccm (O2 = 100%) Glas\IGZO-SiOx (5 Gew.-%) = 100 nm 650°C
  • Dann wurde die Kristallinität der Proben 9 bis 14 analysiert. Zur Analyse der Kristallinität wurde Röntgenbeugung (X-ray diffraction: XRD) verwendet. XRD ist ein Phänomen, in dem ein Röntgenstrahl bei einem Kristallgitter gebeugt wird, so dass die Kristallinität der Messproben gemessen werden kann. 18A zeigt Ergebnisse der Kristallinitätsanalyse der Proben 9 bis 11, und 18B zeigt Ergebnisse der Kristallinitätsanalyse der Proben 12 bis 14.
  • Wie aus 18A verstanden werden kann, welche Analyseergebnisse der aus dem Target A ausgebildeten Proben 9 bis 11 zeigt, haben die Probe 9, an der eine Wärmebehandlung nicht durchgeführt wurde, und die Probe 10, an der eine Wärmebehandlung bei 450°C durchgeführt wurde, keinen Beugungspeak, der deutliche Kristallinität zeigt. Im Gegensatz dazu wird im Fall der Probe 11, an der eine Wärmebehandlung bei 650°C durchgeführt wurde, ein Beugungspeak, der Kristallinität zeigt, bei 2θ = 31° beobachtet.
  • Wie aus 18B verstanden werden kann, welche Analyseergebnisse der aus dem Target B ausgebildeten Proben 12 bis 14 zeigt, wird ferner kein Beugungspeak, der deutliche Kristallinität zeigt, in der Probe 12, an der eine Wärmebehandlung nicht durchgeführt wurde, der Probe 13, an der eine Wärmebehandlung bei 450°C durchgeführt wurde, und der Probe 14, an der eine Wärmebehandlung bei 650°C durchgeführt wurde, beobachtet.
  • Entsprechend den obigen Ergebnissen ist in jeder der aus dem Target A ausgebildeten Proben 9 bis 12 die Konzentration von Silizium (Si) in dem Oxidhalbleiterfilm 1,1 Atom-%; in jeder der aus dem Target B ausgebildeten Proben 12 bis 14 ist die Konzentration von Silizium (Si) in dem Oxidhalbleiterfilm 2,6 Atom-%. Folglich findet man, dass die Kristallinität des Oxidhalbleiterfilms vermindert wird, wenn die Konzentration von Si in dem Oxidhalbleiterfilm hoch ist.
  • Erläuterung der Bezugszeichen
    • 102: Substrat, 104: Basis-Isolierfilm, 106: Oxidhalbleiterfilm, 106a: Bereich, 106b: Bereich, 106c: Bereich, 106d: Bereich, 106e: Bereich, 106f: Bereich, 106g: Bereich, 106h: Bereich, 108a: Source-Elektrode, 108b: Drain-Elektrode, 110: Gate-Isolierfilm, 112: Gate-Elektrode, 113: Oxidhalbleiterfilm, 114: Zwischenschicht-Isolierfilm, 150: Transistor, 160: Transistor, 180: Isolierfilm, 181: Dotierstoff, 182: leitender Film, 184: Isolierfilm, 186: Leitung, 200: Substrat, 206: Elementtrennungs-Isolierfilm, 208: Gate-Isolierfilm, 210: Gate-Elektrode, 216: Kanalbildungsbereich, 220: Bereich mit Verunreinigungen, 224: Bereich mit Metallverbindungen, 228: Isolierfilm, 230: Isolierfilm, 254: Kondensator, 260: Transistor, 264: Kondensator, 350: Speicherzelle, 351: Speicherzellenarray, 351a: Speicherzellenarray, 351b: Speicherzellenarray, 353: periphere Schaltung, 354: Kondensator, 801: Transistor, 803: Transistor, 804: Transistor, 805: Transistor, 806: Transistor, 807: X-Decoder, 808: Y-Decoder, 811: Transistor, 812: Speicherkondensator, 813: X-Decoder, 814: Y-Decoder, 901: HF-Schaltung, 902: analoge Basisbandschaltung, 903: digitale Basisbandschaltung, 904: Batterie, 905: Leistungsversorgungsschaltung, 906: Anwendungsprozessor, 907: CPU, 908: DSP, 909: Schnittstelle, 910: Flash-Speicher, 911: Displayregler, 912: Speicherschaltung, 913: Display, 914: Anzeigeabschnitt, 915: Source-Treiber, 916: Gate-Treiber, 917: Audioschaltung, 918: Tastatur, 919: Berührungssensor, 950: Speicherschaltung, 951: Speicherregler, 952: Speicher, 953: Speicher, 954: Schalter, 955: Schalter, 956: Displayregler, 957: Display, 1001: Batterie, 1002: Leistungsversorgungsschaltung, 1003: Mikroprozessor, 1004: Flash-Speicher, 1005: Audioschaltung, 1006: Tastatur, 1007: Speicherschaltung, 1008: Touchscreen, 1009: Display, 1010: Displayregler
  • Die Erfindung stellt weiterhin die folgenden Ausführungsformen bereit:
    • 1. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm über einem Substrat; eine Source-Elektrode und eine Drain-Elektrode über dem Oxidhalbleiterfilm; einen Gate-Isolierfilm über dem Oxidhalbleiterfilm, wobei der Gate-Isolierfilm ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode über dem Gate-Isolierfilm, wobei der Oxidhalbleiterfilm einen Bereich umfasst, in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist, wobei der Bereich an einer Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm liegt und in Kontakt mit dem Gate-Isolierfilm steht, und wobei der Bereich einen Kristallbereich umfasst.
    • 2. Halbleitervorrichtung nach Ausführungsform 1, wobei sich ein Endbereich des Oxidhalbleiterfilms unter einem Winkel von 20° bis 50° verjüngt.
    • 3. Halbleitervorrichtung nach Ausführungsform 1, wobei der Oxidhalbleiterfilm außer dem Bereich einen zweiten Kristallbereich umfasst.
    • 4. Halbleitervorrichtung nach Ausführungsform 1, die ferner einen Basis-Isolierfilm zwischen dem Substrat und dem Oxidhalbleiterfilm umfasst, wobei in dem Kristallbereich eine c-Achse in einer Richtung ausgerichtet ist, die zu einer Grenzfläche zwischen dem Basis-Isolierfilm und dem Oxidhalbleiterfilm senkrecht ist.
    • 5. Halbleitervorrichtung nach Ausführungsform 1, wobei die Konzentration von Silizium in dem Bereich niedriger als oder gleich 0,1 Atom-% ist.
    • 6. Halbleitervorrichtung nach Ausführungsform 1, die ferner einen Zwischenschicht-Isolierfilm über dem Gate-Isolierfilm und der Gate-Elektrode umfasst.
    • 7. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm über einem Substrat; eine Source-Elektrode und eine Drain-Elektrode über dem Oxidhalbleiterfilm; einen Gate-Isolierfilm über dem Oxidhalbleiterfilm, wobei der Gate-Isolierfilm ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode über dem Gate-Isolierfilm, wobei der Oxidhalbleiterfilm einen Bereich umfasst, in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist und eine Konzentration von Kohlenstoff niedriger als oder gleich 1,0 × 1020 Atome/cm3 ist, wobei der Bereich an einer Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm liegt und in Kontakt mit dem Gate-Isolierfilm steht, und wobei der Bereich einen Kristallbereich umfasst.
    • 8. Halbleitervorrichtung nach Ausführungsform 7, wobei sich ein Endbereich des Oxidhalbleiterfilms unter einem Winkel von 20° bis 50° verjüngt.
    • 9. Halbleitervorrichtung nach Ausführungsform 7, wobei der Oxidhalbleiterfilm außer dem Bereich einen zweiten Kristallbereich umfasst.
    • 10. Halbleitervorrichtung nach Ausführungsform 7, die ferner einen Basis-Isolierfilm zwischen dem Substrat und dem Oxidhalbleiterfilm umfasst, wobei in dem Kristallbereich eine c-Achse in einer Richtung ausgerichtet ist, die zu einer Grenzfläche zwischen dem Basis-Isolierfilm und dem Oxidhalbleiterfilm senkrecht ist.
    • 11. Halbleitervorrichtung nach Ausführungsform 7, wobei die Konzentration von Silizium in dem Bereich niedriger als oder gleich 0,1 Atom-% ist.
    • 12. Halbleitervorrichtung nach Ausführungsform 7, die ferner einen Zwischenschicht-Isolierfilm über dem Gate-Isolierfilm und der Gate-Elektrode umfasst.
    • 13. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm über einem Substrat; eine Source-Elektrode und eine Drain-Elektrode über dem Oxidhalbleiterfilm; einen Gate-Isolierfilm über dem Oxidhalbleiterfilm, wobei der Gate-Isolierfilm ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode über dem Gate-Isolierfilm, wobei der Oxidhalbleiterfilm einen Bereich umfasst, in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist und eine Konzentration von Kohlenstoff niedriger als oder gleich 1,0 × 1020 Atome/cm3 ist, wobei der Bereich an einer Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Gate-Isolierfilm liegt und in Kontakt mit dem Gate-Isolierfilm steht, wobei der Bereich einen Kristallbereich umfasst, und wobei der Bereich eine Dicke von kleiner als oder gleich 5 nm hat.
    • 14. Halbleitervorrichtung nach Ausführungsform 13, wobei sich ein Endbereich des Oxidhalbleiterfilms unter einem Winkel von 20° bis 50° verjüngt.
    • 15. Halbleitervorrichtung nach Ausführungsform 13, wobei der Oxidhalbleiterfilm außer dem Bereich einen zweiten Kristallbereich umfasst.
    • 16. Halbleitervorrichtung nach Ausführungsform 13, die ferner einen Basis-Isolierfilm zwischen dem Substrat und dem Oxidhalbleiterfilm umfasst, wobei in dem Kristallbereich eine c-Achse in einer Richtung ausgerichtet ist, die zu einer Grenzfläche zwischen dem Basis-Isolierfilm und dem Oxidhalbleiterfilm senkrecht ist.
    • 17. Halbleitervorrichtung nach Ausführungsform 13, wobei die Konzentration von Silizium in dem Bereich niedriger als oder gleich 0,1 Atom-% ist.
    • 18. Halbleitervorrichtung nach Ausführungsform 13, die ferner einen Zwischenschicht-Isolierfilm über dem Gate-Isolierfilm und der Gate-Elektrode umfasst.

Claims (11)

  1. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm (106) über einem Substrat (102); eine Source-Elektrode (108a) und eine Drain-Elektrode (108b) über dem Oxidhalbleiterfilm (106); einen Gate-Isolierfilm (110) über dem Oxidhalbleiterfilm (106), wobei der Gate-Isolierfilm (110) ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode (112) über dem Gate-Isolierfilm (110), wobei der Oxidhalbleiterfilm (106) umfasst: einen ersten Bereich (106a), in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist; und ein Paar von zweiten Bereichen (106e, 106f), wobei jeder von dem Paar von zweiten Bereichen einen Dotierstoff umfasst, wobei der erste Bereich (106a) an einer Grenzfläche zwischen dem Oxidhalbleiterfilm (106) und dem Gate-Isolierfilm (110) liegt und in Kontakt mit dem Gate-Isolierfilm (110) ist, und wobei der erste Bereich (106a) einen Kristallbereich umfasst.
  2. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiterfilm (106) über einem Substrat (102); eine Source-Elektrode (108a) und eine Drain-Elektrode (108b) über dem Oxidhalbleiterfilm (106); einen Gate-Isolierfilm (110) über dem Oxidhalbleiterfilm (106), wobei der Gate-Isolierfilm (110) ein Oxid, das Silizium enthält, umfasst; und eine Gate-Elektrode (112) über dem Gate-Isolierfilm (110), wobei der Oxidhalbleiterfilm (106) umfasst: einen ersten Bereich (106a), in dem eine Konzentration von Silizium niedriger als oder gleich 1,0 Atom-% ist; und ein Paar von zweiten Bereichen (106e, 106f), wobei jeder von dem Paar von zweiten Bereichen einen Dotierstoff umfasst, wobei der erste Bereich (106a) an einer Grenzfläche zwischen dem Oxidhalbleiterfilm (106) und dem Gate-Isolierfilm (110) liegt und in Kontakt mit dem Gate-Isolierfilm (110) ist, wobei der erste Bereich (106a) einen Kristallbereich umfasst, und wobei der Dotierstoff Argon umfasst.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei sich ein Endbereich des Oxidhalbleiterfilms (106) unter einem Winkel von 20° bis 50° verjüngt.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner einen Basis-Isolierfilm (104) zwischen dem Substrat (102) und dem Oxidhalbleiterfilm (106) umfasst, wobei in dem Kristallbereich eine c-Achse in einer Richtung, die senkrecht zu einer Grenzfläche zwischen dem Basis-Isolierfilm (104) und dem Oxidhalbleiterfilm (106) ist, ausgerichtet ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Konzentration von Silizium in dem ersten Bereich niedriger als oder gleich 0,1 Atom-% ist.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner einen Zwischenschicht-Isolierfilm (114) über dem Gate-Isolierfilm (110) und der Gate-Elektrode (112) umfasst.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Konzentration von Kohlenstoff in dem ersten Bereich (106a) niedriger als oder gleich 1,0 × 1020 Atome/cm3 ist.
  8. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Bereich (106a) eine Dicke von kleiner als oder gleich 5 nm hat.
  9. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Dotierstoff eines oder mehrere Elemente umfasst, die aus der Gruppe ausgewählt werden, die aus Phosphor, Arsen, Antimon, Bor, Aluminium, Stickstoff, Argon, Helium, Neon, Indium, Fluor, Chlor, Titan und Zink besteht.
  10. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Konzentration von Dotierstoff in jedem von dem Paar von zweiten Bereichen höher als oder gleich 5 × 1018 Atome/cm3 und niedriger als oder gleich 1 × 1022 Atome/cm3 ist.
  11. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Paar von zweiten Bereichen und die Gate-Elektrode (112) nicht miteinander überlappen.
DE112012007290.1T 2011-10-14 2012-10-05 Halbleitervorrichtung Active DE112012007290B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011227022 2011-10-14
JP2011227022 2011-10-14

Publications (1)

Publication Number Publication Date
DE112012007290B3 true DE112012007290B3 (de) 2017-06-29

Family

ID=48081977

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112012007290.1T Active DE112012007290B3 (de) 2011-10-14 2012-10-05 Halbleitervorrichtung
DE112012004307.3T Active DE112012004307B4 (de) 2011-10-14 2012-10-05 Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112012004307.3T Active DE112012004307B4 (de) 2011-10-14 2012-10-05 Halbleitervorrichtung

Country Status (9)

Country Link
US (3) US8729613B2 (de)
JP (6) JP6025288B2 (de)
KR (1) KR20140074384A (de)
CN (2) CN107068765B (de)
DE (2) DE112012007290B3 (de)
IN (1) IN2014DN03274A (de)
SG (2) SG10201601757UA (de)
TW (1) TWI557782B (de)
WO (1) WO2013054933A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103843146B (zh) 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
DE112012007290B3 (de) * 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
GB2548721B (en) * 2014-12-16 2020-11-11 Lg Display Co Ltd Thin-film transistor array substrate
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
KR102619290B1 (ko) 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN112635571B (zh) 2019-09-24 2024-08-02 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017990A1 (en) * 2009-07-24 2011-01-27 Son Kyoung-Seok Thin-film transistor and method of manufacturing the same

Family Cites Families (240)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5973369A (en) * 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (de) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Lichtemittierende vorrichtung
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
US8700910B2 (en) * 2005-05-31 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Communication system and authentication card
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008277664A (ja) 2007-05-02 2008-11-13 Olympus Imaging Corp 撮像素子モジュールおよび電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (de) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101612147B1 (ko) * 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (de) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Herstellungsverfahren für Halbleitervorrichtung
CN105552129B (zh) 2008-11-07 2019-05-28 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010212436A (ja) * 2009-03-10 2010-09-24 Fuji Xerox Co Ltd 電界効果型トランジスタ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2284891B1 (de) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und dessen Herstellungsverfahren
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101924321B1 (ko) 2009-09-16 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052383A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011077966A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR20180043383A (ko) 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011096271A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN109560140A (zh) 2010-02-05 2019-04-02 株式会社半导体能源研究所 半导体装置
KR101817054B1 (ko) * 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
KR20180031075A (ko) 2010-02-19 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20130025871A (ko) * 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2012014628A1 (ja) 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20120268245A1 (en) * 2011-04-20 2012-10-25 General Electric Company Method and system for authorizing the charging of an electric vehicle's batteries from a central location based on biometric identity information
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103843145B (zh) * 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
CN103843146B (zh) 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) * 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017990A1 (en) * 2009-07-24 2011-01-27 Son Kyoung-Seok Thin-film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
US20140225109A1 (en) 2014-08-14
JP2022017577A (ja) 2022-01-25
JP2017034272A (ja) 2017-02-09
KR20140074384A (ko) 2014-06-17
US20150311348A1 (en) 2015-10-29
IN2014DN03274A (de) 2015-05-22
US8729613B2 (en) 2014-05-20
CN107068765B (zh) 2021-03-09
DE112012004307T5 (de) 2014-07-03
JP2013102152A (ja) 2013-05-23
CN107068765A (zh) 2017-08-18
JP2018074176A (ja) 2018-05-10
US9680028B2 (en) 2017-06-13
JP6025288B2 (ja) 2016-11-16
JP2020036025A (ja) 2020-03-05
TWI557782B (zh) 2016-11-11
DE112012004307B4 (de) 2017-04-13
CN104025301B (zh) 2017-01-18
JP6268254B2 (ja) 2018-01-24
US20130092945A1 (en) 2013-04-18
US9087908B2 (en) 2015-07-21
TW201320164A (zh) 2013-05-16
SG10201601757UA (en) 2016-04-28
WO2013054933A1 (en) 2013-04-18
JP2023162314A (ja) 2023-11-08
SG11201504615UA (en) 2015-07-30
CN104025301A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
DE112012007290B3 (de) Halbleitervorrichtung
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE112013007798B3 (de) Halbleitervorrichtung
DE112011101395B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE112014001257T5 (de) Halbleitervorrichtung
DE102012218310B4 (de) Halbleiterbauelement
DE112011101969B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014019794B4 (de) Halbleitervorrichtung
DE112011101410B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012004061B4 (de) Halbleitervorrichtung
DE102013207217A1 (de) Programmierbare LSI
DE102014225301A1 (de) Halbleitervorrichtung
DE112017001203T5 (de) Halbleitervorrichtung
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112013006219T5 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102014020047B3 (de) Halbleitervorrichtung
DE112011102837T5 (de) Speichereinrichtung und Halbleitereinrichtung
DE102013221370A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112012002760T5 (de) Programmierbarer Logikbaustein
DE102013224333A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 112012004307

Country of ref document: DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final