CN109390236B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN109390236B CN109390236B CN201810725388.XA CN201810725388A CN109390236B CN 109390236 B CN109390236 B CN 109390236B CN 201810725388 A CN201810725388 A CN 201810725388A CN 109390236 B CN109390236 B CN 109390236B
- Authority
- CN
- China
- Prior art keywords
- oxide
- oxide layer
- layer
- addition ratio
- oxygen addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 91
- 239000001301 oxygen Substances 0.000 claims abstract description 91
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 91
- 229910052738 indium Inorganic materials 0.000 claims abstract description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 14
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 10
- 239000011701 zinc Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 60
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 239000002131 composite material Substances 0.000 claims description 13
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical group [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical group [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 claims description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical group [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 83
- 239000010409 thin film Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 108
- 230000008569 process Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 229910003437 indium oxide Inorganic materials 0.000 description 11
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 IZO Chemical compound 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
本发明提供一种半导体装置的制造方法，实现了使用薄膜晶体管的半导体装置的高移动度化、高开电流化，且容易控制阈电位，能低成本、高良品率的制造且特性稳定。所述半导体装置具备栅极电极、源极电极和漏极电极，栅极电极与源极电极之间和栅极电极与漏极电极之间具有栅绝缘膜和氧化物半导体通道层，栅绝缘膜存在于栅极电极与氧化物半导体通道层之间，氧化物半导体通道层具备至少含有锌而不含铟的第一氧化物层和至少含有铟的第二氧化物层。该制造方法的条件是，将使第一氧化物层成膜时的氧添加比例设为a、将使第二氧化物层成膜时的氧添加比例设为b时，a大于1.1b小于1.6b。
Description
技术领域
本发明涉及半导体装置，特别是涉及氧化物半导体设备和氧化物半导体薄膜晶体管。
背景技术
在像素开关中使用薄膜晶体管的液晶显示器中，薄膜晶体管(TFT)的通道层采用非晶硅(Amorphous Silicon)的液晶显示器是主流。可是，如果显示器高清化至4K、8K，则像素尺寸不得不微细化，当然，薄膜晶体管也微细化。这意味着增大每单位面积的电流值，采用了非晶硅的通道层中，开特性(移动度、开电流)不足，难以应对这种情况。
另一方面，开特性优异的低温多晶硅(LTPS)中，虽然充分应对了高清化，但是使用激光退火等高成本工艺，因此难以制造大屏幕，需要实现应对高清的高开特性和大面积制造的半导体材料。因此，近年来，作为覆盖该领域的薄膜半导体材料，氧化物半导体材料受到瞩目。近年来，作为自发光设备的必需大电流驱动的有机EL(电致发光)的背板用薄膜晶体管，也在进行实用性研究。
氧化物半导体与通过化学蒸镀法(CVD)成膜的非晶硅不同，能够通过溅射法成膜，因此膜的均匀性优异，能够应对显示器的大型化、高清化的要求。此外，氧化物半导体的开特性比非晶硅优异，对高亮度化、高对比度化、高速驱动是有利的，此外还可期待关时的泄漏电流小，降低电力消耗(省电化)。进而，溅射法能够在大面积上高均匀成膜，此外还能够与化学蒸镀法相比以低温成膜，因此还具有能够选择耐热性低的材料作为构成薄膜晶体管的材料的优点。
作为适合于显示器用TFT的通道层的氧化物半导体，例如已知铟镓锌复合氧化物(以下称为“IGZO”。)等，使用了IGZO的半导体设备也是已知的(例如参照专利文献1)。
IGZO缺乏对于电极加工工艺的耐性、缺乏对于保护膜形成工艺的耐性，因此必须形成蚀刻停止层等，难以低成本地制造。另一方面，也提出了铟锡锌复合氧化物(以下称为“ITZO”)、锌锡复合氧化物(以下称为“ZTO”)等对于电极加工工艺的耐性大的氧化物半导体材料(例如参照专利文献2、3)。特别是，ZTO不怎么使用稀有金属、产业利用率高的元素，因而从成本方面、可持续性观点出发是有前途的氧化物半导体材料。
另一方面，这些氧化物半导体材料在实用上作为移动度一般为6～10cm2/Vs，对于将来的显示器高清化也是不充分的。为了应对这种情况，20cm2/Vs以上、优选25cm2/Vs左右是优选的，但通过单纯增加氧化物半导体材料的载体密度则容易发生阈电位枯竭或者对于保护膜工艺的耐性更加敏感，仅凭材料技术是难以应对这种情况的。
为了打破这样的状况，还提出了利用不同材料系使氧化物半导体通道层多层化的结构，例如在与源极/漏极(SD)电极接触一侧具备不含氧化铟而含有氧化锌的氧化物半导体层(ZTO等)、在栅绝缘膜一侧具备含有氧化铟的氧化物半导体层(铟锡复合氧化物(以下称为“ITO”)等)的层叠氧化物TFT结构，实现了50cm2/Vs左右的高移动度化(参照专利文献4)。
现有技术文献
专利文献
专利文献1：日本特开2006－165532号公报
专利文献2：日本特开2008－243928号公报
专利文献3：日本特开2012－033699号公报
专利文献4：日本特许第5503667号公报
发明内容
发明所要解决的课题
上述现有技术中，如果欲使用通道层采用作为与源极/漏极电极接触一侧的第一氧化物层的不含氧化铟而含有氧化锌的氧化物半导体层(ZTO等)、作为栅绝缘膜侧的第二氧化物层的含有氧化铟的氧化物半导体层(ITO等)的层叠型薄膜晶体管来制造液晶显示器，则存在以下那样的课题。
为了使上述氧化物半导体层作为薄膜晶体管而有效工作，需要退火处理等活化处理。此时，根据不含氧化铟而含有氧化锌的第一氧化物半导体层(ZTO等)和含有氧化铟的第二氧化物半导体层(铟锌复合氧化物(以下称为“IZO”)、ITO等)成膜时的添加氧条件，电流-电压特性显示Hump形状或大幅枯竭，形成不适合作为薄膜晶体管应用的特性。
图1为显示薄膜晶体管的特性的一个例子的图，是横轴作为栅极电压(V)、纵轴作为漏极电流(A)、将漏极电压以0.1V、1V、10V三种图表化的图。图1(a)是ZTO/IZO层叠TFT的ZTO/IZO成膜时氧添加比例分别为40％/20％的情况，薄膜晶体管不起导电化的作用。此外，图1(b)是ZTO/IZO层叠TFT的ZTO/IZO成膜时氧添加比例分别为40％/40％的情况，形成了Hump。
其原因并未明确理解解释，但认为是因为，由于第一氧化物半导体层中的氧组成与第二氧化物半导体层中的氧组成的不均衡，氧原子在层间移动，从而在界面附近任一方的氧化物半导体层侧，形成因氧缺失所导致的导电层。因此，观察到作为阈电位(Vth)呈二段那样的Hump形状或即使在负偏压下导通也会开始的枯竭。这样的特性不合适作为高清显示器的像素开关、OLED显示器的驱动器。因此，期待有将阈电位适当控制至＞0V、能够稳定地工作的高移动度薄膜晶体管的设备结构、制造方法。
其中，本课题是第一氧化物层不含ZTO等氧化铟而含有氧化锌的氧化物半导体层、第二氧化物层含有IZO、ITO、IGZO等铟氧化物的较高导电性氧化物半导体层等具有层叠通道的薄膜晶体管特有的课题。
本发明是鉴于发明人等发现的上述那样的课题而做出的，其目的在于，提供兼顾氧化物TFT的高移动度化和低成本工艺的氧化物半导体设备。
用于解决课题的方法
本发明的一个方面为一种半导体装置的制造方法，所述半导体装置具备栅极电极、源极电极和漏极电极，在栅极电极与源极电极之间和栅极电极与漏极电极之间具有栅绝缘膜和氧化物半导体通道层，栅绝缘膜存在于栅极电极与氧化物半导体通道层之间；氧化物半导体通道层具备至少含有锌而不含铟的第一氧化物层和至少含有铟的第二氧化物层。该制造方法中的条件是，将使第一氧化物层成膜时的氧添加比例设为a、将使第二氧化物层成膜时的氧添加比例设为b时，a大于1.1b小于1.6b。
发明效果
根据本发明，实现了使用薄膜晶体管(其使用氧化物半导体材料)的半导体装置的高移动度化、高开电流化，而且提供容易控制阈电位的低成本、高良品率的制造以及稳定的特性。
附图说明
图1为说明ZTO/IZO层叠TFT中，ZTO/IZO成膜时氧添加比例对TFT的特性产生的影响的图表。
图2为显示实施例中可期待的ZTO/IZO层叠TFT的特性的图表。
图3A为说明根据本发明实施例的底栅极顶接触型薄膜晶体管的制造工序的工序截面图。
图3B为说明根据本发明实施例的底栅极顶接触型薄膜晶体管的制造工序的工序截面图。
图3C为显示根据本发明实施例的显示器像素电极周边的结构与TFT的结构的俯视示意图。
图4A为说明试制实施例1所示ZTO/IZO层叠结构TFT的情况下TFT特性(电流-电压特性、移动度)与IZO成膜时氧添加比例的关系的图表。
图4B为汇总了将根据本发明实施例1的ZTO成膜时的氧添加比例设为40％的情况下，使IZO成膜时氧添加比例为20～40％的范围调查而得的TFT特性的表图。
图5A为说明试制实施例2所示ZTO/IZO层叠结构TFT的情况下TFT特性(电流-电压特性、移动度)与ZTO成膜时氧添加比例的关系的图表。
图5B为汇总了将根据本发明实施例2的IZO成膜时的氧添加比例设为30％的情况下，使ZTO成膜时氧添加比例为8～50％的范围调查而得的TFT特性的表图。
图6A为说明试制实施例3所示ZTO/ITO层叠结构TFT的情况下TFT特性与ZTO成膜时氧添加比例的关系的图表。
图6B为汇总了关于根据本发明实施例3的ZTO/ITO层叠TFT的制造，将ITO成膜时的氧添加比例设为33％的情况下，使ZTO成膜时氧添加比例为25～53％的范围调查而得的TFT特性的表图。
图7A为说明试制实施例3所示ZTO/IGZO层叠结构TFT的情况下TFT特性与IGZO成膜时氧添加比例的关系的图表。
图7B为汇总了关于根据本发明实施例3的ZTO/IGZO层叠TFT的制造，将IGZO成膜时的氧添加比例设为25％的情况下，使ZTO成膜时氧添加比例为25～40％的范围调查而得的TFT特性的表图。
符号说明
1：栅极电极；2：栅绝缘膜；3：第二氧化物半导体层(含有氧化铟)；4：第一氧化物半导体层(含有氧化锌而不含氧化铟)；5：光致抗蚀层(通道图案)；6：源极/漏极电极层；7：光致抗蚀层(源极/漏极电极图案)；8：保护膜；10：基板；20：TFT；21：栅极线；22：数据线；23：像素电极(透明电极)。
具体实施方式
关于实施方式，使用附图详细地进行说明。但本发明不应理解为限定于以下所示实施方式记载的内容、数值。本领域技术人员容易理解，在不脱离本发明的思想或宗旨的范围内，能够对其具体构成进行改变。
本说明书等中的“第一”、“第二”、“第三”等表述是为了识别构成要素而给予的，并不一定是对数量或顺序的限定。
为了便于理解，有时附图等中所示各构成的位置、大小、范围等并不表示实际的位置、大小、范围等。因此，本发明不一定限定于附图等公开的位置、大小、范围等。
以下的实施例中说明的构成的一个例子提供在形成通道层为至少含有氧化锌而不含氧化铟的第一氧化物层和至少含有氧化铟的第二氧化物层的层叠结构的氧化物半导体成膜工序中，适合于第一氧化物层和第二氧化物层的成膜的氧添加比例及其组合。由此防止其后的通道层活化处理工序中由于层间氧移动而产生的薄膜晶体管的特性劣化，能够实现将阈电位控制在适当状态的高移动度晶体管。
图2为显示可由上述构成期待的理想的薄膜晶体管的特性的一个例子的图，是横轴设为栅极电压(V)、纵轴设为漏极电流(A)、将漏极电压设为0.1V、1V、10V三种而图表化的图。
作为具体例子，设为在满足下述条件下形成的氧化物半导体层叠结构：将第一含有锌而不含In的氧化物半导体层成膜时的氧添加比例设为a、将第二含有In的氧化物半导体层成膜时的氧添加比例设为b时，a＞b，而且a大于1.1b且小于1.6b，a＜50％，b＞20％。通过设为上述成膜条件，防止因形成后退火处理所导致的氧化物半导体层叠通道层间的氧移动，能够实现兼顾高移动度和良好的开关特性的薄膜晶体管。
实施例1
以下，对本实施例的氧化物薄膜晶体管的一个例子进行说明。本实施例的通道层中，第一氧化物半导体层为ZTO(膜厚30nm)，第二氧化物层为IZO(膜厚5nm)。
图3A和图3B为显示制造本实施例的氧化物薄膜晶体管的工序的一个例子的截面图。
在基板10上，通过DC磁控溅射法等，使作为栅极电极的电极层1的例如Mo层、MoW层(膜厚100nm)成膜。然后，形成光致抗蚀图案，以其作为掩模进行栅极电极加工(图3A(a))。
以被覆电极层1(其被加工为所要形成的栅极电极图案)的形式，通过PE－CVD法等形成栅绝缘膜层2。在这里，形成SiOx(膜厚100nm)(图3A(b))。然后，通过DC磁控溅射法使成为通道层的氧化物层3和4连续成膜(图3A(c))。
首先，作为第二氧化物层3的IZO层(膜厚5nm)是，使用锌组成10at％的靶材，以常温、成膜压力0.5Pa、溅射气体Ar/O2混合气体(氧添加比例10～50％)、DC功率50W的成膜条件成膜。这里，氧添加比例按Ar/O2流量比例定义。实用上，也可以考虑气体流量的比率。即，氧添加比例10～50％表示将Ar和O2整体的流量设为100％时，氧的流量的比例(以下同样)。
此外，作为第一氧化物层4的ZTO层(膜厚50nm)是，使用锡组成30at％的靶材(添加Al 350ppm)，使用常温、成膜压力0.5Pa、溅射气体Ar/O2混合气体(氧添加比例40％)的成膜条件成膜。其中，除了ZTO层以锌锡复合氧化物形成的情况以外，还可以存在以锌锡复合氧化物为主要成分的氧化物形成的情况。即，可以存在为了改善或调整锌锡复合氧化物的特性而添加各种其他元素的情况。
然后，由光致抗蚀层5形成通道图案(图3A(c))，以此作为掩模进行氧化物通道区域的加工。加工中，使用例如草酸系蚀刻液等ITO加工中一般使用的蚀刻液。如果是上述氧化物膜厚，则即使考虑面内分布等，也能够在3分钟左右的处理时间内将氧化物层3和4充分除去(图3A(d))。
加工后的氧化物层在由中心波长254nm的水银灯产生的约25mW/cm2的UV光照射下，以温度200℃的条件实施1小时活化退火处理。然后，通过磁控DC溅射、蒸镀法形成作为源极/漏极电极层6的例如Mo/Al/Mo层、Mo、Mo合金层(图3B(e))。源极/漏极电极层6进一步以光致抗蚀层7产生的源极/漏极电极图案为掩模，利用PAN系蚀刻液等对SD电极图案进行加工(图3B(f))，然后，为了保护表面，通过PE－CVD法等形成SiNx/SiOx等保护膜8，完成本实施例的薄膜晶体管(图3B(g))。
根据发明人等的考察，前述工艺中，存在在氧化物层叠通道内由于活化退火而发生氧缺失而使TFT特性劣化的可能性，但通过采用本实施例公开的氧化物层3和4的成膜条件，能够解决该问题。
图3C为从上面观察到的完成的TFT的示意图。对于像素电极(透明电极)23，介由TFT20配置栅极线21和数据线22。该TFT多用于显示器等像素电极的控制。图3C为显示这种情况下的栅极线21、数据线22、像素电极23的位置关系概要的图，显示器的情况下，其以阵列状连续形成。此外，一并显示了对应于图3B(g)的截面的TFT20的部分放大平面概要。
本实施例中，调查第一氧化物层4使用ZTO，将其成膜时氧添加比例设为40％的情况下，使作为第二氧化物层3的IZO的成膜时氧添加比例在20％～40％的范围变化的情况下该层叠结构TFT的电流－电压特性。
图4A和图4B中显示其结果。图4A显示的是代表性成膜条件下电流-电压特性和移动度的结果。ZTO成膜时的氧添加比例设为40％，使IZO成膜时的氧添加比例从上面开始按(a)20％、(b)25％、(c)30％、(d)40％变化。是横轴设为栅极电压(V)，纵轴设为漏极电流(A)和移动度(cm2/Vs)，将漏极电压设为0.1V、1V、10V三种图表化的图(以下的其他电流-电压特性的图表也同样)。
可见，IZO成膜时的氧添加比例为20％则电流-电压特性不会OFF，作为TFT是不合适的。如果使IZO成膜时的氧添加比例增加至25％，则会进行OFF的动作，但电流-电压特性观察到Hump，可见形成了通道层以外的泄露路径。进而，如果使IZO成膜时的氧添加比例增加，若设为30％，则不会观察到Hump，显示良好的电流-电压特性，阈电位Vth被控制至1V以上，移动度μFE也为32以上的良好的值。然而，如果将IZO成膜时的氧添加量设为40％以上，反而会表现出观察到Hump的电流-电压特性。可以理解，如上述那样，IZO成膜时的氧添加比例存在适当值。
图4B进一步显示调查详细的IZO成膜时氧添加比例与TFT特性的关系的结果。从该结果出发，IZO成膜时的氧添加比例为26～36％时，阈值电压为正，未观察到Hump。因此，从该数据可以理解为，在将第一氧化物层(ZTO)成膜时的氧添加比例设为a、将第二氧化物层(IZO)成膜时氧添加比例设为b的情况下，至少在a＝1.11～1.54b的范围内是满足合适的条件的。
本实施例中，通过将通道层的第一、第二氧化物层成膜时的各自的氧添加比例控制为适当，能够防止层间的氧移动，能够实现高移动度化和＞0V的良好的阈电位控制。此外，能够不导致工艺上掩模数的增大等地实现，因此也能够兼顾低成本工艺和高移动度。
其中，关于本实施例中显示的通道层和电极层的膜厚、成膜方法、加工(蚀刻)方法等，当然可以根据所需的特性在进行制造的设备中进行各种变更。此外，本实施例中使用DC磁控溅射法作为典型的成膜方法，通过以往的RF、DC溅射、RF磁控溅射、ECR溅射、离子镀、反应性蒸镀法等各种成膜方法也可期待同样的效果。
实施例2
接下来，对于作为与实施例1的氧化物层叠结构相同、制造工序也大体相同的氧化物TFT结构、将作为第一氧化层的ZTO的成膜时氧添加比例设为8％～50％、将作为第二氧化物层的IZO成膜时氧添加比例设为30％的情况下的TFT特性进行记述。
图5A为代表性成膜条件下的电流-电压特性和移动度。IZO成膜时的氧添加比例设为30％，使ZTO成膜时的氧添加比例从上面开始按(a)8％、(b)33％、(c)40％、(d)45％变化。
ZTO成膜时氧添加比例为8％时，TFT的特性不会OFF，为导通状态，可见作为TFT是不合适的。接下来，ZTO成膜时氧添加比例为33％时，能够确保OFF状态，可见为良好的电流-电压特性，但关于阈电位，观测到枯竭，为－5.4V，对于应用于显示器而言是不充分的特性。进而，ZTO成膜时氧添加比例为40％时，阈电位也被控制至＞0V，移动度也确保了＞30cm2/Vs，也未观察到Hump，为良好的特性。
图5B中汇总了详细的ZTO成膜时氧添加比例和TFT特性的评价结果。从该结果出发，ZTO成膜时的氧添加比例为34～45％时，阈值电压为正，未观察到Hump。因此，从该数据可以理解，将第一氧化物层(ZTO)成膜时的氧添加比例设为a、将第二氧化物层(IZO)成膜时氧添加比例设为b的情况下，至少a＝1.13～1.50b的范围内是满足适当的条件的。
观察以上结果还确认到，与实施例1记载的兼顾高移动度化和阈电位控制的成膜时氧添加条件一致。从图4B和图5B的数据可以理解，在a大于1.1b小于1.6b的范围内，不包含不适合作为晶体管的条件。
此外，从实施例1、2的结果出发，认为本实施例中适合的氧添加比例的临界值是，相对于IZO成膜时的氧添加比例b，为20％以上(在其以下则无法OFF，作为TFT是不合适的)，对于ZTO成膜时的氧添加比例a，为50％以下(在其以上则实际溅射速度降低，作为制造技术是不合适的)。
其中，与实施例1同样，根据所需的设备的特性等，关于本实施例中所示通道层和电极层的膜厚、成膜方法、加工(蚀刻)方法等，可以有各种变更。
实施例3
接下来，与实施例1和2同样地，对第一氧化物层由ZTO(锡组成33at％，添加Al250ppm、Si 100ppm)构成、第二氧化物半导体层由ITO、IGZO(4:1:1)构成的TFT的特性进行记录。关于作为第二氧化物层的ITO、IGZO的成膜，分别使用锡组成10at％、铟组成67at％的靶材，以常温、成膜压力0.5Pa、溅射气体Ar/O2混合气体(成膜时氧添加比例20％～40％)、DC功率50W的成膜条件成膜。关于其他工序，与实施例1大体同样。
将通过上述工序形成的薄膜晶体管的代表性电流-电压特性示于图6A、图7A。分别获得移动度62.1cm2/Vs、28.1cm2/Vs，而且阈电位被控制至＞0V的良好的晶体管特性。其他成膜条件的详细数据总结于图6B、图7B。
图6A为说明在上述条件下试制ZTO/ITO层叠结构TFT的情况下的TFT特性(电流-电压特性、移动度)与ZTO成膜时氧添加比例的关系的图表。
图6B为汇总了关于ZTO/ITO层叠TFT制造，将ITO成膜时的氧添加比例设为33％的情况下，使ZTO成膜时氧添加比例在25～53％的范围内调查而得的TFT特性的表图。
从该结果出发，ZTO成膜时的氧添加比例为40～45％时，阈值电压为正，未观察到Hump。因此，从该数据可理解，将第一氧化物层(ZTO)成膜时的氧添加比例设为a、将第二氧化物层(ITO)成膜时氧添加比例设为b的情况下，至少a＝1.21～1.36b的范围是适当的。
图7A为说明在上述条件下试制ZTO/IGZO层叠结构TFT的情况下的TFT特性(电流-电压特性、移动度)与IGZO成膜时氧添加比例的关系的图表。
图7B为汇总了关于ZTO/IGZO层叠TFT制造，在将IGZO成膜时的氧添加比例设为25％的情况下，使ZTO成膜时氧添加比例为25～40％的范围调查而得的TFT特性的表图。
从该结果出发，ZTO成膜时的氧添加比例为30～35％时，阈值电压为正，未观察到Hump。因此，从该数据可理解，将第一氧化物层(ZTO)成膜时的氧添加比例设为a、将第二氧化物层(IGZO)成膜时氧添加比例设为b的情况下，至少a＝1.20～1.40b的范围是适当的。
从图6B和图7B的数据可理解，在a大于1.1b小于1.6b的范围内，不包含作为晶体管不适合的条件。
综合以上实施例1～实施例3的结果，可理解将第一氧化物层(ZTO)成膜时的氧添加比例设为a、将第二氧化物层(IZO、ITO、IGZO)成膜时氧添加比例设为b的情况下，在a约大于1.1b小于1.6b的范围内，不包括作为设备的制造条件不适合的条件。如果从上述数据进一步限定范围，则显示，第二氧化物层为IZO的情况下，适当的条件包括在约a＝1.11～1.54b的范围内，第二氧化物层为ITO或IGZO的情况下，适当的条件包括在约a＝1.20～1.40b的范围内。
其中，与实施例1、2同样，关于实施例3中所示的通道层和电极层的膜厚、成膜方法、加工(蚀刻)方法等，根据所需的设备的特性等，可以有各种变更。
该成膜工艺的结果按同一参数进行比较，推测第一氧化物层(ZTO)中加入了比第二氧化物层(IZO、ITO、IGZO)规定量多的氧，结果，通过第一氧化物半导体层中的氧组成与第二氧化物半导体层中的氧组成在设备的工作上达到均衡，获得上述TFT特性。即认为是，由于通过第一氧化物半导体层中的氧组成与第二氧化物半导体层中的氧组成的均衡，抑制氧原子在层间的移动，抑制在界面附近任一方的氧化物半导体层侧形成因氧缺失所导致的导电层。因此，推测不会观察到阈电位(Vth)呈二段那样的Hump形状、即使在负偏压下导通也会开始的枯竭。
本发明并非限定于上述实施方式，还包括各种变形例。例如，在不脱离发明的宗旨的范围内，可以将某实施方式的构成的一部分替换为其他实施方式的构成，此外，可以在某实施方式的构成中添加其他实施方式的构成。此外，还可以对各实施方式的构成的一部分进行其他构成的追加、删除、替换。
产业可利用性
本申请发明可以适用于半导体装置的制造领域。
Claims (4)
1.一种半导体装置的制造方法，其中，
所述半导体装置具备栅极电极、源极电极和漏极电极，
在所述栅极电极与所述源极电极之间和所述栅极电极与所述漏极电极之间具有栅绝缘膜和氧化物半导体通道层，
所述栅绝缘膜存在于所述栅极电极与所述氧化物半导体通道层之间，
所述氧化物半导体通道层具备至少含有锌而不含铟的第一氧化物层和至少含有铟的第二氧化物层，
所述第一氧化物层配置于相对于所述第二氧化物层更靠近所述源极电极和所述漏极电极的一侧，所述第二氧化物层配置于相对于所述第一氧化物层更靠近所述栅绝缘膜的一侧，
所述第一氧化物层为锌锡复合氧化物即ZTO，
所述第二氧化物层为铟锌复合氧化物即IZO，
所述半导体装置的制造方法条件是，将使所述第一氧化物层成膜时溅射气体的氧添加比例设为a、将使所述第二氧化物层成膜时溅射气体的氧添加比例设为b时，a大于1.1b小于1.6b，
并且，a为34～45％，b为26～36％。
2.根据权利要求1所述的半导体装置的制造方法，将使所述第一氧化物层成膜时溅射气体的氧添加比例设为a、将使所述第二氧化物层成膜时溅射气体的氧添加比例设为b时，a＝1.11b～1.54b。
3.一种半导体装置的制造方法，其中，
所述半导体装置具备栅极电极、源极电极和漏极电极，
在所述栅极电极与所述源极电极之间和所述栅极电极与所述漏极电极之间具有栅绝缘膜和氧化物半导体通道层，
所述栅绝缘膜存在于所述栅极电极与所述氧化物半导体通道层之间，
所述氧化物半导体通道层具备至少含有锌而不含铟的第一氧化物层和至少含有铟的第二氧化物层，
所述第一氧化物层配置于相对于所述第二氧化物层更靠近所述源极电极和所述漏极电极的一侧，所述第二氧化物层配置于相对于所述第一氧化物层更靠近所述栅绝缘膜的一侧，
所述第一氧化物层为锌锡复合氧化物即ZTO，
所述第二氧化物层为铟镓锌复合氧化物即IGZO，
所述半导体装置的制造方法条件是，将使所述第一氧化物层成膜时溅射气体的氧添加比例设为a、将使所述第二氧化物层成膜时溅射气体的氧添加比例设为b时，a＝1.20b～1.40b，
并且，a为30～35％，b为25％。
4.一种半导体装置的制造方法，其中，
所述半导体装置具备栅极电极、源极电极和漏极电极，
在所述栅极电极与所述源极电极之间和所述栅极电极与所述漏极电极之间具有栅绝缘膜和氧化物半导体通道层，
所述栅绝缘膜存在于所述栅极电极与所述氧化物半导体通道层之间，
所述氧化物半导体通道层具备至少含有锌而不含铟的第一氧化物层和至少含有铟的第二氧化物层，
所述第一氧化物层配置于相对于所述第二氧化物层更靠近所述源极电极和所述漏极电极的一侧，所述第二氧化物层配置于相对于所述第一氧化物层更靠近所述栅绝缘膜的一侧，
所述第一氧化物层为锌锡复合氧化物即ZTO，
所述第二氧化物层为铟锡复合氧化物即ITO，
所述半导体装置的制造方法条件是，将使所述第一氧化物层成膜时溅射气体的氧添加比例设为a、将使所述第二氧化物层成膜时溅射气体的氧添加比例设为b时，a＝1.21b～1.36b，
并且，a为40～45％，b为33％。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-152200 | 2017-08-07 | ||
| JP2017152200A JP6841184B2 (ja) | 2017-08-07 | 2017-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109390236A CN109390236A (zh) | 2019-02-26 |
| CN109390236B true CN109390236B (zh) | 2021-12-14 |
Family
ID=65367323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810725388.XA Active CN109390236B (zh) | 2017-08-07 | 2018-07-04 | 半导体装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6841184B2 (zh) |
| KR (1) | KR102095811B1 (zh) |
| CN (1) | CN109390236B (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238383A (en) | 1975-09-19 | 1977-03-24 | Q P Corp | Method and apparatus for detedting eggs invaded by bacteria |
| JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
| JP5244331B2 (ja) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
| GB2471093A (en) * | 2009-06-17 | 2010-12-22 | Cilian Ag | Viral protein expression in ciliates |
| KR101652790B1 (ko) * | 2009-11-09 | 2016-08-31 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| JP5503667B2 (ja) * | 2009-11-27 | 2014-05-28 | 株式会社日立製作所 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| KR20110125105A (ko) * | 2010-05-12 | 2011-11-18 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| JP5540972B2 (ja) | 2010-07-30 | 2014-07-02 | 日立金属株式会社 | 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法 |
| JP2012235104A (ja) * | 2011-04-22 | 2012-11-29 | Kobe Steel Ltd | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| KR20140089594A (ko) * | 2012-01-20 | 2014-07-15 | 파나소닉 주식회사 | 박막 트랜지스터 |
| KR20130111874A (ko) * | 2012-04-02 | 2013-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법 |
| JP6082911B2 (ja) * | 2012-06-08 | 2017-02-22 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP5983163B2 (ja) * | 2012-08-07 | 2016-08-31 | 日立金属株式会社 | 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法 |
| KR101417932B1 (ko) * | 2012-12-13 | 2014-07-10 | 성균관대학교산학협력단 | 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 |
| CN113793872A (zh) * | 2014-12-10 | 2021-12-14 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
-
2017
- 2017-08-07 JP JP2017152200A patent/JP6841184B2/ja active Active
-
2018
- 2018-05-09 KR KR1020180053172A patent/KR102095811B1/ko active IP Right Grant
- 2018-07-04 CN CN201810725388.XA patent/CN109390236B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102095811B1 (ko) | 2020-04-02 |
| CN109390236A (zh) | 2019-02-26 |
| JP2019033143A (ja) | 2019-02-28 |
| KR20190015985A (ko) | 2019-02-15 |
| JP6841184B2 (ja) | 2021-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12136629B2 (en) | Thin film transistor, method for manufacturing the same, and semiconductor device | |
| US10692975B2 (en) | Thin-film transistor array substrate | |
| TWI514586B (zh) | A thin film transistor structure, and a thin film transistor and a display device having the same | |
| US9318507B2 (en) | Thin film transistor and display device | |
| KR20110010323A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US9153651B2 (en) | Thin film transistor and method for manufacturing the same | |
| CN109390236B (zh) | 半导体装置的制造方法 | |
| JP2021068866A (ja) | 酸化物半導体装置およびその製造方法 | |
| JP2020161700A (ja) | 酸化物半導体装置及び酸化物半導体ターゲット | |
| KR102180511B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP7070130B2 (ja) | 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ | |
| KR101978835B1 (ko) | 박막 트랜지스터 | |
| KR20100047036A (ko) | 산화물 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |