KR100464227B1 - 리드온칩(loc)용리드프레임및그것을이용한반도체장치 - Google Patents
리드온칩(loc)용리드프레임및그것을이용한반도체장치 Download PDFInfo
- Publication number
- KR100464227B1 KR100464227B1 KR1019970033527A KR19970033527A KR100464227B1 KR 100464227 B1 KR100464227 B1 KR 100464227B1 KR 1019970033527 A KR1019970033527 A KR 1019970033527A KR 19970033527 A KR19970033527 A KR 19970033527A KR 100464227 B1 KR100464227 B1 KR 100464227B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- lead frame
- adhesive
- semiconductor element
- loc
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Punching Or Piercing (AREA)
- Die Bonding (AREA)
Abstract
프레스 가공에 의한 리이드에 접착제를 도포하여도, 탑재되는 반도체 소자와 리이드 사이의 절연을 확보할 수 있도록 한다. 프레스 가공에 의해 만들어진 리드 프레임의 인너리드(1)의 소정 위치에 접착제를 도포하여 접착제층(4)을 형성할 때, 이 접착제층(4)을 인너리드(1)의 라운딩면에 설치한다. 라운딩면에는 버(burr)가 발생하지 않고, 또 중심부가 팽창된 형상이기 때문에, 버에 기인한 리드면과 반도체 소자의 접촉이 방지되어, 충분한 절연을 확보할 수 있다.
Description
본 발명은, 리드 프레임 및 그것을 이용한 반도체 장치에 관한 것으로, 특히 LOC 구조의 반도체 장치에 최적인 LOC용 리드 프레임 및 그것을 이용한 반도체 장치에 관한 것이다.
고밀도 실장이 가능한 LOC(Lead On Chip) 구조 등의 반도체 장치에 사용되는 리드 프레임으로서, 그것의 한쪽면 또는 양면에 열가소성이나 열경화성의 접착층이 도포된 고내열 절연필름을 접착하고, 이 고내열 절연필름(통상적으로, 폴리이미드계 필름)에 반도체칩을 가열 및 가압하여 탑재하는 방식의 리드 프레임이 있다.
고내열 절연필름을 리드 프레임에 부착하는데에는, 종래, 금형에 의한 펀칭 부착방법이 이용되어 왔다. 이 방법은 릴 형태로 감긴 필름을 금형으로 소정의 형태로 구멍을 뚫고, 이것을 리드 프레임에 가열 및 가압하여 부착하는 것이다.
그러나, 이 방법에 따르면, 양면 접착제 부착 폴리이미드 필름을 이용하고 있기 때문에, ① 테이프의 가격이 비싸다. ② 폴리이미드 필름의 흡습량이 크기 때문에, 패키지의 신뢰성이 불충분하다. ③ 테이프가 두껍기 때문에 패키지의 박형화가 곤란하다는 등의 문제가 있다.
이러한 문제점을 해소하기 위해, 리드 프레임 상의 반도체 소자를 탑재해야 할 부분에 접착제 만을 도포하고, 이 접착제에 의해 반도체 소자와 리드 프레임을 접합(접착)하는 방법이 제안되어 있다(예를 들면, 일본국 특개평 4-75355호 공보).
접착제를 도포하는 방법으로서, 일반적으로는, X-Y 로봇과 디스펜서를 조합한 장치를 사용하여, 리드 프레임 상의 반도체 소자를 탑재해야 할 부분(예를 들면, 인너리드의 선단부)에 바니시 형태의 접착제(예를 들면, 접착성의 수지를 용매로 녹인 것)가 도포된다. 특히, 리드의 선단부에 접착제를 도포하는 경우, 니들(또는 노즐)을 이동시키면서 접착제를 니들로부터 리드 프레임의 소정 부분에 공기압에 의해 토출하는 점 도포방식이 사용된다. 이 방법은, 필요량을 리드 프레임 상에 도포하는 것 뿐이기 때문에, 재료가 남는 일이 발생하지 않고, 고가의 금형도 필요로 하지 않아, 제조비용을 저감할 수 있다고 하는 이점이 있다.
그런데, 접착제 도포형의 LOC용 리드 프레임의 양산화가 진행됨에 따라, 리드 프레임은 에칭에 의한 리드 프레임으로부터 프레스에 의한 리드 프레임으로 이행되고 이행되고 있다.
그러나, 종래의 LOC용 리드 프레임에 따르면, 에칭 리드 프레임의 경우, 안과 밖의 어느 쪽 면에 접착제를 도포하더라도, 접착제의 도포 상황에는 차이가 없다. 그러나, 양산에 적합한 프레스 리드 프레임에 있어서는, 펀치측 표면과 다이측 표면에서는 리드 프레임 표면의 평탄도와 버(burr) 발생상황이 다르고, 그것에 따라 접착제를 도포한 경우의 도포상황이 현저하게 다르다. 특히, 접착제의 두께, 두께의 균일성, 리드 프레임의 버 발생상황의 차이에 의한 절연성의 확보 등은 증요한 과제이다. 그리고, 이 접착제의 도포상황에 의해, 반도체 소자가 리드 프레임에 고정되는 상태는 현저하게 영향을 받게 된다. 그러나, 프레스 리드 프레임의 접착제의 도포면을 지정하는 것은 행해지고 있지 않아, 버 면에 접착제층이 설치되는 것은 피할 수 없었다.
따라서, 본 발명은, 프레스 가공에 의한 리드에 접착제를 도포하더라도, 탑재되는 반도체 소자에 절연에 관한 영향을 주지 않는 LOC용 리드 프레임 및 그것을 이용한 반도체 장치를 제공하는 것을 목적으로 하고 있다.
상기한 목적을 달성하기 위해, 본 발명은, 프레스 가공으로 만들어지는 것에 의해 라운딩면과 버(bur)면을 갖는 인너리드의 소정 위치에 접착제층을 형성하고, 이 접착제층을 통해 반도체 소자를 상기 인너리드에 고정하는 LOC용 리드 프레임에 있어서, 상기 접착제층은, 상기 인너리드의 상기 라운딩면에 설치하는 것을 특징으로 하는 LOC용 리드 프레임으로 하고 있다.
이 구성에 따르면, 버가 발생하고 있지 않고, 중심부가 팽창된 형상의 라운딩면에 접착제층을 설치하는 것에 의해, 리드면이 반도체 소자에 접촉하는 일이 없어지기 때문에, 충분한 절연성을 확보할 수 있다.
본 발명은, 상기한 목적을 달성하기 위해, 다시, 프레스 가공으로 만들어지는 것에 의해 라운딩면과 버면을 갖는 인너리드의 소정 위치에 형성된 접착제층에 의해 반도체 소자를 상기 인너리드에 고정시키는 반도체 장치에 있어서,
상기 반도체 소자는 상기 라운딩면에 형성된 상기 접착제층에 의해 상기 인너리드와 고정되어 있는 것을 특징으로 하는 반도체 장치를 제공한다.
(실시의 형태)
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 LOC용 리드 프레임의 1매의 리드를 나타낸 단면도이다.
프레스 리드 프레임의 인너리드(1)는, 도 2에 도시된 것과 같이, 프레스 가공을 할 때, 한쪽면의 단부에는 둥근 부분을 갖는 라운딩부(2)가 형성되고, 다른 면의 단부에는 버(3)가 생긴 형상을 갖고 있다. 프레스 가공은 펀치와 다이를 이용하여 행해지고, 도 2의 상면이 펀치측의 면(이하, 「라운딩면」이라고 한다)이고, 하면이 다이측의 면이다. 펀치측의 면에는 재료가 끌려들어가기 때문에 늘어짐이 생기고, 다이측의 면에는 재료가 마지막으로 절단될 때의 파단부의 일부가 남기 때문에 버(3)가 발생한다. 이 다이측의 면은, 일반적으로 버면으로 불린다. 이 버는, 펀칭조건에도 관련되지만, 수십 ㎛의 크기로 되는 경우도 있다.
접착제 도포형의 LOC용 리드 프레임에 있어서는, 도포되는 접착제의 두께는 20㎛ 정도로서, 이 두께 이상으로 하려 하면, 접착제의 점도를 높이거나, 도포 회수를 늘릴 필요가 있어, 실용적이 아니다.
도 3은 인너리드(1)의 버면에 접착제를 도포하여 접착제층(4)을 형성한 상황을 나타낸 단면도이다. 이 상황에서는, 접착제층(4)의 두께를 버(3)의 높이가 넘고 있다. 이와 같이 버(3)가 생긴 면에 설치된 접착제층(4)에 반도체 소자(5)를 고정한 경우, 버(3)의 높이가 접착제층(4)의 두께 이하이면 문제가 없다. 그러나, 버(3)의 두께가 접착제층(4)의 두께 이상이면, 도 4에 나타낸 것과 같이, 반도체 소자(5)의 하면에 접촉하여, 반도체 소자(5)와 리드 프레임의 절연성을 확보할 수 없게 될 우려가 있다.
따라서, 본 발명에서는, 도 1에 나타낸 것과 같이, 라운딩면에 접착제층(4)을 도포하고 있다. 라운딩면은, 증앙부가 단부에 비해 솟아올라 있다. 이 때문에, 도 1의 상태의 접착제층(4) 위에 반도체 소자(5)를 고정하더라도, 도 5에 나타낸 것과 같이, 반도체 소자(5)의 하면은 리드 프레임의 표면에 접촉하는 일이 없어, 절연상태가 확실하게 확보된다.
(실시예)
다음에, 본 발명의 실시예에 관해 설명한다.
42핀의 TSOP(Thin Small Outline Package)의 LOC용 리드 프레임을 프레스 가공으로 제작한 후, 표면에 Ag 도금을 행하였다. 이 리드 프레임의 인너리드의 선단에는, 프레스 가공시에, 최대 높이 25㎛의 버가 다이측의 면(버면)에 발생하였다. 이 LOC용 리드 프레임의 선단에, 디스펜서를 사용하여 열가소성의 접착제를 도포하여, 접착제층을 형성하였다. 이것의 도포후에 건조처리를 행하였다.
LOC용 리드 프레임은, 라운딩면에 접착제를 도포한 것과, 버면에 접착제를 도포한 것의 2 종류를 제작하고, 양쪽 도막 모두 20㎛의 두께로 하였다. 각각의 LOC용 리드 프레임에 대해, 도 5에 도시된 것과 같이, 반도체 소자를 접착제층으로 접착고정하여, 반도체 장치를 구성하였다. 이 접착은, 400℃로 가열된 스테이지에 반도체 소자를 적재하고, 그 윗쪽에 접착제층이 형성된 리드 프레임을 위치맞춤하여, 420℃의 가열 툴로 프레싱하는 것에 의해 실시하였다. 이때, 가열 툴에 가한 하중은 4kg으로 하였다.
이와 같은 접착후의 반도체 소자의 인너리드 아래의 표면을 관찰하였다. 더구나, 반도체 소자의 전기특성을 조사하였다. 그 결과는 표 1과 같았다.
표 1로부터 알 수 있는 것과 같이, 라운딩면에 접착제를 도포한 리드 프레임을 사용한 경우, 반도체 소자의 표면에 크랙은 발생하지 않고, 전기특성도 양호하였다. 한편, 버면에 접착제를 도포한 리드 프레임의 경우, 반도체 소자의 표면에 크랙이 보이고, 전기특성에 이상이 보이는 것이 발생하였다.
이와 같이, 프레스 리드 프레임을 사용한 접착제 도포형의 LOC용 리드 프레임의 경우, 라운딩면을 접착제 도포면으로 함으로써, 반도체 소자에 손상을 주지 않고 반도체 소자를 리드 프레임에 탑재할 수 있다는 것이 확인되었다.
이상에 의해 밝혀진 것과 같이, 본 발명에 따르면, 프레스 가공에 의해 만들어진 인너리드의 소정 위치에 설치되는 접착제층을 인너리드의 라운딩면에 설치하도록 하였기 때문에, 리드면과 반도체 소자의 접촉은 생기지 않으며, 리드면과 반도체 소자의 절연을 확보할 수 있다. 그 결과, 반도체 소자의 리드 프레임에의 실장효율이 향상되고, 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명에 따른 LOC용 리드 프레임의 1매의 리드를 나타낸 단면도.
도 2는 프레스 리드 프레임의 인너리드부를 나타낸 단면도.
도 3은 인너리드의 버면에 접착제를 도포하여 접착제층을 형성한 상황을 나타낸 단면도.
도 4는 리드의 버(burr)면의 버 높이가 접착제층의 두께 이상일 때의 단락발생을 나타낸 단면도.
도 5는 본 발명에 의한 LOC용 리드 프레임에 반도체 소자를 탑재한 상태를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 인너리드 2: 라운딩부
3: 버(burr)부 4: 접착제층
5: 반도체 소자
Claims (2)
- 프레스 가공으로 만들어지는 것에 의해 라운딩면과 버(bur)면을 갖는 인너리드의 소정 위치에 접착제층을 형성하고, 이 접착제층을 통해 반도체 소자를 상기 인너리드에 고정하는 LOC용 리드 프레임에 있어서,상기 접착제층은, 상기 인너리드의 상기 라운딩면에 설치되는 것을 특징으로 하는 LOC용 리드 프레임.
- 프레스 가공으로 만들어지는 것에 의해 라운딩면과 버(bur)면을 갖는 인너리드의 소정 위치에 형성된 접착제층에 의해 반도체 소자를 상기 인너리드에 고정시키는 반도체 장치에 있어서,상기 반도체 소자는 상기 라운딩면에 형성된 상기 접착제층에 의해 상기 인너리드와 고정되어 있는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP194522 | 1996-07-24 | ||
JP19452296A JP3261987B2 (ja) | 1996-07-24 | 1996-07-24 | Loc用リードフレームおよびそれを利用した半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980012388A KR980012388A (ko) | 1998-04-30 |
KR100464227B1 true KR100464227B1 (ko) | 2005-04-20 |
Family
ID=16325939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970033527A KR100464227B1 (ko) | 1996-07-24 | 1997-07-18 | 리드온칩(loc)용리드프레임및그것을이용한반도체장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5880522A (ko) |
JP (1) | JP3261987B2 (ko) |
KR (1) | KR100464227B1 (ko) |
SG (1) | SG54533A1 (ko) |
TW (1) | TW367102U (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070230A (ja) * | 1996-08-27 | 1998-03-10 | Hitachi Cable Ltd | Loc用リードフレーム |
JP3888228B2 (ja) * | 2002-05-17 | 2007-02-28 | 株式会社デンソー | センサ装置 |
US8647966B2 (en) * | 2011-06-09 | 2014-02-11 | National Semiconductor Corporation | Method and apparatus for dicing die attach film on a semiconductor wafer |
JP7173157B2 (ja) | 2018-10-23 | 2022-11-16 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置、及び移動体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2632528B2 (ja) * | 1988-02-08 | 1997-07-23 | 新光電気工業株式会社 | リードフレーム |
US5091251A (en) * | 1989-05-29 | 1992-02-25 | Tomoegawa Paper Co., Ltd. | Adhesive tapes and semiconductor devices |
WO1993017457A1 (en) * | 1989-07-01 | 1993-09-02 | Ryo Enomoto | Substrate for mounting semiconductor and method of producing the same |
JP2503738B2 (ja) * | 1990-07-18 | 1996-06-05 | 日立電線株式会社 | リ―ドフレ―ムへの半導体素子の接合方法 |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
KR940006083B1 (ko) * | 1991-09-11 | 1994-07-06 | 금성일렉트론 주식회사 | Loc 패키지 및 그 제조방법 |
DE69322334T2 (de) * | 1992-09-09 | 1999-06-02 | Texas Instruments Inc., Dallas, Tex. | Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung |
SG48170A1 (en) * | 1993-05-14 | 1998-04-17 | Hitachi Cable | Method and apparatus for sticking an insulating film to a lead frame |
JP2923170B2 (ja) * | 1993-05-26 | 1999-07-26 | 日立電線株式会社 | 打抜き性に優れたフィルム及びこれを用いたリードフレーム |
US5559366A (en) * | 1994-08-04 | 1996-09-24 | Micron Technology, Inc. | Lead finger tread for a semiconductor lead package system |
-
1996
- 1996-07-24 JP JP19452296A patent/JP3261987B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-14 TW TW087207045U patent/TW367102U/zh unknown
- 1997-07-18 KR KR1019970033527A patent/KR100464227B1/ko not_active IP Right Cessation
- 1997-07-21 SG SG1997002510A patent/SG54533A1/en unknown
- 1997-07-21 US US08/897,828 patent/US5880522A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW367102U (en) | 1999-08-11 |
US5880522A (en) | 1999-03-09 |
KR980012388A (ko) | 1998-04-30 |
SG54533A1 (en) | 1998-11-16 |
JPH1041324A (ja) | 1998-02-13 |
JP3261987B2 (ja) | 2002-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004048022A (ja) | 半導体集積回路装置の製造方法 | |
WO2006115267A1 (ja) | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 | |
KR100309962B1 (ko) | 테이프캐리어및그제조방법 | |
KR100464227B1 (ko) | 리드온칩(loc)용리드프레임및그것을이용한반도체장치 | |
TW202249220A (zh) | 可組態引線封裝 | |
JPH05136317A (ja) | 半導体装置およびその製造方法 | |
KR100252788B1 (ko) | 반도체장치의 제조방법 | |
JP3018881B2 (ja) | リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法 | |
JPH10173117A (ja) | 電子部品およびその製造方法 | |
JP3583403B2 (ja) | Loc用リードフレーム及びその製造方法 | |
KR100303354B1 (ko) | 칩 사이즈 패키지 및 그의 제조방법 | |
JP3445687B2 (ja) | 半導体チップの実装方法 | |
JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP2000216299A (ja) | 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法 | |
JP3440677B2 (ja) | 電子部品の実装方法 | |
JPH05198615A (ja) | 半導体装置の製造方法 | |
JP2000228463A (ja) | 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法 | |
KR20000046803A (ko) | 테이프 캐리어 패키지 및 그 제조방법 | |
JP2002314025A (ja) | 半導体装置の製造方法 | |
JPH05190719A (ja) | 多ピンリードフレームの製造方法 | |
JPH04188662A (ja) | 半導体素子用リードフレームの製造方法および製造装置 | |
JPH0269953A (ja) | フィルムキャリヤーテープの製造方法 | |
JPH09205173A (ja) | リードフレームの製造方法 | |
JPH1065091A (ja) | 半導体装置及びその製造方法 | |
JPH0574854A (ja) | 半導体素子実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |