JPH04188662A - 半導体素子用リードフレームの製造方法および製造装置 - Google Patents
半導体素子用リードフレームの製造方法および製造装置Info
- Publication number
- JPH04188662A JPH04188662A JP2313683A JP31368390A JPH04188662A JP H04188662 A JPH04188662 A JP H04188662A JP 2313683 A JP2313683 A JP 2313683A JP 31368390 A JP31368390 A JP 31368390A JP H04188662 A JPH04188662 A JP H04188662A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- die pad
- insulating substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000002788 crimping Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000010030 laminating Methods 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 101100491149 Caenorhabditis elegans lem-3 gene Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000581652 Hagenia abyssinica Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、少なくとも半導体素子を取り付けるためのダ
イパッドに絶縁性フィルムが張り合わされた半導体装置
用リードフレームの製造方法およびその製造装置に関し
、特に超多ビン化に好適なリードフレームの製造方法お
よびその製造装置に関するものである。
イパッドに絶縁性フィルムが張り合わされた半導体装置
用リードフレームの製造方法およびその製造装置に関し
、特に超多ビン化に好適なリードフレームの製造方法お
よびその製造装置に関するものである。
従来、半導体装置の組立用部材として用いられるリード
フレーム１０１は、第９図または第１０図に示すような
平面形状を有しており、半導体素子１０２を取り付ける
ためのダイパッド１０３と、その周辺に配設され半導体
素子１０２との結線を行うためのインナーリード１０４
と、このインナーリード１０４に連続するアウターリー
ド１０５とを備えている。 このようなリードフレーム１０１は、通常、例えばコバ
ール、４２合金、銅系合金等の導電性に優ね しかも強
度が高い金属板を、フォトエツチング法やスタンピング
法などにより、ダイパッド１０３、インナーリード１０
４及びアウターリード１０５を有する形状に加工するこ
とにより製造されている。 第１１図に示すように、このようにして製造されたリー
ドフレーム１０１においては、ダイパッド１０３に半導
体素子（以下、単に素子ともいう）１０２を取り付ける
と同時に、該素子１０２のポンディングパッド（図示せ
ず）とインナーリード１０４とを金等からなるワイヤ１
０６により電気的に接続することにより、半導体装置が
形成される。したがって、通常、インナーリード１０４
のボンディング位置に金や銀等の貴金属をめっきして、
ワイヤボンディングが確実に行えるようになされている
。 ところで、近年半導体素子が高集積化され、 大田力（
Ｉ ／Ｐ）端子の数が増加するにともない、半導体素子
サイズは増大しているが、その一方で電子機器の小型・
軽量化への要求は強く、そのために半導体パッケージの
より一層の小型化および同一サイズ内での多ピン化が進
行している。このために、 リードフレームに対しても
加工サイズの微細化が求められている。
フレーム１０１は、第９図または第１０図に示すような
平面形状を有しており、半導体素子１０２を取り付ける
ためのダイパッド１０３と、その周辺に配設され半導体
素子１０２との結線を行うためのインナーリード１０４
と、このインナーリード１０４に連続するアウターリー
ド１０５とを備えている。 このようなリードフレーム１０１は、通常、例えばコバ
ール、４２合金、銅系合金等の導電性に優ね しかも強
度が高い金属板を、フォトエツチング法やスタンピング
法などにより、ダイパッド１０３、インナーリード１０
４及びアウターリード１０５を有する形状に加工するこ
とにより製造されている。 第１１図に示すように、このようにして製造されたリー
ドフレーム１０１においては、ダイパッド１０３に半導
体素子（以下、単に素子ともいう）１０２を取り付ける
と同時に、該素子１０２のポンディングパッド（図示せ
ず）とインナーリード１０４とを金等からなるワイヤ１
０６により電気的に接続することにより、半導体装置が
形成される。したがって、通常、インナーリード１０４
のボンディング位置に金や銀等の貴金属をめっきして、
ワイヤボンディングが確実に行えるようになされている
。 ところで、近年半導体素子が高集積化され、 大田力（
Ｉ ／Ｐ）端子の数が増加するにともない、半導体素子
サイズは増大しているが、その一方で電子機器の小型・
軽量化への要求は強く、そのために半導体パッケージの
より一層の小型化および同一サイズ内での多ピン化が進
行している。このために、 リードフレームに対しても
加工サイズの微細化が求められている。
しかしながら、このようにリードフレームの多ピン化が
進むにつれ エツチング法及びスタンピング法による加
工には限界が存在し、無制限に微小ピッチの加工ができ
るわけではない。概ね板厚に対して、エツチング法では
８０％程度、スタンピング法では板厚程度がスリットの
加工限界となっている。 また半導体装置の組立では、ワイヤボンディング法によ
る電気的接続が主に行われているが、インナーリード１
０４へのボンディング時には、ワイヤ長に制限がある。 これは、半導体装置のパッケージをレジンでモールドし
て形成する際のワイヤ流れによるショートを防止するた
めである。このようにワイヤ長に制限があるために、イ
ンナーリード１０４をダイパッド１０３から離すことに
より、該インナーリード形成領域を広げ、そのビン数を
増やすこともできない。 したがって、搭載する半導体素子（チップともいう）サ
イズ及びグイバンドサイズが決定されると、インナーリ
ード１０４の先端に形成領域が決定されることになる。 このようにインナーリード形成領域が決定されると、そ
れぞれの加工法による加工限界ピッチから、最大加工ピ
ッチ数が自ずと決ってしまい、それ以上の多ビン化がで
きないという問題があった。 そこで、搭載するチップサイズやダイパッドサイズを変
更せず、しかもインナーリードにボンディングするワイ
ヤ長をも延長することなく、多ビン化を可能にするため
に、ダイパッドに、半導体素子とインナーリードとの電
気的接続を中継する中間バッドが形成されている絶縁性
フィルムを張り合わせることにより、インナーリードを
ダイパッドから離性させることを可能とし、インナーリ
ードの形成領域を広げ、結果としてインナーリードの数
を増設することを可能とすることが考えられる。その場
合、エアプレス式の熱圧着機により絶縁性フィルムをリ
ードフレームのダイパッド上に張り合わせることが考え
られる。 すなわち、第１２図（Ａ）に示すように熱圧着機のステ
ージ１０７の上にダイパッド１０３が位置するようにリ
ードフレーム１０１の材料としてのリードフレーム部材
１０８をセットする。一方、ポリイミド等の樹脂製フィ
ルム１０９ａの表面に中間パッド１０９ｃが形成されて
いるとともにその裏面に接着剤層１０９ｂが形成された
絶縁性フィルム１０９を用意し、同図（Ｂ）に示すよう
にこの絶縁性フィルム１０９を接着剤層１０９ｂが下に
なるようにしてグイパッド１０７上に位置決めし、載置
する。 次いで、同図（Ｃ）に示すように熱圧着機の加熱加圧治
具１１０により、絶縁性フィルム１０９の上から加熱圧
着する。こうして、同図（Ｄ）に示すようにリードフレ
ーム部材１０８のダイパッド１０３に絶縁性フィルム１
０９が加熱圧着されたリードフレーム１０１が形成され
る。 しかしながら、エアプレス式の熱圧着機では加熱加圧治
具１１０が絶縁性フィルム１０９に接触するまでのスピ
ードを正確に制御することは困難である。したがって、
加熱加圧治具１１０が勢いよく絶縁性フィルム１０９に
接触することになり、位置ずれの起こる頻度が非常に高
くなるという問題があっ旭 また、絶縁性フィルム１０９はダイパッド１０３に比較
すると熱伝導性が悪いため、絶縁性フィルム１０９の表
面から加圧加熱した場合には、接着性がよくないという
問題がある。更に、接合用加熱加圧治具１１０を電気的
接続の中継点である中間バッド１０９Ｃに直接押し付け
るようになるため、中間バッド１０９Ｃの表面を破損し
てしまうことがあるという問題もある。 本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、絶縁性フィルムをリードフレームのグ
イバンド上に張り合わせる際に、精度よく張り合わせる
ことのできる半導体素子用リードフレームの製造方法お
よび製造装置を提供することである。 本発明の他の目的は、絶縁性フィルムをリードフレーム
のダイパッド上に張り合わせる際に、接着性を良好にし
て強固に張り合わせることのできる半導体素子用リード
フレームの製造方法および製造装置を提供することであ
る。 本発明の更に他の目的は、絶縁性フィルムをリードフレ
ームのダイパッド上に張り合わせる際に、中間バッドの
表面が破損しないように張り合わせることのできる半導
体素子用リードフレームの製造方法および製造装置を提
供することである。
進むにつれ エツチング法及びスタンピング法による加
工には限界が存在し、無制限に微小ピッチの加工ができ
るわけではない。概ね板厚に対して、エツチング法では
８０％程度、スタンピング法では板厚程度がスリットの
加工限界となっている。 また半導体装置の組立では、ワイヤボンディング法によ
る電気的接続が主に行われているが、インナーリード１
０４へのボンディング時には、ワイヤ長に制限がある。 これは、半導体装置のパッケージをレジンでモールドし
て形成する際のワイヤ流れによるショートを防止するた
めである。このようにワイヤ長に制限があるために、イ
ンナーリード１０４をダイパッド１０３から離すことに
より、該インナーリード形成領域を広げ、そのビン数を
増やすこともできない。 したがって、搭載する半導体素子（チップともいう）サ
イズ及びグイバンドサイズが決定されると、インナーリ
ード１０４の先端に形成領域が決定されることになる。 このようにインナーリード形成領域が決定されると、そ
れぞれの加工法による加工限界ピッチから、最大加工ピ
ッチ数が自ずと決ってしまい、それ以上の多ビン化がで
きないという問題があった。 そこで、搭載するチップサイズやダイパッドサイズを変
更せず、しかもインナーリードにボンディングするワイ
ヤ長をも延長することなく、多ビン化を可能にするため
に、ダイパッドに、半導体素子とインナーリードとの電
気的接続を中継する中間バッドが形成されている絶縁性
フィルムを張り合わせることにより、インナーリードを
ダイパッドから離性させることを可能とし、インナーリ
ードの形成領域を広げ、結果としてインナーリードの数
を増設することを可能とすることが考えられる。その場
合、エアプレス式の熱圧着機により絶縁性フィルムをリ
ードフレームのダイパッド上に張り合わせることが考え
られる。 すなわち、第１２図（Ａ）に示すように熱圧着機のステ
ージ１０７の上にダイパッド１０３が位置するようにリ
ードフレーム１０１の材料としてのリードフレーム部材
１０８をセットする。一方、ポリイミド等の樹脂製フィ
ルム１０９ａの表面に中間パッド１０９ｃが形成されて
いるとともにその裏面に接着剤層１０９ｂが形成された
絶縁性フィルム１０９を用意し、同図（Ｂ）に示すよう
にこの絶縁性フィルム１０９を接着剤層１０９ｂが下に
なるようにしてグイパッド１０７上に位置決めし、載置
する。 次いで、同図（Ｃ）に示すように熱圧着機の加熱加圧治
具１１０により、絶縁性フィルム１０９の上から加熱圧
着する。こうして、同図（Ｄ）に示すようにリードフレ
ーム部材１０８のダイパッド１０３に絶縁性フィルム１
０９が加熱圧着されたリードフレーム１０１が形成され
る。 しかしながら、エアプレス式の熱圧着機では加熱加圧治
具１１０が絶縁性フィルム１０９に接触するまでのスピ
ードを正確に制御することは困難である。したがって、
加熱加圧治具１１０が勢いよく絶縁性フィルム１０９に
接触することになり、位置ずれの起こる頻度が非常に高
くなるという問題があっ旭 また、絶縁性フィルム１０９はダイパッド１０３に比較
すると熱伝導性が悪いため、絶縁性フィルム１０９の表
面から加圧加熱した場合には、接着性がよくないという
問題がある。更に、接合用加熱加圧治具１１０を電気的
接続の中継点である中間バッド１０９Ｃに直接押し付け
るようになるため、中間バッド１０９Ｃの表面を破損し
てしまうことがあるという問題もある。 本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、絶縁性フィルムをリードフレームのグ
イバンド上に張り合わせる際に、精度よく張り合わせる
ことのできる半導体素子用リードフレームの製造方法お
よび製造装置を提供することである。 本発明の他の目的は、絶縁性フィルムをリードフレーム
のダイパッド上に張り合わせる際に、接着性を良好にし
て強固に張り合わせることのできる半導体素子用リード
フレームの製造方法および製造装置を提供することであ
る。 本発明の更に他の目的は、絶縁性フィルムをリードフレ
ームのダイパッド上に張り合わせる際に、中間バッドの
表面が破損しないように張り合わせることのできる半導
体素子用リードフレームの製造方法および製造装置を提
供することである。
このような課題を解決するために、請求項１の発明は、
絶縁性フィルムまたは絶縁性基板が接着剤によりリード
フレーム部材のダイパッドに張り合わされ、 該絶縁性
フィルムまたは絶縁性基板またはに半導体素子が搭載さ
れるようになっている半導体素子用リードフレームの製
造方法において、絶縁性フィルムまたは絶縁性基板をダ
イパッドに対して位置決めした後該ダイパッドに仮接着
し、その後絶縁性フィルムまたは絶縁性基板をダイバン
ドに加圧 加熱により圧着することを特徴としている。 請求項２の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ 該絶縁性フィルムまたは絶縁性基板またはダイ
パッドに半導体素子が搭載されるようになっている半導
体素子用リードフレームの製造方法において、絶縁性フ
ィルムまたは絶縁性基板をダイパッドに対して位置決め
した後、該絶縁性フィルムまたは絶縁性基板をダイパッ
ドにこのダイパッドの裏面から加圧、加熱により圧着す
ることを特徴としている。 請求項３の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ 該絶縁性フィルムまたは絶縁性基板またはダイ
パッドに半導体素子が搭載されるようになっている半導
体素子用リードフレームの製造方法において、絶縁性フ
ィルムまたは絶縁性基板をダイパッドに対して位置決め
した後該ダイパッドに仮接着し、その後絶縁性フィルム
または絶縁性基板をダイパッドにこのダイパッドの裏面
から加圧 加熱により圧着することを特徴としている。 請求項４の発明は、前記絶縁性フィルムまたは絶縁性基
板は独立電極である中間パッドを備えていることを特徴
としている。 請求項５の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ、 該絶縁性フィルムまたは絶縁性基板またはダ
イパッドに半導体素子が搭載されるようになっている半
導体素子用リードフレームの製造装置において、リード
フレーム部材が搭載される本体と、この本体のリードフ
レーム部材が搭載される部位に形成され、 絶縁性フィ
ルムまたは絶縁性基板が嵌入される凹部と、この凹部内
に上下動可能に配設され、 絶縁性フィルムまたは絶縁
性基板が載置される載置台と、この載置台を上下動する
上下移動手段とを備えていることを特徴としている。 請求項６の発明は、前記凹部の形状は絶縁性フィルムま
たは絶縁性基板の形状と合致するように形成されている
とともに、前記本体にリードフレーム部材を所定の位置
に位置決めするリードフレーム押えが設けられ 前記凹
部は、 リードフレーム部材がリードフレーム押えによ
って位置決めされたときリードフレームのダイパッドが
位置する本体の部位に設けられていることを特徴として
いる。 請求項７の発明は、前記絶縁性フィルムまたは絶縁性基
板は独立電極である中間パッドを備えていることを特徴
としている。 ［作用コ このように構成された本発明においては、絶縁性フィル
ムまたは絶縁性基板がダイパッドに強固に接着される前
に仮接着され、 仮接着後に絶縁性フィルムまたは絶縁
性基板がダイバンドに強固に接着されるので、絶縁性フ
ィルムまたは絶縁性基板はダイパッドに対して位置ずれ
をほとんど起こすことなく、張り合わされるようになる
。したがって、張り合わせ精度がより一層向上するもの
となる。 また、本発明においては、絶縁性フィルムまたは絶縁性
基板をダイパッドにこのダイパッド裏面から加圧 加熱
して張り合わせるので、熱伝導が良好となり、効果的に
かつ強固に絶縁性フィルムまたは絶縁性基板がダイパッ
ドに張り合わされるようになる。 しかも、本発明においては、絶縁性フィルムまたは絶縁
性基板がダイパッドに中間バッドと反対側から張り合わ
されるので、中間パッドの表面が破損するようなことは
ない。
絶縁性フィルムまたは絶縁性基板が接着剤によりリード
フレーム部材のダイパッドに張り合わされ、 該絶縁性
フィルムまたは絶縁性基板またはに半導体素子が搭載さ
れるようになっている半導体素子用リードフレームの製
造方法において、絶縁性フィルムまたは絶縁性基板をダ
イパッドに対して位置決めした後該ダイパッドに仮接着
し、その後絶縁性フィルムまたは絶縁性基板をダイバン
ドに加圧 加熱により圧着することを特徴としている。 請求項２の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ 該絶縁性フィルムまたは絶縁性基板またはダイ
パッドに半導体素子が搭載されるようになっている半導
体素子用リードフレームの製造方法において、絶縁性フ
ィルムまたは絶縁性基板をダイパッドに対して位置決め
した後、該絶縁性フィルムまたは絶縁性基板をダイパッ
ドにこのダイパッドの裏面から加圧、加熱により圧着す
ることを特徴としている。 請求項３の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ 該絶縁性フィルムまたは絶縁性基板またはダイ
パッドに半導体素子が搭載されるようになっている半導
体素子用リードフレームの製造方法において、絶縁性フ
ィルムまたは絶縁性基板をダイパッドに対して位置決め
した後該ダイパッドに仮接着し、その後絶縁性フィルム
または絶縁性基板をダイパッドにこのダイパッドの裏面
から加圧 加熱により圧着することを特徴としている。 請求項４の発明は、前記絶縁性フィルムまたは絶縁性基
板は独立電極である中間パッドを備えていることを特徴
としている。 請求項５の発明は、絶縁性フィルムまたは絶縁性基板が
接着剤によりリードフレーム部材のダイパッドに張り合
わされ、 該絶縁性フィルムまたは絶縁性基板またはダ
イパッドに半導体素子が搭載されるようになっている半
導体素子用リードフレームの製造装置において、リード
フレーム部材が搭載される本体と、この本体のリードフ
レーム部材が搭載される部位に形成され、 絶縁性フィ
ルムまたは絶縁性基板が嵌入される凹部と、この凹部内
に上下動可能に配設され、 絶縁性フィルムまたは絶縁
性基板が載置される載置台と、この載置台を上下動する
上下移動手段とを備えていることを特徴としている。 請求項６の発明は、前記凹部の形状は絶縁性フィルムま
たは絶縁性基板の形状と合致するように形成されている
とともに、前記本体にリードフレーム部材を所定の位置
に位置決めするリードフレーム押えが設けられ 前記凹
部は、 リードフレーム部材がリードフレーム押えによ
って位置決めされたときリードフレームのダイパッドが
位置する本体の部位に設けられていることを特徴として
いる。 請求項７の発明は、前記絶縁性フィルムまたは絶縁性基
板は独立電極である中間パッドを備えていることを特徴
としている。 ［作用コ このように構成された本発明においては、絶縁性フィル
ムまたは絶縁性基板がダイパッドに強固に接着される前
に仮接着され、 仮接着後に絶縁性フィルムまたは絶縁
性基板がダイバンドに強固に接着されるので、絶縁性フ
ィルムまたは絶縁性基板はダイパッドに対して位置ずれ
をほとんど起こすことなく、張り合わされるようになる
。したがって、張り合わせ精度がより一層向上するもの
となる。 また、本発明においては、絶縁性フィルムまたは絶縁性
基板をダイパッドにこのダイパッド裏面から加圧 加熱
して張り合わせるので、熱伝導が良好となり、効果的に
かつ強固に絶縁性フィルムまたは絶縁性基板がダイパッ
ドに張り合わされるようになる。 しかも、本発明においては、絶縁性フィルムまたは絶縁
性基板がダイパッドに中間バッドと反対側から張り合わ
されるので、中間パッドの表面が破損するようなことは
ない。
以下、図面を用いて本発明の実施例について説明する。
第２図は、この実施例により製造される半導体素子組立
用リードフレームの一例を部分的に示し、（Ａ）はその
平面図、 （Ｂ）はＩＩＢ−ＩＩＢ線に沿う断面図、第
３図は、この半導体素子組立用リードフレームを作製す
る前の材料としてのリードフレーム部材を示し、 （Ａ
）はその平面図、 （Ｂ）はｍＢ−ｍＢ線に沿う断面図
である。 本実施例により製造されるリードフレームＡは、第２図
（Ａ）に示す構成単位が図中左右方向に連続されて形成
されているものであり、該構成単位は、同図（Ｂ）に示
すように中央に位置するダイパッド１と、その周囲に配
設されたインナーリード２と、該インナーリード２に連
続するアウターリード３とからその基本が構成されてい
る。そして・ ダイパッド１上には、周縁部には中間ノ
くラド（独立電極）６が配設された絶縁性フィルム７が
張り合わされている。 第３図に示すように、 リードフレームＡは、材料とし
てのリードフレーム部材Ａ′のダイパッド１の上に半導
体素子取付部の周囲に配設された中間パッド６を有する
絶縁性フィルム７を張り合わせることにより製造される
。 次ニ、 リードフレーム部材Ａ′のダイパッド１上に絶
縁性フィルム７を張り合わせる方法について説明する。 第１図は、本発明に係る半導体素子用リードフレームの
製造方法の一実施例を示し、 （Ａ）〜（Ｆ）は、それ
ぞれリードフレームのダイパッド上に絶縁性フィルムを
張り合わせる工程を示す図である。 まず第１図（Ａ）に示すように、第３図に示すリードフ
レーム部材と同様のリードフレームＡ′と絶縁性フィル
ム７とを用意する。このリードフレームＡ′は、例えば
板厚１５０μｍの４２合金からなる３００ｍｍ口の合金
板を、 トリクレン脱脂後、０ＦＰＲ−８００［商品名
：東京応化（株）製ポジレジスト］をデイツプ方式にて
レジストコーティング（膜厚６μｍ）を行い、その後所
定のパターンマスクを用いて露光 次いで常法により現
像及びボストベーク等を行い、その後塩化鉄によるエツ
チング及びさらにその後のアセトンによる剥離を行うこ
とにより作製することができる。 また、絶縁性フィルム７は、例えば厚さ２５μｍのポリ
イミドフィルムからなるフィルム基材７ａの片面に厚さ
１８μｍの銅箔が、もう片面に高耐熱性の接着剤７ｂが
ラミネートされている積層フィルムを用いる。更に、前
述のリードフレーム部材Ａ′の場合と同様のエツチング
法により、積層フィルムの表面に、所定パターンからな
る中間バンド６を形成し、その表面にニッケル及び金め
つき等の表面処理を行う。 次に、このように形成されたリードフレーム部材Ａ′と
絶縁性フィルム７とを、同図（Ｂ）に示すようにダイパ
ッド１上に絶縁性フィルム７を接着剤層７ｂが下を向く
ように配し、次に同図（Ｃ）に示すように絶縁性フィル
ム７をダイパッド１の上に載置し、これら絶縁性フィル
ム７とダイパッド１との正確な位置合わせを行う。 次いで、同図（Ｄ）に示すように小型の接合用加熱治具
１０により絶縁性フィルム７の対角となる２つの角を圧
着した後に、同図（Ｅ）に示すように大型接合用加熱加
圧治具１１により絶縁性フィルム７をダイパッド１に押
圧すると同時に加熱シテ、同図（Ｆ）に示すごとく絶縁
性フィルム７とダイパッド１とが確実にかつ強固に、そ
して精度よく張り合わされた本実施例のリードフレーム
Ａが製造される。 このように本実施例においては、絶縁性フィルム７がダ
イパッド１に強固に接着される前に仮接着され、 仮接
着後に絶縁性フィルム７がダイパッド１に強固に接着さ
れるので、絶縁性フィルム７はダイパッド１に対して位
置ずれをほとんど起こすことなく、張り合わされるよう
になる。したがって、絶縁性フィルム７とダイパッド１
との張り合わせ精度がより一層向上するようになる。 第４図１−Ｌ 本実施例により製造されるリードフレ
ームＡを用いて製造した半導体装置において、搭載され
た素子４とインナーリード２との電気的接続の態様を示
す概略説明図である。 第４図に示す半導体装置においては、素子４のポンディ
ングパッド（図示せず）と中間バッド６とをワイヤ５ａ
で接続し、該中間バッド６とインナーリード２とをワイ
ヤ５ｂで接続する。このように、中間バッド６を素子４
とインナーリード２との電気的接続の中継点とすること
により、 １本のワイヤ、特にワイヤ５ｂを従来のワイ
ヤ長より延長することなく、ダイパッド１からインナー
リード２のボンディング位置（通常先端部）を離性させ
ることが可能となる。その結棗 樹脂をモールドする場
合でも、ワイヤが長いことに起因するショート等を起こ
すこともなく、インナーリード２の形成領域を拡張する
ことが可能となる・第５図＃瓢 本実施例により製造さ
れるリードフレームＡを用いて製造した半導体装置にお
いて、搭載された素子４とインナーリード２との電気的
接続の他の態様を示す概略説明図である。 第５図に示す半導体素子４は、第４図に示す半導体素子
よりも小さいサイズのものである。このように小さいサ
イズの半導体素子４を搭載する場合でも、従来のリード
フレームと同一サイズに形成した本実施例のリードフレ
ームＡを使用して、第４図で説明したと同様の電気的接
続を行うことが可能となる。このように１本実施例によ
るリードフレームＡは更に一層の汎用性をも有している
。 第６図は本発明の他の実施例を示す第１図と同様のリー
ドフレーム製造方法の各工程を示す図である。なお前述
の実施例と同じ構成要素には同じ符号を付すことにより
、その説明は省略する。 この実施例においても第３図に示すリードフレーム部材
Ａ′と絶縁性フィルム７が用いられる。 また、本実施例では第７図に示すような張り合わせ装置
８が用いられる。この張り合わせ装置８は本体８ａの所
定位置に、第２図に示す構成単位の数と同数（図では４
個；すなわち４個の構成単位からなる連成のリードフレ
ーム）の凹部８ｂが形成されている。この凹部８ｂの形
状は張り合わせる絶縁性フィルム７の形状に合致するよ
うに形成されている。同図（Ｂ）に示すように、各凹部
８ｂにはそれぞれ絶縁性フィルム７が載置されるステー
ジ８Ｃがスライドキー８ｄにより上下動可能に配設され
ている。 また、本体８ａの上面には所定数（図では６個）のリー
ドフレーム押え８ｅが突設されている。これらのリード
フレーム押え８ｅの最内側部が囲む領域は、二点鎖線で
示すようにリードフレーム部材Ａ′に形状に合致するよ
うに設定されている。 しかも、 リードフレーム押え８ｅと凹部８ｂとの相対
位置は、 リードフレーム部材Ａ′をリードフレーム押
え８ｅ内にセットしたとき、そのリードフレーム部材Ａ
′のダイパッド１が位置する箇所に 各凹部８ｂが位置
するようにされている。したがって、絶縁性フィルム７
を凹部８ｂ内に嵌入してステージ８ｃに載置した後、本
体８ａ上面にリードフレーム部材Ａ′を載置したときに
は、絶縁性フィルム７はダイパッド１に正確に位置決め
されるようになる。 次に、本実施例による絶縁性フィルム７の張り合わせ工
程を説明する。 まず第６図（Ａ）に示すように張り合わせ装置８の凹部
８ｂ内に絶縁性フィルム７を接着剤層７ｂが上を向くよ
うに嵌入してステージ８ｃに載置する。その場合、凹部
８ｂの形状が絶縁性フィルム７の形状と合致しているの
で、絶縁性フィルム７は正確に設置される。次いで１本
体８ａ上面にリードフレーム部材Ａ′を載置する。その
場合。 リードフレーム押え８ｅによりリードフレーム部材Ａ′
は所定の位置に正確に設置され、 したがってリードフ
レーム部材Ａ′のダイパッド１と絶縁性フィルム７とは
正確にかつ簡単に位置決めされるようになる。 次に、同図（Ｂ）に示すようにスライドキー８ｄを操作
することにより、ステージ８ｃを上方へ移動することに
より、絶縁性フィルム７を上昇させてダイパッド１に当
接させるとともに、更に絶縁性フィルム７およびリード
フレーム部材Ａ′を上昇させ、 リードフレーム部材Ａ
′を本体８ａ上面から持ち上げる。 次いで、同図（Ｃ）に示すように接合加熱治具１０によ
りダイパッド１を絶縁性フィルム７をこ押圧（加圧）す
ると同時に加熱する。こうして、同図（Ｄ）に示すよう
に絶縁性フィルム７とダイノくラド１とが強固に張り合
わされた第２図
用リードフレームの一例を部分的に示し、（Ａ）はその
平面図、 （Ｂ）はＩＩＢ−ＩＩＢ線に沿う断面図、第
３図は、この半導体素子組立用リードフレームを作製す
る前の材料としてのリードフレーム部材を示し、 （Ａ
）はその平面図、 （Ｂ）はｍＢ−ｍＢ線に沿う断面図
である。 本実施例により製造されるリードフレームＡは、第２図
（Ａ）に示す構成単位が図中左右方向に連続されて形成
されているものであり、該構成単位は、同図（Ｂ）に示
すように中央に位置するダイパッド１と、その周囲に配
設されたインナーリード２と、該インナーリード２に連
続するアウターリード３とからその基本が構成されてい
る。そして・ ダイパッド１上には、周縁部には中間ノ
くラド（独立電極）６が配設された絶縁性フィルム７が
張り合わされている。 第３図に示すように、 リードフレームＡは、材料とし
てのリードフレーム部材Ａ′のダイパッド１の上に半導
体素子取付部の周囲に配設された中間パッド６を有する
絶縁性フィルム７を張り合わせることにより製造される
。 次ニ、 リードフレーム部材Ａ′のダイパッド１上に絶
縁性フィルム７を張り合わせる方法について説明する。 第１図は、本発明に係る半導体素子用リードフレームの
製造方法の一実施例を示し、 （Ａ）〜（Ｆ）は、それ
ぞれリードフレームのダイパッド上に絶縁性フィルムを
張り合わせる工程を示す図である。 まず第１図（Ａ）に示すように、第３図に示すリードフ
レーム部材と同様のリードフレームＡ′と絶縁性フィル
ム７とを用意する。このリードフレームＡ′は、例えば
板厚１５０μｍの４２合金からなる３００ｍｍ口の合金
板を、 トリクレン脱脂後、０ＦＰＲ−８００［商品名
：東京応化（株）製ポジレジスト］をデイツプ方式にて
レジストコーティング（膜厚６μｍ）を行い、その後所
定のパターンマスクを用いて露光 次いで常法により現
像及びボストベーク等を行い、その後塩化鉄によるエツ
チング及びさらにその後のアセトンによる剥離を行うこ
とにより作製することができる。 また、絶縁性フィルム７は、例えば厚さ２５μｍのポリ
イミドフィルムからなるフィルム基材７ａの片面に厚さ
１８μｍの銅箔が、もう片面に高耐熱性の接着剤７ｂが
ラミネートされている積層フィルムを用いる。更に、前
述のリードフレーム部材Ａ′の場合と同様のエツチング
法により、積層フィルムの表面に、所定パターンからな
る中間バンド６を形成し、その表面にニッケル及び金め
つき等の表面処理を行う。 次に、このように形成されたリードフレーム部材Ａ′と
絶縁性フィルム７とを、同図（Ｂ）に示すようにダイパ
ッド１上に絶縁性フィルム７を接着剤層７ｂが下を向く
ように配し、次に同図（Ｃ）に示すように絶縁性フィル
ム７をダイパッド１の上に載置し、これら絶縁性フィル
ム７とダイパッド１との正確な位置合わせを行う。 次いで、同図（Ｄ）に示すように小型の接合用加熱治具
１０により絶縁性フィルム７の対角となる２つの角を圧
着した後に、同図（Ｅ）に示すように大型接合用加熱加
圧治具１１により絶縁性フィルム７をダイパッド１に押
圧すると同時に加熱シテ、同図（Ｆ）に示すごとく絶縁
性フィルム７とダイパッド１とが確実にかつ強固に、そ
して精度よく張り合わされた本実施例のリードフレーム
Ａが製造される。 このように本実施例においては、絶縁性フィルム７がダ
イパッド１に強固に接着される前に仮接着され、 仮接
着後に絶縁性フィルム７がダイパッド１に強固に接着さ
れるので、絶縁性フィルム７はダイパッド１に対して位
置ずれをほとんど起こすことなく、張り合わされるよう
になる。したがって、絶縁性フィルム７とダイパッド１
との張り合わせ精度がより一層向上するようになる。 第４図１−Ｌ 本実施例により製造されるリードフレ
ームＡを用いて製造した半導体装置において、搭載され
た素子４とインナーリード２との電気的接続の態様を示
す概略説明図である。 第４図に示す半導体装置においては、素子４のポンディ
ングパッド（図示せず）と中間バッド６とをワイヤ５ａ
で接続し、該中間バッド６とインナーリード２とをワイ
ヤ５ｂで接続する。このように、中間バッド６を素子４
とインナーリード２との電気的接続の中継点とすること
により、 １本のワイヤ、特にワイヤ５ｂを従来のワイ
ヤ長より延長することなく、ダイパッド１からインナー
リード２のボンディング位置（通常先端部）を離性させ
ることが可能となる。その結棗 樹脂をモールドする場
合でも、ワイヤが長いことに起因するショート等を起こ
すこともなく、インナーリード２の形成領域を拡張する
ことが可能となる・第５図＃瓢 本実施例により製造さ
れるリードフレームＡを用いて製造した半導体装置にお
いて、搭載された素子４とインナーリード２との電気的
接続の他の態様を示す概略説明図である。 第５図に示す半導体素子４は、第４図に示す半導体素子
よりも小さいサイズのものである。このように小さいサ
イズの半導体素子４を搭載する場合でも、従来のリード
フレームと同一サイズに形成した本実施例のリードフレ
ームＡを使用して、第４図で説明したと同様の電気的接
続を行うことが可能となる。このように１本実施例によ
るリードフレームＡは更に一層の汎用性をも有している
。 第６図は本発明の他の実施例を示す第１図と同様のリー
ドフレーム製造方法の各工程を示す図である。なお前述
の実施例と同じ構成要素には同じ符号を付すことにより
、その説明は省略する。 この実施例においても第３図に示すリードフレーム部材
Ａ′と絶縁性フィルム７が用いられる。 また、本実施例では第７図に示すような張り合わせ装置
８が用いられる。この張り合わせ装置８は本体８ａの所
定位置に、第２図に示す構成単位の数と同数（図では４
個；すなわち４個の構成単位からなる連成のリードフレ
ーム）の凹部８ｂが形成されている。この凹部８ｂの形
状は張り合わせる絶縁性フィルム７の形状に合致するよ
うに形成されている。同図（Ｂ）に示すように、各凹部
８ｂにはそれぞれ絶縁性フィルム７が載置されるステー
ジ８Ｃがスライドキー８ｄにより上下動可能に配設され
ている。 また、本体８ａの上面には所定数（図では６個）のリー
ドフレーム押え８ｅが突設されている。これらのリード
フレーム押え８ｅの最内側部が囲む領域は、二点鎖線で
示すようにリードフレーム部材Ａ′に形状に合致するよ
うに設定されている。 しかも、 リードフレーム押え８ｅと凹部８ｂとの相対
位置は、 リードフレーム部材Ａ′をリードフレーム押
え８ｅ内にセットしたとき、そのリードフレーム部材Ａ
′のダイパッド１が位置する箇所に 各凹部８ｂが位置
するようにされている。したがって、絶縁性フィルム７
を凹部８ｂ内に嵌入してステージ８ｃに載置した後、本
体８ａ上面にリードフレーム部材Ａ′を載置したときに
は、絶縁性フィルム７はダイパッド１に正確に位置決め
されるようになる。 次に、本実施例による絶縁性フィルム７の張り合わせ工
程を説明する。 まず第６図（Ａ）に示すように張り合わせ装置８の凹部
８ｂ内に絶縁性フィルム７を接着剤層７ｂが上を向くよ
うに嵌入してステージ８ｃに載置する。その場合、凹部
８ｂの形状が絶縁性フィルム７の形状と合致しているの
で、絶縁性フィルム７は正確に設置される。次いで１本
体８ａ上面にリードフレーム部材Ａ′を載置する。その
場合。 リードフレーム押え８ｅによりリードフレーム部材Ａ′
は所定の位置に正確に設置され、 したがってリードフ
レーム部材Ａ′のダイパッド１と絶縁性フィルム７とは
正確にかつ簡単に位置決めされるようになる。 次に、同図（Ｂ）に示すようにスライドキー８ｄを操作
することにより、ステージ８ｃを上方へ移動することに
より、絶縁性フィルム７を上昇させてダイパッド１に当
接させるとともに、更に絶縁性フィルム７およびリード
フレーム部材Ａ′を上昇させ、 リードフレーム部材Ａ
′を本体８ａ上面から持ち上げる。 次いで、同図（Ｃ）に示すように接合加熱治具１０によ
りダイパッド１を絶縁性フィルム７をこ押圧（加圧）す
ると同時に加熱する。こうして、同図（Ｄ）に示すよう
に絶縁性フィルム７とダイノくラド１とが強固に張り合
わされた第２図
【こ示すような本実施例のリードフレー
ムＡが製造される。 このように 本実施例においては絶縁性フィルム７はダ
イパッド１の裏面から加圧・加熱されてダイパッド１に
張り付けられるようをこなる。したがって、ダイパッド
１が絶縁性フィルム７よりも熱伝導性がよいので、本実
施例では接着性力；きわめて良好になる。これにより、
絶縁性フィルム７の張り付けの際の加圧加熱の均一性の
向上力（達成され、 絶縁性フィルム７をダイ／＜ラド
１シこ強固をこ張り付けることができるようになる。 また、絶縁性フィルム７はダイノ（ラド１＆こその裏面
から張り付けられることにより、加熱加圧治具１１が絶
縁性フィルム７の中間パッド６に直接光たることがなく
なるので、中間パッド６の表面が破損するようなことも
なくなる。 更に 張り合わせ装置８のリードフレーム押え８ｅによ
りリードフレーム部材Ａ′は所定の位置に正確に設置さ
れ、 したがってリードフレーム部材Ａ′のダイパッド
１と絶縁性フィルム７とが正確に位置決めされるので、
高精度にかつ簡単に絶縁性フィルム８をダイパッド１に
張り合わせることになる。 このリードフレームＡにおいても、前述の実施例のリー
ドフレームと同様に第４図および第５図に示すような半
導体装置を製造することができる。 第８図は本発明の更に他の実施例を示す第１図と同様の
リードフレーム製造方法の各工程を示す図である。なお
前述の実施例と同じ構成要素には同じ符号を付すことに
より、その説明は省略する。 第８図（Ａ）に示すように この実施例においても前述
の各実施例の場合と同様に第３図に示すリードフレーム
部材Ａ′と絶縁性フィルム７とが用いられる。同図（Ｂ
）に示すように、ダイパッド１上に絶縁性フィルム７を
接着剤層７ｂが下を向くように配し、絶縁性フィルム７
をダイパッド１の上に載置し、これら絶縁性フィルム７
とダイパッド１との正確な位置合わせを行う。 次いで、同図（Ｃ）に示すように小型接合加熱治具１０
により絶縁性フィルム７の対角となる２つの角を仮圧着
した後に、同図（Ｄ）に示すように仮圧着を行ったリー
ドフレームＡを裏面が上となるようにして所定の接合用
ステージ８ｃ上に置き、大型接合用加熱加圧治具１１に
より絶縁性フィルム７をダイパッド１に押圧すると同時
に加熱して、同図（Ｅ）に示すごとく絶縁性フィルム７
とダイパッド１とが確実にかつ強固に、そして非常に精
度よく張り合わされた本実施例のリードフレー４Ａが製
造される。このリードフレームＡにおいても、前述の各
実施例のリードフレームと同様に第４図および第５図に
示すような半導体装置を製造することができる。 この実施例においては、前述の二つの実施例の有する作
用効果を有するようになる。 以上、本発明に係るリードフレームの製造方法の実施例
について説明したが、本発明は 前述の実施例に限定さ
れることなく、種々の設計変更が可能である。 例えば、前述の実施例ではリードフレームの形成材料と
して４２合金を用いるものとしているが、本発明はこの
他に導電性材料であれば任意の材料を利用することがで
きる。また、前述の実施例では絶縁性フィルムのフィル
ム基材としてポリイミド樹脂を用いるものとしているが
、 このフィルム基材としても絶縁性を備えかつ耐熱性
等の他の要求される性質を備えている材料であれば、任
意の材料が利用できる。 また、前述の実施例では、多ビン化を可能にするために
中間パッドを備えた絶縁性フィルムを張り合わせるもの
としているが、本発明は中間パッドのない絶縁性フ゛イ
ルムをダイパッドに張り合わせる場合にも適用すること
ができる。 【発明の効果】 以上の説明から明らかなようを二 本発明によれば、絶
葱性フィルムまたは絶縁性基板をダイパッドに対して正
確にかつ簡単に張り合わすことができるので、張り合わ
せ精度がより一層向上するとともに、生産性が向上する
。 また、本発明によれば、圧着時における熱伝導が良好と
なり、効果的にかつ強固に絶縁性フィルムまたは絶縁性
基板をダイパッドに張り合わすことができる。 しかも、本発明によれば、絶縁性フィルムまたは絶縁性
基板の張り合わせ時に、中間パッドの表面の破損を確実
に防止することができる。
ムＡが製造される。 このように 本実施例においては絶縁性フィルム７はダ
イパッド１の裏面から加圧・加熱されてダイパッド１に
張り付けられるようをこなる。したがって、ダイパッド
１が絶縁性フィルム７よりも熱伝導性がよいので、本実
施例では接着性力；きわめて良好になる。これにより、
絶縁性フィルム７の張り付けの際の加圧加熱の均一性の
向上力（達成され、 絶縁性フィルム７をダイ／＜ラド
１シこ強固をこ張り付けることができるようになる。 また、絶縁性フィルム７はダイノ（ラド１＆こその裏面
から張り付けられることにより、加熱加圧治具１１が絶
縁性フィルム７の中間パッド６に直接光たることがなく
なるので、中間パッド６の表面が破損するようなことも
なくなる。 更に 張り合わせ装置８のリードフレーム押え８ｅによ
りリードフレーム部材Ａ′は所定の位置に正確に設置さ
れ、 したがってリードフレーム部材Ａ′のダイパッド
１と絶縁性フィルム７とが正確に位置決めされるので、
高精度にかつ簡単に絶縁性フィルム８をダイパッド１に
張り合わせることになる。 このリードフレームＡにおいても、前述の実施例のリー
ドフレームと同様に第４図および第５図に示すような半
導体装置を製造することができる。 第８図は本発明の更に他の実施例を示す第１図と同様の
リードフレーム製造方法の各工程を示す図である。なお
前述の実施例と同じ構成要素には同じ符号を付すことに
より、その説明は省略する。 第８図（Ａ）に示すように この実施例においても前述
の各実施例の場合と同様に第３図に示すリードフレーム
部材Ａ′と絶縁性フィルム７とが用いられる。同図（Ｂ
）に示すように、ダイパッド１上に絶縁性フィルム７を
接着剤層７ｂが下を向くように配し、絶縁性フィルム７
をダイパッド１の上に載置し、これら絶縁性フィルム７
とダイパッド１との正確な位置合わせを行う。 次いで、同図（Ｃ）に示すように小型接合加熱治具１０
により絶縁性フィルム７の対角となる２つの角を仮圧着
した後に、同図（Ｄ）に示すように仮圧着を行ったリー
ドフレームＡを裏面が上となるようにして所定の接合用
ステージ８ｃ上に置き、大型接合用加熱加圧治具１１に
より絶縁性フィルム７をダイパッド１に押圧すると同時
に加熱して、同図（Ｅ）に示すごとく絶縁性フィルム７
とダイパッド１とが確実にかつ強固に、そして非常に精
度よく張り合わされた本実施例のリードフレー４Ａが製
造される。このリードフレームＡにおいても、前述の各
実施例のリードフレームと同様に第４図および第５図に
示すような半導体装置を製造することができる。 この実施例においては、前述の二つの実施例の有する作
用効果を有するようになる。 以上、本発明に係るリードフレームの製造方法の実施例
について説明したが、本発明は 前述の実施例に限定さ
れることなく、種々の設計変更が可能である。 例えば、前述の実施例ではリードフレームの形成材料と
して４２合金を用いるものとしているが、本発明はこの
他に導電性材料であれば任意の材料を利用することがで
きる。また、前述の実施例では絶縁性フィルムのフィル
ム基材としてポリイミド樹脂を用いるものとしているが
、 このフィルム基材としても絶縁性を備えかつ耐熱性
等の他の要求される性質を備えている材料であれば、任
意の材料が利用できる。 また、前述の実施例では、多ビン化を可能にするために
中間パッドを備えた絶縁性フィルムを張り合わせるもの
としているが、本発明は中間パッドのない絶縁性フ゛イ
ルムをダイパッドに張り合わせる場合にも適用すること
ができる。 【発明の効果】 以上の説明から明らかなようを二 本発明によれば、絶
葱性フィルムまたは絶縁性基板をダイパッドに対して正
確にかつ簡単に張り合わすことができるので、張り合わ
せ精度がより一層向上するとともに、生産性が向上する
。 また、本発明によれば、圧着時における熱伝導が良好と
なり、効果的にかつ強固に絶縁性フィルムまたは絶縁性
基板をダイパッドに張り合わすことができる。 しかも、本発明によれば、絶縁性フィルムまたは絶縁性
基板の張り合わせ時に、中間パッドの表面の破損を確実
に防止することができる。
第１図は本発明に係る半導体素子用リードフレームの製
造方法の一実施例を示し、 （Ａ）〜（Ｆ）はそれぞれ
各工程を説明する図、第２図は本発明の各実施例により
製造されるリードフレームを示し、 （Ａ）はその平面
図、 （Ｂ）はｎＢ−ＩＩＢ線に沿う断面図、第３図は
本発明の各実施例に使用されるリードフレーム部材およ
び絶縁性フィルムを示し、 （Ａ）はその平面図、 （
Ｂ）はｍＢ−ｍＢ線に沿う断面に 第４図および第５図
はは各実施例により製造されたリードフレームを用いで
作製された半導体装置の要部を説明する概略説明図、第
６図は本発明に係るの他の半導体素子用リードフレーム
の製造方法を示し、 （Ａ）〜（Ｄ）はそれぞれ各工程
を説明する図、第７図はこの実施例に使用される本発明
に係る半導体素子用リードフレームの製造装置の一実施
例を示し、 （Ａ）はその平面図、 （Ｂ）は■Ｂ−■
Ｂ線に沿う断面図。 第８図は本発明の更に他の実施例を示し、 （Ａ）〜（
Ｅ）はそれぞれ各工程を説明する図、第９図および第１
０図は、それぞれ従来のリードフレームの一構成単位を
示す平面図、第１１図はこのリードフレームの構成単位
を用いて作製された半導体装置の要部を説明する概略説
明図、第１２図は従来の半導体素子用リードフレームの
製造方法を示す図である。 １・・・ダイパッド、２・・・インナーリード、３・・
・アウターリード、４・・・半導体素子（チップ）、５
・・・半導体素子、６・・・中間パッド（独立電極）５
７・・・絶縁性フィルム、７ａ・・・フィルム基材、７
ｂ・・・接着剤層、８・・・張り合わせ装置、８ａ・・
・張り合わせ装置の本体 ８ｂ・・・凹脈 ８ｃ・・・
ステージ、８ｄ・・・スライドキー、 ８ｅ・・・リー
ドフレーム押え、 １０・・・ｔＪ＼型接合用加熱治Ｊ
Ｌ １１・・・大型用接合加熱加圧油＆Ａ・・・リー
ドフレーム、Ａ′・・・リードフレーム部材 特許出願人 大目本印刷株式会社代理人 弁理士
青木健二（外７名）第２図 （Ａ） （Ｂ） ３ ＺＩ Ｉ Ｊ第１図 第３図 （Ａ） （Ｂ） 第７図 （Ｂ） 第６図 Ａ′ ８図 第１１図 第１２図
造方法の一実施例を示し、 （Ａ）〜（Ｆ）はそれぞれ
各工程を説明する図、第２図は本発明の各実施例により
製造されるリードフレームを示し、 （Ａ）はその平面
図、 （Ｂ）はｎＢ−ＩＩＢ線に沿う断面図、第３図は
本発明の各実施例に使用されるリードフレーム部材およ
び絶縁性フィルムを示し、 （Ａ）はその平面図、 （
Ｂ）はｍＢ−ｍＢ線に沿う断面に 第４図および第５図
はは各実施例により製造されたリードフレームを用いで
作製された半導体装置の要部を説明する概略説明図、第
６図は本発明に係るの他の半導体素子用リードフレーム
の製造方法を示し、 （Ａ）〜（Ｄ）はそれぞれ各工程
を説明する図、第７図はこの実施例に使用される本発明
に係る半導体素子用リードフレームの製造装置の一実施
例を示し、 （Ａ）はその平面図、 （Ｂ）は■Ｂ−■
Ｂ線に沿う断面図。 第８図は本発明の更に他の実施例を示し、 （Ａ）〜（
Ｅ）はそれぞれ各工程を説明する図、第９図および第１
０図は、それぞれ従来のリードフレームの一構成単位を
示す平面図、第１１図はこのリードフレームの構成単位
を用いて作製された半導体装置の要部を説明する概略説
明図、第１２図は従来の半導体素子用リードフレームの
製造方法を示す図である。 １・・・ダイパッド、２・・・インナーリード、３・・
・アウターリード、４・・・半導体素子（チップ）、５
・・・半導体素子、６・・・中間パッド（独立電極）５
７・・・絶縁性フィルム、７ａ・・・フィルム基材、７
ｂ・・・接着剤層、８・・・張り合わせ装置、８ａ・・
・張り合わせ装置の本体 ８ｂ・・・凹脈 ８ｃ・・・
ステージ、８ｄ・・・スライドキー、 ８ｅ・・・リー
ドフレーム押え、 １０・・・ｔＪ＼型接合用加熱治Ｊ
Ｌ １１・・・大型用接合加熱加圧油＆Ａ・・・リー
ドフレーム、Ａ′・・・リードフレーム部材 特許出願人 大目本印刷株式会社代理人 弁理士
青木健二（外７名）第２図 （Ａ） （Ｂ） ３ ＺＩ Ｉ Ｊ第１図 第３図 （Ａ） （Ｂ） 第７図 （Ｂ） 第６図 Ａ′ ８図 第１１図 第１２図
Claims (7)
- 【請求項１】絶縁性フィルムまたは絶縁性 基板が接着剤によりリードフレーム部材のダイパッドに
張り合わされ、該絶縁性フィルムまたは絶縁性基板また
はダイパッドに半導体素子が搭載されるようになってい
る半導体素子用リードフレームの製造方法において、 絶縁性フィルムまたは絶縁性基板をダイパッドに対して
位置決めした後該ダイパッドに仮接着し、その後絶縁性
フィルムまたは絶縁性基板をダイパッドに加圧、加熱に
より圧着することを特徴とする半導体素子用リードフレ
ームの製造方法。 - 【請求項２】絶縁性フィルムまたは絶
縁性 基板が接着剤によりリードフレーム部材のダイパッドに
張り合わされ、該絶縁性フィルムまたは絶縁性基板また
はダイパッドに半導体素子が搭載されるようになってい
る半導体素子用リードフレームの製造方法において、 絶縁性フィルムまたは絶縁性基板をダイパッドに対して
位置決めした後、該絶縁性フィルムまたは絶縁性基板を
ダイパッドにこのダイパッドの裏面から加圧、加熱によ
り圧着することを特徴とする半導体素子用リードフレー
ムの製造方法。 - 【請求項３】絶縁性フィルムまたは絶縁
性 基板が接着剤によりリードフレーム部材のダイパッドに
張り合わされ、該絶縁性フィルムまたは絶縁性基板また
はダイパッドに半導体素子が搭載されるようになってい
る半導体素子用リードフレームの製造方法において、 絶縁性フィルムまたは絶縁性基板をダイパッドに対して
位置決めした後該ダイパッドに仮接着し、その後絶縁性
フィルムまたは絶縁性基板をダイパッドにこのダイパッ
ドの裏面から加圧、加熱により圧着することを特徴とす
る半導体素子用リードフレームの製造方法。 - 【請求項４】前記絶縁性フィルムまたは絶 縁性基板は独立電極である中間パッドを備えていること
を特徴とする請求項１ないし３のいずれか１記載の半導
体素子用リードフレームの製造方法。 - 【請求項５】絶縁
性フィルムまたは絶縁性 基板が接着剤によりリードフレーム部材のダイパッドに
張り合わされ、該絶縁性フィルムまたは絶縁性基板また
はダイパッドに半導体素子が搭載されるようになつてい
る半導体素子用リードフレームの製造装置において、 リードフレーム部材が搭載される本体と、この本体のリ
ードフレーム部材が搭載される部位に形成され、絶縁性
フィルムまたは絶縁性基板が嵌入される凹部と、この凹
部内に上下動可能に配設され、絶縁性フィルムまたは絶
縁性基板が載置される載置台と、この載置台を上下動す
る上下移動手段とを備えていることを特徴とする半導体
素子用リードフレームの製造装置。 - 【請求項６】前記凹部の形状は絶縁性フィ ルムまたは絶縁性基板の形状と合致するように形成され
ているとともに、前記本体にリードフレーム部材を所定
の位置に位置決めするリードフレーム押えが設けられ、
前記凹部は、リードフレーム部材がリードフレーム押え
によって位置決めされたときリードフレームのダイパッ
ドが位置する本体の部位に設けられていることを特徴と
する請求項５記載の半導体素子用リードフレームの製造
装置。 - 【請求項７】前記絶縁性フィルムまたは絶 縁性基板は独立電極である中間パッドを備えていること
を特徴とする請求項５または６記載の半導体素子用リー
ドフレームの製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313683A JPH04188662A (ja) | 1990-11-19 | 1990-11-19 | 半導体素子用リードフレームの製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313683A JPH04188662A (ja) | 1990-11-19 | 1990-11-19 | 半導体素子用リードフレームの製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188662A true JPH04188662A (ja) | 1992-07-07 |
Family
ID=18044258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313683A Pending JPH04188662A (ja) | 1990-11-19 | 1990-11-19 | 半導体素子用リードフレームの製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188662A (ja) |
-
1990
- 1990-11-19 JP JP2313683A patent/JPH04188662A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04188662A (ja) | 半導体素子用リードフレームの製造方法および製造装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH0496263A (ja) | 半導体素子用リードフレームの製造方法 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0485864A (ja) | 半導体素子用リードフレーム | |
| JPS59152656A (ja) | 半導体装置 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH05218146A (ja) | フィルムキャリアテープの製造方法 | |
| JPH0770664B2 (ja) | 半導体装置の製造方法 | |
| JPH1064954A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH0878485A (ja) | リード部材及びその製造方法並に半導体装置及びその製造方法 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH04216660A (ja) | 半導体素子用リードフレーム | |
| JPH04154137A (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH04249356A (ja) | リードフレーム |