KR100417837B1 - 단락및과전류장애로부터전력회로를보호하는방법및회로 - Google Patents

Abstract

본 발명은 과전류 장애 뿐 아니라 위상간, 위상 접지간 및 슛 쓰루 단락 장애에 대해, 예를 들어 전력 변환/인버터 회로와 같은 전력 회로 내의 IGBT 및 다른 비래치 반도체 디바이스를 보호하는 장애 보호 회로를 개시한다. 이 회로는 이러한 전력 회로들의 상측부에 디바이스들을 위한 국부 보호 회로를 제공하며, 장애가 검출되는 경우 이 장애를 하측부에 전달하고, 적절한 제어 회로가 작동하여 장애를 래치시킨다. 결과적으로, 전력 회로 전체 뿐 아니라 상측부 디바이스들을 보호하기 위해 절연 감지 신호 또는 피드백 신호를 제공해야 하는 필요성을 없앤다.

Description

단락 및 과전류 장애로부터 전력 회로를 보호하는 방법 및 회로

본 발명은 전력 반도체 디바이스들에 관한 것으로서, 특히 위상간(phase to phase), 위상 접지간(phase to earth) 및 슛 쓰루 단락 장애(shoot through short circuit fault) 뿐 아니라 과전류 장애(over current fault)에 대해, 예를 들어 전력 변환/인버터 회로와 같은 전력 회로를 보호하는 방법 및 회로에 관한 것이다.

일반적으로, 본 발명은 고전력 응용들에 이용되는 IGBT 및 다른 비 래치 전력 반도체 디바이스와 같은 보호 디바이스들의 문제를 다룬 것으로서, 이러한 디바이스들은 어떠한 과전류 상태에서 손상될 수 있다. 간결함을 위해, 하기의 설명은 IGBT에 대해 설명하지만, 본 발명의 방법 및 회로는 전력 반도체 디바이스에 일반적으로 적용될 수 있음을 유념하자.

IGBT 인버터들은 많은 전력 변환 응용들에 널리 보급되어 있다. 한 응용에서, 이러한 인버터들은 DC 버스 전압을 단일 또는 3위상 AC 전압 출력들로 변환한다. IGBT는 제한된 과부하 용량 또는 장애 허용도를 갖는다. 이에 따라, 예를 들어 단락과 같은 어떠한 장애를 감지하고, 장애가 있는 경우, 디바이스의 파괴를 막을 수 있을 정도로 충분히 빠르게 전력 디바이스에 대한 게이트 구동을 차단하는, 신속하게 동작하는 검출 및 보호 회로들이 필요하다.

과잉 전류에 관련된 장애는 크게 단락 장애 및 과전류 장애로 분류될 수 있다.

단락 장애는 전류 이송 전력 디바이스가 대개 전력 변환 회로에 연결된 부하를 포함하지 않는 경로를 통해 과잉량의 전류를 이송하는 경우 발생한다. 큰 전류로 인해, 디바이스에 걸리는 전압은 높은 값으로 상승하는바, 이 값은 디바이스의 고유 특성 뿐 아니라 DC 버스 전압, 임피던스 및 장애 경로 내의 다른 디바이스들에 의존한다. 디바이스에 걸리는 고전압은 점차 디바이스 내의 과도한 전력 손실을 야기시켜, 디바이스를 가열시키고 파괴시킨다. 따라서, 이러한 파괴를 방지하기 위해서는, 단락 장애 발생시 전력 회로를 신속히 폐쇄시킬 필요가 있다.

상기 단락 장애는 3개의 하위 범주들로 세분된다.

a) 위상간 단락: 이러한 타입의 장애는 인버터의 2개(또는 그 이상)의 출력들이 쇼트(short)될 때 발생한다. 단락 전류는 장애 전류를 이송하는 전력 디바이스들을 통해 회로의 포지티브 버스에서 네거티브 버스로 흐른다.

b) 위상 접지간 단락: 이러한 타입의 장애는 인버터의 하나 (또는 그 이상)의 출력들이 접지로 쇼트될 때 발생한다. 전류는 단락 전류를 전도하는 디바이스에 따라, 포지티브 DC 버스에서 접지로 흐르거나, 또는 네거티브 DC 버스에서 접지로 흐를 수 있다.

c) 슛 쓰루 장애: 인버터 회로의 동일한 구간(leg) 내의 2개의 디바이스들(예를 들어, 직렬 연결된 디바이스들)이 동시에 턴온되거나, 또는 디바이스가 턴온되어 동일한 구간의 도전성 또는 쇼트된 디바이스에 전류를 전도하면, 과잉 전류가 동일한 구간의 디바이스들을 통해 포지티브 버스로부터 네거티브 버스로 흐른다. 사실상, 이하 설명되는 바와 같이, 이러한 타입의 장애는 위상간 장애와 유사하기 때문에, 위상간 장애로서 감지되어 처리될 수 있다.

과전류 장애는, 인버터 내의 1개 이상의 디바이스들이, 단락 전류보다는 작지만 디바이스의 연속적인 전류 이송 용량 보다는 많은 전류를 이송할 때 발생한다. 이러한 타입의 장애 전류는 대개 인버터의 2개(또는 그 이상)의 출력들 간에 연결된 부하를 통해 이들 간에 흐른다. 전류의 크기가 단락 전류보다 작기 때문에, 디바이스에 걸리는 전압은 대체로 디바이스의 고유 특성에 의존한다. 따라서, 이에 관련된 손실은 단락 상태 동안 일어나는 손실 보다 작다. 이러한 타입의 장애들은 단락 전류들과 비교하여, 비교적 긴 시간 동안 허용될 수 있다. 이러한 부류의 장애들에 있어서, 전력 디바이스에 의해 안전하게 허용될 수 있는 일시적인 과부하 동안에는 디바이스들이 폐쇄되지 않도록, 역 시간(inverse time) 특성을 갖는 과전류 보호(protection) 기능을 갖는 것이 바람직하다.

다음과 같은 2가지의 일반적인 해결책을 이용하여 단락 및 과전류 장애들을 검출하는 것이 알려져있다. 첫 번째 해결책은 불포화 감지를 포함한다. 단락 동안, 디바이스에 걸리는 전압은, 디바이스의 고유 특성 뿐 아니라 인버터의 DC 버스 전압, 임피던스 및 장애 경로 내의 다른 디바이스들의 존재에 의해 결정되는 높은 값으로 상승한다. 이에 따라, 디바이스가 턴온될 때 디바이스에 걸리는 높은 전압은 단락 장애로서 해석될 수 있는바, 이 전압은 이후 제어 회로에 피드백되며, 전력디바이스들과 제어 회로 사이에 전달되는 제어 신호들을 통해 전력 디바이스(들)이 폐쇄되기 시작한다. 전력 디바이스들과 제어 회로의 동작 전압들 간의 전위차가 수백 볼트 정도가 될 수 있기 때문에, 이러한 신호들을 인터페이스하는 것은 사소한 일이 아니다. 따라서, 신호들은 대개 광커플러들(optocouplers)과 같은 어떠한 형태의 전류 절연기를 통해 제어 회로에 인가되거나, 이 제어 회로로부터 출력된다. 알려진 바와 같이, 전형적인 인버터에서, 일부 디바이스들은 DC 버스의 상측부(high side)에 연결되고 나머지 디바이스들은 하측부(low side)에 연결된다. 따라서, 상측부의 각 디바이스는, 제어 회로에 신호들을 인가하고 이 제어 회로로부터 신호들이 출력되도록, 적어도 1개의 광커플러를 이용해야 한다.

또한, 종래 기술의 불포화 검출 방식은 과전류를 단독으로 감지하여 보호할 수 없다. 따라서, 예를 들어 분류기(shunt), 홀 효과 전류 변압기, 고주파수 DC 전류 감지 소자 등의 어떠한 형태의 전류 감지 수단을 이용하여 과전류를 보호하는 것이 전형적이다.

단락을 감지하는 2개의 해결책들중 두 번째 해결책은 전류 감지를 포함한다. 이 해결책에 따라, DC 전류는 전류 분류기, 홀 효과 센서들 등의 어떠한 형태의 전류 감지 수단을 이용하여, 포지티브 DC 버스, 네거티브 DC 버스 또는 양쪽 모두의 DC 버스에 대해 감지된다. 종종, P-E(위상 접지간) 장애들을 차동 감지하기 위한 전류 변압기(CT)가 출력에 제공된다. 많은 전류 감지 방식들이 알려져있다. 이러한 방식들중 하나는 네거티브 DC 버스 뿐 아니라 포지티브 DC 버스에 전류 센서를 제공하는 것이다. 이는, 포지티브 및 네거티브 버스들에 개별적인 전류 센서를 제공하고, 각 센서에 개별적인 검출 회로를 제공할 것을 필요로 한다. 상측부 DC 버스와 함께 작동하는 감지 및 검출 회로는, 모든 상태들을 제어 회로에 전달하기 위해서는 어떠한 형태의 전류 절연기를 이용해야 한다. 이러한 회로들은 (a) 광커플러를 갖는 포지티브 버스 내의 분류기, (b) 포지티브 버스 내의 홀 효과 전류 센서, (c) 포지티브 버스 내의 고주파수 DC 변압기(HFDCCT)로서 구성될 수 있다. 네거티브 버스로의 장애의 절연 또는 비절연 출력에서, 포지티브 버스를 경유한 장애의 절연 출력이 제어 회로에 공급되며, 이 제어 회로는 어떠한 장애의 경우에도, 전력 처리 디바이스의 게이트로의 구동 신호를 검출하여 차단한다.

또 다른 알려진 전류 감지 방식은, 부가적인 감지를 위해 연결된 단일 전류 센서를 이용하는 것이다. 즉, 단일 전류 센서는 부가적인 방식으로 2개의 1차 코일(primary)로서 작용하는 포지티브 및 네거티브 DC 버스와 함께 이용된다. 네거티브 DC 버스 뿐 아니라 포지티브 DC 버스로부터의 전류들은 모두 동일한 센서를 통과한다. 정상, 과부하 및 위상간 단락 상태들 동안, 센서의 출력은 각각 1차 코일 상에서의 각각의 권선수에 의해 조정(scale)되는 포지티브 및 네거티브 버스 전류들의 합에 비례한다. 위상 접지간 장애가 있는 동안, 센서의 출력은 포지티브 또는 네거티브 DC 버스들의 1차 코일의 각각의 권선수에 의해 조정되는 장애 전류에 비례한다. 센서의 절연 출력은 제어 회로에 공급되며, 이 제어 회로는 어떠한 장애가 검출되는 경우 게이트 구동 신호들을 검출하여 차단한다.

또 다른 종래 기술의 방식은 1개의 비례 전류 센서 및 1개의 차동 전류 센서를 이용하는 것이다. (절연 또는 비절연의) 비례 전류 센서는 포지티브 또는 네거티브 버스 전류를 모니터하는 데에 이용된다. 출력 센서는 위상간 단락 그리고/또는 과전류 장애들을 검출하는 데에 이용된다. 절연 차동 전류 센서는 포지티브 및 네거티브 버스에서의 또는 인버터 출력에서의 차동 전류를 측정하는 데에 이용된다. 이러한 차동 전류 센서의 출력은 위상 접지간 장애들을 검출하는 데에 이용된다.

상기 설명한 종래 기술의 모든 방식들은, 장애 상태들을 나타내는 신호들을 제어 회로들에 전달하기 위해, 예를 들어 광커플러들과 같은 어떠한 형태의 절연을 이용한다.

본 발명의 일 목적은, 보다 간단한 구성을 갖고 보다 적은 부품들을 이용하며, 다양한 단락 및 과전류 장애들에 대해 전력 디바이스들을 보호하는 방법 및 회로를 제공하는 것이다.

본 발명의 다른 목적은, 전력 디바이스들의 검출 및 제어에 필요한 전류 절연기들의 수를 감소시킨, 전력 회로 보호 방법 및 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상측부 전력 디바이스들을 국부적으로 보호하는 회로 및 방법을 구현하는 것이다. 이 경우, 상측부 전력 디바이스들의 장애에 대해 보호함에 있어서 다른 방법들에 의해 요구되는 상측부로부터 하측부로의 절연 감지 신호 또는 피드백 신호의 이용을 피하기 위해, 상측부 장애들은 이들이 하측부 전력 디바이스들에 대해 감지될 때 래치된다.

본 발명의 또 다른 목적은, 저항성 감지 소자가 이용될 때 단일 전류 센서를이용함으로써, 경제적이고 효율을 향상시키는 반도체 전력 디바이스들의 보호 방법 및 회로를 제공하는 것이다.

본 발명은, 종래 기술의 방식이 장애들의 발생을 감지한 다음, 폐쇄를 위해, 장애를 나타내는 신호를 제어 회로에 피드백시킨다는 인식으로부터 창안된 것이다. 다음의 2가지 조건들이 올바르게 인식된다면, 보다 효율적인 회로가 얻어질 수 있다.

1. (포지티브 버스에서 접지로의 위상 접지간 장애를 제외한) 상기 설명한 모든 장애들은 네거티브 버스 상에서 감지될 수 있다.

2. 상측부 디바이스들이 국부 보호 회로들에 의해 턴오프되면, 포지티브 버스에서 접지로의 위상 접지간 장애의 발생은, (장애 전류에 있어서의 인덕턴스에 의해) 하측부 전력 디바이스들에 병렬로 연결된 다이오드를 통해, 이 장애가 검출될 수 있는 네거티브 버스로 전달된다. 이런 식으로, 하측부 전력 디바이스가 턴온된 후, 장애 전류는 이것이 검출될 수 있는 네거티브 버스로 전달되어, 네거티브 버스와 접지간 장애 상태를 명백히 나타낸다.

상기 설명한 목적 및 인식에서, 네거티브 버스에서 전류 센서, 상측부 트랜지스터들을 위한 불포화 검출 및 국부 폐쇄(local shut off) 방식 만을 이용하는 본 발명이 창안되게 되었다. 상측부와 제어 회로 사이의 신호들의 공급 또는 결합은 필요로 하지 않는다.

따라서, 네거티브 버스를 통해, 과전류 장애, 위상간 단락 장애, 또는 위상 접지간 장애중 어느 하나가 있는 경우, 하측부의 전류 센서는 장애 전류를 감지한다음 이를 제어 회로에 전달하며, 제어 회로는 전력 디바이스들에 대한 게이트 신호들을 턴오프시키는 제어 신호들을 발생시킨다. 위상간 단락 장애가 있는 경우, 상측부에서의 불포화 검출 폐쇄 절차는 하측부에서의 전류 감지 폐쇄의 반응 속도보다 약간 느린 속도로 반응하도록 이루어진다. 따라서, 하측부 전류 감지 폐쇄가 먼저 실행되어, FAULT 핀이 액티브되고 장애를 래치시킴으로써, 모든 게이트 입력 신호들을 차단시킨다. 즉, 회로는 장애 상태를 래치하고, 모든 디바이스들에 대한 입력 신호들을 차단할 수 있게 된다.

포지티브 버스를 통한 위상 접지간 단락 회로 장애가 있는 경우, 상측부 디바이스들의 불포화 검출 폐쇄는 고전압을 나타내는 특정한 IGBT 디바이스에 대한 구동 신호를 차단시켜, 주기 별로(cycle by cycle basis) 상측부 디바이스의 고장을 방지한다. 이후, 전류는 장애 경로 내에서의 인덕턴스로 인해 하측부 다이오드로 흐름 방향이 전환되어, 네거티브 버스에서 접지로 흐르게 된다. 장애 경로에서의 인덕턴스가 충분히 작으면, 전류는 하측부의 트랜지스터들이 턴온되기 전에 0이 될 수 있다. 전류는 하측부 다이오드에서 하측부 트랜지스터로 흐름 방향이 전환되어, 접지에서 네거티브 버스로 흐른다. 이후, 상기 설명한 바와 같이, 이용되는 감지 방법에 따라, 하측부의 다이오드에 대해 네거티브 버스로부터 접지로 흐르는 전류, 또는 접지로부터 네거티브 버스로 흐르는 전류를 감지함으로써, 상기 설명한 전류 감지 회로가 액티브해진다.

어떠한 경우에든, 본 발명의 방법은 보호 회로의 효과적인 동작을 위해 상측부 디바이스들로부터 제어 회로에 결합될 어떠한 절연 장애 신호 및 피드백 신호도필요로 하지 않는다. 그럼에도 불구하고, 어떤 이유로 인해 절연 회로들을 포함하는 것이 바람직하다면, 광커플러들 또는 다른 절연 수단이 용이하게 부가될 수 있음을 주목하자.

본 발명의 다른 특징 및 장점은 첨부된 도면을 참조하여 설명되는 하기의 상세한 설명으로부터 명백해질 것이다.

도 1a, 1b 및 1c는 동일한 종래 기술의 인버터 회로를 도시하는바, 각각 위상간 단락 장애, 위상 접지간 단락 장애 및 슛 쓰루 장애를 도시한다.

도 2는 종래 기술의 제 1 보호 회로를 도시한 도면.

도 3은 종래 기술의 다른 단락 보호 회로를 도시한 도면.

도 4는 종래 기술의 또 다른 보호 회로를 도시한 도면.

도 5는 비례 및 차동 전류 센서들을 이용하는 종래 기술의 또 다른 보호 회로를 도시한 도면.

도 6은 본 발명에 따른 고전력 디바이스에 필요한 보호 회로의 개략도.

도 7은 입력으로 단일 위상 전력을 수신하는 회로를 이용하는 경우에 대한 본 발명의 실시예의 상세도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10: 인버터 회로

12: 포지티브 DC 버스

14: 네거티브 DC 버스

22, 24, 26, 28, 30, 32: 다이오드

74, 92, 114, 132: 제어 회로

86, 88, 110, 116, 134: 전류 센서

120, 122, 124: 게이트 구동 및 불포화 보호 회로

126, 128, 130: 게트트 구동 회로

도 1은 포지티브 DC 버스(12) 및 네거티브 DC 버스(14)를 구비하여 동작하는 알려진 인버터 회로(10)를 도시한다. 버스들(12, 14) 간의 전위차는 종종 DC 600V 또는 그 이상으로 높다. 인버터(10)에는 3위상 AC 전력이 공급되는바, 제 1 위상은 다이오드(22)의 애노드와 다이오드(28)의 캐소드 사이의 입력(16)에 인가되고, 제 2 위상은 다이오드(24)의 애노드 및 다이오드(30)의 캐소드 사이의 입력 단자(18)에 인가되며, 그리고 제 3 위상은 다이오드(26)의 애노드와 다이오드(32)의 캐소드사이의 인력(20)에 인가된다. 다이오드들(22, 24, 26)의 캐소드들은 포지티브 DC 버스(12)에 공통으로 연결되며, 하측부 다이오드들(28, 30, 32)의 애노드들은 네거티브 DC 버스(14)에 연결된다. 전압 적분(평활) 캐패시터(34)가 버스들(12, 14) 사이에 제공된다.

잘 알려진 방식으로, 입력들(16, 18, 20)에 인가되는 전력의 포지티브 위상들은 다이오드들(22, 24, 26)에 의해 정류되어 버스(12)에 포지티브 DC 전압을 발생시키며, 네거티브 위상들은 다이오드들(28, 30, 32)에 의해 정류되어 버스(14)에 네거티브 전압을 발생시킨다. 버스들(12, 14) 간의 DC 전압 전위는, 예를 들어 3위상으로부터 출력 단자들(U, V, W)에서의 고주파 펄스 에너지 (AC) 전압 출력들을 발생시키는 IGBT들(36-46)과 같은 전력 디바이스들을 위한 입력 DC 전압원으로서 이용된다. 또한 잘 알려진 방식으로, 이러한 출력들은 고주파수에서 전력 디바이스들(36-46)을 턴온 및 턴오프시킴으로써 얻어지는바, 각 출력(U, V, W)에 관련된 2개의 디바이스들, 예를 들어 디바이스들(36, 42)이 서로 배타적으로 턴온된다. 도시되지는 않았지만, 디바이스들(36-46)이, 그들의 각 게이트 전극들(36a, 38a, 40a, 42a, 44a, 46a)에 제어 신호들을 인가함으로써 제어된다는 것은 널리 알려져 있다. 도 1의 회로(10)는 또한 알려진 프리 휠링 다이오드들(free wheeling diodes)(36b-46b)을 도시하는바, 이들은 각각 전력 디바이스들(36-46)에 결합된다.

도 1a의 인버터 회로(10)는, 출력들(U, V) 사이에 연장된 라인(50)으로 도시한 바와 같이, 어느 출력들(U, V, W) 사이에서 단락이 발생하는 경우 파괴될 수 있다. 인버터 회로(10)의 통상적인 동작시, 전력 디바이스들(36b, 44b)은 부분적으로 겹치는 주기들 동안 모두 턴온되기 때문에, 쇼트(50)는 전류 경로 라인(52)으로 표시된 바와 같이 포지티브 DC 버스(12)로부터 IGBT들(36, 44)을 통해 네거티브 DC 버스(14)로 흐르는 위상간 단락 전류를 발생시킨다.

도 1b는 위상 접지간 단락 장애의 전류 경로를 도시한다. 이러한 타입의 장애는, 라인(54)으로 나타낸 바와 같이 접지로 쇼트되는 출력(U), 또는 라인(56)으로 나타낸 바와 같이 접지로 쇼트되는 출력(W)으로부터 발생될 수 있다. 단락 전류의 경로 라인(58)은 디바이스(42)가 턴온될 때 흐르는 위상 접지간 단락 전류를 나타내며, 라인(60)은 디바이스(40)가 턴온될 때 포지티브 DC 버스(12)에서 접지로흐르는 위상 접지간 단락 전류를 나타낸다.

슛 쓰루 장애는, 인버터 회로(10)의 어느 구간의 디바이스들, 예를 들어 디바이스들(36, 42) 모두가 동시에 턴온될 때 발생한다. 단락 전류의 경로는 라인(62)으로 표시된다.

도 2는 상기 설명한 단락 및 슛 쓰루 과전류 상태들에 대한 종래 기술의 제 1 보호 회로를 도시한다. 도 2는 보호 회로와 함께 전력 디바이스들(36-46)을 도시하는바, 상기 보호 회로는 각각의 게이트 구동 불포화 검출기(64)를 포함하며, 상기 검출기(64)는 그의 각 파워 디바이스의 게이트를 구동하기 위한 출력(66) 및 상기 파워 디바이스의 콜렉터 및 에미터 접합들에 걸리는 전압들을 감지하기 위한 입력들(68, 70)을 갖는다. 단락이 있는 경우, 콜렉터 에미터 전압이 상승하는바, 이러한 전압 상승은 국부 보호 회로(64)에 의해 검출된다. 이 국부 보호 회로(64)는 특정한 IGBT를 폐쇄하고, 피드백 절연기(72)를 통해 제어 회로(74)의 불포화 피드백 수신부(76)에 피드백 신호를 보낸다. 제어 회로의 폐쇄 논리부(78)는 불포화 피드백 수신부(76)로부터 라인(74)을 통해 시스템 폐쇄 신호를 수신한 다음, 모든 트랜지스터들에 공급되는 게이트 구동 신호들(T1-T6)을 차단한다. 상기 감지된 전압들은 피드백 절연기(72)를 통해 제어 회로(74)에 공급된다. 제어 회로(74)에서, 불포화 피드백 수신부(76)는 감지된 전압의 크기를 결정하고, 폐쇄 논리부(78)는 전력 디바이스들의 게이트들을 제어하기 위한 제어 신호들, 즉 게이트 구동 신호들(T1-T6)을 발생시킨다. 예를 들어, 제어 신호(T1)는 라인(80) 및 신호 절연기(82)를 통해 게이트 구동 회로(64)로 공급되는 것으로 도시된다. 이러한 신호들은 전력 디바이스들을 턴오프시키는 데에 이용될 수 있다. 예를 들어, 전력 디바이스(36)는 게이트 구동 출력(66)을 액티브하지 않게 하는 신호에 의해 턴오프된다.

쉽게 알 수 있는 바와 같이, 회로 블럭들(64, 72, 82)은 전력 디바이스들(36-46) 각각에 대해 반복된다. 도 2의 보호 회로는 또한 네거티브 DC 버스(14)에 위치하는 전류 센서(84)를 더 포함하는바, 이 전류 센서(84)는 과전류 상태, 즉 부하에 의해 야기되는 것으로 예상되는 최대 전류를 초과하는 전류를 감지한다. 이러한 상태는 라인(85)을 통해 제어 회로(74)에 전달되며, 제어 회로(74)는 회로들(64, 82)이 상기 설명한 바와 같이 재동작하게 한다.

도 3의 통상적인 회로는 포지티브 및 네거티브 DC 버스들(12, 14)에서의 전류를 각각 감지하는 전류 센서들(86, 88)과, 전류 센서(86)를 위한 신호 절연기(90)와, 그리고 전류 센서(88)를 위한 임의의 절연 회로(91)를 포함한다. 이전과 마찬가지로, 제어 회로(92)는 제어 신호들을 (적절한 절연 소자들을 통해) 전력 디바이스들(36-46)에 공급하는 게이트 구동부를 갖는다.

도 4는 보호를 제공하기 위한 종래 기술의 세 번째 해결책을 단일 전류 센서(100)의 형태로 도시한다. 이 단일 전류 센서(100)는 포지티브 버스(12)와 네거티브 버스(14)에서 흐르는 전류들의 합을 나타내는 출력(102)을 제공한다. 센서(100)의 출력은 절연 회로를 통해 제어 회로(106)에 공급된다. 이전과 마찬가지로, 다수의 제어 신호들(108)이 적절한 절연 회로를 통해 디바이스들(36-46)에 제공된다.

도 4와 달리, 도 5의 종래 기술의 보호 회로는 버스들(12, 14)에 흐르는 순수 전류(net current)를 별도로 감지하는 전류 센서(110)를 이용한다. 센서의 출력은 절연 회로(112)를 통해 제어 회로(114)에 공급된다. 다른 전류 센서(116)가 네거티브 버스에 직렬로 연결되는바, 이는 네거티브 DC 버스(14)에서의 전류에 비례하는 출력(118)을 제어 회로(114)에 제공한다. 기타 사항들에 관해서, 제어 회로(114)는 상기 설명된 제어 회로들처럼 동작한다.

종래 기술의 모든 보호 회로 방식들은, 적어도 상측부에 대해, 감지 소자와 제어 회로 간에 어떠한 형태의 절연 회로를 이용함으로써, 이들 간에 장애 상태에 대한 정보 및 응답 제어 신호들을 전달한다. 이와는 대조적으로, 도 6에 도시된 본 발명은 상측부의 전력 디바이스들(36, 38, 40) 각각에 대해 각각의 게이트 구동 및 불포화 보호 회로들(120, 122, 124)을 제공하며, 절연 회로를 사용해야 하는 필요가 없게 되었다. 하측부의 전력 디바이스들(42, 44, 46) 만이 각각의 게이트 구동 회로들(126, 128, 130)을 갖는다.

본 발명의 제어 회로(132)는 통상적인 방식으로 게이트 구동 회로들(126, 128, 130) 각각에 대해 게이트 구동 출력들(T2, T4, T6)을 제공한다. 본 발명의 보호 회로는 상측부의 게이트 구동 및 불포화 보호 회로들(120, 122, 124)과 제어 회로(132) 간에 장애 피드백 경로를 필요로 하지 않는다. 그럼에도 불구하고, 요구되는 경우에는, 점선으로 나타낸 바와 같이, 상측부의 게이트 구동 및 불포화 보호 회로로부터 절연 회로들을 경유한 상기 제어 회로(132)의 폐쇄 논리부로의 신호 전송 체계가 부가될 수 있다. 전류 센서(134)가 네거티브 DC 버스(14)에 흐르는 전류를 감지한 다음, 그 출력(136)을 제어 회로(132)에 제공한다. 본 발명의 보호 회로는 효율적이며, 통상적인 보호 회로들과 비교하여 보다 적은 구성 요소들을 필요로 한다. 상측부 게이트 구동 회로들을 위한 절연 회로는 필요로 하지 않는다(물론 필요시, 포함할 수는 있다).

상기 설명한 바와 같이, 여러 장애 상태에 있는 경우에서의 도 6의 회로의 동작은 다음과 같다. 네거티브 버스를 통해 과전류 장애, 위상간 단락 장애 또는 위상 접지간 장애가 있는 경우, 전류 센서(134)는 장애 전류를 감지하여 이를 제어 회로(132)에 제공하고, 제어 회로(132)는 모든 디바이스들에 대한 게이트 신호들을 턴오프시킬 것이다. 위상간 단락 장애가 있는 경우, 게이트 구동 및 불포화 보호 회로들(120, 122, 124)은 전류 센서(134)가 먼저 동작하기에 충분히 긴 지연 이후, 상측부 전력 디바이스들(36, 38, 40)을 폐쇄시키도록 설계됨으로써, FAULT 핀이 액티브되고 장애를 래치시킴으로써, 모든 게이트 입력 신호들을 차단시킨다. 이에 의해, 회로는 장애 조건을 래치하고 모든 디바이스들에 대한 입력 신호들을 차단할 수 있게 된다. (상측부가 먼저 반응하면, 장애가 결코 래치되지 않기 때문에, 장애는 연속적인 각 주기 마다 계속해서 나타나게 된다.)

포지티브 버스를 통해 위상 접지간 단락 장애가 있는 경우, 게이트 구동 및 불포화 보호 회로들(120, 122, 124)은 주기 별로 상측부의 특정 전력 디바이스(IGBT)를 차단할 것이며, 이에 따라 디바이스의 고장을 방지한다. 이후, 전류는 장애 경로 내의 인덕턴스로 인해 하측부 다이오드로 흐름 방향이 전환되어, 네거티브 버스(14)로부터 접지로 흐른다. 예를 들어, 디바이스(36)에 높은 불포화 전압이 걸리게 되면, 그의 과전류는 보호 회로의 동일 구간에 있는 하측부 다이오드(42b)로 흐르게 된다. 장애 경로 내의 인덕턴스가 충분이 낮으면, 전류는 하측부 트랜지스터, 예를 들어 트랜지스터(42)가 턴온되기 전에 0이 된다. 전류는, 하측부 다이오드, 예를 들어 다이오드(42b)에서, 하측부 전력 디바이스, 예를 들어 디바이스(42)로 흐름 방향이 전환되어, 접지에서 네거티브 버스(14)로 흐른다. 전류 센서(134)는, 이용되는 감지 방법에 따라, 네거티브 버스에서 하측부 다이오드를 통해 접지로 흐르는 전류, 또는 접지로부터 네거티브 버스(14)로 흐르는 전류를 감지함으로써 상기 설명한 바와 같이 활성화된다.

도 7은 입력으로 단일 위상 전력을 수신하는 회로를 이용하는 경우에 대한 본 발명의 실시예의 상세도이다. 위상 접지간 단락은, DC 600V로 충전된 한 쌍의 직렬 연결된 캐패시터들(152, 154)의 중간점에 쇼트(150)에 의해 출력(U)을 단락시킴으로써 얻을 수 있다. 디바이스(156)는 도 6의 소자(120)에 대응하는 게이트 구동 및 불포화 보호 회로를 포함하며, 상측부 전력 디바이스(36)에 연결된다. 상기 디바이스(156)는 인터내쇼날 렉티파이어 코포레이션의 부품 IR 2125로서 시판되는 상업적인 회로로 될 수 있다. 상기 디바이스(156)는 외부 캐패시터와 함께 상기 설명한 상측부 지연을 제공한다.

대응하는 게이트 구동 회로(158), 예를 들어 인터내쇼날 렉티파이어의 부품 IR 2117은 하측부 전력 디바이스(42)에 대한 게이트 구동 신호를 제공한다. 도면 부호 160은 도 6의 전류 센서(134)로 이루어진다. 이는 네거티브 DC 버스(14) 내의 전류를 감지하도록 설계된다.

본 발명은 그 특정 실시예에 관련하여 설명되었지만, 다른 많은 변형, 수정및 다른 응용이 당업자에게 명백해질 것이다. 따라서, 본 발명은 본원에 개시된 특정한 내용에 한정되지 않으며, 첨부된 특허청구범위에 의해서만 한정된다.

Claims (6)

1. 각각 DC 버스의 상측부 및 하측부 사이에 연결된 제 1, 2 전력 디바이스들을 포함하는 적어도 한 쌍의 직렬 연결된 전력 디바이스들과;

   상기 전력 디바이스들로부터 펄스 출력 전압을 얻기 위해, 상기 전력 디바이스들을 작동시키는 제 1 제어 회로와;

   상기 제 1 전력 디바이스에 연결된 게이트 구동 불포화 보호 회로와;

   상기 DC 버스의 상기 하측부에 연결되어, 상기 하측부를 통해 흐르는 전류를 감지하는 전류 감지 소자와; 그리고

   상기 전류 감지 소자에 연결되어, 상기 하측부에 흐르는 과전류 및 단락 전류중 적어도 하나를 감지하며, 게이트 구동 회로를 통해 상기 제 2 전력 디바이스를 턴오프시키는 제 2 제어 회로를 포함하며,

   상기 게이트 구동 불포화 보호 회로는, 입력이 상기 제 2 제어 회로로부터의 제어 회로에 응답하여 상기 제 1 전력 디바이스로의 디스에이블될 때 까지, 과전류 상태에 대해 주기 별로 상기 제 1 전력 디바이스를 보호하는 데에 효과적인 것을 특징으로 하는 고전력 스위칭 디바이스들을 위한 보호 회로.
2. 제 1 항에 있어서,

   제 2, 3 쌍의 전력 디바이스들을 더 포함하는 것을 특징으로 하는 보호 회로.
3. 제 2 항에 있어서,

   상기 각 쌍의 전력 디바이스들은 상측부 전력 디바이스 및 하측부 전력 디바이스를 포함하고,

   상기 각 상측부 전력 디바이스는 그에 결합된 각각의 게이트 구동 불포화 보호 회로를 가지며, 그리고

   상기 각 하측부 전력 디바이스는 그에 결합된 게이트 구동 회로를 갖는 것을 특징으로 하는 보호 회로.
4. 제 1 항에 있어서,

   상기 게이트 구동 불포화 보호 회로는, 상기 제 2 제어 회로가 상기 과전류및 단락 전류중 적어도 하나를 검출하여 상기 전력 디바이스들을 디스에이블시킬 수 있도록, 상기 제 1 전력 디바이스의 폐쇄를 지연시키도록 동작하는 것을 특징으로 하는 보호 회로.
5. 제 1 항에 있어서,

   상기 전류 감지 소자는 션트 저항인 것을 특징으로 하는 보호 회로.
6. 제 1 항에 있어서,

   상기 전류 감지 소자는 전류 감지 변압기인 것을 특징으로 하는 보호 회로.

Images