[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100267515B1 - 특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자 - Google Patents

특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자 Download PDF

Info

Publication number
KR100267515B1
KR100267515B1 KR1019970006324A KR19970006324A KR100267515B1 KR 100267515 B1 KR100267515 B1 KR 100267515B1 KR 1019970006324 A KR1019970006324 A KR 1019970006324A KR 19970006324 A KR19970006324 A KR 19970006324A KR 100267515 B1 KR100267515 B1 KR 100267515B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
photovoltaic device
linear irregularities
irregular surface
Prior art date
Application number
KR1019970006324A
Other languages
English (en)
Other versions
KR970063769A (ko
Inventor
진쇼 마쯔야마
고이찌 마쯔다
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR970063769A publication Critical patent/KR970063769A/ko
Application granted granted Critical
Publication of KR100267515B1 publication Critical patent/KR100267515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • H01L31/03928—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate including AIBIIICVI compound, e.g. CIS, CIGS deposited on metal or polymer foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

복수의 선상 요철이 배열되어 있는 불규칙적 표면 구조를 갖는 불투명 기판과 이 기판의 불규칙적 표면 구조 위에 형성된 광전 변환층을 포함하고, 상기 복수의 선상 요철은 이 선상 요철에 평행 방향으로 주사했을 때의 중심선 평균 조도(roughness) Ra(X)가 15 nm 내지 300 nm이고, 선상 요철에 수직 방향으로 주사했을 때의 중심선 평균 조도 Ra(Y)가 20 nm 내지 600 nm이며, Ra(X)/Ra(Y)의 비가 0.8 이하인 광기전력 소자가 제공된다.

Description

특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자
본 발명은 태양 전지 및 각종 전기 제품의 전원에 사용되는 개선된 광기전력 소자에 관한 것이다. 좀 더 구체적으로, 본 발명은 광전 변환 영역에서 (또는 광활성 반도체 영역에서) 입사광의 이용 효율을 증가시키고 개선된 광전 변환 효율을 제공하는, 특정의 불규칙적 표면 구조를 갖는 불투명 기판이 제공된 광기전력 소자에 관한 것이다.
광전 변환 효율이 개선된 광기전력 소자를 얻기 위하여, 광전 변환층의 광 입사측의 대향측면에 (소위 금속 이면 반사층이라고 하는) 금속 반사층을 배치하는 방법이 알려져 있다. 또한, 광전 변환층과 금속 이면 반사층 사이에 투명 전도층을 배치하는 경우, 금속 이면 반사층의 성분들이 광전 변환층으로 확산되는 것을 방지하고, 과도한 전류 흐름을 방지하며, 광전 변환층의 접착력이 개선된다는 점에서 유리한 광기전력 소자를 얻을 수 있다고 알려져 있다 (참조: 일본 특허 공고 제 43101/1984호, 동제 41878/1985호 및 동제 84888/1985호).
또한, 광전 변환층과 금속 이면 반사층 사이에 TiO2로 이루어진 투명 전도층이 개재된 광기전력 소자가 알려져 있다 [참조: 하마까와(Y. Hannkawa) 등의 Appl, Phys. Lett., 43, 제 644면 (1983)] .
또한, 광전 변환층과 접촉하는 복수의 미세 요철이 제공된 조직화된 표면 구조를 갖는 투명 전도층을 포함하여, 상기 투명 전도층과 광전 변환층 사이의 계면에서 광이 산란됨으로써 광전 변환층에서의 입사광 이용 효율을 개선한 광기전력 소자가 알려져 있다 [참조: 데크만(H. Deckman) 등의 Proc.16th IEEE Photovoltaic Specialist Conf. 제 1425면 (1982)] .
그러나, 상기 조직화된 표면 구조를 갖는 투명 전도층을 함유하는 하부 전극(또는 이면 전극)을 채용하여 광기전력 소자를 제조하는 경우, 종종 후술하는 바와 같은 가공성 및 내구성과 관련된 문제가 발생한다.
여기서, 광기전력 소자에 있어서 통상의 소위 조직화된 표면 구조는 전형적으로 토에제 (T. Toedje) 등의 문헌[Proc. 16th IEEE Photovoltaic Specialist Conf. 제 1423면 (1982)]에 기재되어 있는 바와 같은 복수의 피라미드상 요철을 갖는 그러한 구조이며, 이는 우수한 광 제한 효과를 제공하는 것으로 인식되어 왔다.
그러나, 복수의 피라미드상 요철이 제공된 불균일 표면 (이하, 불균일 표면을 피라미드상의 불규칙적 표면이라고 부른다)을 갖는 기판을 제공하고, 하부 전극 및 광전 변환층으로서의 광활성 반도체층을 이 순서로 상기 기판의 피라미드상의 불규칙적 표면 위에 형성함으로써 광기전력 소자를 제조하는 경우, 생성된 광기전력 소자는 종종 광활성 반도체층에 존재하는 결함 등에 기인하여 발생되는 누전이 증가하게 되고, 그에 따라 고수율을 얻기 어렵다고 하는 문제가 발생하기 쉽다. 이 경우에는 이외에도, 기판의 피라미드상의 불규칙적 표면 위에 형성된 광전 변환층의 유효 두께가 기판의 경면 표면 위에 형성된 광전 변환층의 두께 보다 얇고, 특히(비교적 얇은 두께로 형성된) 그의 성분 도핑층 영역들이 그에 따라 더 얇아지며, 그 결과 생성된 광기전력 소자는 결국 Voc (개방 전압) 및 F.F.(필 팩터)가 기판의 경면 표면 위에 형성된 광기전력 소자 보다 저하한다는 또 다른 문제가 발생하기 쉽다.
한편, 은 (Ag) 또는 구리 (Cu)로 제조된 금속 이면 반사층을 갖는 광기전력 소자의 경우, 이 금속 이면 반사층에 고습 환경 조건 하에 양(+)의 바이어스 전압이 인가되었을 때, 금속 이면 반사층의 성분으로서의 은 또는 구리가 마이그레이션되어 광 입사측에 위치한 전극 (상부 전극)과 통전하여, 광기전력 소자가 션트 (또는 단락)되는 문제가 발생하기 쉽다. 이 현상은 금속 이면 반사층이 충돌한 광의 파장과 비슷한 크기의 불규칙적 표면 (또는 조직화된 표면 구조)을 갖는 경우 중요하다.
알루미늄(Al)으로 된 금속 이면 반사층을 갖는 광기전력 소자의 경우, 은 또는 구리로 된 금속 이면 반사층을 사용하는 경우에 발생하는 상기 마이그레이션은 일어나지 않지만, 반사율이 저하되는 경향이 있다. 또한, 투명 전도층이 알루미늄이면 반사층의 조직화된 표면에 적층되는 경우, 반사율이 현저히 감소하는 경향이 있다.
한편, 광기전력 소자에 사용된 기판에 대해서는 기판의 표면 상태가 그 위에 형성된 반도체 막의 광기전력 특성과 밀접한 관계가 있어, 기판 표면의 조도가 증가함에 따라 반도체막의 특성이 저하하는 것으로 알려져 있다 [참조: Japanese Applied Physics, Vol. 21 (1982) Supplement 21-2, 제 287-290면]. 따라서, 소정의 광기전력 특성을 갖는 광기전력 소자를 고수율로 제조하기 위해서는 경면 표면과 비슷한, 가능한 한 작은 표면 조도를 갖는 기판을 사용하는 것이 바람직하다는 것이 일반적으로 알려져 있다.
그러나, 기판과 이면 반사층의 각각의 표면이 불균일 표면이 아니라 경면 표면으로 만들어진 경우, 이면측에서의 광반사가 상대적으로 작고, 이 때문에 광활성 반도체층에서의 입사광의 이용 효율이 불충분하며, 기판을 구성하는 재료의 조합에 따라 그리고 이면 반사층을 구성하는 재료의 조합에 따라 기판의 이면 반사층과의 밀착성이 광기전력 소자를 제조하는 동안 기판과 이면 반사층 사이의 계면에서 층 분리를 일으키기에 불충분하다는 문제가 발생하기 쉽다. 또한, 광기전력 소자에 사용된 기판을 경면 표면을 갖도록 가공하는 것은 기판 생산 비용의 증가를 가져오고, 그 결과 광기전력 소자의 생산 비용을 증가시킨다.
상기 문제점들은 수지 필름이나 스테인레스강 부재 등의 저비용 기판을 사용하거나, 반도체층의 형성 속도를 증가시켜 광기전력 소자의 생산 속도를 올림으로써 실용화에 적합한 보다 저비용의 광기전력 소자의 제조 방법을 채용하는 경우에 특히 발생 가능성이 크며, 광기전력 소자의 수율을 감소시킨다.
광기전력 소자에 사용된 투명 전도층이 상기한 바와 같은 불규칙적 표면을 갖게 하기 위한 방법으로서 (상기 투명 전도층이 형성될) 기판이 불규칙적 표면을 갖도록 제조하는 방법이 알려져 있다. 특히, 이와 관련하여 일본 특허 공개 제 205879/1991호에는 불규칙적 표면을 갖는 유리 기판이 사용된 (광기전력 소자에 속하는) 태양 전지가 개시되어 있다. 그러나, 이 방법은 상기 유리 기판 위의 불규칙적 표면이 랜덤한 조도를 갖는 피라미드상의 불규칙적 표면이기 때문에, 상기한 문제점들이 발생하기 쉽다는 문제가 있다.
일본 특허 공개 제 147783/1987호에는 표면이 입사광을 회절시킬 수 있는 특정의 불규칙적 표면인 금속 기판 위에 적층된 비정질 실리콘 (a-Si) 광활성 반도체층 을 포함하는 (광기전력 소자에 속하는) 태양 전지가 개시되어 있다. 그러나, 이 경우 금속 기판 위에 상기 특정의 불규칙적 표면을 형성하는 것이 특정의 에칭법에 의해 수행되기 때문에, 태양 전지가 고가이다.
따라서, 입사광의 이용 효율 및 광전 변환 효율이 더욱 개선되고, 가공성이 우수하며, 적당한 생산 비용으로 효율적으로 생산될 수 있는 고신뢰성 광기전력 소자의 제공에 대한 요구가 점차 증가하고 있다.
따라서, 본 발명의 목적은 종래 기술의 상기 문제점을 해소하고 상기 요구 사항을 만족시키는 것이다.
본 발명의 다른 목적은 종래 기술에서 발견된 가공성, 신뢰성 및 생산 비용에 관한 상기 문제점이 해소되고 광활성 반도체층 (또는 광전 변환층)에 의한 입사광의 흡수성 (또는 입사광의 이용 효율)이 더욱 개선되고 가공성 및 신뢰성이 우수한 고신뢰성 광기전력 소자를 제공하는 것이다.
제 1도는 본 발명에 따른 광기전력 소자의 일례의 층 구조를 예시하는 개략도.
제 2도는 본 발명에 따른 광기전력 소자의 다른 예의 층 구조를 예시하는 개략도.
제 3(a)도는 직선상으로 배열된 복수의 선상 요철을 포함하는, 본 발명에 따른 불투명 기판 상에 제공된 불규칙적 표면 구조의 일례의 개략도.
제 3(b)도는 파형상으로 배열된 복수의 선상 요철을 포함하는, 본 발명에 따른 불투명 기판 상에 제공된 불규칙적 표면 구조의 일례의 개략도.
제 3(c)도는 와선상으로 배열된 복수의 선상 요철을 포함하는, 본 발명에 따른 불투명 기판 상에 제공된 불규칙적 표면 구조의 다른 예의 개략도.
제 3(d)도는 직선상으로 배열된 복수의 제1 선상 요철 및 상기 제1 선상 요철에 대해 수직 방향으로 배열된 복수의 제2 선상 요철을 포함하는, 본 발명에 따른 불투명 기판 상에 제공된 불규칙적 표면 구조의 다른 예의 개략도.
제 4도는 본 발명에 따른 광기전력 소자에 사용된 접전 전극의 패턴 예의 개략 평면도.
제 5도는 본 발명에 따른 광기전력 소자에 사용된 특정의 불규칙적 표면 구조를 갖는 기판을 제조하기 위한 스퍼터링 장치의 일례의 개략도.
제 6도는 본 발명에 따른 광기전력 소자 제조용 제작 장치의 일례의 개략도.
제 7(a)도 및 제 7(b)도는 본 발명에 따른 광기전력 소자 제조용 롤-투-롤 타입 제작 장치의 일례의 개략도.
제 8(a)도는 후술될 실시예 2에서의 본 발명에 따른 광기전력 소자 및 통상의 광기전력 소자의 수율에 대한 평가 결과를 나타내는 그래프.
제 8(b)도는 후술될 실시예 2에서의 본 발명에 따른 광기전력 소자 및 통상의 광기전력 소자의 내구성 시험 후의 특성에 대한 평가 결과를 나타내는 그래프.
제 9(a)도는 후술될 실시예 3에서의 본 발명에 따른 광기전력 소자 및 통상의 광기전력 소자의 수율에 대한 평가 결과를 나타내는 그래프.
제 9(b)도는 후술될 실시예 3에서의 본 발명에 따른 광기전력 소자 및 통상의 광기전력 소자의 내구성 시험 후의 특성에 대한 평가 결과를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
101, 201 : 기판 102, 202 : 금속 이면 반사층
103, 203 : 투명 전도층 104, 204, 207, 210 : n형 반도체층
105, 205, 208, 211 : i형 반도체층 106, 206, 209, 212 : p형 반도체층
107, 213 : 투명 전극 108, 214 : 접전 전극
501 : 처리 챔버 502 : 기판
503 : 가열기 504, 508 : 표적
506, 510 : 전원 507, 511 : 셔터
512 : 압력계 513 : 콘덕턴스 밸브
514, 515 : 제공 밸브 516, 517 : 매스 플로우 조절기
600 : 침적 장치 601 : 로드 록 챔버
602, 603, 604 : 수송 챔버 605 : 언로드 챔버
606, 607, 608, 609 : 게이트 밸브 610, 611, 612 : 기판 가열기
613 : 기판 수송 레일
631-634, 641-644, 651-655, 661-665, 671-674, 681-684 : 정지 밸브
636-639, 656-660, 676-679 : 매스 플로우 조절기
617, 618, 619 : 침적 챔버 620, 621 : 전극
622, 623, 624 : RF 전원 628 : 바이어스 전극
649 : 가스 공급관 650 : 셔터
729 : 송출 챔버 730 : 권취 챔버
701-713 : 침적 챔버 714 : 분리 ㅌ오로
715 : 원료 가스 입구 716 : 배기구
717 : RF 전극 718 : 마이크로파어플리게이터
7l9 : 배기 가스 입구 720 : 바이어스 전극
721 : 송출 롤 722, 724 : 가이드 롤러
723 : 권취 롤
본 발명은 상기 목적을 달성하기 위한 본 발명자들의 연구에 기초한 것으로서, 상기 목적은 종래 기술에서 발견된 가공성, 신뢰성 및 생산 비용에 관한 상기 문제점이 해소되고 광전 변환층에 의한 입사광의 흡수성 (또는 입사광의 이용 효율)이 더욱 개선되고 가공성이 우수하고 적당한 생산 비용으로 효율적으로 생산될 수 있는 고신뢰성 광기전력 소자를 얻기 위하여 복수의 선상 요철을 포함하는 특정의 불규칙적 표면 구조의 불투명 기판을 사용함으로써 달성될 수 있다.
본 발명에 따른 광기전력 소자는 광전 변환층에 의해 입사광을 더욱 효율적으로 이용하거나 (또는 입사광을 더욱 효율적으로 흡수할 수 있는) 복수의 선상 요철을 포함하는 특정의 불규칙적 표면 구조를 갖는 불투명 기판을 가짐으로써 광전 변환 효율이 개선된 것을 특징으로 한다.
본 발명의 불투명 기판 상의 불규칙 구조 안의 선상 요철은 그 선상 요철이 직선상으로 배열되어 있는 직선상 패턴, 선상 요철이 파형상으로 배열되어 있는 파형상 패턴 및 선상 요철이 와선상으로 배열되어 있는 와선상 패턴을 가질 수 있다.
특히 소위 롤-투-롤 필름 형성 방법에 사용된 긴 기판 웹의 경우에 본 발명은 상기 기판 웹의 롤링 방법에서 상기 불규칙적 표면 구조가 기판 웹 상에 효율적으로 형성될 수 있고, 이 때문에 상기 불규칙적 표면 구조를 갖는 바람직하게 가공된 기판 웹을 얻을 수 있는 장점을 제공한다.
본 발명자들은 선상 요철이 직선상으로 배열된 직선상 패턴에 있어서 선상 요철이 특정 수치 범위로 제한되는 것이 바람직하다는 것을 발견하였다. 특별하게는, 선상 요철에 대해 평행 방향으로 주사가 이루어질 때 얻어지는 중심선 평균 조도를 Ra(X)로 하고, 선상 요철에 대해 수직 방향으로 주사가 이루어질 때 얻어지는 중심선 평균 조도를 Ra(Y)로 할 때, Ra(X)는 15 nm 내지 300 nm이고, Ra(Y)는 20 nm 내지 600 nm이며, Ra(X)/ Ra(Y)비는 0.8 이하이다.
본 발명에서 중심선 평균 조도 Ra는 일반적으로 다음 수학식 1로 정의된다.
[수학식 1]
Figure kpo00001
상기 식(1)에서, L은 일정 방향에서 측정된 길이이고, f(x)는 기판 표면의 일정 위치에서 요철의 중심선을 기초로 한 높이이다.
표면 조도를 한정하기 위한 파라메터에 대해서는, 최대 높이 Rmax로 표시될 수 있다. 그러나, 본 발명자들에 의해 얻어진 실험 결과는 중심선 평균 조도 Ra를 사용하는 것이 광기전력 소자의 수율 및 특성과 높은 상관 관계가 있기 때문에 더욱 적합하다는 것을 나타낸다. 이것은 하나의 큰 요철만이 존재하는 경우에도 Rmax가 커지므로 본 발명에서는 Ra가 본 발명의 선상 요철의 표면에 대한 더욱 평균적인 평가인 것으로 고려된다. 복수의 단순한 삼각형 요철을 포함하는 불규칙적 표면에 있어서는 Rmax가 Ra의 약 4배이다. 한편, 본 발명의 선상 요철을 포함하는 불규칙적 표면에 있어서 Rmax는 본 발명자들에 의한 실험적 연구의 결과로서 대부분의 경우에 Ra의 약 4배인 것으로 밝혀졌다.
광기전력 소자에서 본 발명에 따른 상기 특정의 불규칙적 표면 구조를 갖는 기판을 사용함으로써 후술하는 바와 같은 다양한 잇점을 제공한다.
광기전력 소자의 제조시에 균일 표면 (경면)을 갖는 기판을 사용하는 경우와 비교하여, 기판과 그위의 적층막 사이의 밀착성은 크게 개선된다. 이때문에, 광기전력 소자의 제조시에 제어성 및 자유도는 목적하는 광기전력 소자를 고수율로 효율적으로 생산할 수 있도록 광범위해진다. 제조된 광기전력 소자는 내후성 및 내구성이 우수하다. 또한, 광기전력 소자는 광기전 특성이 우수하다. 특히, 기판의 특정의 표면 구조로 인하여 광기전력 소자의 이면의 빛의 불규칙 반사가 크게 개선되어 광활성 반도체층에 의해 흡수되지 않고 잔류하는 긴 파장의 빛이 광활성 반도체층에 효율적으로 산란되어 광활성 반도체층의 광로 길이를 연장하며, 그 직렬 저항은 크게 감소되고 단락 전류(Jsc) 및 필 팩터(F.F.)가 크게 개선된다. 이에 의해, 광기전력 소자는 개선된 광전 변환 효율을 나타낸다.
광기전력 소자의 제조시에 복수의 피라미드상 요철이 제공된 불균일 표면을 갖는 기판을 이용하는 경우와 비교하여, 본 발명에 따른 특정의 불규칙적 표면 구조를 갖는 기판을 사용하면 내후성 및 내구성이 우수하고 개선된 광기전력 특성을 갖는 목적하는 광기전력 소자를 고수율로 효율적으로 생산할 수 있다. 광기전력 소자는 개방 회로 전압(Voc) 및 필 팩터(F.F.)를 포함한 광기전 특성이 개선된 반면 단락 전류(Jsc)는 높은 수준으로 유지된다. 또한, 광기전력 소자는 개선된 광전 변환 효율을 나타낸다. 본 발명에 따른 특정의 불규칙적 표면 구조를 갖는 기판을 사용하여 그러한 장점을 제공하는 메카니즘을 밝혀내기에는 시간이 충분치 않았다. 그러나, 그것은 다음과 같이 고려된다. 복수의 피라미드상 요철이 제공된 불균일 표면을 갖는 기판을 사용하는 경우에, 광산란 효과를 개선시키기 위하여 피라미드상 요철의 규모가 커질 때, 그러한 불규칙 기판 표면 상에 형성된 반도체층은 피라미드상 요철의 팁에 결함부를 갖는 경향이 있다. 한편, 본 발명에 따른 특정의 불규칙적 표면 구조를 갖는 기판을 사용하는 경우에, 그러한 문제점이 발생하지 않는다. 특히, 본 발명에 따른 특정의 불규칙적 표면 구조는 그러한 피라미드 팁을 갖지 않지만, 융기부를 갖도록 형상화되며, 이 때문에 전기장은 그러한 반도체층 결함부가 거의 발생하지 않는 융기부로 집중하기가 어렵다.
또한, 피라미드상의 불규칙적 표면 상에 형성된 반도체층에 있어서, 그의 효율적인 두께는 광택 (경면) 기판 표면 상의 반도체층의 것 보다 더 얇다. 반도체층이 도핑된 층인 경우에 (일반적으로 얇은 두께를 갖도록 설계된 경우에), 그의 효율적인 두께는 지나치게 얇아진다. 지나치게 얇은 도핑층을 갖는 광기전력 소자는 개방 회로 전압(Voc) 및 필 팩터(F.F.) 면에서 광택 기판 표면 상에 형성된 광기전력 소자에 비해 열화되기 쉽다. 본 발명에 따른 특정의 불규칙적 표면 구조를 갖는 기판을 사용하는 광기전력 소자를 생산하는 경우에는, 특정의 불규칙적 표면 구조상에 형성된 반도체층 (도핑된 층 포함)이 피라미드상 불규칙 기판 표면을 사용하는 경우에서와 같이 바람직하지 못하게 박막화되지 않는데, 그 이유는 본 발명에 따른 기판의 특정의 불규칙적 표면 구조의 표면적이 피라미드상 기판 표면의 것 보다 작기 때문이다. 제조된 광기전력 소자는 특히 개방 회로 전압(Voc) 및 필 팩터(F.F.) 면에서 피라미드상 기판 표면 상에 형성된 광기전력 소자에 비해 우수하면서 단락 전류(Jsc)는 높은 수준으로 유지된다.
본 발명은 도면을 참고로 하여 상세히 설명될 것이다.
본 발명에 따른 광기전력 소자는 단일 전지 형 또는 다중 전지 형, 예를 들면 탠덤 전지 형, 삼중 전지 형일 수 있다.
도 1은 본 발명에 따른 단일 전지 형 광기전력 소자의 일례의 구조를 예시하는 개략도이다.
도 2는 본 발명에 따른 다중 전지 형 광기전력 소자의 일례의 구조를 예시하는 개략도이다.
도 1에 나타낸 단일 전지 형 광기전력 소자는 단일 pin 접합 셀을 포함한다. 특히, 도 1에 나타낸 광기전력 소자는 불투명 기판(101)의 특정의 불규칙적 표면 구조 상에 순서대로 적층된, 금속 이면 반사층(102), 투명 전도층(103), n형 반도체층(104)(즉, n형의 도핑된 반도체층), i형 반도체층(105)(즉, i형의 도핑되지 않은 반도체층), p형 반도체층(106)(즉, p형의 도핑된 반도체층), 제1 요철에 수직 방향으로 배열된 복수의 미세한 선상 요철(110)을 함유한 복수의 제1 선상 요철을 갖는 불규칙적 표면 구조의 투명 전극층(107) 및 접전 전극(108)을 포함한다. 도 1에 나타낸 광기전력 소자에서, n형 반도체층(104), i형 반도체층(105) 및 p형 반도체층(106)는 pin 접합 셀을 형성한다. 도 1에 나타낸 광기전력 소자에서 빚은 투명 전극층(107) 측을 통해 충돌한다.
도 1에 나타낸 광기전력 소자는 기판(101)과 금속 이면 반사층(102)와의 밀착성을 개선하기 위하여 기판(101)과 금속 이면 반사층(102) 사이에 밀착층(도시하지 않음)을 더 포함한다.
도 1에 나타낸 광기전력 소자에서, 도핑된 반도체층의 위치 뿐만 아니라 전극의 위치는 충돌되는 빛의 방향에 따라서 변화될 수 있다.
도 2에 나타낸 다중 전지 형 광기전력 소자는 적층된 3개의 pin 접합 셀을 포함하는 삼중 전지 형이다. 특히, 도 2에 나타낸 삼중 전지 형 광기전력 소자는 불투명 기판(201)의 특정의 불규칙적 표면 구조 상에 순서대로 적층된, 금속 이면 반사층(202), 투명 전도층(203), 제1 pin 접합 셀(217), 제2 pin 접합 셀(216), 제3 pin 접합 셀(215), 제1 요철에 수직 방향으로 배열된 미세한 복수의 선상 요철(219)를 함유한 복수의 제1 선상 요철을 갖는 불규칙적 표면 구조의 투명 전극(213) 및 접전 전극(214)를 포함한다. 이러한 광기전력 소자에서, 제1 pin 접합 셀(217)은 기판(201) 측면으로부터 순서대로 적층된, n형 반도체층(204), i형 반도체층(205) 및 p형 반도체층(206)을 포함하며, 제2 pin 접합 셀(216)은 기판(201) 측면으로부터 순서대로 적층된, n형 반도체층(207), i형 반도체층(208) 및 p형 반도체층(209)를 포함하며, 제3 pin 접합 셀(215)는 기판(201) 측면으로부터 순서대로 적층된, n형 반도체층(210), i형 반도체층(211) 및 p형 반도체층(212)를 포함한다. 도 2에 나타낸 광기전력 소자에서, 빛은 제3 pin 접합 셀(215) 측면을 통해 충돌한다.
도 2에 나타낸 광기전력 소자는 기판(201)과 금속 이면 반사층(202)와의 밀착성을 개선하기 위하여 기판(201)과 금속 이면 반사층(202) 사이에 밀착층(도시하지 않음)을 더 포함할 수 있다.
도 2에 나타낸 광기전력 소자에서, 도핑된 반도체층의 위치 뿐만 아니라 전극의 위치는 충돌되는 빛의 방향에 따라서 변화될 수 있다.
다음에서, 본 발명에 따른 광기전력 소자의 각 구조에 대해서 설명할 것이다.
[기판]
본 발명의 원리적인 특징은 기판(101, 201)로서 특정의 불규칙적 표면 구조(또는 패턴)을 갖는 불투명 기판을 사용하는 데에 있다.
기판 상에 제공된 특정의 불규칙적 표면구조는 직선상으로 배열된 복수의 선상 요철을 포함하는 도 3(a)에 나다낸 불규칙 표면 패턴, 파형상으로 배열된 복수의 선상 요철을 포함하는 도 3(b)에 나타낸 불규칙 표면 패턴, 와선상으로 배열된 복수의 선상 요철을 포함하는 도 3(c)에 나타낸 불규칙 표면 패턴, 또는 직선상으로 배열된 복수의 제1 선상 요철 및 상기 제1 선상 요철에 대해 수직 방향으로 배열된 복수의 미세한 요철을 포함하는 도 3(d)에 나타낸 불규칙 표면 패턴을 포함한다.
본 발명자들은 실험 연구를 통해 도 3(a) 내지 3(d)에 나타낸 임의의 불규칙 표면 패턴을 갖는 불투명 기판을 사용함으로써 종래 기술에서 발견된 가공성, 신뢰성 및 생산 비용에 관한 상기 문제점이 해소되고 광활성 반도체층 (또는 광전 변환층)에 의한 입사광의 흡수성 (또는 입사광의 이용 효율)이 더욱 개선되고 가공성이 우수하며 적당한 생산 비용 면에서 효율적으로 생산할 수 있는 고신뢰성 광기전력 소자를 제공할 수 있다는 것을 발견하였다. 특히, 도 3(a), 3(b) 또는 3(c)에 나타낸 불규칙 표면 패턴을 갖는 불투명 기판을 사용함으로써 고신뢰성 광기전력 소자를 고수율로 생산할 수 있으며, 이것은 누전의 발생을 방지할 수 있다는 면에서 개선되고 이면에서의 빛의 불규칙 반사가 개선되어 광활성 반도체층 (또는 광전 변환층)에서의 광로 길이를 연장시킴으로써 광활성 반도체층에 의한 빛 흡수성이 증가되어 단락 전류(Jsc)가 증가하게 된다.
도 3(a) 내지 3(c)에 나타낸 불규칙 표면 패턴에 대해서, 본 발명자들은 실험적 연구를 통하여 다음과 같은 사실을 발견하였다.
선상 요철에 대해 평행 방향으로 주사가 이루어질 때 얻어지는 중심선 평균 조도는 Ra(X)로 하고, 선상 요철에 대해 수직 방향으로 주사가 이루어질 때 얻어지는 중심선 평균 조도는 Ra(Y)로 하였다.
Ra(X)는 바람직하게는 15 nm 내지 300 nm이고, 더욱 바람직하게는 20 nm 내지 200 nm이며, 가장 바람직하게는 25 nm 내지 150 nm이다.
Ra(Y)는 바람직하게는 20 nm 내지 600 nm이고, 더욱 바람직하게는 40 nm 내지 400 nm이며, 가장 바람직하게는 60 nm 내지 300 nm이다.
Ra(X)/Ra(Y)는 바람직하게는 0.8 이하, 더욱 바람직하게는 0.6 이하, 가장 바람직하게는 0.4 이하이다.
또한, 선상 요철은 바람직하게는 0.5 μm 내지 20 μm, 더욱 바람직하게는 1 μm 내지 15 μm, 가장 바람직하게는 2 μm 내지 10 μm 범위의 피치(즉, 인접 요철 사이의 간격)를 갖는다. 선상 요철 사이의 피치는 상기 범위에 드는 한 반드시 균일해야 할 필요는 없다.
도 3(d)에 나타낸 불규칙 표면 패턴은 20 μm 이하의 복수의 제2 미세 선상 요철이 도 3(a)에 직선상으로 배열된 선상 요철에 수직 방향으로 더 배열되도록 한, 도 3(a)에 나타낸 불규칙 표면 패턴의 변형이다. 특히, 도 3(d)에 나타낸 불규칙 표면 패턴에서 복수의 제1 선상 요철은 도 3(a)에 나타낸 바와 같이 직선상으로 배열되며, 길이가 20 μm 이하인 복수의 제2 미세 선상 요철이 제1 선상 요철에 대해 수직 방향으로 배열된다.
본 발명자들의 실험 연구의 결과로서 도 3(d)에 나타낸 불규칙 표면 패턴이 두드러진 장점을 제공한다는 것을 밝혀냈다. 특히, 도 3(d)에 나타낸 불규칙 표면 패턴을 갖는 불투명 기판을 사용함으로써 고신뢰성 광기전력 소자를 고수율로 생산할 수 있으며, 이것은 누전의 발생이 방지할 수 있다는 면에서 개선되고 이면에서의 빛의 불규칙 반사가 개선되어 광활성 반도체층 (또는 광전 변환층)에서의 광로 길이를 더욱 연장시킴으로써 광활성 반도체층에 의한 빛 흡수성이 더욱 증가되어 단락 전류(Jsc)가 더욱 증가하게 된다.
제2 미세 선상 요철의 길이는 상기한 바와 같이 바람직하게는 20 μm 이하, 더욱 바람직하게는 15 μm 이하, 가장 바람직하게는 10 μm 이하이다.
기판(101, 201)은 단결정성 재료 또는 비-단결정성 재료로 구성될 수 있으며, 이것은 전도성 또는 절연성이다. 어느 경우에든, 기판은 쉽게 변형 또는 왜곡되지 않으며 충분한 물리적 강도를 갖는 적절한 재료로 구성되는 것이 바람직하다.
특별하게는, 기판은 Fe, Ni, Cr, Al, Mo, Au, Nb, Ta, V, Ti, Pt 및 Pb로 이루어진 군에서 선택된 금속 및 이들 금속의 합금, 예를 들면 황동, 스테인레스강 또는 이들 합금의 복합체로 이루어진 군에서 선택된 원소를 포함할 수 있다.
별법으로, 기판은 내열성 합성 수지 필름 또는 시이트, 예를 들면 폴리에스테르, 폴리에틸렌, 폴리카보네이트, 셀룰로오스 아세테이트, 폴리프로필렌, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리스티렌, 폴리아미드, 폴리이미드 또는 에폭시 수지 또는 이들 필름 또는 시이트와 유리 섬유, 카본 섬유, 붕소 섬유 또는 금속섬유와의 복합체로 이루어진 군에서 선택된 것을 포함할 수 있다.
이들 외에, 기판을 구성하는 재료의 예로는 스퍼터링, 진공 증착 또는 플레이팅에 의해 다른 금속 및(또는) 절연성 SiO2, Si3N4,Al2O3또는 AlN 박막으로 이루어진 금속 박막에 의해 코팅된 표면을 갖는 상기 금속으로 제조된 박막 플레이트; 스퍼터링, 진공 증착 또는 플레이팅에 의해 적절한 금속 박막 및(또는) 절연성 SiO2, Si3N4, Al2O3또는 AlN 박막에 의해 코팅된 표면을 갖는 상기 합성 수지 시이트 및 세라믹을 들 수가 있다.
기판의 성분으로서는 상기 재료 중 스테인레스강이 가장 적절한데, 그 이유는 가공성, 내구성 및 가요성 면에서 우수하고, 그위에 형성된 상기 불규칙 표면 패턴을 형성하는데 있어서의 적합성이 우수하기 때문이다.
기판이 전도성 재료로 구성되는 경우에, 전류 출력 전극으로서 제공되도록 설계될 수 있다. 기판이 절연성 재료로 구성되는 경우에, 증착 필름이 형성되어 있는 그의 표면은 전류 출력 단자를 형성하기 위하여 플레이팅, 진공 증착 또는 스퍼터링에 의해 Al, Ag, Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr 또는 Cu와 같은 금속; 스테인레스강, 황동 또는 니크롬과 같은 합금; 또는 SnO2, In2O3, ZnO 또는 ITO와 같은 투명 전도성 산화물 재료로 도포하여 전도성 표면 처리하는 것이 바람직하다.
기판이 금속 재료로 이루어진 전도성 재료로 구성된 경우에도, 기판 표면 상의 장파장 빛의 반사를 개선시키고 기판 및 증착된 필름의 구성 요소가 서로 확산되는 것을 방지하기 위하여 기판의 구성 금속 재료와 다른 금속으로 구성된 금속층을 증착 필름이 형성되어 있는 기판의 표면 상에 배치시키는 것이 바람직하다.
기판은 플레이트상, 벨트상 또는 원통형일 수 있으며, 이것은 용도에 따라 적절히 결정될 수 있다.
기판이 상기 불규칙 표면 패턴을 갖는 기판을 제조하는 롤링 단계 및 기판상에 침적된 필름을 형성하는 필름 형성 단계를 포함하는 롤-투-롤 필름 형성 방법에서 사용되는 경우, 긴 웹 기판으로 이루어진 벨트상인 것이 바람직하다. 이 경우에, 필름 형성 단계에서 기판에 필름을 형성하기 전에 롤링 단계에서 불규칙 표면 패턴은 필름 형성 단계를 향해 이동하는 긴 웹 기판의 표면 상에 연속적으로 형성될 수 있다. 이에 따라, 본 발명에 따른 광기전력 소자는 적당한 생산 비용으로 고 생산성으로 연속적으로 생산될 수 있다.
기판의 두께는 원하는 광기전력 소자가 제조될 수 있도록 적절히 결정될 수 있다. 광기전력 소자에 가요성이 요구되는 경우에, 기판으로서의 기능을 충분히 제공할 수 있는 범위내에서 가능한 한 얇게 제조될 수 있다. 그러나, 그 두께는 일반적으로 기판의 제작 및 기계적 강도의 조절 면에서 10 μm를 초과한다.
하기에서, 전술한 기판상의 불규칙 표면 패턴의 형성에 대해 기술한다.
기판상의 불규칙 표면 패턴의 형성은 기판의 성분 물질의 종류에 따라 적합한 방법으로 수행한다.
그러나, 하기 기술하는 바와 같은 방법을 사용할 수 있다.
기판의 표면상에 제시된 방향으로 이격되어 배열된 복수의 선상 요철을 포함하는 불규칙 표면 패턴을 형성시키기 위하여, 롤링, 폴리싱, 몰딩 또는 에칭법을 사용할 수 있다. 이들 방법에서는, 보조적으로 어닐링을 사용할 수 있다.
기판이 금속성 물질로 이루어진 경우 롤링법이 적합하다. 도 3(a)에 나타낸 불규칙 표면 패턴을 형성시키기 위해서는 이 방법이 특히 적합하다.
롤링법에는 열간 롤링법 및 냉간 롤링법이 있다. 냉간 롤링법은 가역식 4단 롤링밀, 세니지미르 20단 롤링밀, 및 스킨패스 롤링밀을 사용하여 수행할 수 있다. 냉간 롤링법을 사용하는 경우, 예를들면, 기판이 오스테나이트 스테인레스 강, 페라이트 강 또는 마르텐사이트 스테인레스 강으로 이루어진 경우, 2D 피니싱, 2B 피니싱 또는 BA 피니싱 방법에 의해 기판의 표면상에 제시된 방향으로 각각 배열된 복수의 선상 요철을 포함하는 바람직한 불규칙 표면 패턴을 형성시킬 수 있다.
하기에서, 롤링법에 의해 스테인레스 강판의 표면상에 본 발명에 따르는 복수의 선상 요철을 포함하는 불규칙 표면 패턴 형성 방법을 기술한다.
스테인레스 강판의 제조 방법은 일반적으로 스틸-제조 공정, 열간 롤링 공정, 냉간 롤링 공정, 및 최종 공정을 포함한다. 이들 공정중에서, 최종 공정이 본 발명에 따르는 불규칙 표면 패턴의 형성에 있어서 가장 중요하다. 피니시 롤링, 피니시 폴리싱 등에 의한 최종 표면 처리에 대해 최적인 조건을 선택함으로써, 본 발명에 따르는 불규칙 표면 패턴을 목적하는 상태로 스테인레스 강의 표면상에 형성시킬 수 있다.
스틸 제조 공정에서, 원료를 용융시키고 전기 용광로를 사용하여 제련한 다음, L.D. 변환기로 탈탄시킨다. 이후, 생성물에 대해, 스테인레스 성분 및 온도를 진공 탈기 용기를 사용하여 적합하게 조정한 다음, 연속 주조기를 사용하여 슬랩을 형성시킨다.
열간 롤링 공정에 있어서, 표면 연마기를 사용하여 슬랩을 연마한 다음, 로를 사용하여 소위 열 코일 상태로 다시 가열하고, 이어서 러핑-일 밀 (roughing-ill mill)로 처리하고 열간 스트립밀로 처리하여 두께가 100 mm 이상인 슬랩을 두께가 2 내지 3 mm인 슬랩으로 열간 롤링시킨다.
냉간 롤링 공정에 있어서, 페라이트 또는 마르텐사이트 스테인레스 강인 경우, 일시적인 어닐링 처리후 종 타입 어닐링 로를 사용하여 어닐링을 수행하며, 오스테나이트 스테인레스 강의 경우, 일시적인 어닐링 처리를 수행하지 않고, 연속적인 어닐링 및 피클링 라인을 사용하여 어닐링 처리 및 산-세척을 수행하여 스테인레스 강 표면상에 존재하는 산화물 (소위 "스케일"로 명칭됨)을 제거하여 용이하게 냉간 롤링될 수 있는 상태로 만든다. 생성물에 대한 냉간 롤링 처리는 센드지미르 20단 롤링밀 또는 탠덤형 센드지미르 롤링밀을 사용하여 수행하여 두께가 1 mm 미만인 판으로 가공하여 경화시킨다. 냉간 롤링 처리후, 냉간 롤링된 스트립용의 연속 어닐링 및 피클링 라인을 사용하여 2D 또는 2B 피니싱을 수행할 경우, 재결정화, 연화, 및 스테인레스강용 탄소 용액에 대하여 열처리 및 산-세척을 수행한다. BA 피니싱을 수행하는 경우, 연속식 브라이트 어닐링 라인 (continuous bright annealing line)을 사용하여 불활성 가스중에서 열처리를 수행한다. 이 경우, 강력한 광택을 성취할 수 있는 곳에서는 스케일 침착이 일어나지 않기 때문에, 산-세척을 수행할 필요가 없다.
최종 공정에서, 작업롤이 있는 피니시 롤링밀을 사용하는 피니시 롤링 또는 접촉롤이 있는 피니시 폴리싱밀을 사용하는 피니시 폴리싱을 수행하여 목적하는 두께를 가지며 본 발명에 따르는 복수의 선상 요철을 포함하는 전술한 불규칙 표면 패턴의 표면을 갖는 스테인레스 강판을 수득한다 (이는 본 발명에 따르는 광전 소자 생산에 사용하기에 적합함). 스테인레스 강판의 경우, 두께 범위가 바람직하게는 0.05 mm 내지 1 mm, 더욱 바람직하게는 0.1 mm 내지 0.5 mm이다.
상기에서 피니시 롤링밀로서, 4단 냉간 롤링밀, 12단 냉간 롤링밀, 또는 스킨 패스 롤링밀을 사용할 수 있다.
피니시 롤링밀의 작업롤로서 또는 피니시 폴리싱밀의 접촉롤로서, 각각 다음과 같은 수치의 표면 평활도를 갖는 작업롤 또는 접촉롤을 사용하면 경우에 따라 본 발명에 따르는 복수의 선상 요철을 포함하는 불규칙 표면 패턴을 효과적으로 형성시킬 수 있다. 즉, 작업롤 또는 접촉롤의 표면 평활도의 경우, 스캐닝을 (원주형으로 성형된)롤의 원주 방향으로 수행할 경우 수득되는 중앙선 평균 조도를 Ra(L)로 하고 스캐닝을 롤의 모선 방향으로 수행할 경우 수득되는 중앙선 평균 조도를 Ra(H)로 할때, 이들은 Ra(L) 수치의 범위가 바람직하게는 5 nm 내지 500 nm, 더욱 바람직하게는 10 nm 내지 300 nm이고, Ra(H)의 수치가 바람직하게는 10 nm 내지 1000 nm, 더욱 바람직하게는 20 nm 내지 600 nm이도록 하는 것이 바람직하다.
본 발명에 따르는 복수의 선상 요철을 포함하는 목적하는 불규칙 표면 패턴이 1회의 피니시 롤링 또는 피니시 폴리싱 처리로 형성될 수 없는 경우, 생성된 불규칙 표면 패턴은 적절한 폴리싱 처리 또는 에칭 처리를 추가로 수행하여 목적하는 상태로 조정할 수 있다. 예를 들면, BA 피니싱을 수행하여 수득한, 전술한 Ra(X) 및 Ra(Y)의 수치가 불충분한 불규칙 표면 패턴을 갖는 스테인레스 강의 경우, 기술한 층이 되도록 하는 에칭 방법에 의해 스테인레스 강판의 표면을 부드럽게 에칭시킴으로써 전술한 Ra(X) 및 Ra(Y) 수치가 충분한 목적하는 불규칙 표면 패턴이 형성될 수 있다. 2D 또는 2B 피니싱을 수행함으로써 수득한, Ra(X) 수치 및 Ra(Y) 수치가 과도한 불규칙 표면 패턴을 갖는 스테인레스 강의 경우, 피니시 롤링 처리 또는 피니시 폴리싱 처리를 수회 반복함으로써, 전술한 Ra(X) 및 Ra(Y) 수치가 충분한 목적하는 불규칙 표면 패턴이 형성될 수 있다.
최종 공정으로, 피니시 열처리, 또는 롤러 레벨링 또는 장력 레벨링과 같이 뒤틀린 스테인레스 강판을 보정하기 위한 처리를 추가로 수행할 수 있다.
본 발명에 따르는 도 3(a), 3(b) 및 3(c)에 나타낸 불규칙 표면 패턴은 롤링 처리를 수행하지 않고 적합한 폴리싱 방법으로 형성시킬 수 있다. 비-금속성 기판의 경우에도 폴리싱 방법을 사용할 수 있다.
상기 폴리싱 방법은 벨트 폴리싱, 버프 폴리싱, 브러쉬 폴리싱 또는 랩-폴리싱 방법으로 수행할 수 있다.
그외에, 롤러를 사용한 표면 처리 방법을 수행할 수 있다. 이 경우, 전술한 Ra(L) 및 Ra(H) 수치를 갖는 불규칙적 표면을 갖는 롤러를 사용함으로써, 본 발명에 따르는 전술한 Ra(X) 및 Ra(Y) 수치가 충분한 목적하는 불규칙 표면 패턴이 형성될 수 있다.
상기 폴리싱 방법은 연마 입자를 사용하는 폴리싱 방식일 수 있다. 사용되는 연마 입자의 경우 평균 입자 크기가 바람직하게는 0.1 μm 내지 100 μm, 더욱 바람직하게는 0.2μm 내지 50μm일 수 있다.
상기 폴리싱 방법을 2가지 이상 혼용할 수 있다.
본 발명에 따르는 도 3(a), 3(b) 및 3(c)에 나타낸 불규칙 표면 패턴의 형성은 본 발명에 따르는 도 3(a), 3(b) 및 3(c)에 나타낸 불규칙 표면 패턴에 대응하는 패턴이 제공된 표면을 갖는 몰드를 기판의 표면과 압착시키는 몰딩 방식으로 수행할 수 있다. 표면상에 상기와 같은 표면 패턴을 갖는 몰드는 폴리싱, 에칭 또는 패턴화와 같은 적합한 방식으로 제조할 수 있다.
상기에서, 롤링 또는 폴리싱에 의한 표면 처리 전 또는 후에, 기판의 표면에 대한 에칭 또는 어닐링 처리를 수행할 수 있다. 이 경우 에칭 처리로는 증기상 에칭 처리 및 액체상 에칭 처리를 포함할 수 있다.
증기상 에칭 처리로는 가스 에칭 처리, 플라즈마 에칭 처리 및 이온 에칭 처리를 포함할 수 있다. 가스 에칭 처리는 CF4, C2F6, C3F8, C4F10, CHF3, CH2F2, Cl2, ClF3, CCl4, CCl2F2, CClF3, CHClF2, C2Cl2F4, BCl3, PCl3, CBrF3, SF6, SiF4, SiCl4, HF, O2, N2, H2, He, Ne, Ar, 또는 Xe의 적합한 에칭 가스를 사용하여 수행할 수 있다. 이들 가스 2종 이상의 혼합물을 에칭 가스로 사용할 수 있다.
플라즈마 에칭 처리는 1 x 10-3내지 1 토르의 가스압에서 상기 언급한 것들로부터 선택된 1종 이상의 가스로 부터 발생된 플라스마를 사용하여 D.C. 또는 A.C. 전력, 진동 주파수가 1 내지 100 MHz인 RF 전력, 또는 진동 주파수가 0.1 내지 10 GHz인 마이크로파 전력과 같은 기타 고주파수 전력을 인가함으로써 수행할 수 있다. 플라즈마를 생성하기에 바람직한 범위의 에너지의 경우, D.C. 전력을 사용하는 경우 100 내지 2000 V 범위이다. A.C. 전력 또는 RF 전력을 사용하는 경우, 0.001 내지 5 W/cm3범위이다. 마이크로파 전력을 사용하는 경우, 0.01 내지 1 W/cm3범위이다. 에칭 처리 수행시 기판 온도의 경우, 바람직하게는 10 내지 400℃, 더욱 바람직하게는 20 내지 300℃ 범위이다. 에칭 처리 수행시 기간은, 바람직하게는 0.5 내지 100 분, 더욱 바람직하게는 2 내지 60 분이다.
액체상 에칭 처리는 적합한 에칭액을 사용하여 수행할 수 있다. 이 경우 에칭액은 산 계열 에칭액 및 알칼리 계열 에칭액을 포함할 수 있다.
산 계열 에칭액의 특정 예로는 황산, 염산, 질산, 인산, 불화수소산, 크롬산, 술팜산, 옥살산, 타르타르산, 시트르산, 포름산, 락트산, 글리콜산, 아세트산, 글루콘산, 숙신산, 말산, 이들 화합물의 수성 희석액, 또는 이들의 혼합물이 있다. 알칼리 계열의 에칭액의 특정 예로는 가성 소다, 수산화암모늄, 수산화칼륨, 탄산나트륨, 중탄산나트륨, 세스퀴탄산나트륨, 제1 인산나트륨, 제2 인산나트륨, 제3 인산나트륨, 피로인산나트륨, 트리폴리인산나트륨, 테트라폴리인산나트륨, 트리 메타인산나트륨, 테트라메타인산나트륨, 헥사메타인산나트륨, 오르토규산나트륨, 메타규산나트륨, 이들 화합물의 수성 희석액, 또는 이들의 혼합물이 있다.
액체상 에칭 처리의 경우, 에칭액을 열처리하거나 에칭액에 초음파 에너지를 인가할 수 있다.
산 계열 또는 알칼리 계열 에칭액을 물로 희석하는 경우, 산 또는 알칼리 농도를 바람직하게는 1 내지 80 용적%, 더욱 바람직하게는 5 내지 50 용적% 범위로 하는 것이 바람직하다. 에칭 수행시 산 계열 또는 알칼리 계열 에칭액의 온도의 경우, 바람직하게는 10 내지 80 ℃, 더욱 바람직하게는 20 내지 60 ℃ 범위이다. 에칭 처리 기간의 경우, 바람직하게는 5 초 내지 30 분, 더욱 바람직하게는 10 초 내지 10분 범위이다.
어닐링 처리를 사용하는 경우, 어닐링 처리는 공기, 증기, 질소 가스, 수소 가스, 산소 가스, 불활성 가스, 또는 기타 적합한 기스로 이루어진 가스상 대기중 적합한 어닐링 온도에서 기판의 구성 성분의 종류에 따라 선택된 적합한 어닐링 처리 기간 동안 수행할 수 있다. 어닐링 온도의 경우, 일반적으로, 바람직하게는 200 내지 800℃, 더욱 바람직하게는 400 내지 700℃ 범위이다. 어닐링 시간의 경우, 일반적으로, 바람직하게는 1 내지 100 분, 더욱 바람직하게는 2 내지 60 분 범위이다.
이제, 복수의 제1 선상 요철이 직선상으로 배열되어 있으며 (이는 이후 제1 불규칙 패턴으로 언급됨) 길이가 20 μm 이하인 복수의 미세한 제2 선상 요철이 상기 제1 선상 요철에 대해 수직 방향으로 배열된 (이는 이후 제2 불규칙 패턴으로 언급됨), 제3(d)도에 나타낸 불규칙 표면 패턴은 길이가 20 μm 이하이고, 작업롤의 모선 방향에서 고지 및 깊이가 각각 0.5 μm 이하인 복수의 선상 요철을 포함하는 불규칙 표면 패턴을 갖는 작업롤을 갖는 피니시 롤링밀 또는 길이가 20 μm 이하이고, 접촉롤의 모선 방향에서 고지 및 깊이가 각각 0.5 μm 미만인 복수의 선상 요철을 갖는 접촉롤을 갖는 최종 폴리싱 롤러를 사용하여 형성시킬 수 있다.
이외에, 제 3(d)도에 나타낸 불규칙 표면 패턴은 전술한 최종 공정을 수행하면서 작업롤의 모선 라인에서 불규칙부에 대해 평균 피치가 20 μm 이하인 상기 불규칙한 표면 패턴을 가지며 추가로 액체로 침착시킨 작업롤을 갖는 피니시 롤링밀 또는 접촉롤의 모선 라인에서 불규칙부에 대한 평균 피치가 20 μm 이하인 상기 불규칙 표면 패턴을 가지며 추가로 액체로 침착시킨 접촉롤을 갖는 피니시 폴리싱밀을 사용하여 형성시킬 수 있다.
별도로, 복수의 제1 선상 요철이 직선상으로 배열되어 있으며 (이는 이후 제1 불규칙 패턴으로 언급함) 길이가 20 μm 이하인 다수의 미세한 제2 선상 요철이 제1 선상 요철에 대해 수직 방향으로 배열되어 있는 (이는 이후 제2 불규칙 패턴으로 언급함) 제3(d)도에 나타낸 불규칙 표면 패턴은 적합한 폴리싱 방법을 사용하여 제1 불규칙 패턴을 형성시키고 적합한 롤링 또는 폴리싱 방법을 사용하여 제1 불규칙 패턴 중 하나에 대해 수직 방향으로 제2 불규칙 패턴을 형성시킴으로써 형성시킬수 있다. 상기 방법에서, 나중에 형성된 불규칙 패턴에 의해, 먼저 형성된 불규칙 패턴이 부분적으로 파괴되어 제2 불규칙 패턴으로서 부분적으로 잔류하게 되며, 여기서 나중에 형성된 불규칙 패턴은 제1 불규칙 패턴으로 된다. 또한, 나중에 형성된 패턴의 평균 피치 (d)가 선상 요철에 대해 20 μm 이하가 되도록 하여, 경우에 따라 제2 불규칙 패턴을 형성시킬 수 있다.
이외에, 적합한 롤링 또는 폴리싱 방법을 사용하여 제1 불규칙 패턴을 형성시키고 제1 불규칙 패턴의 선상 요철에 대해 수직 방향으로 긴 얇은 다수의 개구부를 갖는 마스크를 사용하여 제1 불규칙 패턴의 표면을 에칭 처리하여 제2 불규칙 패턴을 형성시키는 방식으로 형성시킬 수 있다.
[금속 이면 반사층]
금속 이면 반사층 (102, 202)은 기판 (101, 201)상에 제공된 전술한 바와 같은 특정 불균질 표면 구조의 표면상에 형성시킨다.
상기 이면 반사층은 광전 변환층에 의해 흡수되지 않고 기판에 도달된 광을 광전 변환층으로 반사시키기 위하여 제공되어 광전 변환층으로 재순환되도록 한다. 이면 반사층은 또한 이면 전극 (또는 하부 전극)으로서 제공된다.
이면 반사층은 금속 또는 합금과 같은 적합한 금속성 물질로 이루어진 금속성 층을 포함한다.
상기 금속의 특정 예로는 Au, Ag, Cu, Al, Mg, Ni, Fe, Mo, W, Ti, Co, Ta, Nb 및 Zr이 있다. 상기 합금의 특정 예로는 스테인레스 강과 같은 상기 금속의 합금 및 상기 금속으로 이루어져 있으며 첨가물로서 규소 (Si)를 함유하는 합금이 있다. 이들중에서, 가시 광선 내지 적외선에 대해 광반사율이 높은 Al, Mg, Cu, Ag 및 Au 및 원칙적으로 이들 금속 2종 이상으로 이루어져 있으며 규소 (Si)가 첨가된 합금이 가장 적합하다.
상기 금속 물질로 이루어진 이면 반사층은 전자 비임 증착법, 스퍼터링, CVD, 플메이팅, 또는 스크린 인쇄법을 사용하여 형성시킬 수 있다.
이면 반사층은 단층 구조 또는 다층 구조일 수 있다. 기판이 도전성 물질로 이루어진 경우, 이면 반사층을 반드시 침착시키는 것이 필수적인 것은 아니다.
이면 반사층은 균일한 또는 불균일한 표면을 갖도록 디자인할 수 있다. 이면 반사층이 불균일한 표면을 갖는 경우, 광활성 반도체층 중으로 반사된 광의 광로 길이가 연장되어 단락 전류를 증가시키는 잇점이 제공된다.
전술한 바와 같이, 기판상에 제공된 전술한 특정의 불균일 표면 구조의 표면상에 이면 반사층을 형성시킨다. 따라서, 이면 반사층은 기판의 불균일 표면 구조 다음에 형성된다. 이 때문에, 이면 반사층의 기판과의 밀착성이 향상된다. 이러한 상황은 광기전력 소자의 생산에 있어서 자유도 및 제어성을 확장하는데 있어서 확실한 잇점을 제공하며, 광기전력 소자의 수율을 향상시키고, 수득한 광기전력 소자의 내후성 및 내구성이 충분하도록 한다.
또한, 이면 반사층이 원칙적으로 가시광선 내지 적외선에 대해 높은 광반사율을 갖는, Au, Ag, Cu, Al 또는 Mg와 같은 금속성 물질로 이루어진 경우, 이면 면적의 광반사율이 현저하게 향상되어 광기전력 반도체층에 의해 흡수되는 광량을 현저하게 증가시키고 이에 의해 단락 전류 (Jsc)가 현저하게 향상된 바람직한 광기전력 소자를 얻을 수 있다.
부수적으로, 기판의 (다수의 피라미드상 불규칙부를 갖는) 조직화된 구조 표면에 대해 광반사율이 높은 상술한 금속성 물질로 이루어진 이면 반사층 또는 (다수의 피라미드상 불규칙부를 갖는)조직화된 구조 표면을 갖는 (광반사율이 높은 상술한 금속성 물질로 이루어진) 이면 반사층이 광기전력 소자에 제공되는 경우, 이면 반사층의 구성 금속성 물질은 션트 (shunt)로 광활성 반도체층 중으로 확산 또는 이동되는 경향이 있다. 그러나, 상기와 같은 문제점이 본 발명에서는 일어나지 않는다. 특히, 기판의 특정의 불규칙 표면 패턴상에 형성된 광반사율이 높은 상기한 금속성 물질로 이루어진 이면 반사층이 제공된 본 발명에 따르는 광기전력 소자에서는, 이면 반사층의 구성 금속 물질이 광활성 반도체층 중으로 쉽게 확산되거나 이동되지 않으며 불규칙 광반사율 및 단락 전류 (Jsc)가 높다. 또한, 누전이 현격하게 감소되며 개방 회로 전압 (Voc) 및 또한 필 팩터 (F.F.)에 있어서 현저한 개선점이 제공된다. 이러한 뚜렷한 잇점을 갖는 광기전력 소자가 고수율로 효율적으로 생산될 수 있다.
이면 반사층의 기본적인 구성 원소로서 Al을 사용하면 가장 바람직한데 이는 상대적으로 가격이 비싸지 않으며 Ag 또는 Cu와 비교하여 이동하기가 더욱 어렵기 때문이다. 그러나, (다수의 피라미드상의 요철로) 조직화된 구조의 표면을 갖는 기판 또는 이면층 (Al로 이루어짐)의 (다수의 피라미드상의 요철로) 조직화된 구조 표면 상에 형성된 Al로 이루어진 이면 반사층이 있는 광기전력 소자의 경우에, 이면 반사층의 전체 광 반사율은 통상적으로 바람직하지 않게 낮다. 그리고, 투명 전도층이 Al 이면 반사층 상에 형성되는 경우, 이면 반사층 표면의 전체 광 반사율이 또한 감소되는 경향이 있다. 그러므로, 광기전력 소자의 이면 반사층의 구성 원소로서 Al를 사용하면 바람직하지 않다는 것은 일반적으로 인식되어 있다. 게다가, 연마된 기판 표면 상에 형성된 Al로 이루어진 이면 반사층이 있는 광기전력 소자의 경우에, 광은 Al 이면 반사층과 광전 변환층 사이의 계면에서 충분히 산란되지 않아 단락 전류 (Jsc)가 감소되고 층 박리가 Al 이면 반사층 및 기재 사이의 계면에서 발생하기 쉽다는 문제점이 있다. 그러나, 상기 문제는 본 발명에서는 발생하지 않는다. 특히, 기판의 특정의 불규칙 표면 패턴 상에 형성된 Al로 이루어진 이면 반사층이 제공되는 본 발명에 따른 광기전력 소자에서, Al 이면 반사층 표면의 전체 광반사율이 감소되지 않고 광은 광기전력 소자의 이면 부위에서 효과적으로 산란되며, Al 이면 반사층의 표면에서 광반도체층이 흡수하는 광의 양이 증가하여 단략 전류(Jsc)가 개선된다. 또한, 기판 및 Al 이면 반사층의 접착은 바람직하게 개선된다. 또한, 광기전력 소자는 내후성과 내구성이 뛰어나다. 게다가 또한, 광기전력 소자의 제조면에서 자유롭고 제어 가능하여 전술한 잇점을 갖는 바람직한 광기전력 소자를 고수율로 효율적으로 생산하게 된다.
이제, 본 발명에서, 투명 전도층이 개선된 배향을 갖는다는 점에서 이면 반사층 상에 형성되는 투명 전도층의 경우 현저한 잇점을 제공하고, 투명 전도층이 다결정성 재료로 구성되는 경우에, 투명 전도층의 구성 원소로서의 다결정성 재료는 평균 결정 상태가 크며 결정 상태 크기의 변이는 작게 된다. 이런 상황은 아주 작은 직렬 저항을 갖고 필 팩터 (fill factor, F.F)가 개선되고, 투명 전도층 및 광전 변환층 사이의 계면에서 광이 효율적으로 산란되어 개선된 단락 전류 (Jsc)를 제공하는 바람직한, 광기전력 소자를 생산하게 한다.
기판의 불균일 표면 구조 상에 형성된 이면 반사층의 표면 상태의 경우, 이는 이면 반사층의 두께 크기에 상이하게 좌우된다. 이면 반사층이 상대적으로 얇은 두께, 예를 들면 0.1 μm 미만을 갖도록 설계될 때, 이면 반사층은 기판의 불균일 표면 구조로 이어지는 불균일 표면을 갖는다. 반면에, 이면 반사층이 상대적으로 얇은 두께, 예를 들면, 1 μm를 초과하도록 고안된다면, 이면 반사층은 실질적으로 균일한 표면을 갖는 경향이 있다.
이면 반사층의 표면이 균일한 경우에, 표면을 연마 처리하거나 또는 에칭 처리하여 다수의 선상 요철을 갖는 불규칙적 표면이 만들어진다.
[투명 전도층]
투명 전도층 (103, 203)은 입사광 및 반사광의 불규칙한 반사를 증가시키는 작용을 하여 광반도체층 내의 광로 길이를 신장하고, 광기전력 소자에 의해 제공된 단락 전류 (Jsc)를 증가시킨다. 또한, 투명 전도층은 이면 반사층으로서의 금속 층의 구성 원소가 광반도체층으로 확산하거나 또는 이동하는 것을 방지하는 작용을 하여 광기전력 소자는 분로가 만들어진다.
또한, 투명 전도층이 적절한 저항율을 갖도록 제조함으로써, 이면 반사층(102, 202) 및 투명 전극층 (107, 213)이 광반도체층내에 존재하는 핀홀 등의 흠결 때문에 단락화되는 것을 효과적으로 방지할 수 있다.
투명 전도층은 광반도체층에 흡수가능한 파장의 광에 대하여 충분한 투과율을 갖는 것이 필요하고, 투명 전도층은 적당한 저항율을 갖는 것이 바람직하다. 투과율은, 광이 650 nm 이상의 파장을 갖는 경우, 80 % 이상, 보다 바람직하게는 85% 이상, 가장 바람직하게는 90 % 이상이 바람직하다. 저항율은, 1 x 10-4내지 1 x106Ωcm, 보다 바람직하게는 1 x 10-2내지 5 x 104Ωcm의 범위에 있는 것이 바람직하다.
투명 전도층은 In2O3, SnO2, ITO (In2O3-SnO2), ZnO, CdO, Cd2SnO4, TiO2, Ta2O5, Bi2O3, MoO3및 NaxWO3등의 무기 산화물 및 이들의 무기 산화물의 혼합물로 이루어진 군으로부터 선택된 도전성 재료로 구성된다. 이들 임의의 도전성 재료는 도전율을 변화시키는 도판트를 포함할 수 있다.
예를 들면, 투명 전도층이 ZnO로 이루어진 경우에, 상기 도판트로서 Al, In, B, Ga, F 및 Si를 들 수 있다. 투명 전도층이 In2O3으로 이루어진 경우, Sn, F, Te, Tl, Sb 및 Pb를 들 수 있다. 투명 전도층이 SnO2으로 이루어진 경우, F, Sn, P, As, In, Ti, Te, W, Cl, Br 및 I를 들 수 있다.
전술한 임의 재료로 구성된 투명 전도층은 전자 빔 증착, 스퍼터링, CVD, 분무 코팅, 스핀 코팅, 또는 담지 코팅 등의 통상적인 방법을 사용하여 형성될 수 있다.
투명 전도층은 균일 표면 또는 불균일 표면을 갖도록 고안될 수 있다. 투명 전도층이 불균일 표면을 갖도록 제조되는 경우에, 불균일 표면은 기판의 불균일 표면 구조에 기재한 다수의 선상 요철을 갖는 불규칙적 표면이 될 수 있다.
투명 전도층의 구성 원소는 다결정성일 수 있다. 이 경우에, 다결정성 구성 원소가 성장하여 성장된 다결정성 구성 원소 기재로 하는 다수의 요철이 있는 불균일 표면을 제공한다는 점에서 중요하다. 또한, 투명 전도층의 구성 원소가 다결정성인 경우에, 기판의 불균일한 표면 구조로 인하여 다결정성 구성 원소가 평균 결정 상태 크기가 크고 결정 상태 크기 변이가 작은 상태로 있게 된다. 이 상황은 단락 전류 (Jsc)를 개선시키기 위하여 광이 투명 전도층 및 광전 변환층 사이의 계면에서 효율적으로 산란되어 바람직한 광기전력 소자를 제조할 수 있게 한다.
[광전 변환층]
광전 변환층은 광전 변환을 수행하는 작용을 하는 반도체층을 의미한다. 도1 및 도 2의 pin 접합 전지는 광전 변환층에 대응한다.
광전 변환층은 비정질 반도체 재료, 미세결정성 반도체 재료 또는 다결정성 실리콘 반도체 재료 등의 비-단결정성 반도체 재료를 포함할 수 있다. 별법으로, 광전 변환층은 비-단결정성 화합물 반도체 재료를 포함할 수 있다.
상기 비-단결정성 반도체 제료는 예를 들면, Si, C, Ge 등의 주기율표의 Ⅳ족에 속하는 원소 (이 원소는 이후부더 Ⅳ족 원소로서 언급됨)의 비-단결정성 반도체 재료 및 SiGe, SiC, SiSn 등의 Ⅳ: 합금 원소의 비-단결정성 반도체 재료를 포함할 수 있다. 임의의 이들 비-단결정성 반도체 재료는 수소 원자 (H, D) 및(또는) 할로겐 원자 (X)를 예를 들면, 0.1 내지 40 원자%로 포함할 수 있다. 또한, 임의의 이들 비-단결정성 반도체 재료는 산소 원자 (O) 및(또는) 질소 원자 (N)을 포함할 수 있다.
이들 비-단결정성 반도체 재료의 특히 바람직한 예로서는, 비정질 다결정성 또는 미세결정성 Si:H, Si:F, Si:H:F, SiGe:F, SiGe:H:F, SiC:H, SiC:F 및 SiC:H:F를 들 수 있다.
비-단결정성 화합물 반도체 재료는 예를 들면, CdS, CdTe, ZnO, ZnSe 등의 Ⅱ-Ⅵ족 원소 함유 화합물 반도체 재료 및 CuInSe2, Cu(InGa)Se2, CuInS2, CuIn(Se, S)2, CuInGaSeTe 등의 I-Ⅲ-Ⅵ 원소 함유 화합물 반도체 재료를 포함할 수 있다.
어떤 경우에도, 전술한 임의의 비-단결정성 반도체 재료로 이루어진 광전 변환층은 n형 반도체층, i형 반도체층 및 p형 반도체층을 포함하는 pin 접합 (도 1 및 도 2의 pin 접합 전지에 대응됨)을 갖는 층적 구조, 또는 n형 반도체층 및 p형 반도체층을 포함하는 pn 접합을 갖는 층적 구조일 수 있다.
i형, n형 및 p형 반도체층 각각에 대한 상세한 설명이 이어질 것이다.
i형 반도체층 (또는 내재층)은 임의의 전술한 비-단결정성 반도체 재료를 포함하고, 조사광에 대하여 운송체를 생성하고 이 운송체를 전달하는데 중요한 역할을 한다.
i형 반도체층은 약간의 p형 또는 n형 성질일 수 있다.
i형 반도체층은 이른바 완충층을 포함할 수 있는 단층 구조 또는 다층 구조일 수 있다.
i형 반도체층은 수소 원자 (H, D) 및(또는) 할로겐 원자 (X)를 1 내지 40 원자%의 양으로 포함하는 전술한 임의의 비-단결정성 반도체 재료, 예를 들면 a-Si:H, a-Si:F, a-Si:H:F, a-SiGe:H, a-SiGe:F, a-SiGe:H:F 등의 비정질 실리콘(a-Si) 반도체 재료 또는 비정질 실리콘 게르마늄 (a-SiGe) 반도체 재료로 구성되는 것이 바람직하다. 이들의 농도 분포가 i형 반도체층 및 n형 반도체층 사이의 계면쪽과 i형 반도체층 및 p형 반도체층 사이의 계면쪽 상에 증강될 정도로 수소 원자(H, D) 및(또는) 할로겐 원자가 i형 반도체층에 포함되는 것이 바람직하다.
광 충돌 측에 인접한 곳에 위치한 pin 접합 전지내에 있는 i형 반도체층에 있어서, 넓은 밴드 갭을 갖는 비-단결정성 반도체 재료에 의해 구성되는 것이 바람직하다. 광이 충돌하는 쪽에서 멀리 위치한 pin 접합 전지내에 있는 i형 반도체층에 있어서, 좁은 밴드 갭을 갖는 비-단결정성 반도체 재료에 의해 구성되는 것이 바람직하다.
n형 및 p형 반도체층 각각은 수소 원자 (H, D) 및(또는) 할로겐 원자 (X)를 최적의 양으로서 0.1 내지 40 원자%로 포함하고 고농도에서 n형 또는 p형의 가전자제어제와 함께 첨가되는 전술한 임의의 비-단결정성 반도체 재료에 의해 구성된다. n형 가전자 제어제는 예를 들면, P, As, Sb 및 Bi 등의 V족 원소를 포함할 수 있다. p형 가전자 제어제는 예를 들면, B, Al, Ga, In 및 Tl 등의 Ⅲ족 원소를 포함할 수 있다.
n형 또는 p형 가전자 제어제와 함께 첨가된 이러한 비-단결정성 반도체의 바람직한 예는 a-Si:H, a-Si:HX, a-SiC:H, a-SiC:HX, a-SiGe:H, a-SiGe:HX, a-SiGeC:H, a-SiGeC:HX, a-SiO:H, a-SiO:HX, a-SiN:H, a-SiN:HX, a-SiON:H, a-SiON:HX, a-SiOCN:H, 및 고농도에서 상기 n형 또는 p형 가전자제어제와 함께 첨가되는 a-SiOCN:HX 등의 비정질 (a-) 실리콘 함유 반도체 재료; uc-Si:H, uc-Si:HX, uc-SiC:H, uc-SiC:HX, uc-SiGe:H, uc-SiGe:HX, uc-SiGeC:H, uc-SiGeC:HX, uc-SiO:H, uc-SiO:HX, uc-SiN:H, uc-SiN:HX, uc-SiON:H, uc-SiON:HX, uc-SiOCN:H, 및 고농도에서 상기 n형 또는 p형 가전자 제어제와 함께 첨가되는 uc-SiOCN:HX 등의 미세결정성 (uc-) 실리콘 함유 반도체 재료; 폴리-Si:H, 폴리-Si:HX, 폴리-SiC:H, 폴리-SiC:HX, 폴리-SiGe:H, 폴리-SiGe:HX, 폴리-SiGeC:H, 폴리-SiGeC:HX, 폴리-SiO:H, 폴리-SiO:HX, 폴리-SiN:H, 폴리-SiNiHX, 폴리-SiON:H, 폴리-SiON:HX, 폴리-SiOCN:H, 및 고농도에서 상기 n형 또는 p형 가전자 제어제와 함께 첨가되는 폴리-SiOCN:HX 등의 다결정성 (폴리-) 실리콘 함유 반도체 재료이다.
n형 및 p형 반도체층 각각에 포함된 수소 원자 (H, D) 및(또는) 할로겐 원자의 경우, 이들의 농도 분포가 i형 반도체층과의 계면쪽에 증강될 정도로 포함되는 것이 바람직하다.
광이 충돌하는 쪽에 위치한 n형 또는 p형 반도체층의 경우, 광을 흡수하기 어렵고 넓은 밴드 갭을 갖는 결정성 반도체 재료에 의해 구성되는 것이 바람직하다.
n형 및 p형 반도체층 각각은 바람직하게는 0.2 eV 미만, 가장 바람직하게는 0.1 eV 미만의 활성 에너지를 갖고, 바람직하게는 100 Ωcm 미만, 가장 바람직하게는 1 Ωcm 미만의 저항율을 갖는 것이 바람직하다.
광전 변환층은 균일한 표면 또는 불균일한 표면을 갖도록 고안될 수 있다. 광전 변환층이 불균일 표면을 갖는 경우에, 불균일 표면은 불균일 표면 구조의 기판기재의 다수의 선상 요철을 갖는 뷸규칙적 표면일 수 있다.
광전 변환층은 통상적인 마이크로파 (uW) 플라즈마 CVD법 또는 통상적인 고주파수 (RF) 플라즈마 CVD법에 의해 바람직하게 형성될 수 있다.
마이크로파 플라즈마 CVD법에 의한 광전 변환층의 형성은 진공 가능하고, 마이크로파 전원 도입 수단 (마이크로파 전송 윈도우 (알루미나 세라믹 등으로 제조됨) 및 마이크로파 전원 발진 도파관), 진공 펌프를 갖는 배기 시스템, 및 원료 가스도입 수단이 제공되는, 침적 챔버를 포함하는 마이크로파 플라즈마 CVD 장치를 사용하여 예를 들면, 하기 방법으로 수행될 수 있다.
침적 필름이 형성되는 기판은 침적 챔버 내에 배열된다. 침적 챔버의 내부는 진공 펌프에 의해 일정 진공 수준으로 일시적으로 배기된다. 기판은 일정 온도(예를 들면, 100 내지 450℃)에서 유지된다. 제공된 막 형성 원료 가스 (n형 또는 p형의 도핑된 침적 필름을 형성하는 경우에는 제공된 도핑 가스와 함께)는, 필요한경우 회석 가스와 함께 원료 가스 공급 수단을 통하여 침적 챔버에 공급된다. 침적 챔버 내의 기압은 진공 펌프에 의해 일정 수치 (예를 들면, 0.5 내지 30 mTorr)로 조절된다. 침적 챔버 내의 기압이 상기 일정 수치에서 일정해질 때 극초단파 전원을 켜서 일정 진동 주파수 (예를 들면, 0.1 내지 10 GHz) 및 일정 와트량 (예를 들면, 0.01 내지 1 W/cm3)을 갖는 극초단파 전력을 침적 챔버에 인가하고 침적 챔버에서 플라즈마 글로우 방전이 원료 가스를 분해하여 플라즈마가 생성되고 일정 증착속도 (예를 들면, 0.05 내지 20 nm/sec)로 기판 상에 반도체층으로서의 침적 필름의 형성을 야기한다.
RF 플라즈마 CVD 방법에 의한 광전 전환층의 형성은 진공화될 수 있고 RF 전원을 갖는 RF 전력 공급 수단이 구비된 침적 챔버, 진공 펌프를 갖는 배기계 및 원료 가스 공급관을 포함하는 RF 플라즈마 CVD 장치를 사용하여 다음과 같은 방식으로 수행할 수 있다.
침적 필름이 형성되는 기판은 침적 챔버 내에 배열된다. 침적 챔버의 내부진공 펌프에 의해 일정 진공 수준으로 일시적으로 배기된다. 기판은 일정 온도(예를 들면, 100 내지 350℃)에서 유지된다. 제공된 막 형성 왼료 가스 (n형 또는 p형의 도핑된 침적 필름을 형성하는 경우에는 제공된 도핑 가스와 함께)는, 필요한 경우 회석 가스와 함께 원료 가스 공급 수단을 통하여 침적 챔버에 공급된다. 침적 챔버 내의 기압은 진공 펌프에 의해 일정 수치 (예를 들면, 0.1 내지 10 Torr)로 조절된다. 침적 챔버 내의 기압이 상기 요구 수치에서 일정해질 때 RF 전원을 켜서일정 진동 주파수 (예를 들면, 0.1 내지 100 MHz) 및 일정 와트량 (예를 들면, 0.001 내지 5.0 W/cm3)를 갖는 RF 전력을 침적 챔버에 인가하고 침적 챔버에서 플라즈마 글로우 방전이 원료 가스를 분해하여 플라즈마가 생성되고 일정 증착 속도 (예를 들면, 0.01 내지 3 nm/sec)로 기판 상에 반도체층으로서의 침적 필름의 형성을 야기한다.
[투명 전극층]
투명 전극층 (107, 213)은 광 입사측 상에 광을 투과하는 특성을 갖는 전극으로서 기능한다. 투명 전극의 두께를 적합하게 조절하면 투명 전극은 반사 방지층으로서도 기능한다.
투명 전극층은 광활성 반도체층에 흡수될 수 있는 파장을 갖는 광에 대한 충분한 투과율 및 충분히 낮은 전기 저항률을 갖는 것이 필요하다. 투과율은 파장이 550 nm 이상인 광에 대하여 바람직하게는 80% 이상, 보다 바람직하게는 85% 이상, 가장 바람직하게는 90% 이상이다. 전기 저항률은 바람직하게는 5 x 10-3Ωcm 이하, 보다 바람직하게는 1 x 10-3Ωcm 이하이다.
투명 전극층은 무기 산화물, 예를 들면 In2O3, SnO2, ITO (In2O3-SnO2), ZnO, CdO, Cd2SnO4, TiO2, Ta2O5, Bi2O3, MoO3및 NaxWO3및 이들 무기 산화물의 혼합물로 이루어진 군 중에서 선택되는 전도성 물질로 구성된다. 이들 전도성 물질은 전도율 조절 도판트 (dopant)를 포함할 수 있다.
이러한 도판트로는, 예를 들면 투명 전극층이 ZnO로 이루어진 경우에는 Al, In, B, Ga, F 및 Si를 언급할 수 있다. 투명 전극층이 In2O3인 경우에는, Sn, F, Te, Ti, Sb 및 Pb를 언급할 수 있다. 투명 전극층이 SnO2인 경우에는, F, Sb, P, As, In, Tl, Te, W, Cl, Br 및 I를 언급할 수 있다.
상기 재료 중의 어느 하나로 구성된 투명 전극층은 전자빔 증착법, 스퍼터링, CVD, 분사 코팅, 스핀 코팅 또는 침지 코팅과 같은 통상의 방법에 의해 형성시킬수 있다.
투명 전극층은 평탄 표면 또는 비평탄 평면을 갖도록 설계될 수 있다. 투명 전극층이 비평탄 표면을 갖도록 제조된 경우에 비평탄 표면은 기관의 비평탄 표면 구조를 기초로 하여 다량의 선상 요철을 갖는 불규칙 표면일 수 있다.
[접전 전극]
접전 전극 (108, 214) (또는 그리드 전극)은 발생 전류를 효과적으로 수집하는 기능을 수행한다. 접전 전극을 항상 사용할 필요가 있는 것은 아니다. 투명 전극의 전기 저항률을 충분히 저하시키는 것이 어려울 때, 필요한 경우, 투명 전극(107, 213)의 표면의 일부에 배치된다. 이 경우에 접전 전극은 투명 전극의 전기 저항률을 저하시키는 기능을 한다.
접전 전극은 Au, Ag, Cu, Al, Ni, Fe, Cr, Mo, W, Ti, Co, Ta, Nb 및 Zr로 이루어지는 군에서 선택된 금속 또는 Ti, Cr, Mo, W, Al, Ag, Ni, Cu, Sn 등의 합금, 또는 이들 금속의 합금으로 이루어지는 군에서 선택된 합금으로 구성될 수 있다. 별법으로, 접전 전극은 전도성 페이스트로 형성될 수 있다. 전도성 페이스트는 적절한 결합제 수지 중에 분산된 분말상 Ag, Au, Cu, Ni 또는 탄소를 포함하는 전도성 페이스트를 포함할 수 있다.
접전 전극은 마스크 패턴을 사용하여 증착, 스퍼터링 또는 플레이팅에 의해 형성될 수 있다.
상기 전도성 페이스트를 사용한 접전 전극의 제조는 전도성 페이스트를 스크린 프린팅시켜 수행할 수 있다.
또한, 본 발명에 따른 광기전력 소자를 사용한 광기전력 모듈 또는 패널 제조의 경우에 그의 제조는 예를 들면 다음과 같은 방식으로 수행할 수 있다.
상기 구조를 갖는 다량의 광기전력 소자를 준비하여 일정 출력 전압 또는 출력 전류에 따라 직렬 접속 또는 병렬 접속으로 집적시킨다. 보호 부재는 생성된 집적체의 표면 및 후면 각각에 배치되고 여기에 한쌍의 전력 출력 터미날이 고정된다. 집적체를 단열 부재 상에 배치할 수도 있다. 직렬 접속된 집적체의 경우에 적절한 역류 방지용 다이오드가 그 안에 설치될 수 있다.
이하에서, 본 발명은 실시예를 참고로 하여 보다 상세하게 기술된다. 본 발명은 이들 실시예에 제한되지 않음을 이해하여야 한다.
[실시예 1]
본 실시예에서는 본 발명에 따른 특정의 불규칙 표면 구조를 갖는 기판을 사용하여 도 1에 도시한 배열의 광기전력 소자를 다음과 같은 방식으로 제조하였다.
(1) 기판의 제조
상기한 강 제조, 고온 롤링, 냉각 롤링 및 최종 단계에 의해 제조한 스테인레스강 슬랩을 제공하였다. 슬랩을 광소결시킨 후 스킨패스 (skinpass) 롤링 밀에 의해 표면을 처리하여 두께 0.15 μm의 스테인레스 강 플레이트 (JIS 표준에서 규정한 SUS430BA에 대응함)를 50 mm x 50 mm의 크기로 얻었다.
이어서, 스테인레스강 플레이트에 표 1-1에 나타낸 바와 같은 초음파 진동을 인가하는 조건 하에 불소-질산 조성물 (HF, HNO3및 H2O를 1:3:15의 몰비로 포함함)을 사용하여 30초 동안 표면 에칭 처리를 실시하였다. 이에 의해서 기판 (101)으로서 특정의 불규칙 표면 구조를 갖는 불규칙 표면의 스테인레스 강판을 얻었다. 이와 같은 방식으로 특정의 불규칙 표면 구조를 갖는 다량의 스테인레스강 기판을 제조하였다. 이들 스테인레스 강판 중의 하나를 후술되는 평가를 위해 시편 (기판 시료 실시예 1-1)으로서 보관하였다.
나머지 스테인레스 강판은 막 형성에 적용하였다.
(2) 이면 반사층 및 투명 및 전도층의 형성
나머지 스테인레스 기판 각각에 대하여 그의 불규칙 표면 구조 표면 상에 이면 반사층 (102)으로서의 두께 0.05 μm의 Al막 및 투명 및 전도층 (103)으로서의 두께 1.0 μm의 ZnO막을 순차적으로 형성시켰다.
Al 이면 반사층의 형성은 도 5에 도시한 DC 마그네트론 스퍼터링 장치를 사용하여 표 1-1에 나타낸 조건 하에서 다음과 같은 방식으로 수행하였다.
스테인레스 강판을 DC 마그네트론 스퍼터링 장치의 침적 챔버 (501)에 공급하고 스테인레스 강판 (도 5의 (502))을 그 안에 전기 가열기가 내장된 마운팅 테이블 (503)에 위치시켰다. 콘덕턴스 밸브 (513)을 통하여 오일 확산 펌프 (도시하지 않음)에 연결된 배기부를 통하여 침적 챔버 (501)의 내부를 1 x 10-6Torr의 진공도로 배기시켰다. 침적 챔버 (501)의 내압이 상기 진공도에서 일정해질 때 매스 플로우 조절기 (516)을 조절하면서 밸브 (514)를 개방하여 가스 저장기 (도시하지 않음)로부터 Ar 가스를 침적 챔버 (501)에 50 sccm의 유속으로 공급하였다. 콘덕턴스 밸브 (513)을 조정하여 침적 챔버 (501)의 내압을 7 mTorr로 조절하였다. 표적 셔터 (507)을 개방하였다. 토로이드형 코일 (506)에서 발생한 -380 V의 DC 전력을 Al 표적 (504)에 인가하여 Ar 플라즈마를 발생시켰다. 이에 의해서 기판 (101)의 불규칙 표면 구조 상에 이면 반사층 (102)로서 두께 0.05 μm의 Al막이 형성되었다.
이면 반사층 (102)의 형성 후에 표적 셔터 (507)을 닫고 DC 전력의 인가 및 Ar 가스의 공급을 종료하였다.
이와같이 이면 반사층 (102)로서 형성된 Al막 상에 투명 및 전도층 (103)으로서의 ZnO막을 표 1-1에 나타낸 조건 하에서 도 5에 도시한 마그네트론 스퍼터링 장치를 사용하여 상기 막 형성 과정을 반복하여 형성시켰다. ZnO막 형성에서 Ar가스를 40 sccm의 유속으로 침적 챔버 (501)에 공급하고 막 형성시의 기판 온도를 200℃로, 막 형성시의 내압을 5 mTorr로 만들었다. DC 전원 (510)으로부터 -500V의 DC 전력을 ZnO 표적 (508)에 인가하여 Ar 플라즈마를 발생시키고 표적 셔터(511)을 개방하였다. 이에 의해서 이면 반사층 (102)로서의 Al막 상에 투명 및 전도층 (103)으로서 두께 1.0 μm의 ZnO막이 형성되었다.
투명 및 전도층 (103)의 형성 후에 표적 셔터 (511)을 폐쇄하고 DC 전력의 인가 및 Ar 가스의 공급을 종료하였다.
이러한 방식으로 기판 (101) 상에 명명된 순서대로 적층된 이면 반사층 (102) 및 투명 및 전도층 (103)을 포함하는 다량의 기판 생성물을 제조하였다.
이들 기판 생성물 증의 하나를 후술되는 평가를 위해 시편 (기판 생성물 시료 실시예 1-2)으로서 보관하였다.
나머지 기판 생성물은 반도체층 형성에 적용하였다.
(3) 반도체층의 형성
나머지 기판 생성물 각각에 대하여 그의 ZnO막 (투명 및 전도층 (103)으로서) 상에 3층 구조의 반도체층 (기판측에 명명된 순서로 적층된 a-Si 재료로 구성된 n형층 (104), a-Si 재료로 구성된 i형층 (105) 및 미세결정 Si 재료 (uc-Si 재료)로 구성된 p형층 (106)으로 이루어짐)을 도 6에 도시한 다쳄버 막 형성 장처를 사용하여 표 1-1에 나타낸 조건 하에서 형성시켰다.
n형 및 p형층은 RF 플라즈마 CVD법을 사용하여 형성시켰다. i형층은 RF 플라즈마 CVD법 및 극초단파 플라즈마 CVD법을 사용하여 형성시켰다. i형층은 RF 플라즈마 CVD법에 의해 형성된 i형층 (이 i형층은 이하에서 제1 RF i형층으로 언급됨), 극초단파 플라즈마 CVD법에 의해 형성된 i형층 (이 i형층은 이하에서 MW i형층으로 언급됨) 및 RF 플라즈마 CVD법에 의해 형성되는 제2의 RF i형층으로 구성되는 3층 구조를 갖는다.
핀 결합부를 갖는 3층 구조의 반도체층의 형성은 다음과 같은 방식으로 형성하였다.
먼저, 도 6에 도시한 장치의 모든 수송계 및 침적 챔버를 약 10-6Torr의 진공도로 배기시켰다. 기판 생성물 (상기 단계 (2)에서 제조된 것)을 기판 홀더 (690)의 후면에 고정시킨 후 기판 홀더 (690)이 수송 레일 (613)에 위치된 로드 록 챔버(601)에 공급하였다. 기계적 부스터 펌프 및 회전 펌프 (도시하지 않음)를 포함하는 진공 장치에 의해 로드 록 챔버 (601)의 내부를 약 10-3Torr의 진공도로 배기시킨후 터보 분자 펌프 (도시하지 않음)에 의해 약 10-6Torr의 진공도로 배기시켰다.
n형층의 형성:
이어서, 게이트 밸브 (606)를 개방하고 기판 홀더 (690)을 n형층 형성을 위한침적 챔버 (617)을 포함하는 n형층 수송 챔버 (602)로 이동시켰다. 게이트 밸브(606)을 폐쇄하였다. 이어서, 기판 홀더 (690)을 침적 챔버 (617)의 기판 온도 조절수단 (610) 아래에 이동시키고, 수소 가스를 유동시켜 n형층 수송 챔버 (602)의 내압을 n형층의 막 형성을 수행하는 내압과 실질적으로 동일하도록 만들었다. 이어서, 기판 생성물을 가열하기 위해 기판 온도 조절 수단 (610)을 하강시키고 기판 온도 조절 수단에 의해 330℃ (표 1-1 참조)에서 유지시켰다. 매스 플로우 조절기(636-639) 및 정지 밸브 (630-634) 및 (641-644)를 포함하는 원료 가스 공급계를 통하여 표 1-1에 나타낸 n형층 형성을 위한 원료 가스를 침적 챔버 (617)에 공급하였다. 침적 챔버 (617)의 내압을 진공 펌프 (도시하지 않음)에 의해 조절하여 1.2 Torr에서 유지하였다. 이어서, 2 W의 RF 전력을 인가하기 위해 RF 전원 (622)의 스위치를 켜서 RF 전력 공급컵 (620)을 통하여 침적 챔버 (617)에 인가하고, 여기서 글로우 방전이 발생하여 투명 및 전도층으로서의 ZnO막 상에 n형층으로서의 두께 20 nm의 n형 a-Si 반도체막의 형성을 야기하였다. 이후에 RF 전력의 인가 및 원료 가스의 공급을 종료하였다. 이어서, 수송 챔버 (602)의 내부를 터보-분자 펌프 (도시하지 않음)에 의해 약 10-6Torr의 진공도로 배기시켰다.
기판 조절 수단 (610)을 들어올리고 게이트 밸브 (607)을 개방하고 기판 홀더(690)을 i형층 형성을 위한 침적 챔버 (618)을 포함하는 i형층 수송 챔버 (603)으로 이동시켰다. 게이트 밸브 (607)을 폐쇄하였다.
제1 RF i형층의 형성:
이어서, 기판 홀더 (690)을 침적 챔버 (618)의 기판 온도 조절 수단 (611) 아래에 이동시키고, 수소 가스를 유동시켜 수송 챔버 (603)의 내압을 제1 RF i형층의 막 형성을 수행하는 내압과 실질적으로 동일하도록 만들었다. 이어서, 기판 온도를 조절하기 위해 기판 온도 조절 수단 (611)을 하강시켜 기판 온도 조절 수단에 의해 기판 온도를 300℃ (표 1-1 참조)에서 유지시켰다. 가스 공급관 (649), 정지 밸브(650-655) 및 (661-665) 및 매스 플로우 조절기 (656-660)를 포함하는 원료 가스 공급계를 통하여 표 1-1에 나타낸 제1 RF i형층 형성을 위한 원료 가스를 표 1-1에 나타낸 조건 하에 침적 챔버 (618)에 공급하였다. 침적 챔버 (618)의 내압을 진공 펌프 (도시하지 않음)에 의해 조절하여 0.5 Torr에서 유지하였다. 침적 챔버 (618)의 셔터 (695)를 폐쇄 상태로 유지시키면서 1.7 W의 RF 전력을 인가하기 위해 RF 전원 (624)의 스위치를 켜서 RF 바이어스 전력 공급 전극 (628)을 통하여 침적 챔버(618)에 인가하여 글로우 방전을 발생시키고 이에 의해 침적 챔버 (618)에 플라즈마를 발생시켰다. 플라즈마가 안정화될 때 셔터 (650)을 개방하여 n형층 상에 제1 RF i형층으로서의 두께 10 nm의 i형 a-Si 반도체막의 형성을 야기하였다.
이후에 셔터 (695)를 폐쇄하고 RF 전력의 인가 및 원료 가스의 공급을 종료하였다. 이어서, 침적 챔버 (603)의 내부를 터보-분자 펌프 (도시하지 않음)에 의해 약 10-6Torr의 진공도로 배기시켰다.
[MW i형 층의 형성]
이어서, 수소 가스를 유입시켜 수송 챔버 (603)의 내부 압력을 MW-i 형 층의 막 형성 수행시와 실질적으로 동일한 정도로 하였다. 이어서, 기판 온도 조절 수단 (611)을 사용하여 기판 온도를 조절하고 380℃에서 유지시켰다. 전술한 원료 가스 공급 설비를 통하여 MW i형 층의 형성에 대하여 표 1-1에 나타낸 원료 가스를 표 1-1에 나타낸 조건 하에 침적 챔버 (618)로 도입시켰다. 진공 펌프 (도시하지 않음)를 사용하여 침적 챔버 (618)의 내부 압력을 조절하고 8 mTorr에서 유지시켰다. 이어서, 마이크로파 전력왼 (도시하지 않음)을 켜서 200 W의 마이크로파 전력을 도파관 (626) 및 마이크로파 도입 윈도우 (625)를 통하여 침적 챔버 (618)에 인가하고, RF 바이어스 전력원 (도시하지 않음)으로부터 RF 바이어스 전력 700 W를 전극 (628)을 통하여 침적 챔버 (618)로 인가하여, 글로우 방전을 생성시켜 침적 챔버 (618)에 플라즈마를 형성하였다. 플라즈마가 안정해지면, 셔터 (695)를 개방하면, 제1 RF i형 층 상에 MW i형 층으로서 70 nm 두께의 i형 a-Si 반도체 막이 형성되었다.
이 후, 셔터 (695)를 차단하고, MW 전력 및 RF 바이어스 전력의 인가 및 원료 가스의 도입을 종료하였다. 이어서, 침적 챔버 (602)의 내부를 터보-분자 펌프(도시하지 않음)를 사용하여 진공도 약 10-6Torr로 탈기시켰다.
[제2 RF i형 층의 형성]
제1 RF i형층의 형성에 대한 상기 절차를 반복하여 MW i형 층 상에 제2 RF i형 층으로서 20 nm 두께의 i형 a-Si 반도체 막을 형성시켰다.
이후, RF 전력의 인가 및 원료 가스의 도입을 종료하였다.
이어서, 수송 챔버 (603)의 내부를 터보 분자 펌프 (도시하지 않음)를 사용하여 진공도 약 10-6Torr로 탈기시켰다.
기판 온도 조절 수단 (611)을 들어 을리고, 게이트 밸브 (608)을 개방하고, 기판 홀더 (690)을 p형 층의 형성을 위한 침적 챔버 (619)를 포함하는 p형 층 수송 챔버 (604)로 이동시켰다. 게이트 밸브 (608)을 차단하였다.
[수소 플라즈마 처리]
이어서, 기판 홀더 (690)을 이동시켜 침적 챔버 (619)의 기판 온도 조절 수단(612)의 하부에 위치시키고, 정지 밸브 (670) 내지 (674) 및 (681) 내지 (684) 및 매스 플로우 조절기 (676) 내지 (679)로 이루어진 원료 가스 공급 설비를 통하여 수소 가스 (H2)를 침적 챔버 (619)에 도입시켜 수송 챔버 (604)의 내부 압력을 제2 RF i형 층의 표면에 대한 수소 플라즈마 처리 수행시 (2.0 Torr)와 실질적으로 동일하게 하였다. 이어서, 기판 온도 조절 수단 (612)를 하강시켜 기판 온도를 조절하고, 기판 온도 조절 수단을 사용하여 이를 200℃ (표 1-1 참조)에서 유지시켰다. 수소 가스의 유량이 80 sccm에서 일정해지는 경우, RF 전력원 (623)을 켜서 RF 전력 도입 컵 (621)을 통하여 침적 챔버 (619)로 RF 전력 30 W를 인가함으로써, 수소 가스내에 글로우 방전을 생성시켜 수소 플라즈마를 형성시킴으로써, 제2 RF i-층의 표면을 30 초 동안 처리하였다. 이 수소 플라즈마 처리 조건을 표 1-1에 나타낸다.
[p형 층의 형성]
p형 층의 형성을 위하여 표 1-1에 나타낸 원료 가스를 상기 원료 가스 공급 설비를 통하여 표 1-1에 나타낸 조건 하에 침적 챔버 (619)로 도입하는 것을 제외하고, 상기한 수소 플라즈마 처리에서의 절차를 반복함으로써 제2 RF i형 층의 수소 플라즈마 처리된 표면 상에 p형 층으로서 20 nm 두께의 p형 uc-Si 반도체 막을 형성시켰다.
이후, RF 전력의 인가 및 원료 가스의 도입을 종료하였다. 기판 온도 조절 수단 (612)를 들어올렸다. 이어서, 수소 가스를 5 분 동안 p형 층 수송 챔버로 유입시켰다. 이어서, 수소 가스의 도입을 종료하였다. 이어서, 수송 챔버 (604)의 내부를 터보 분자 펌프 (도시하지 않음)를 사용하어 진공도 약 10-6Torr로 탈기시켰다. 게이트 밸브 (609)를 개방하고, 기판 홀더 (690)을 언로드 챔버 (605)로 이동시키고, 이를 냉각시켰다. 이어서, 이를 막 형성 장치로부터 배출시켰다.
결과의 p형 층 상에, 내열 진공 침적 공정을 사용하여 투명한 전극 층 (107)로서 70 nm 두께의 In2O3막을 형성시켰다.
마지막으로, 투명한 전극 층 (107)에 진공 증발범을 사용하여 Cr (100nm)/Ag (1μm)/ Cr (100 nm)로 이루어진 빗-형태의 집전극 (도 4에 도시한 형태)을 형성시켰다.
이와 같이 하여, 도 1에 도시한 형태의 광기전력 소자를 수득하였다.
이 방법으로, 이후 기술하는 평가용 소자 샘플 실시예 1-1로서 5 개의 광기전력 소자 샘플을 제조하였다.
[비교예 1-1]
실시예 1의 SUS 판의 표면 처리에서 마모 연마 및 버프 (buff) 연마를 추가로 수행하는 것을 제외하고, 실시예 1의 방법을 반복하여 평가용 기판 샘플 비교예 1-1로서 기판 검체, 평가용 기판 제품 샘플 비교예 1-4로서 기판 제품, 및 평가용 소자 샘플 비교예 1-1로서 5 개의 광기전력 소자 샘플을 수득하였다.
[비교예 1-2]
실시예 1의 SUS 판의 표면 처리에서 마모성 연마, 버프 연마 및 전해 연마를 추가로 수행하는 것을 제외하고, 실시예 1의 방법을 반복하여 평가용 기판 샘플 비교예 1-2로서 기판 검체, 평가용 기판 제품 샘플 비교예 1-5로서 기판 제품, 및 평가용 소자 샘플 비교예 1-2로서 5 개의 광기전력 소자 샘플을 수득하였다.
[비교예 1-3]
실시예 1의 SUS 판의 표면 처리에서 브라이트 어닐링 후 공기 압력 0.5kgf/cm2에서 비드 블래스팅 (bead-blasting) 처리에 의해 표면 조직화 처리를 수행하는 것을 제외하고, 실시예 1의 방법을 반복하여 평가용 기판 샘플 비교예 1-3으로서 기판 검체, 평가용 기판 제품 샘플 비교예 1-6으로서 기판 제품, 및 평가용 소자샘플 비교예 1-3으로서 5 개의 광기전력 소자 샘플을 수득하였다.
[평가]
1. 각 기판 샘플 실시예 1-1, 비교예 1-1, 비교예 1-2 및 비교예 1-3에 대하여, 그의 표면 패턴을 전자 현미경 (SEM)을 사용하여 관찰하였다.
수득된 관찰 결과를 표 1-2에 총괄하여 나타낸다.
표 1-2에 나타낸 결과로부터, 실시예 1-1의 샘플이 소정 방향으로 배열된 선상 요철이 제공된 불규칙적 표면 패턴을 갖고, 샘플 비교예 1-1은 선상 요철이 없는 실질적으로 균일한 표면 패턴을 갖고, 샘플 비교예 1-2는 비교예 1-1 보다 균일한 표면 패턴을 갖고, 선상 요철을 갖지 않으며, 샘플 비교예 1-3은 전표면에 분포된 불규칙적인 조직화 구조를 갖고 선상 요철을 갖지 않는 표면 패턴을 갖는다.
2. 각 기판 제품 샘플 실시예 1-2, 비교예 1-4, 비교예 1-5 및 비교예 1-6에 대하여, 흑색 반사 층으로서 ZnO 막의 평균 입도비를 통상적인 방법으로 조사하였다.
또한, 각 기판 제품 샘플에 대하여, 집적 구가 설치된 분광 광도계를 사용하여 총 반사율 (정규 반사율 및 확산 반사율의 합) 및 확산 반사율을 조사하였다.
수득된 조사 결과를 표 1-3에 총괄하여 나타낸다. 표 1-3에 나타낸 값들을 실시예 1-2의 기판 제품 샘플에 대하여 수득된 수치를 기준하여 표준화한다.
표 1-3에 나타낸 결과로부터 하기 사실을 알 수 있다. 기판 제품 샘플 실시예 1-2는 ZnO 막에 대하여 뚜렷하게 큰 평균 입도비를 갖고, 총 반사율 및 확산 반사율 면에서 탁월하다. 기판 제품 샘플 비교예 1-4 및 1-5 각각은 ZnO 막에 대하여 비교적 작은 평균 입자비를 갖고, 확산 반사율에서 불량하다. 기판 제품 샘플 비교예 1-6은 총 반사율에서 불량하나, 확산 반사율은 비교적 높다.
3. 각각 5 개의 광기전력 소자 샘플로 이루어진 각 소자 샘플 실시예 1-1, 비교예 1-1, 비교예 1-2 및 비교예 1-3의 대하여, 각 소자 샘플의 5 개의 광기전력소자 샘플 각각을 동일한 면적을 갖는 25 개의 소자로 절단하였다. 이로서, 각 소자 샘플에 대하여 총 125 개의 소자를 수득하였다.
각 소자 샘플의 경우, 상기와 같이 수득된 소자를 사용하여 하기 방법으로 (1) 수율, (2) 밀착 강도, (3) 초기 광전 변환 효율, (4) 광 열화, (5) HHRB 시험에서 열화 및 (6) 온도 및 습도 주기 시험에 대한 열화에 대하여 평가를 수행하였다. 수득된 평가 결과를 표 1-4에 총괄하여 나타낸다.
(1) 수율의 평가:
각 소자 샘플의 125 개의 소자 각각에 대하여, 암실에서 소자를 유지시키면서 역 바이어스 전압 -1.0 V를 인가하고, 이 때의 단락 저항을 측정하였다. 실용적으로 허용할 만한 3.0 × 104Ω cm2이상의 단락 저항 값을 나타내는 소자의 수를 조사하였다. 조사된 수를 표 1-4에 수율로서 나타낸다.
표 1-4에 나타낸 값은 1.0으로 조정한 소자 샘플 실시예 1-1의 수율에 대한 값이다.
(2) 밀착 강도의 평가:
이 평가를 하기 방법으로 통상적인 밀착 강도 시험을 사용하여 수행하였다. 각 소자 샘플의 125 개의 소자로부터 랜덤하게 선택된 하나의 소자에 100 개의 눈금으로 이루어지는 격자 패턴을 형성하도록 그의 표면에 1 mm 간격으로 십자형으로 10 개의 절개선을 만들었다. 이어서, 셀로판 접착 테이프를 격자 패턴 상에 충분히 적층시킨 후, 셀로판 테이프를 동시에 박리시켰다. 박리된 소자의 면적을 조사하였다. 이와 같이 조사한 박리된 면적을 밀착 강도로 하였다.
수득된 평가 결과를 표 1-4에 총괄하여 나타낸다. 표 1-4에 나타낸 결과는 1.0으로 조정한 소자 샘플 실시예 1-1의 박리 면적에 대한 값이다.
(3) 초기 광전 변환 효율의 평가:
하기 방법으로 평가를 수행하였다. 각 소자 샘플의 125 개의 소자로부터 랜덤하게 선택된 하나의 소자를 100 mW/cm2의 세기로 AM 1.5 광선 조사를 수행하고, 이 때의 V-I 특성을 측정하여 초기 광전 변환 효율을 수득하였다.
수득된 평가 결과를 표 1-4에 총괄하여 나타낸다. 표 1-4에 나타낸 값은 1.0 으로 조정한 소자 샘플 실시예 1-1의 초기 광전 변환 효율에 대한 값이다.
(4) 광 열화의 평가:
하기 방법으로 평가를 수행하였다. 상기 (3)에서 초기 광전 변환 효율의 측정을 수행한 각 소자 샘플의 소자를 25 ℃/ 50 %RH의 분위기 하에 100 mW/cm2의 세기로 500 시간 동안 AM 1.5의 광선을 조사한 후, 100 mW/cm2의 세기의 AM 1.5 광선 조사 하의 그의 광전 변환 효율을 상기 (3)과 동일한 방법으로 측정하였다.
초기 광전 변환 효율 및 충분한 내구성 시험 후의 광전 변환 효율 사이의 변화율 (또는 감소비).
수득된 평가 결과를 표 1-4에 총괄하여 나타낸다. 표 1-4에 나타낸 값들은 1.0으로 조정한 소자 샘플 실시예 1-1의 변화율에 대한 값이다.
(5) HHBR 시험에서 열화의 평가:
본 평가는 하기 방법으로 통상적인 HHRB (고온-고습 역 바이어스) 시험에의하여 수행하였다. 각 소자 샘플의 잔여 샘플로부터 랜덤하게 선택된 하나의 소자에 대하여, 그의 초기 광전 변환 효율을 상기 (3)과 동일한 방법으로 측정하였다. 이어서, 소자를 80 ℃/80 %RH의 암실에서 100 시간 동안 유지시키고, 0.8 V의 역바이어스 전압을 인가하였다. 이어서, 100 mW/cm2의 세기의 AM 1.5 광선 조사하의 광전 변환 효율을 상기 (3)에서와 동일한 방법으로 측정하였다.
초기 광전 변환 효율 및 내구성 시험 후 광전 변환 효율 사이의 변화율 (또는 감소비)
수득된 평가 결과를 표 1-4에 총괄하여 나타낸다. 표 1-4에 나타낸 값들은 1.0으로 조정한 소자 샘플 실시예 1-1의 변화율에 대한 값이다.
(6) 온도 및 습도 주기 시험에서 열화의 평가:
본 평가는 하기 방법으로 통상적인 온도 및 습도 주기 시험에 의하여 수행하였다. 각 소자 샘플의 잔여 소자로부터 랜덤하게 선택된 하나의 소자에 대하여, 상기 (3)과 동일한 방법으로 그의 초기 광전 변환 효율을 측정하였다. 이어서, 소자를 85℃/85 %RH의 암실에서 3 시간 동안 노출시키는 주기, -40℃의 분위기에서 70분 동안 노출시키는 주기, 및 85℃/85 %RH의 분위기로 70 분 동안 노출시키는 주기를 70 회 교대로 반복하였다. 이후, 100 mW/cm2의 세기의 AM 1.5 광선 조사하의 그의 광전 변환 효율을 상기 (3)과 동일한 방법으로 측정하였다.
초기 광전 변환 효율 및 내구성 시험 후 광전 변환 효율의 변화율 (또는 감소비)
수득된 평가 결과를 표 1-4에 총괄하여 나타낸다. 표 1-4에 나타낸 값은 1.0으로 조정한 소자 샘플 실시예 1-1의 변화율에 대한 값이다.
표 1-4에 나타낸 결과에 근거하여, 하기 사실을 이해할 수 있다. 소자 샘플비교예 1-1 및 비교예 1-2는 수율 및 접착 강도의 면에서 소자 샘플 실시예 1-1 보다 뚜렷하게 불량하다.
소자 샘플 비교예 1-1 및 비교예 1-2는 기타 평가 항목의 면에서도 소자 샘플 실시예 1-1 보다 불량하다. 소자 샘플 비교예 1-1 및 비교예 1-2가 소자 샘플 실시예 1-1 보다 불량한 이유는 접착 강도의 불충분 때문에 직렬 저항의 증가에 의해 야기되는 필 팩터 (F.F)의 감소에 주로 기인한 것으로 여겨진다.
소자 샘플 비교예 1-3은 초기 광전 변환 효율 및 내구성 시험 후 광전 변환 효율의 면에서 소자 샘플 실시예 1-1 보다 뚜렷하게 불량하다. 소자 샘플 비교예 1-3이 초기 광전 변환 효율의 면에서 소자 샘플 실시예 1-1 보다 불량한 이유는 소자 샘플 비교예 1-3의 경우에 요철의 정도가 과다하게 크고, 이로 인하여 단락 저항의 감소를 야기시키는 반도체층 부분에서 특정한 결함이 생성되어, 필 팩터 (F.F) 및 개방 회로 전압 (Voc)의 감소를 일으키는 것으로 여겨진다.
따라서, 광기전력 소자 (소자 샘플 실시예 1-1)은 광기전력 특성의 면에서 통상적인 임의의 광기전력 소자 (소자 샘플 비교예 1-1, 비교예 1-2 및 비교예 1-3)보다 뚜렷하게 월등함을 알 수 있다.
[실시예 2]
본 실시예에서, 하기의 방법으로 도 1에 나타난 형태의 복수의 광기전력 소자가 제조되었다.
(1) 기판의 제조
상기 설명된 강철의 제조, 고온 롤링, 냉각 롤링 및 최종 공정에 의하여 수득되는 복수의 스테인레스 강 슬랩이 제공되었다. 각각의 스테인레스 강 슬랩에 표 2-1에 나타난 상이한 방법, 특히 광휘 어닐링의 수행, 및(또는) 어닐링 및 산 세척의 조합의 수행 및(또는) 스킨패스 롤링 밀을 사용하여 표면 마감을 수행하거나, 또는 수행하지 않는 방법, 및 기계적 연마 (벨트 연마, 마포 연마, 또는 배럴 연마) 또는 전해질 연마법을 수행하여 표면 러핑 처리를 수행하였다.
이러한 방법으로, 0.20 mm의 두께 및 50 mm × 50 mm 크기로 도 3a, 3b, 또는 3c에서 나타나는 것처럼 배열된 복수의 선상 요철을 포함하는 특정의 불규칙적 표면 구조를 갖는 상이한 불규칙적 표면의 다양한 스테인레스 강판을 수득하였다.
이러한 방법으로, 상이한 특정의 불규칙적 표면 구조를 갖는 복수의 스테인레스 강판을 제조하였다.
그 결과의 스테인레스 강판 각각을 표 2-1에 나타난 조건하에서 하기 방법으로 표면 부식 처리를 수행하였다.
스테인레스 강판을 도 5에 나타난 DC 마그네트론 분산 장치의 처리 챔버(501)에 도입하고, 스테인레스 강판 (도 5의 502)을 전기 가열기가 장착된 함침 테이블 (503)에 위치시킨다. 스테인레스 강판의 온도를 조절하여 가열기를 사용하여 실온 내지 200℃의 온도로 조절하고 유지하였다. 그 후, 콘덕턴스 밸브 (513)을 통하여 오일 확산 펌프 (나타내지 않음)에 연결된 배기 포트를 통하여 1 × 10-6토르의 진공도로 처리 챔버 (501)의 내부를 배기하였다. 처리 챔버 (501)의 내부압이 상기 진공도로 일정하게 될 때, 밸브 (514)를 개방하여 매스 유동 조절기 (516)을 조정하면서, 50 sccm의 유동 속도로 아르곤 가스를 가스 수용기 (나타내지 않음)로 부터 처리 챔버 (501)로 도입하였다. 콘덕턴스 밸브 (513)을 조절하여 처리 챔버 (501)의 내부 압력을 6 mTorr로 조정하였다. 분산 동력원 (506)으로 부터의 100 내지 600W 범위의 RF 전력을 스테인레스 강판에 적용하여, 백열 방전을 발생시켜 처리 챔버 (501)에서 아르곤 플라즈마를 생성하였고, 이때, 아르곤 플라즈마를 생성하는 백열 방전의 발생은 2 내지 10 분간 계속되어, 스테인레스 강판의 표면이 아르곤 플라즈마에 의하여 부식된다. 이후, RF 전력의 적용 및 아르곤 가스의 도입을 종료하였다. 그리고, 스테인레스 강 기판을 실온으로 냉각하고, 소자로부터 분리하였다. 이렇게 하여, 스테인레스 강판 각각의 불규칙적 표면 구조의 표면이 아르곤 플라즈마에 의하여 부식되었다.
이러한 방식에서, 각각의 경우에 복수의 기판 시료가 수득되었다.
각각의 경우에 수득된 기판 시료중 하나를 평가용으로 보관하였다.
(2) 광기전력 소자의 제조
남아있는 기판 시료 각각에, 핀 연결의 중첩된 구조를 갖는 반도체층을 표2-1에 나타낸 조건하에서 실시예 1과 동일한 방법으로 제조하고, 표 2-1에 나타낸 조건하에서 실시예 1과 동일한 방법으로 반도체층상에 In2O3으로 이루어진 투명 전극 및 접전전극을 형성시킨다. 이렇게 하여, 광기전력 소자를 수득하였다.
이러한 방식으로 상이한 기판 시료 각각에 대한 복수의 광기전력 소자 시료를 제조하였다.
[평가]
1. 평가용으로 보관된 기판 시료 각각에 대하여, 프로필로메트(ALPHASTEP: 상표명, 덴코사 제조)를 사용하여 선상 요철에 대해 평행 방향의 중심선 평균 조도(粗面度) Ra(X) 및 선상 요철에 대해 수직 방향의 중심선 평균 조도 Ra(Y)를 측정하여 불규칙적 표면 경향을 조사하였다. 스캐닝은 400 μm 길이의 L로 수행하고, 매 길이 1 μm 당 5 지점에서 측정하였다.
그 결과, 각각의 기판 시료는 Ra(X)에 대해서는 5 내지 350 nm, Ra(Y)에 대해서는 8 내지 650 nm의 범위에서 발견되었다.
2. 상기 수득된 광기전력 소자에 대하여, 실시예 1에서와 동일한 방법으로 (a) 수율, (b) 밀착강도, (c) HHRB 실험에서의 분해 및 (d) 온도 및 습도 순환 실험에서의 분해에 관하여 평가하였다.
2-(1). 수율 (a)에 대하여 평가된 결과를 모아 도 8a에서 Ra(X) 및 Ra(Y)의 관계를 그래프로 나타내었다.
도 8a에서, Ra(X)가 30 nm, Ra(Y)가 50 nm이고 Ra(X)/Ra(Y)가 0.6인 기판산물 시료를 사용하고, 만족스러운 수율 (a)을 얻은 광기전력 소자를 표준으로 ○표시를 하였다. 수율 면에서 표준 보다 우수한 광기전력 소자는 ◎ 표시로 나타내었다. 수율 면에서 표준보다 불량한 광기전력 소자의 경우, △로 표시하였다. 수율면에서 표준 보다 현저히 불량한 광기전력 소자 시료는 ●로 표시하였다.
도 8a에 나타난 결과로부터, 하기 사실이 이해되었다. 15 내지 300 nm의 Ra(X), 20 내지 600 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에, 목적하는 광기전력 소자의 수율은 만족스러웠다. 특히, 25 내지 150 nm의 Ra(X), 60 내지 300 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 목적하는 광기전력 소자의 수율은 현저히 우수하였다.
한편, 300 nm를 넘어서는 Ra(X), 600 nm를 넘어서는 Ra(Y) 또는 20 nm 미만의 Ra(Y)의 기판 시료 및 0.8 미만의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 실질적으로 사용 가능한 광기전력 소자의 수율은 현저히 불량하였다. 이러한 이유는 선상 요철이 과도하게 크기 때문에 분로된 저항의 감소에 기인한다고 생각된다.
더욱이, 300 nm 이하의 Ra(X) 및 20 nm 미만의 Ra(Y)의 기판 시료, 또는 15 nm 미만의 Ra(X) 및 600 nm 이하의 Ra(Y)의 기판 시료의 경우에, 실질적으로 사용 가능한 광기전력 소자의 수율은 현저히 불량하다. 이러한 이유는 주로 층 박리에 기인하는 것으로 생각된다.
2-(2). HHRB 실험 (c)에서의 분해 및 온도 및 습도 순환 실험에서의 분해에 대한 평가 결과를 도 8b에서 Ra(X) 및 Ra(Y)의 관계로 그래프로 집합적으로 나타내었다.
도 8b에서, 30 nm의 Ra(X), 50 nm의 Ra(Y) 및 0.6의 Ra(X)/Ra(Y)의 기판 시료를 사용한 광기전력 소자에서 평가 항목 (c) 및 (d)에서 만족스러운 것을 표준으로서 ○로 표시하였다. 평가 항목 (c) 및 (d)의 면에서 표준 보다 우수한 광기전력 소자 시료를 ◎로 표시하였다. 평가 항목 (c) 및 (d)의 면에서 표준 보다 불량한 것을 △로 표시하였다. 평가 항목 (c) 및 (d)의 면에서 표준 보다 현저히 불량한 것을 ●로 표시하였다.
도 8b에서 나타난 결과로부터, 하기 사실이 이해되었다. 도 8a에 나타난 결과로부터, 하기 사실이 이해되었다. 15 내지 300 nm의 Ra(X), 20 내지 600 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에, 그 결과의 모든 광기전력 소자는 평가 항목 평가 항목 (c) 및 (d)의 면에서 꽤 만족스러웠다. 특히, 25 내지 150 nm의 Ra(X), 60 내지 300 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 그 결과의 모든 광기전력 소자는 평가 항목 (c) 및 (d)의 면에서 현저히 우수하였다.
한편, 300 nm를 넘어서는 Ra(X), 600 nm를 넘어서는 Ra(Y) 또는 20 nm 미만의 Ra(Y)의 기판 시료 및 0.8 을 초과하는 Ra(X)/Ra(Y)의 기판 시료를 사용하여 수득된 광기전력 소자 시료는 평가 항목 (c) 및 (d)의 평가 후에 개방 회로 전압(Voc)은 특히 현저히 감소하였다. 따라서, 이들 모두는 광기전력 특성이 불량한 것으로 생각된다.
더욱이, 300 nm 이하의 Ra(X) 및 20 nm 미만의 Ra(Y)의 기판 시료, 또는 15 nm 미만의 Ra(X) 및 600 nm 이하의 Ra(Y)의 기판 시료를 사용하여 수득된 광기전력 소자의 경우에, 모든 광기전력 소자는 평가 항목 (c) 및 (d)의 평가 동안 주로 층 박리에 기인하는 직렬 저항의 분명한 증가가 발견되었다. 따라서, 이들 모두는 광기전력 특성이 불량한 것으로 이해된다.
부수적으로, 도 8a 및 도 8b에서 나타난 시료에 기계적 연마로써 Ra(Y) 방향으로 초미세 마찰 그레인을 사용하여 벨트 연마하였다. 표 2-2에서, 이러한 시료에 대한 벨트 연마 및 표면 부식 처리의 조건을 집합적으로 나타내었다.
상기 설명된 결과를 기준으로, 15 내지 300 nm의 Ra(X), 20 내지 600 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)인 특정의 불규칙적 표면 구조의 불규칙적 표면을 갖는 기판을 사용함으로 우수한 광기전력 특성을 갖는 고품질의 광기전력 소자를 고수율로 효과적으로 제조할 수 있는 것으로 생각된다.
[실시예 3]
본 실시예에서, 하기의 방법으로 도 1에 나타난 형태의 복수의 광기전력 소자가 제조되었다.
(1) 기판의 제조
상기 설명된 강철의 제조, 고온 롤링, 냉각 롤링 및 최종 공정에 의하여 수득되는 복수의 스테인레스 강 슬랩이 제공되었다. 각각의 스테인레스 강 슬랩에 표 3-1에 나타난 상이한 방법, 특별히 광휘 어닐링의 수행, 및(또는) 어닐링 및 산 세척의 조합의 수행 및(또는) 스킨패스 롤링 밀을 사용하여 표면 마감을 수행하거나, 또는 수행하지 않는 방법, 및 기계적 연마 (벨트 연마, 마포 연마, 또는 배럴 연마) 또는 전해질 연마를 수행하여 표면 러핑 처리를 수행하였다.
이러한 방법으로, 0.20 mm의 두께 및 50 mm × 50 mm 크기이고, 도 3a, 3b, 또는 3c에서 나타나는 것처럼 배열된 복수의 선상 요철을 포함하는 특정의 불규칙적 표면 구조를 갖는 상이한 불규칙적 표면을 갖는 다양한 스테인레스 강판을 수득하였다.
이러한 방법으로, 상이한 특정의 불규칙적 구조를 갖는 복수의 스테인레스 강판을 제조하였다.
그 결과의 스테인레스 강판 각각을 표 3-1에 나타난 조건하에서 실시예 2와 같은 분산 장치를 사용하는 동일한 방법으로 표면 부식 처리를 수행하였다.
이러한 방식으로, 복수의 기판 시료가 수득되었다.
각각의 경우에 수득된 기판 시료중 하나를 평가용으로 보관하였다.
(2) 이면 반사층 및 투명 전도층의 제조
표 3-1에서 나타난 조건하에서 실시예 1과 동일한 방법으로 잔류 기판 시료의 각각에 이면 반사층으로서 100 nm 두께의 AlSi 필름 및 투명 전도층으로서 1 μm 두께의 ZnO 필름을 순차적으로 형성하여 기판 산물 시료를 수득하였다.
이러한 방식으로, 상이한 기판 시료 각각에 대한 복수의 기판 산물 시료를 제조하였다.
각각의 경우에 그렇게 수득된 기판 산물 시료에서, 하나를 평가용으로 보관하였다.
(3) 광기전력 소자의 제조
표 3-1에 나타낸 조건하에서 실시예 1과 동일한 방법으로 각각의 잔류 기판 산물 시료를 사용하여, 핀형 반도체층, 투명 전극 (In2O3포함) 및 접전전극을 순차적으로 형성하여, 복수의 광기전력 소자를 제조하였다.
평가
1. 평가용으로 보관된 기판 시료 각각의 경우에, 실시예 2와 동일한 방법으로 불규칙적 표면 형상을 조사하였다.
그 결과, 각각의 기판 시료는 Ra(X)에 대해서는 5 내지 350 nm, Ra(Y)에 대해서는 8 내지 650 nm의 범위에서 발견되었다.
2. 평가용으로 보관된 각각의 기판 산물 시료에 대하여, 실시예 1에서와 동일한 방법으로 이면 반사층으로서 ZnO 필름의 평균 입자 크기 및 총 반사율 및 난반사를 조사하였다.
그 결과, 하기 사실을 얻었다.
Ra(X)가 15 nm 이상이고, Ra(Y)가 20 nm 이상일 때, ZnO필름의 구성 결정성 재료는 성장하여 바람직하게 큰 평균 입자 크기를 갖는다.
Ra(X)가 300 nm를 초과하거나, 또는 Ra(X)가 600 nm를 초과하거나, 또는 Ra(Y)가 20 nm의 Ra(X)를 초과하고, Ra(X)/Ra(Y)가 0.8일 때, 총 반사율은 감소하며, 난반사도 감소한다. 특히, Ra(X)가 300 nm 이하이고, Ra(Y)가 200 nm이하일때, 또한 Ra(X)가 15 nm 미만이고, Ra(Y)가 600 nm이하일 때, 총 반사는 만족스러울지라도 난반사는 감소한다.
다른 한편, Ra(X)가 15 내지 300 nm의 범위이고, Ra(Y)가 20 내지 600 nm의 범위이고, Ra(X)/Ra(Y)가 0.8 이하일 때, 총 반사 및 난반사 모두가 우수하다. 특히, Ra(X)가 25 내지 150 nm의 범위이고, Ra(Y)가 60 내지 300 nm의 범위이고, Ra(X)/Ra(Y)가 0.8 이하일 때, 총 반사 및 난반사는 현저히 우수하다.
3. 상기 수득된 광기전력 소자의 경우, 평가는 실시예 1에서와 동일한 방법으로 (a) 수율, (b) 밀착강도, (c) HHRB 실험에서의 분해 및 (d) 온도 및 습도 순환 실험에서의 분해에 대하여 평가하였다.
3-(1). 수율 (a)에 대하여 평가된 결과를 모아 도 9(a)에서 Ra(X) 및 Ra(Y)에 대한 그래프로 나타내었다.
도 9a에서, Ra(X)가 30 nm, Ra(Y)가 50 nm이고 Ra(X)/Ra(Y)가 0.6인 기판 산물 시료가 사용된 광기전력 소자에서, 만족스러운 수율 (a)을 얻은 경우를 표준으로 ○ 표시를 하였다. 수율 면에서 표준 보다 우수한 광기전력 소자 시료는 ◎ 표시로 나타내었다. 수율 면에서 표준보다 불량한 광기전력 소자의 경우, △로 표시하였다. 수율 면에서 표준 부다 뚜렷이 불량한 광기전력 소자 시료는 ●로 표시하였다.
도 9a에 나타난 결과로부터, 하기 사실이 이해되었다. 15 내지 300 nm의 Ra(X), 20 내지 600 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 광기전력 소자의 수율은 만족스러웠다. 특히, 25 내지 150 nm의 Ra(X), 60 내지 300 nm의 Ra(Y) 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 광기전력 소자의 수율은 현저히 우수하였다.
한편, 300 nm를 넘어서는 Ra(X)의 기판 시료, 600 nm를 넘어서는 Ra(Y)의 기판 시료, 또는 20 nm 미만의 Ra(Y)의 기판 시료 및 0.8 이하의 Ra(X)/Ra(Y)의 기판 시료를 사용한 경우에 실질적으로 사용 가능한 광기전력 소자의 수율은 현저히 불량하였다. 이러한 이유는 선상 요철이 과도하게 크기 때문에 분로된 저항의 감소에 기인한다고 생각되었다.
더욱이, 300 nm 이하의 Ra(X) 및 20 nm 미만의 Ra(Y)의 기판 시료, 또는 15 nm 미만의 Ra(X) 및 600 nm 이하의 Ra(Y)의 기판 시료의 경우에, 실질적으로 사용 가능한 광기전력 소자의 수율은 현저히 불량하다. 이러한 이유는 주로 층 박리에 기인하는 것으로 생각되었다.
3-(2). HHRB 시험 (c)에서의 분해 및 온도 및 습도 주기 시험 (d)에서의 분해에 대한 평가 결과를 도 9(b)에서 Ra(X) 및 Rb(Y)에 관한 그래프로 함께 도시하였다.
도 9(b)에서, Ra(X)가 30 nm이고, Ra(Y)가 50 nm이며 Ra(X)/Ra(Y)가 0.6인 기판 시료를 사용한 광기전력 소자 시료에 있어서 평가 항목 (c) 및 (d)가 양호한 것으로 밝혀진 것을 표준으로서 ○로 표시하였다. 평가 항목 (c) 및 (d)에 있어서 표준보다 월등한 광기전력 소자 시료는 ◎로 표시하였다. 평가 항목 (c) 및 (d)에 있어서 표준보다 불량한 광기전력 소자 시료는 ●로 표시하였다.
도 9(b)에 나타난 결과로부터 하기 사실이 이해된다. Ra(X)가 15 내지 300nm이고 Ra(Y)가 20 내지 600 nm이며 Ra(X)/Ra(Y)가 0.8 이하인 기판 시료를 사용한 경우에는 수득된 광기전력 소자 시료가 모두 평가 항목 (c) 및 (d)에 있어서 매우 양호하였다.
반면, Ra(X)가 300 nm을 초과하는 기판 시료, Ra(Y)가 600 nm을 초과하는 기판 시료, 또는 Ra(Y)가 20 nm 미만이고 Ra(X)/Ra(Y)가 0.8을 초과하는 기판 시료를 사용하여 얻은 광기전력 소자 시료는 평가 항목 (c) 또는 (d)의 평가를 거친후에 개방 회로 전압 (Voc)이 특히 현저하게 감소한 것으로 나타났다. 따라서, 이들은 모두 광기전력 특성이 불량한 것으로 이해된다.
또한, Ra(X)가 300 nm 이하이고 Ra(Y)가 20 nm 미만인 기판 시료, 또는 Ra(X)가 15 nm 미만이고 Ra(Y)가 600 nm 이하인 기판 시료를 사용하여 얻은 광기전력 소자 시료는 모두 평가 항목 (c) 또는 (d)의 평가 동안에 주로 층 박리에 기인하는 직렬 저항의 분명한 증가가 발견되었다. 따라서, 이들은 모두 광기전력 특성이 불량한 것으로 이해된다.
부수적으로, 도 9(a) 및 도 9(b)에 도시한 시료를 기계적 연마로써 Ra(Y) 방향으로 초미세 마찰 그레인을 사용하여 벨트 연마하였다. 표 3-2에 이들 시료에 대한 벨트 연마 및 표면 에칭 처리 조건을 함께 기재하였다.
상술한 결과를 기준으로, Ra(X)가 15 내지 300 nm이고 Ra(Y)가 20 내지 600 nm이며 Ra(X)/Ra(Y)가 0.8 이하인 특정의 불규칙적 표면 구조의 불규칙 표면을 갖는 기판을 사용함으로써 우수한 광기전력 특성을 갖는 고품질의 광기전력 소자를 높은 수율로 효과적으로 제조할 수 있는 것으로 이해된다.
[실시예 4]
본 실시예에서는 도 1에 도시한 형태의 복수의 광기전력 소자를 하기 방법으로 제조하였다.
(1) 기판의 제조
상술한 강 제조, 고온 롤링, 냉각 롤링 및 최종 공정에 의해 얻은 복수의 페라이트 스테인레스강 슬랩을 제조하였다. 각각의 스테인레스강 슬랩을 표 4-1에 기재한 상이한 방법, 특히 광휘 어닐링의 수행, 산 세척의 수행, 및 스킨패스 롤링 밀을 사용하여 표면 마감을 수행하거나 또는 수행하지 않는 방법으로 표면 러핑 처리를 행하였다.
이렇게 하여, 두께가 0.20 mm이고 크기가 50 mm x 50 mm이며 각각 도 3(a), 3(b) 또는 3(c)에 도시한 바와 같은 상이한 불규칙적 표면 패턴을 갖는 복수의 페라이트 스테인레스강 플레이트를 수득하였다.
이러한 방법으로, 상이한 특정의 불규칙적 표면 구조를 갖는 각각의 페라이트 스테인레스강 플레이트에 대하여 복수의 페라이트 스테인레스강 플레이트를 제조하였다.
수득된 각각의 스테인레스강 플레이트를 어닐링 장치 (도시하지 않음)에 도입하고, 여기서 이들의 표면을 600℃의 온도에서 어닐링 처리한 후 실온으로 서서히 냉각시켰다 (표 4-1 참조).
이러한 방법으로 복수의 기판 시료를 수득하였다.
각각의 경우에 수득된 기판 시료중 하나를 평가용으로 보관하였다.
(2) 배면 반사층 및 투명 도전층의 형성
표 4-1에 기재된 조건하에 실시예 1과 동일한 방법으로 나머지 기판 시료 각각에 배면 반사층으로서 두께 50 nm의 AlTi 필름 및 투명 도전층으로서 두께 1 μm의 ZnO 필름을 순차적으로 형성하여 기판 생성물 시료를 수득하였다.
이러한 방식으로, 상이한 기판 시료 각각에 대한 복수의 기판 생성물 시료를 제조하였다.
각각의 경우에 상기한 바와 같이 하여 얻은 기판 생성물 시료중 하나를 평가용으로 보관하였다.
(3) 광기전력 소자의 제조
표 4-1에 기재된 조건하에 실시예 1과 동일한 방법으로 각각의 나머지 기판 생성물 시료를 사용하여 pin 접합부를 갖는 광전 변환층, 투명 전극 (In2O3로 구성됨) 및 접전 전극을 순차적으로 형성하여 복수의 광기전력 소자 시료를 제조하였다.
평가
1. 평가용으로 보관된 기판 시료 각각에 대하여 실시예 2와 동일한 방법으로 불규칙적 표면 패턴을 조사하였다.
그 결과, 각각의 기판 시료는 Ra(X)가 5 내지 350 nm 범위이고 Ra(Y)가 8 내지 650 nm 범위인 것으로 밝혀졌다.
이들 기판 시료 중에서, 실시예 3에서 우수한 결과를 나타낸, Ra(X)가 15 내지 300 nm, Ra(Y)가 20 내지 600 nm, Ra(X)/Ra(Y)가 0.8 이하인 파라미터를 갖는 기판 시료에 대하여 상기 기판 시료 각각에 대한 선상 요철의 피치 d를 조사하였다.
그 결과, 이들의 피치 d는 0.2 내지 30 μm 범위인 것으로 밝혀졌다,
2. 각각의 기판 생성물 시료에 대하여 피치 d가 0.2 내지 30 μm인 기판 시료를 기준으로 하여 총 반사율 및 난 반사율을 평가하였다. 평가 결과를 표 4-2에 함께 기재하였다. 표 4-2에 기재된 값들은 피치 d가 5.0 μm인 경우의 상응하는 값을 1.0으로 설정했을 때의 상대적 값이다.
표 4-2에 기재된 결과를 기준으로 다음 사실이 이해된다. 피치가 0.5 내지 20 μm 범위인 경우에는 총 반사율과 난 반사율이 모두 충분히 높다. 피치 d가 0.5 μm 미만인 경우에는 총 반사율이 저하되고 이 때문에 난 반사율도 따라서 저하된다. 피치 d가 20 μm을 초과하는 경우에는 총 반사율은 비교적 높지만 난 반사율이 저하되어 통상의 연마된 표면의 경우와 동일하게 된다.
3. 수득된 광기전력 소자 시료에 대하여 피치 d가 0.2 내지 30 μm인 기판 생성물 시료를 기준으로 하여 실시예 1과 동일한 방법으로 (a) 수율, (b) 접착 강도, (c) HHRB 시험에서의 분해 및 (d) 온도 및 습도 주기 시험에서의 분해에 대하여 평가하였다.
3-(1). 수율 (a)에 대한 평가 결과를 표 4-3에 함께 기재하였다. 표 4-3에 기재된 값들은 피치 d가 5.0 μm인 경우의 수율을 1.0으로 설정했을 때의 상대적 값이다.
표 4-3에 기재된 결과를 기준으로 다음 사실이 이해된다. 피치 d가 0.5 내지 20 μm 범위인 경우 목적하는 광기전력 소자의 수율은 매우 만족스럽다.
반면, 피치 d가 0.5 μm 미만인 경우에는 실제 사용가능한 광기전력 소자의 수율이 저하된다. 그 이유는 개방 회로 전압 (Voc) 및 필 팩터(F.F.)의 감소에 기인하는 것으로 밝혀졌다.
또한, 피치 d가 20 μm을 초과하는 경우에는 실제 사용가능한 광기전력 소자의 수율이 저하된다. 그 이유는 주로 층 박리에 기인하는 것으로 밝혀졌다.
3-(2). HHRB 시험 (c)에서의 분해 및 온도 및 습도 주기 시험 (d)에서의 분해에 대한 평가 결과를 표 4-4에 함께 기재하였다. 표 4-4에 기재된 값들은 피치 d가 0.5 μm인 경우의 상응하는 값에 대한 상대적인 값이다.
표 4-4에 기재된 결과를 기준으로 다음 사실이 이해된다. 피치 d가 0.5 내지 20 μm 범위인 경우에는 수득된 광기전력 소자 시료가 모두 평가 항목 (c) 및 (d)에 있어서 매우 만족스럽다.
반면, 피치 d가 0.5 μm 미만인 경우에는 수득된 광기전력 소자 시료가 모두 개방 회로 전압 (Voc) 및 필 팩터(F.F.)가 특히 현저하게 감소된 것으로 밝혀졌다.
따라서, 이들은 모두 광기전력 특성이 불량한 것으로 이해된다.
또한, 피치 d가 20 μm을 초과하는 경우에 수득된 광기전력 소자 시료는 모두 평가 항목 (c) 또는 (d)의 평가 동안에 주로 층 박리에 기인하는 직렬 저항의 분명한 증가가 발견되었다. 따라서, 이들은 모두 광기전력 특성이 불량한 것으로 이해된다.
상술한 결과를 기준으로, Ra(X)가 15 내지 300 nm이고 Ra(Y)가 20 내지 600 nm이며 Ra(X)/Ra(Y)가 0.8 이하이고 피치 d가 0.5 내지 20 μm인 특정의 불규칙적 표면 구조의 불규칙 표면을 갖는 기판을 사용하면 우수한 광기전력 특성을 갖는 고품질의 광기전력 소자를 높은 수율로 효과적으로 제조할 수 있는 것으로 이해 된다.
[실시예 5]
본 실시예에서는 도 1에 도시한 형태의 복수의 광기전력 소자를 하기 방법으로 제조하였다.
(1) 기판의 제조
상술한 강 제조, 고온 롤링, 냉각 롤링 및 최종 공정에 의해 얻은 복수의 페라이트 스테인레스강 슬랩을 제조하였다. 각각의 스테인레스강 슬랩을 표 5-1에 기재한 상이한 방법, 특히 광휘 어닐링의 수행, 산 세척의 수행, 및 스킨패스 롤링 밀을 사용하여 표면 마감을 수행하거나 또는 수행하지 않는 방법으로 표면 러핑 처리를 행하였다.
이렇게 하여, 두께가 0.20 mm이고 크기가 50 mm x 50 mm이며 각각, 도 3(a), 3(b) 또는 3(c)에 도시한 바와 같은 상이한 불규칙적 표면 패턴을 갖는 복수의 스테인레스강 플레이트를 수득하였다.
이러한 방법으로, 상이한 특정의 불규칙적 표면 구조를 갖는 각각의 스테인레스강 플레이트에 대하여 복수의 스테인레스강 플레이트를 제조하였다.
수득된 각각의 스테인레스강 플레이트를 어닐링 장치 (도시하지 않음)에 도입하고, 여기서 이들의 표면을 650℃의 온도에서 어닐링 처리한 후 실온으로 서서히 냉각시켰다 (표 5-1 참조).
이러한 방법으로 복수의 기판 시료를 수득하였다.
각각의 경우에 수득된 기판 시료중 하나를 평가용으로 보관하였다.
(2) 배면 반사층 및 투명 도전층의 형성
표 5-1에 기재된 조건하에 실시예 1과 동일한 방법으로 나머지 기판 시료 각각에 배면 반사층으로서 두께 50 nm의 AlTi 필름 및 투명 도전층으로서 두께 1 μm의 ZnO 필름을 순차적으로 형성하여 기판 생성물 시료를 수득하였다.
이러한 방식으로, 상이한 기판 시료 각각에 대한 복수의 기판 생성물 시료를 제조하였다.
각각의 경우에 상기와 같이 하여 얻은 기판 생성물 시료중 하나를 평가용으로 보관하였다.
(3) 광기전력 소자의 제조
표 5-1에 기재된 조건하에 실시예 1과 동일한 방법으로 각각의 나머지 기판 생성물 시료를 사용하여 그 위에 pin 접합부를 갖는 광전 변환층, 투명 전극 (In2O3로 구성됨) 및 집적 전극을 순차적으로 형성하여 복수의 광기전력 소자 시료를 제조하였다.
[평가]
1. 평가용으로 보관된 기판 시료 각각은 복수의 제1 선상 요철이 선형 배열 형태로 배열되어 있고 복수의 제2 선상 요철이 제1 선상 요철 방향으로 배열되어 있는 도 3(d)에 도시된 불규칙 표면 패턴을 갖는 것으로 나타났다.
각각의 기판 시료의 불규칙 표면 패턴에 대하여 Ra(X) 및 Ra(Y)를 실시예 2와 동일한 방법으로 조사하였다.
그 결과, 각각의 기판 시료는 Ra(X)가 4 내지 400 nm 범위이고 Ra(Y)가 7 내지 700 nm 범위인 것으로 밝혀졌다.
이들 기판 시료 중에서, 실시예 3에서 우수한 결과를 나타낸, Ra(X)가 15 내지 300 nm, Ra(Y)가 20 내지 600 nm, Ra(X)/Ra(Y)가 0.8 이하인 파라미터를 갖는 기판 시료에 대하여 상기 기판 시료 각각에 대한 선상 요철의 피치 d를 조사하였다.
그 결과, 이들의 피치 d는 0.2 내지 30 μm 범위인 것으로 밝혀졌다.
이들 기판 시료 중에서 피치 d가 0.5 내지 20 μm 범위인 기판 시료를 선택하였다. 선택된 기판 시료 각각에 대하여, 불규칙 표면 패턴에서 제1 요철에 대해 직각 방향으로 배열된 제2 선상 요철의 평균 길이 ℓ을 조사하였다. 그 결과, 이들 선택된 기판 시료는 평균 길이 ℓ이 측정 한계치 내지 25 μm 범위인 것으로 밝혀졌다.
2. 각각의 기판 생성물 시료에 대하여 평균 길이 ℓ이 측정 한계치 내지 25 μm인 기판 시료를 기준으로 하여 총 반사율 및 난 반사율을 평가하였다. 평가 결과를 표 5-2에 함께 기재하였다. 표 5-2에 기재된 값들은 피치 d가 5.0 μm인 경우의 상응하는 값을 1.0으로 설정했을 때의 상대적 값이다.
5-2에 기재된 결과를 기준으로 다음 사실이 이해된다. 길이 ℓ이 20 μm 이하인 경우에는 총 반사율과 난 반사율이 모두 충분히 높다. 길이 ℓ이 20 μm을 초과하는 경우에는 총 반사율이 저하되고 이 때문에 난 반사율도 따라서 저하된다.
3. 수득된 광기전력 소자 시료에 대하여 길이 ℓ이 측정 한계치 내지 25 μm인 기판 시료를 기준으로 하여 실시예 1과 동일한 방법으로 (a) 수율, (b) 접착 강도, (c) HHRB 시험에서의 분해 및 (d) 온도 및 습도 주기 시험에서의 분해에 대하여 평가하였다.
3-(1). 수율 (a)에 대한 평가 결과를 표 5-3에 함께 기재하였다. 표 5-3에 기재된 값들은 길이 ℓ이 5.0 μm인 경우의 수율을 1.0으로 설정했을 때의 상대적 값이다.
표 5-3에 기재된 결과를 기준으로 다음 사실이 이해된다. 길이가 20 μm 이하인 경우에는 목적하는 광기전력 소자의 수율이 매우 만족스럽다.
반면, 길이 ℓ이 20 μm을 초과하는 경우에는 실제 사용가능한 광기전력 소자의 수율이 저하된다. 그 이유는 개방 회로 전압 (Voc) 및 필 팩터(F.F.)의 감소에 기인하는 것으로 밝혀졌다.
3-(2). HHRB 시험 (c)에서의 분해 및 온도 및 습도 주기 시험 (d)에서의 분해에 대한 평가 결과를 표 5-4에 함께 기재하였다. 표 5-4에 기재된 값들은 길이 ℓ이 5.0 μm인 경우의 상응하는 값을 1.0으로 설정했을 때의 상대적 값이다.
표 5-4에 기재된 결과를 기준으로 다음 사실이 이해된다. 길이 ℓ이 20 μm 이하인 경우에는 수득된 광기전력 소자 시료가 모두 평가 항목 (c) 및 (d)에 있어서 매우 만족스럽다.
반면, 길이 ℓ이 20 μm을 초과하는 경우 수득된 광기전력 소자 시료는 모두 개방 회로 전압 (Voc) 및 필 팩터(F.F.)가 특히 현저하게 감소된 것으로 밝혀졌다. 따라서, 이들은 모두 광기전력 특성이 불량한 것으로 이해된다.
상술한 결과를 기준으로, Ra(X)가 15 내지 300 nm이고 Ra(Y)가 20 내지 600 nm이며 Ra(X)/Ra(Y)가 0.8 이하이고 피치 d가 0.5 내지 20 μm이며 길이 ℓ이 20 μm 이하인 특정의 불규칙적 표면 구조의 불규칙 표면을 갖는 기판을 사용하면 우수한 광기전력 특성을 갖는 고품질의 광기전력 소자를 높은 수율로 효과적으로 제조할 수 있는 것으로 이해된다.
[실시예 6]
실시예에서, 하기 방식으로 도 2에서 도시한 형태의 다수 삼중 전지형 광기전력 소자를 제조하였다.
1. 기판의 제조:
전술한 강 제조, 고온 롤링, 냉각 롤링 및 최종 가공 처리의 방식으로 수득한 다수의 스테인레스 강 평석을 제공하였다. 각각의 스테인레스 강 평석에 대하여, 표 6-1에서 나타낸 바와 같은 상이한 방식으로, 특히 어닐링의 수행, 산-세척의 수행, 및 표피층 통과 롤링 밀에 의한 표면 마무리의 수행 또는 이의 비수행에 의하여 표면 러핑(roughing) 처리를 수행하였다.
이로써, 길이 100 m, 폭 30 cm 및 두께 0.13 mm의 다양한 스테인레스 강판을 수득하였고, 각각은 도 3(a), 3(b) 또는 3(c)에 도시한 바와 같이 상이한 불균일 표면 패턴을 가졌다.
각 스테인레스 강판의 불균일 표면에 대하여 하기 방식으로 어닐링 처리를 수행하였다.
생성된 스테인레스 강판 각각을 회전 송출 릴(도시하지 않음) 상에서 권취시켰다. 상부에서 권취된 스테인레스 강판을 갖는 송출 릴을 반응실 및 냉각실(도시하지 않음)을 갖는 어닐링 장치에 고정시켰다. 또한, 송출 릴로부터 방출된 스테인레스 강판을 감아 올리기 위한 회전 권취(take-up) 릴(도시하지 않음)을 어닐링 장치에 역시 고정시켰다. 이 경우에서, 송출 릴 및 권취 릴을 이들이 어닐링 장치를 통해 서로 마주보도록 배치시켰다. 송출 릴 상의 스테인레스 강판 일부를 방출시켜 권취 릴에 고정시키는 동안, 어닐링 장치의 반응실 및 냉각실에서 스테인레스 강판을 신장시켰다. 또한, 스테인레스 강판의 불균일 표면에 대하여, 반응실에서 550 내지 650℃로 어닐링 처리를 수행한 다음, 냉각실에서 실온까지 냉각시킨 동안, 송출 및 권취 릴을 회전시킴으로써 반응실 및 냉각실을 통해 스테인레스 강판을 연속 이동시켰다.
이 방식으로, 다수의 상이한 기판 웹 시료를 수득하였다.
이렇게 하여 수득한 각 기판 웹 시료에 대하여, 이의 일부를 절단하여 평가용 표본(이것은 이후의 본원에서 기판 표본을 의미할 것임)을 수득하였다.
2. 이면 반사층 및 투명 전도층의 형성:
표 6-1에 나타낸 조건 하에서 및 실시예 1에서와 동일한 방식으로, 각 기판 웹 시료 상에서, 이면 반사층으로서 80 nm 두께의 AlMg 필름 및 투명 전도층으로서 0.75 μm 두께의 ZnO 필름을 종래의 롤 대 롤 필름 형성 방법을 이용하여 연속 형성시켰고, 이에 의하여 기판 웹 제품 시료를 수득하였다.
이 방식으로, 다수의 상이한 기판 웹 제품 시료를 수득하였다.
이렇게 하여 수득한 각 기판 웹 시료에 대하여, 이의 일부를 절단하여 평가용 표본(이것은 이후의 본원에서 기판 제품 표본을 의미할 것임)을 수득하였다.
3. 광기전릭 소자의 제조:
각 기판 웹 제품 시료를 사용하여, 하기 방식으로 다수의 광기전력 소자 시료를 제조하였다.
3-(1). 광전자 변환층의 형성:
각 기판 웹 제품 시료의 ZnO 필름(투명 전도층으로서임) 상에서, pin 접합 바닥 전지(n형 층, 3층 구조의 i형 층(RF i형 층, Mw i형 층 및 RF i형 층을 포함함) 및 p형 층을 포함함), pin 접합 중간 전지(n형 층, 3층 구조의 i형 층(RF i형 층, MW i형 층 및 RF i형 층을 포함함) 및 p형 층을 포함함) 및 pin 접합 정상 전지(n형 층, 단층 구조의 i형 층(RF i형 층을 포함함) 및 p형 층을 포함함)를 포함하는 다층 광전자 변환층을 종래의 롤 대 롤 필름-형성 방법에 따라 표 6-1에 나타낸 조건하에서 및 도 7(a) 및 7(b)에 도시한 롤 대 롤형 다실 구조의 플라즈마 CVD 장치를 사용하여 기판 측으로부터 거명된 순서대로 적층시켜 형성시켰다. 각 pin 접합 전지의 형성은 실시예 1에서 광전자 변환층의 형성에서와 동일한 방식으로 수행하였다.
본 발명에서, 도 7(a) 및 7(b)에 도시한 플라즈마 CVD 장치를 설명할 것이다. 도 7(a)는 플라즈마 CVD 장치의 형태를 설명하는 계통도이다. 도 7(b)는 상기 다실 구조의 배열로부터 전망한, 도 7(a)에서 도시한 플라즈마 CVD 장치에서 다실구조의 배열을 설명하는 계통도이다.
도 7(a) 및 7(b)에서 도시한 플라즈마 CVD 장치는 상부에서 권취된 기판 웹(740)(이 기판 웹은 상기 기판 웹 제품 시료에 대응함)을 갖는 송출 릴(721)을 포함하는 기판 송출 챔버(729), 다수의 침적 챔버(701-713), 및 이송된 기판 웹(740)을 감아 올리기 위한 권취 릴(723)을 포함하는 기판 권취 챔버(730)을 포함한다. 인접한 각 실을 분리 통로(714)로 분리시킨다. 각 실에, 진공 수단으로부터 신장하여서 실내부를 진공이 되도록 할 수 있는 배기구를 제공한다.
송출 릴(721)로부터 송출된 기판 웹(740)을 분리 통로를 통해 침적 챔버(701)로 이송시킨다. 이 방식으로, 기판 웹(740)을 연속실(702-713)로 이송시키고, 그것을 최종적으로 감아 올리고 권취 챔버(730)에서 권취 릴(724) 상에서 권취시킨다. 플라즈마 CVD 장치는, 목적하는 원료 가스를 각 침적 챔버로 도입시키는 동안 스캐빈징 가스가 각 분리 통로(714)로 흘러가도록 구조시키고, 여기에서 각 침적 챔버에서 필름-형성은 인접 침적 챔버에 영향주지 않으면서 독립적으로 수행할 수 있다. 각 침적 챔버에 기판 온도 조절 수단(도시하지 않음)을 제공하여. 기판 웹(740)을 그 내부에서 필름 형성시키기에 적합한 목적 온도로 유지시킨다.
특히, 각 침적 챔버(701-713)에 원료 가스 공급 시스템(도시하지 않음)으로부터 신장하는 원료 가스 도입구(715) 및 오일 확산 펌프, 기계적 부스터 펌프 등과 같은 진공화 펌프에 연결된 배기구(716)를 제공한다. 각 침적 챔버(701, 702, 704-707 및 709-713)에 RF 전원(도시하지 않음)에 전기 연결된 RF 전력 도입 전극(717)을 제공한다. 각 침적 챔버(703 및 708)에 전자파 전원(도시하지 않음)으로부터 신장하는 전자파 어플리케이터(718) 및 RF 전원(도시하지 않음)에 전기 연결된 바이어스 전극(720)을 제공한다. 각 분리 통로(714)에, 스캐빈징 가스가 내부로 흘러 가기 위한 투입구(719)를 제공한다. 스캐빈징 가스는 도 7(b)에 도시한 바와 같은 방향으로 흘러간다.
송출 챔버(729)에, 송출 릴(721)로부터 권취 챔버(730)을 향하여 송출된 기판 웹을 운반하는 동안 각 침적 챔버를 통해 통과시키기 위한 가이드 롤러(722)을 제공한다. 권취 챔버(730)에, 적합한 인장력을 이용하여 기판 웹(740)을 수평 상태로 유지시키기 위한 가이드 롤러(724)를 제공한다.
전술한 플라즈마 CVD 장치에서 광전자 변환층의 형성은 하기와 같이 수행하였다. 상기 단계 2에서 수득한 각 기판 웹 제품을 권취 릴(721)(굴곡의 평균 반경이 30 cm임) 상에서 권취시켰다. 권취 릴(721)을 송출 챔버(729)에서 고정시켰고, 기판 웹 제품(714)을 운반시켜 각 침적 챔버를 통해 통과시키고, 그것의 팁을 권취 챔버(730)에서 권취 릴에 고정시켰다. 플라즈마 CVD 장치의 전 내부를 배기시켰고 각 침적 챔버에서 기판 온도 조절 수단을 조작하여 기판 웹 제품을 침적 챔버에서 목적 온도로 유지시킬 수 있도록 하였다. 플라즈마 CVD 장치의 전 내부가 1 mTorr 미만이 되는 경우, 스캐빈징 가스는 도 7(b)에 도시한 바와 같은 각 투입구(719)를 통해 플라즈마 CVD 장치로 흘러 갔고, 여기에서 기판 웹 제품(714)을 도 7(a)에서 화살표로 나타낸 방향으로 권취 챔버(730)을 향하여 이동시키는 동안, 기판 웹 제품은 권취 릴(723)에 의하여 연속적으로 감아 올려졌고 그 위에서 권취시켰다. 목적 원료 가스를 각 침적 챔버로 도입시켰고, 여기에서 각 분리 통로로 도입된 스캐빈징 가스의 유속 또는 각 침적 챔버의 내압을 적절하게 조정함으로써 원료 가스가 인접 침적 챔버로 확산되지 않도록 하였다. 이어서, RF 전력을 각 침적 챔버(701, 702, 704-707 및 709-713)로 도입하고, 전자파 전력 및 RF 바이어스 전력을 각 침적 챔버(703 및 708)로 도입함으로써, 글로 방전을 발생시켜 이들 침적 챔버 각각에서 플라즈마를 제조한다. 이로써, 기판 웹 제품(740)의 ZnO 필름의 표면 상에서, 표 6-1에서 나타낸 조건 하에서 및 실시예 1에서와 동일한 방식으로, 침적 챔버(701)에서 형성된 n형 a-Si층, 침적 챔버(702)에서는 RF i형 a-Si층, 침적 챔버(703)에서는 MW i형 a-Si층, 침적 챔버(704)에서는 RF i형 a-Si층, 및 침적 챔버(705)에서는 p형 미세결정상 Si층이 형성된 침적 챔버(701-705)을 포함하는 제1지대에서는 바닥 pin 접합 전지; 침적 챔버(706)에서 형성된 n형 a-Si층, 침적 챔버(707)에서는 RF i형 a-Si층, 침적 챔버(708)에서는 MW i형 a-Si층, 침적 챔버(709)에서는 RF i형 a-Si 층, 및 침적 챔버(710)에서는 p형 미세결정상 Si층이 형성된 침적 챔버(706-710)을 포함하는 제2지대에서는 중간 pin 접합 전지; 및 침적 챔버(711)에서 형성된 n형 a-Si층, 침적 챔버(712)에서는 RF i형 a-Si층 및 침적 챔버(713)에서는 p형 미세결정상 Si층이 형성된 침적 챔버(711-713)을 포함하는 제3지대에서는 정상 pin 접합 전지가 연속 형성되었다. 이들 층의 형성을 위한 원료 가스 및 필름-형성 조건으로서, 표 1-1에서 언급한 조건들을 이용하였다.
기판 웹 제품 전체를 권취 릴(723) 상에서 권취시킨 후, RF 전원, 전자파 전원 및 RF 바이어스 전원의 도입을 종결하였다, 동시에, 원료 가스 및 스캐빈징 가스의 도입을 종결하였다. 또한, 플라즈마 CVD 장치의 전체 내압을 대기압까지 복귀시켰고, 권취 릴(723)을 플라즈마 CVD 장치로부터 감아 올렸다.
이로써, 각 기판 웹 제품 상에 핀 대 핀 구조를 갖는 다층 구조의 광전자 변환층이 형성되었다.
3-(2). 투명 전극 및 수집 전극의 형성
각 기판 웹 제품의 정상 pin 접합 전지의 p형 층 상에서, 종래의 반응성 스퍼터링 장치를 사용함으로써 투명 전극층으로서 75 nm 두께의 ITO 필름이 형성된 다음, 종래의 내열성 증발의 방식으로 수집 전극으로서 우레탄 수지를 함유하는 결합제를 사용하여, Ag 피복층 및 탄소층을 갖는 50 μm 두께의 동선을 포함하는 전선 그리드를 형성시킨다.
이로써, 다수의 상이한 긴 광기전력 소자를 제조하였다.
긴 광기전력 소자 각각을 절단하여 250 mm x 100 mm 크기의 광기전력 소자 시료를 수득하였다.
[평가]
1. 평가를 위하여 예비된 각 기판 표본이 도 3(d)에서 도시한 바와 같은 불균일 표면 패턴을 갖는 것이 밝혀졌고, 여기에서 다수의 제1 선상 요철을 선형 배열 형태로 배열시키고 다수의 제2 선상 요철을 제1 선상 요철에 대한 방향으로 배열시킨다.
각 기판 표본의 불균일 표면 패턴에 대하여, Ra(X) 및 Ra(Y)를 실시예 2에서와 동일한 방식으로 시험하였다.
결과로서, 각 기판 표본이 Ra(X)에 대하여는 3 내지 350 nm 및 Ra(Y)에 대하여는 5 내지 650 nm에 존재하는 것이 밝혀졌다.
이들 기판 표본 중에서, 파라미터가 Ra(X)에서는 15 내지 300 nm이고, Ra(Y)에서는 20 내지 600 nm이고, 실시예 3에서 우수한 결과를 제공한 Ra(X)/Ra(Y)에서는 0.8 이하인 기판 표본에 대하여, 이들 기판 표본 각각에 대한 선상 요철의 피치(d)를 시험하였다. 결과로서, 이들의 피치(d)가 0.2 내지 30 μm인 것이 밝혀졌다.
이들 기판 표본 중에서, d의 값이 0.5 내지 20 μm인 기판 표본을 선택하였다. 선택된 기판 표본 각각에 대하여, 불균일 표면 패턴의 제1 요철에 대한 수직 방향으로 배열된 제2 선상 요철의 평균 길이(1)를 실험하였다. 결과로서, 이들 선택된 기판 표본이 평균 길이(1)에 대하여 25 μm 이하인 것이 밝혀졌다.
2. 평균 길이(1)가 25 μm 이하인 기판 시료를 기준하여 각 기판 제품 표본에 대하여, 전체 반사 및 확산 반사에 대하여 평가를 수행하였다. 평가된 결과를 표 6-2에서 총체적으로 나타낸다. 표 6-2에 나타낸 값은 평균 길이(1)가 5.0 μm인 경우의 대응 값에 비례하는 값이고, 이것은 1.0으로 고정된다.
표 6-2에 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20 μm 이하인 경우에서, 전체 반사 및 확산 반사는 충분히 크다. 길이(1)가 20 μm를 초과하는 경우에서, 전체 반사는 열등하고 이 때문에, 확산 반사도 따라서 열등하다.
3. 길이(1)가 25 μm 이하인 기판 제품 시료롤 기준하여 생성된 각 광기전력 소자 시료에 대하여, 실시예 1에서와 동일한 방식으로 (a) 수율, (b) 접착 강도, (c) HHRB 시험 분해, 및 (d) 온도 및 습도 주기 시험에서의 분해에 대하여 평가를 수행하였다.
3-(1). 수율(a)에 대한 평가 결과를 표 6-3에 총체적으로 나타낸다. 표 6-3에서 나타낸 값은 길이(1)가 5.0μm인 경우의 수율에 대한 값이고, 이것은 1.0으로 고정된다.
표 6-3에서 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20㎛ 이하인 경우에서, 바람직한 광기전력 소자의 수율은 상당히 만족스럽다.
한편, 길이(1)가 20 μm를 초과하는 경우에서, 실제적으로 사용 가능한 광기전력 소자의 수율은 열등하다. 그 이유는 개방 회로 전압(Voc) 및 또한 필 팩터(F.F.)의 감소로 인한 것으로 밝혀졌다.
3-(2). HHRB 시험에서의 분해(c) 및 온도 및 습도 주기 시험에서의 분해(d)의 대하여 평가된 결과를 표 6-4에 총체적으로 나타낸다. 표 6-4에 나타낸 값은 길이(1)이 5.0 μm인 경우에서 대응 값에 비례하는 값이고, 그것은 1.0으로 고정된다.
표 6-4에 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20 μm이하인 경우에서, 생성된 임의의 광기전력 소자 시료는 평가 항목 (c) 및 (d)에서 상당히 만족스럽다.
한편, 길이(1)가 20 μm를 초과하는 경우에서, 생성된 임의의 광기전력 소자 시료가 평가 항목 (c) 및 (d)의 평가에서 인내한 후 특히 개방 회로 전압(Voc)에서 뿐만 아니라 필 팩터(F.F.)에서도 명백히 감소하는 것이 밝혀졌다. 그러므로, 이들 중 임의의 것은 광기전 특성이 열등한 것이 이해된다.
전술한 결과를 기준하여, Ra(X)에 대하여 15 내지 300 nm, Ra(Y)에 대하여 20 내지 600 nm, 및 Ra(X)/Ra(Y)에 대하여 0.8 이하, 및 길이(1)에 대하여 20 μm 이하인 불균일 특이 표면 구조를 갖는 불균일 표면을 갖는 기판의 사용이 광기전 특성을 고수율로 능가하는 고품질 광기전력 소자를 효과적으로 제조할 수 있게 하는 것이 이해된다.
[실시예 7]
본 실시예에서, 도 1에서 도시한 형태의 광기전력 소자를 하기 방식으로 제조하였다.
1. 기판의 제조 :
전술한 강 제조, 고온 롤링, 냉각 롤링 및 최종 가공 처리를 이용하여 수득한 스테인레스 강 평석을 제공하였다. 스테인레스 강 평석에 대하여, 어닐링의 수행 및 표피층 통과 롤링 밀에 의한 표면 마무리의 수행의 방식으로 표면 러핑 처리를 수행하였다.
이로써, 도 3(a)에 도시한 바와 같은 불균일 표면 패턴을 갖는 스테인레스 강판을 수득하였다.
생성된 스테인레스 강판을 무수 에칭 장치(도시하지 않음)로 도입시켰고, 여기에서 그의 표면에 대하여 실온에서 5분 동안 CCl4또는 Cl2가스로 이루어진 가스 대기에서 에칭 처리를 수행하는 동안, RF 전력 200 W를 적용한 다음, 실온까지 냉각시켰다(참조, 표 7-1).
이 방식으로, 기판을 수득하였다. 생성된 기판 일부를 절단하여 평가용 표본(이 표본은 이후의 본원에서 기판 표본 실시예 7-1을 의미할 것임)을 수득하였다.
2. 이면 반사층 및 투명 전도층의 형성 :
표 7-1에 나타낸 조건 하에서 및 실시예 5에서와 동일한 방식으로, 상기 단계 1에서 수득한 기판 상에서, 이면 반사층으로서 35 nm 두께의 AlSiTi 층 및 투명 전도층으로서 1 μm 두께의 ZnO 층을 연속 형성시켜 기판 제품을 수득하였다.
생성된 기판 제품의 일부를 절단하여 평가용 표본(이 표본은 이후의 본원에서 기판 제품 표본 실시예 7-2를 의미할 것임)을 수득하였다.
3. 광기전력 소자의 제조 :
상기 단계 1에서 수득한 기판 제품을 사용하여, 실시예 1에서와 동일한 방식으로 상부에 pin 접합, 투명 전극(In2O3를 함유함) 및 수집 전극을 갖는 광기전력 변환층을 연속 형성시켜 광기전력 소자를 제조하였다. 생성된 광기전력 소자는 이후의 본원에서 성분 실시예 7-1을 의미할 것이다.
[대조예 7-1]
실시예 7의 공정을 반복하였지만, 단 ZnO 투명 전극층의 형성을 두께 10 μm 및 기판 온도 450℃의 조건 하에서 수행하고, 이에 의하여 기판 표본(대조예 7-1), 기판 제품 표본(대조예 7-2) 및 광기전력 소자(성분 대조예 7-1)를 수득하였다.
[평가]
1. 각 기판 표본 실시예 7-1, 기판 표본 대조예 7-1, 기판 제품 표본 실시예 7-2, 기판 제품 표본 대조예 7-2, 성분 실시예 7-1, 및 성분 대조예 7-1에 대하여, 표면 상태를 전자 현미경(SEM)으로 시험하였다.
결과로서, 각 표본 실시예 7-1 및 실시예 7-2가 도 3(a)에서 도시한 바와 같은 선형 배열 형태로 배열된 다수의 선상 요철을 포함하는 불균일 표면 패턴을 갖는 것이 밝혀졌다. 또한, 상기 불균일 표면 패턴이 광기전력 소자의 표면에 영향주지 않았던 것이 밝혀졌다.
각 기판 표본 대조예 7-1 및 기판 제품 표본 대조예 7-2가 각 기판 표본 실시예 7-1 및 기판 제품 표본 실시예 7-2의 경우에서와 유사한 불균일 표면 패턴을 갖는 것이 밝혀졌다. 그러나, 성분 대조예 7-1의 표면이 성분 실시예 7-1의 경우에서와 같은 선상 요철을 갖지 않지만 외관상 ZnO 그래인 경계를 기준하여 기타 요철을 갖는 것이 밝혀졌다.
전자 현미경을 사용하여 시험을 통해 수득한 결과를 표 7-2에서 총체적으로 나타낸다.
2. 각 성분 실시예 7-1 및 성분 대조예 7-1에 대하여, 실시예 1에서와 동일한 방식으로 (a) 수율, 접착 강도, 초기 광기전력 변환능, 광 분해, HHRB 시험에서의 분해, 및 온도 및 습도 주기 시험에서의 분해에 대하여 평가를 수행하였다.
수득한 평가 결과를 표 7-3에서 총체적으로 나타낸다.
표 7-3에서 나타낸 성분 대조예 7-1의 값은 성분 실시예 7-1의 대응 값에 비례하는 값이고, 이것은 1.0으로 고정된다.
표 7-3에서 나타낸 결과를 기준하여, 하기 사실이 이해된다. 성분 실시예 7-1은 모든 평가 항목에서 성분 대조예 7-1보다 우수하다. 형성제가 후자보다 우수한 이유는 불충분한 접착 강도 때문인 심각한 내성 상승을 주로 기준하는 필 팩터(F.F.)의 감소로 기인하는 것으로 간주된다.
[실시예 8]
본 실시예에서, 도 1에 도시한 형태의 다수의 광기전력 소자를 하기 방식으로 제조하였다.
1. 기판의 제조:
전술한 강 제조, 고온 롤링, 냉각 롤링 및 최종 가공 처리의 방식으로 수득한 다수의 스테인레스 강 평석을 제공하였다. 각 스테인레스 강 평석에 대하여, 표 8-1에서 나타낸 바와 같은 상이한 방식으로, 특히 어닐링의 수행, 산-세척의 수행, 및 표피층 통과 롤링 밀에 의한 표면 마무리의 수행 또는 이의 비수행에 의하여 표면 러핑 처리를 수행하였다.
이로써, 두께 0.20 mm 및 크기 50 mm x 50 mm의 다양한 스테인레스 강판을 수득하였고, 각각은 불균일 상이한 표면 패턴을 가졌다.
이 방식으로, 각 스테인레스 강판에 대하여, 다수의 스테인레스 강판을 제조하였다.
생성된 각 스테인레스 강판을 어닐링 장치(도시하지 않음)에 도입하였고, 여기에서 그의 표면에 대하여 650℃에서 어닐링 처리를 수행한 다음, 실온까지 점차적으로 냉각시켰다(참조, 표 8-1).
이 방식으로, 각 경우에서, 다수의 기판 시료를 수득하였다.
각 경우에서 이렇게 하여 수득한 기판 시료에 대하여, 그들 중 하나를 평가용으로 예비시켰다.
2. 이면 반사층 및 투명 전도층의 형성:
표 8-1에서 나타낸 조건 하에서 및 실시예 5에서와 동일한 방식으로, 나머지 기판 시료 각각의 위에서, 100 nm 두께의 AlSi 필름을 이면 반사층으로서 및 1 μm 두께의 ZnO 필름을 투명 전도층으로서 연속 형성시켜 기판 제품 시료를 수득하였다.
상기 방식으로, 상이한 각 기판 시료에 대하여 다수의 기판 제품 시료를 제조하였다.
각 경우에서 이렇게 하여 수득한 기판 제품 시료에 대하여, 그들 중 하나를 평가 용으로 예비시켰다.
3. 광기전력 소자의 제조:
각 경우에서 나머지 기판 제품 시료를 사용하여, 다수의 광기전력 소자 시료를 하기 방식으로 제조하였다.
다결정상 침적된 필름(도시하지 않음) 형성용 수소-보조 플라즈마 CVD 침적 챔버를 갖는 다실 구조의 플라즈마 CVD 장치를 사용하고 표 8-1에서 나타낸 조건하에서, 각 기판 제품 시료의 ZnO 필름 상에서, 실시예 5에서와 동일한 방식으로 a-Si 재료로 이루어진 n+형 층, 수소-보조된 플라즈마 CVD 실시예에서는 다결정상 Si 재료로 이루어진 i형 층, 및 실시예 5에서와 동일한 방식으로 미세결정상 Si 재료로 이루어진 p형 층을 연속 형성시켰다.
이로써, pin 접합을 갖는 광전자 변환층을 상기 ZnO 필름 상에 형성시켰다.
이어서, 표 8-1에서 나타낸 조건 하에서, 광전자 변환층의 p형 층 상에, 종래의 반응성 증발을 이용하여 투명 전극(70 nm 두께의 In2O3필름) 및 실시예 1에서와 동일한 방식으로 수집 전극을 연속 형성시켰다.
[평가]
1. 평가 용으로 예비시킨 각 기판 시료가 도 3(d)에서 도시한 바와 같은 불균일 표면 패턴을 갖는 것이 밝혀졌고, 여기에서 다수의 제1 선상 요철을 선형 배열 형태로 배열시키고 다수의 제2 선상 요철을 제1 선상 요철에 대한 방향으로 배열시킨다.
각 기판 시료의 불균일 표면 패턴에 대하여, Ra(X) 및 Ra(Y)를 실시예 2에서와 동일한 방식으로 시험하였다.
결과로서, 각 기판 시료가 Ra(X)에 대하여 3 내지 350 nm이고 Ra(Y)에 대하여 12 내지 630 nm인 것이 밝혀졌다.
이들 기판 시료 중에서, 파라미터가 Ra(X)에서 15 내지 300 nm이고, Ra(Y)에서 20 내지 600 nm이고, 실시예 3에서 우수한 결과를 제공하는 Ra(X)/Ra(Y)에서 0.8 이하인 기판 시료에 대하여, 이들 각 기판 시료에 대한 선상 요철의 피치(d)를 시험하였다. 결과로서, 이들의 피치(d)가 0.3 내지 25 μm인 것이 밝혀졌다.
이들 기판 시료 중에서, d의 값이 0.5 내지 20 μm인 기판 시료를 선택하였다. 선택된 각 기판 시료에 대하여, 불균일 표면 패턴의 제1 요철에 대하여 수직 방향으로 배열된 제2 선상 요철의 평균 길이(1)를 시험하였다. 결과로서, 이들 선택된 기판 시료가 평균 길이(1)에 대하여 25 μm 까지의 측정 극한치인 것이 밝혀졌다.
2. 평균 길이(1)이 측정 극한치 25 μm까지인 기판 시료를 기준하여 각 기판 제품 시료에 대하여, 전체 반사 및 확산 반사에 대하여 평가를 수행하였다. 평가된 결과를 표 8-2에서 총체적으로 나타낸다. 표 8-2에서 나타낸 값은 평균 길이(1)가 7.5 μm인 경우에서 대응 값에 비례하는 값이고, 이것은 1.0으로 고정된다.
표 8-2에서 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20 μm 이하인 경우에서, 전체 반사 및 확산 반사 둘다는 충분히 크다. 길이(1)가 20 μm 를 초과하는 경우에서, 전체 반사는 열등하고 그 때문에, 확산 반사도 역시 따라서 열등하다.
3. 길이(1)가 25 μm 까지인 측정 극한치의 기판 제품 시료를 기준하여 생성된 각 광기전력 소자 시료에 대하여, 실시예 1에서와 동일한 방식으로 (a) 수율, (b)접착 강도, (c) HHRB 시험에서의 분해, 및 (d) 온도 및 습도 주기 시험에서의 분해에 대하여 평가를 수행하였다.
3-(1). 수율(a)에 대하여 평가된 결과를 표 8-3에서 총체적으로 나타낸다. 표 8-3에서 나타낸 값은 길이(1)가 7.5 μm인 경우에서의 수율에 비례하는 값이고, 이것은 1.0으로 고정된다.
표 8-3에서 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20 μm 이하인 경우에서, 바람직한 광기전력 소자의 수율은 상당히 만족스럽다.
한편, 길이(1)가 20 μm를 초과하는 경우에서, 실제적으로 사용 가능한 광기전력 소자의 수율은 열등하다. 그 이유는 개방 회로 전압(Voc) 및 필 팩터(F.F.)의 감소로 인한 것이 밝혀졌다.
3-(2). HHRB 시험에서의 분해(c), 및 온도 및 습도 주기 시험에서의 분해(d)에 대하여 평가한 결과를 표 8-4에서 총체적으로 나타낸다. 표 8-4에서 나타낸 값은 길이(1)가 7.5 μm인 경우에서 대응 값에 비례하는 값이고, 이것은 1.0로 고정된다.
표 8-4에서 나타낸 결과를 기준하여, 하기 사실이 이해된다. 길이(1)가 20 μm 이하인 경우에서, 생성된 임의의 광기전력 소자 시료는 평가 항목 (c) 및 (d)에서 상당히 만족스럽다.
한편, 길이(1)가 20 μm를 초과하는 경우에서, 생성된 임의의 광기전력 소자 시료에 평가 항목 (c) 또는 (d)의 평가에서 내구성 시험한 후 특히 개방 회로 전압(Voc)에서 뿐만 아니라 필 팩터(F.F.)에서도 명백하게 증가하는 것이 밝혀졌다. 그러므로, 이들 중 임의의 것은 광기전 특성이 열등한 것이 이해된다.
[표 1]
SUS 처리: 롤링 처리 / 선명한 어닐링
스킨패스 롤링: 수행
표면 광택 처리: 없음
표면 처리:30분 동안 초음파 진동과 함께 불소-질산 (HF:HNO3:H2O=1:3:15)
배면 반사층: Al: 50 nm, 기판 온도: 실온
투명 전도층: ZnO: 1 ㎛, 긴판온도: 200℃
Figure kpo00002
Figure kpo00003
Figure kpo00004
Figure kpo00005
Figure kpo00006
Figure kpo00007
Figure kpo00008
투명 전극: In2O3, 반응성 증발, 층두께: 70 nm
집전 전극: Cr (100 nm)/Ag (1 ㎛)/Cr (100 nm)
[표 1-2]
Figure kpo00009
[표 1-3]
Figure kpo00010
[표 1-4]
Figure kpo00011
[표 2-1]
SUS 처리: 롤링 처리 / 선명한 어닐링 / 어닐링 / 산세척
스킨패스 롤링: 수행/없음
표면 광택 처리: 기계 폴리싱 (벨트 폴리싱/버프 폴리싱/배렐 폴리싱), 전해 폴리싱, 비폴리싱 중에서 선택
Figure kpo00012
Figure kpo00013
Figure kpo00014
Figure kpo00015
Figure kpo00016
Figure kpo00017
Figure kpo00018
투명 전극: In2O3, 반응성 증발, 층두께: 70 nm
집전 전극: Cr (100 nm)/Ag (1 ㎛)/Cr (100 nm)
[표 2-2]
Figure kpo00019
[표 3-1]
SUS 처리: 롤링 처리 / 선명한 어닐링 / 어닐링 / 산세척
스킨패스 롤링: 수행/없음
표면 광택 처리: 기계 폴리싱 (벨트 폴리싱/버프 폴리싱/배렐 폴리싱), 전해 폴리싱, 비폴리싱 중에서 선택
Figure kpo00020
Figure kpo00021
Figure kpo00022
Figure kpo00023
Figure kpo00024
Figure kpo00025
Figure kpo00026
Figure kpo00027
투명 전극: In2O3, 반응성 증발, 층두께: 70 nm
집전 전극: Cr (100 nm)/Ag (1 ㎛)/Cr (100 nm)
[표 3-2]
Figure kpo00028
[표 4-1]
SUS 처리: 롤링 처리 / 선명한 어닐링 / 어닐링 / 산세척
스킨패스 롤링: 수행/없음
표면 광택 처리: 비 폴리싱
표면 처리: 어닐링: 600℃
배면 반사층: AlTi: 50 nm, 기판 온도: 실온
투명 전도층: ZnO: 1 ㎛, 기판 온도: 300℃
Figure kpo00029
Figure kpo00030
Figure kpo00031
Figure kpo00032
[표 4-2]
Figure kpo00033
[표 4-3]
Figure kpo00034
[표 4-4]
Figure kpo00035
[표 5-1]
SUS 처리: 롤링 처리 / 선명한 어닐링 / 어닐링 / 산세척
스킨패스 롤링: 수행/없음
표면 광택 처리: 비폴리싱
표면 처리: 어닐링: 650℃
배면 반사층: Cu: 50 nm, 기판 온도: 실온
투명 전도층: ZnO: 1 ㎛, 기판 온도: 350℃
[표 5-2]
Figure kpo00036
[표 5-3]
Figure kpo00037
[표 5-4]
Figure kpo00038
[표 6-1]
Figure kpo00039
[표 6-2]
Figure kpo00040
[표 6-3]
Figure kpo00041
[표 6-4]
Figure kpo00042
[표 7-1]
Figure kpo00043
[표 7-2]
Figure kpo00044
[표 7-3]
Figure kpo00045
[표 8-1]
Figure kpo00046
Figure kpo00047
Figure kpo00048
[표 8-2]
Figure kpo00049
[표 8-3]
Figure kpo00050
[표 8-4]
Figure kpo00051
본 발명에 따른 복수의 선상 요철을 포함하는 특정의 불규칙적 표면 구조의 불투명 기판을 사용함으로써 가공성, 신뢰성 및 생산 비용에 관한 종래 문제점이 해소되고 광전 변환층에 의한 입사광의 흡수성 (또는 입사광의 이용 효율)이 더욱 개선되고 가공성이 우수하고 적당한 생산 비용으로 효율적으로 생산될 수 있는 고신뢰성 광기전력 소자를 얻을 수 있다.

Claims (18)

  1. 선상 요철에 대해 평행 방향으로 주사될 때의 중심선 평균 조도 Ra(X)가 15 nm 내지 300 nm이고 선상 요철에 대해 수직 방향으로 주사될 때의 중심선 평균 조도 Ra(Y)가 20 nm 내지 600 nm이며, Ra(X)/Ra(Y)비가 0.8 이하인 복수의 선상 요철을 포함하는 불규칙한 표면 구조를 갖는 불투명 기판 및 상기 기판의 상기 불규칙 표면 구조 상에 형성된 광전 변환층을 포함하는 광기전력 소자.
  2. 제1항에 있어서, 복수의 선상 요철이 직선상으로 배열되어 있는 광기전력 소자.
  3. 제1항에 있어서, 복수의 선상 요철이 파형상으로 배열되어 있는 광기전력 소자.
  4. 제1항에 있어서, 복수의 선상 요철이 와선상으로 배열되어 있는 광기전력 소자.
  5. 제2항에 있어서, 복수의 선상 요철이 0.5 내지 20 μm의 피치를 갖는 광기전력 소자.
  6. 제1항에 있어서, 불규칙 표면 구조가 직선상으로 배열된 복수의 제1 선상 요철 및 상기 제1 선상 요철에 대해 수직 방향으로 배열된 복수의 제2 선상 요철을 포함하는 광기전력 소자.
  7. 제1항에 있어서, 불투명 기판이 금속 재료 또는 합금 재료로 이루어진 광기 전력 소자.
  8. 제1항에 있어서, 불투명 기판이 가요성을 갖는 광기전력 소자.
  9. 제1항에 있어서, 불투명 기판 및 광전 변환층 사이에 추가로 이면 반사층을 더 포함하는 광기전력 소자.
  10. 제9항에 있어서, 이면 반사층이 Au, Ag, Cu, Al 및 Mg로 이루어진 군에서 선택된 1종 이상의 원소를 함유하는 광기전력 소자.
  11. 제10항에 있어서, 이면 반사층이 Si를 더 함유하는 광기전력 소자.
  12. 제9항에 있어서, 이면 반사층이 다층 구조를 갖는 광기전력 소자.
  13. 제10항에 있어서, 이면 반사층과 광전 변환층 사이에 추가로 투명 전도층을 포함하는 광기전력 소자.
  14. 제13항에 있어서, 투명 전도층이 산화 아연을 함유하는 광기전력 소자.
  15. 제1항에 있어서, 광전 변환층이 복수의 선상 요철이 함유되어 있는 불규칙 표면 구조를 갖는 광기전력 소자.
  16. 제1항에 있어서, 광전 변환층이 다층 구조를 갖는 광기전력 소자.
  17. 제1항에 있어서, 광전 변환층이 비-단결정성 반도체 재료를 포함하는 광기전력 소자.
  18. (i) 선상 요철에 대해 평행 방향으로 주사될 때의 중심선 평균 조도 Ra(X)가 15 nm 내지 300 nm이고 선상 요철에 대해 수직 방향으로 주사될 때의 중심선 평균 조도 Ra(Y)가 20 nm 내지 600 nm이며, Ra(X)/Ba(Y)비가 0.8 이하인 복수의 선상 요철을 포함하는 불규칙한 표면 구조를 갖는 로울 형태의 긴 불투명 기판을 제공하고,
    (ii) 이어서 상기 기판 상에 광저 변환층을 적층시키며,
    (iii) 기판상에 형성된 상기 광전 변환층을 가지는 상기 기판을 로울 형태로 제공하는 단계를 포함하는 광기전력 소자의 제조방법.
KR1019970006324A 1996-02-27 1997-02-27 특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자 KR100267515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-39856 1996-02-27
JP3985696 1996-02-27

Publications (2)

Publication Number Publication Date
KR970063769A KR970063769A (ko) 1997-09-12
KR100267515B1 true KR100267515B1 (ko) 2000-10-16

Family

ID=12564624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006324A KR100267515B1 (ko) 1996-02-27 1997-02-27 특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자

Country Status (5)

Country Link
US (1) US6072117A (ko)
EP (1) EP0793277B1 (ko)
KR (1) KR100267515B1 (ko)
CN (1) CN1096713C (ko)
DE (1) DE69708463T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062667A1 (en) * 2009-11-20 2011-05-26 Applied Materials, Inc. Roughness control of a wavelength selective reflector layer for thin film solar applications
KR101269608B1 (ko) * 2011-03-29 2013-06-05 한국에너지기술연구원 박막 태양전지용 후면반사막, 이의 형성방법 및 이를 포함하는 박막 태양전지

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388301B1 (en) * 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
JP3719632B2 (ja) * 1998-12-17 2005-11-24 三菱電機株式会社 シリコン太陽電池の製造方法
AUPQ293099A0 (en) * 1999-09-17 1999-10-14 Pacific Solar Pty Limited Recrystallization of semiconductor material
JP2001345460A (ja) * 2000-03-29 2001-12-14 Sanyo Electric Co Ltd 太陽電池装置
US6787692B2 (en) 2000-10-31 2004-09-07 National Institute Of Advanced Industrial Science & Technology Solar cell substrate, thin-film solar cell, and multi-junction thin-film solar cell
US6750394B2 (en) * 2001-01-12 2004-06-15 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
US6761986B2 (en) * 2001-04-06 2004-07-13 Rockwell Scientific Licensing, Llc Thin film infrared transparent conductor
EP1381893A4 (en) * 2001-04-27 2005-07-20 Sarnoff Corp PHOTONIC INTEGRATED CIRCUIT (IPC) AND METHODS FOR PRODUCING THE SAME
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
WO2003007386A1 (en) * 2001-07-13 2003-01-23 Midwest Research Institute Thin-film solar cell fabricated on a flexible metallic substrate
US7053294B2 (en) 2001-07-13 2006-05-30 Midwest Research Institute Thin-film solar cell fabricated on a flexible metallic substrate
WO2003036657A1 (fr) * 2001-10-19 2003-05-01 Asahi Glass Company, Limited Substrat a couche d'oxyde conductrice transparente, son procede de production et element de conversion photoelectrique
US7259085B2 (en) * 2001-12-03 2007-08-21 Nippon Sheet Glass Company, Limited Method for forming thin film, substrate having thin film formed by the method, and photoelectric conversion device using the substrate
DE10392353B4 (de) * 2002-03-06 2008-09-25 Sharp K.K. Verfahren zum Herstellen einer Solarzelle, deren Emitterhalbleiterschicht mit zunehmender Entfernung von Frontelektroden allmählich dünner wird
US7485799B2 (en) * 2002-05-07 2009-02-03 John Michael Guerra Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same
US7995871B2 (en) * 2002-05-07 2011-08-09 Nanoptek Corporation Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same
US20080283121A1 (en) * 2002-05-07 2008-11-20 Nanoptek Corporation Bandgap-shifted semiconductor surface and method for making same, and apparatus for using same
US8673399B2 (en) * 2002-05-07 2014-03-18 Nanoptek Corporation Bandgap-shifted semiconductor surface and method for making same, and apparatus for using same
JP4556407B2 (ja) * 2002-10-04 2010-10-06 住友金属鉱山株式会社 酸化物透明電極膜とその製造方法、透明導電性基材、太陽電池および光検出素子
JP2004356623A (ja) * 2003-05-08 2004-12-16 Canon Inc 積層型光起電力素子及びその製造方法
JP2005005639A (ja) * 2003-06-16 2005-01-06 Canon Inc 太陽電池素子の光電変換特性の測定方法及び測定装置
JP2005032852A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 有機光電変換素子
EP1513171A1 (en) * 2003-09-05 2005-03-09 Sony International (Europe) GmbH Tandem dye-sensitised solar cell and method of its production
US8846141B1 (en) 2004-02-19 2014-09-30 Aeris Capital Sustainable Ip Ltd. High-throughput printing of semiconductor precursor layer from microflake particles
US7306823B2 (en) 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US8642455B2 (en) 2004-02-19 2014-02-04 Matthew R. Robinson High-throughput printing of semiconductor precursor layer from nanoflake particles
US7700464B2 (en) 2004-02-19 2010-04-20 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from nanoflake particles
US7732229B2 (en) 2004-09-18 2010-06-08 Nanosolar, Inc. Formation of solar cells with conductive barrier layers and foil substrates
US8541048B1 (en) * 2004-09-18 2013-09-24 Nanosolar, Inc. Formation of photovoltaic absorber layers on foil substrates
US20090032108A1 (en) * 2007-03-30 2009-02-05 Craig Leidholm Formation of photovoltaic absorber layers on foil substrates
US8927315B1 (en) 2005-01-20 2015-01-06 Aeris Capital Sustainable Ip Ltd. High-throughput assembly of series interconnected solar cells
US8816191B2 (en) * 2005-11-29 2014-08-26 Banpil Photonics, Inc. High efficiency photovoltaic cells and manufacturing thereof
US20080178932A1 (en) * 2006-11-02 2008-07-31 Guardian Industries Corp. Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
WO2008100603A1 (en) * 2007-02-15 2008-08-21 Massachusetts Institute Of Technology Solar cells with textured surfaces
US20100186798A1 (en) * 2007-05-28 2010-07-29 Consiglio Nazionale Delle Ricerche- Infm Istituto Nazionale Per La Fisica Della Materia Photovoltaic device with enhanced light harvesting
US7846750B2 (en) * 2007-06-12 2010-12-07 Guardian Industries Corp. Textured rear electrode structure for use in photovoltaic device such as CIGS/CIS solar cell
US7875945B2 (en) * 2007-06-12 2011-01-25 Guardian Industries Corp. Rear electrode structure for use in photovoltaic device such as CIGS/CIS photovoltaic device and method of making same
US20080308147A1 (en) * 2007-06-12 2008-12-18 Yiwei Lu Rear electrode structure for use in photovoltaic device such as CIGS/CIS photovoltaic device and method of making same
CN101355109A (zh) * 2007-07-26 2009-01-28 鸿富锦精密工业（深圳）有限公司 太阳能电池组件及其制造设备
CN101359698A (zh) * 2007-08-01 2009-02-04 鸿富锦精密工业（深圳）有限公司 太阳能电池及其制造设备和制造方法
CN101363266A (zh) * 2007-08-09 2009-02-11 鸿富锦精密工业（深圳）有限公司 太阳能屋
CN101363267A (zh) * 2007-08-10 2009-02-11 鸿富锦精密工业（深圳）有限公司 太阳能屋顶及太阳能屋
JP4418500B2 (ja) * 2008-03-28 2010-02-17 三菱重工業株式会社 光電変換装置及びその製造方法
CN101807615B (zh) * 2009-02-18 2012-05-30 晶元光电股份有限公司 具有光收集效果电极结构的光伏元件
TWI379430B (en) * 2009-04-16 2012-12-11 Atomic Energy Council A method of fabricating a thin interface for internal light reflection and impurities isolation
JP2012531051A (ja) * 2009-06-22 2012-12-06 ファースト ソーラー インコーポレイテッド 堆積錫酸カドミウム層のアニール方法および装置
WO2011005319A1 (en) * 2009-07-09 2011-01-13 Xunlight Corporation Back reflector for photovoltaic devices
CN102473792A (zh) * 2009-08-19 2012-05-23 夏普株式会社 光传感器、半导体器件和液晶面板
US20120146028A1 (en) * 2009-08-20 2012-06-14 Sharp Kabushiki Kaisha Photosensor, semiconductor device, and liquid crystal panel
US20110048518A1 (en) * 2009-08-26 2011-03-03 Molecular Imprints, Inc. Nanostructured thin film inorganic solar cells
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8895844B2 (en) * 2009-10-23 2014-11-25 The Board Of Trustees Of The Leland Stanford Junior University Solar cell comprising a plasmonic back reflector and method therefor
WO2011050179A2 (en) * 2009-10-23 2011-04-28 The Board Of Trustees Of The Leland Stanford Junior University Optoelectronic semiconductor device and method of fabrication
JP2011114004A (ja) * 2009-11-24 2011-06-09 Panasonic Electric Works Co Ltd 有機太陽電池
US8212250B2 (en) 2009-12-10 2012-07-03 Leonard Forbes Backside texturing by cusps to improve IR response of silicon solar cells and photodetectors
US8120027B2 (en) * 2009-12-10 2012-02-21 Leonard Forbes Backside nanoscale texturing to improve IR response of silicon solar cells and photodetectors
US8999857B2 (en) 2010-04-02 2015-04-07 The Board Of Trustees Of The Leland Stanford Junior University Method for forming a nano-textured substrate
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
US8404302B2 (en) * 2010-07-14 2013-03-26 Sharp Laboratories Of America, Inc. Solution process for fabricating a textured transparent conductive oxide (TCO)
WO2012054504A2 (en) * 2010-10-18 2012-04-26 Wake Forest University Thermoelectric apparatus and applications thereof
US8476105B2 (en) * 2010-12-22 2013-07-02 General Electric Company Method of making a transparent conductive oxide layer and a photovoltaic device
JP5884077B2 (ja) * 2010-12-29 2016-03-15 パナソニックＩｐマネジメント株式会社 太陽電池及び太陽電池モジュール
US8859321B2 (en) * 2011-01-31 2014-10-14 International Business Machines Corporation Mixed temperature deposition of thin film silicon tandem cells
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP2014525091A (ja) 2011-07-13 2014-09-25 サイオニクス、インク． 生体撮像装置および関連方法
KR101541657B1 (ko) * 2011-07-25 2015-08-03 히타치가세이가부시끼가이샤 태양 전지 기판, 태양 전지 기판의 제조 방법, 태양 전지 소자 및 태양 전지
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US10319872B2 (en) * 2012-05-10 2019-06-11 International Business Machines Corporation Cost-efficient high power PECVD deposition for solar cells
EP2854184A4 (en) * 2012-05-23 2015-09-23 Jfe Steel Corp SOLAR CELL SUBSTRATE MATERIAL OF STAINLESS STEEL FOIL AND METHOD FOR THE PRODUCTION THEREOF
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US10840400B2 (en) * 2013-08-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photovoltaic device with back reflector
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
WO2016152228A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 太陽電池用結晶シリコン基板の製造方法、結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
EP3095882B1 (en) * 2015-05-18 2021-09-22 Outokumpu Oyj Method for producing a stainless steel sheet with modified visual characteristics
WO2018116245A1 (en) * 2016-12-23 2018-06-28 Sabic Global Technologies B.V. Electrically-conductive copolyestercarbonate-based material
CN107104171B (zh) * 2017-05-17 2019-06-04 常州大学 一种微纳米结构铁酸铋光伏器件的制备方法
CN108346674B (zh) * 2018-01-30 2019-01-18 武汉新芯集成电路制造有限公司 半导体硅晶片的制备方法、硅晶片及图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377723A (en) * 1980-05-02 1983-03-22 The University Of Delaware High efficiency thin-film multiple-gap photovoltaic device
JPS59152676A (ja) * 1983-02-21 1984-08-31 Sumitomo Electric Ind Ltd アモルフアスシリコン光起電力素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571448A (en) * 1981-11-16 1986-02-18 University Of Delaware Thin film photovoltaic solar cell and method of making the same
JPS594310A (ja) * 1982-06-30 1984-01-11 Toshiba Corp 弾性表面波装置
IL69756A0 (en) * 1982-09-24 1983-12-30 Energy Conversion Devices Inc System and method for making large area photovoltaic devices
US4493942A (en) * 1983-01-18 1985-01-15 Exxon Research And Engineering Co. Solar cell with two-dimensional reflecting diffraction grating
US4532372A (en) * 1983-12-23 1985-07-30 Energy Conversion Devices, Inc. Barrier layer for photovoltaic devices
US4598306A (en) * 1983-07-28 1986-07-01 Energy Conversion Devices, Inc. Barrier layer for photovoltaic devices
JPS604187A (ja) * 1983-06-20 1985-01-10 Taiho Yakuhin Kogyo Kk ピラゾ−ル化合物
IN165761B (ko) * 1983-07-28 1990-01-06 Energy Conversion Devices Inc
JPS6214788A (ja) * 1985-07-12 1987-01-23 Res Assoc Util Of Light Oil メタクリル酸の製造方法
JPH03205879A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd 太陽電池
JP2923193B2 (ja) * 1993-12-30 1999-07-26 キヤノン株式会社 光電変換素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377723A (en) * 1980-05-02 1983-03-22 The University Of Delaware High efficiency thin-film multiple-gap photovoltaic device
JPS59152676A (ja) * 1983-02-21 1984-08-31 Sumitomo Electric Ind Ltd アモルフアスシリコン光起電力素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062667A1 (en) * 2009-11-20 2011-05-26 Applied Materials, Inc. Roughness control of a wavelength selective reflector layer for thin film solar applications
KR101269608B1 (ko) * 2011-03-29 2013-06-05 한국에너지기술연구원 박막 태양전지용 후면반사막, 이의 형성방법 및 이를 포함하는 박막 태양전지

Also Published As

Publication number Publication date
EP0793277B1 (en) 2001-08-22
CN1174415A (zh) 1998-02-25
KR970063769A (ko) 1997-09-12
EP0793277A2 (en) 1997-09-03
DE69708463T2 (de) 2002-05-16
EP0793277A3 (en) 1998-09-09
CN1096713C (zh) 2002-12-18
DE69708463D1 (de) 2001-12-20
US6072117A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
KR100267515B1 (ko) 특정의 불규칙적 표면 구조의 불투명 기판을 갖는 광기전력 소자
US6331672B1 (en) Photovoltaic cell and method for manufacturing the same
EP0895291B1 (en) Photovoltaic element and method of producing the same
US6184456B1 (en) Photovoltaic device
US6106689A (en) Process for forming zinc oxide film and processes for producing semiconductor device substrate and photo-electricity generating device using the film
KR100294102B1 (ko) 특정도핑층을구비한광기전력소자
JP2829653B2 (ja) 光起電力素子
US6488995B1 (en) Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby
US5006180A (en) Pin heterojunction photovoltaic elements with polycrystal GaP (H,F) semiconductor film
US6812499B2 (en) Silicon-based film and photovoltaic element
JPH11251612A (ja) 光起電力素子の製造方法
JP3025179B2 (ja) 光電変換素子の形成方法
JPH11261087A (ja) 光起電力素子
JPH09293892A (ja) 光起電力素子
JP3072831B2 (ja) 光起電力素子
JPH10144944A (ja) 光起電力素子
JP3017393B2 (ja) 光起電力素子の製造法
AU756834B2 (en) Method of producing a microcrystal semiconductor thin film
JPH11274540A (ja) 光起電力素子及びその製造方法
JPH10173216A (ja) 光起電力素子
JPH10173211A (ja) 光起電力素子
JP3017394B2 (ja) 光起電力素子の製造法
JP3445132B2 (ja) 酸化亜鉛薄膜の製造方法、それを用いた半導体素子基板の製造方法、光電変換素子の製造方法、酸化亜鉛薄膜、半導体素子基板及び光電変換素子
JP2829655B2 (ja) 光起電力素子
JP3017390B2 (ja) 光起電力素子の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee