[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012531051A - 堆積錫酸カドミウム層のアニール方法および装置 - Google Patents

堆積錫酸カドミウム層のアニール方法および装置 Download PDF

Info

Publication number
JP2012531051A
JP2012531051A JP2012516366A JP2012516366A JP2012531051A JP 2012531051 A JP2012531051 A JP 2012531051A JP 2012516366 A JP2012516366 A JP 2012516366A JP 2012516366 A JP2012516366 A JP 2012516366A JP 2012531051 A JP2012531051 A JP 2012531051A
Authority
JP
Japan
Prior art keywords
depositing
layer
silicon nitride
cadmium
doped silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012516366A
Other languages
English (en)
Inventor
ミルズ スコット
ロバーツ デイル
イーグルシャム デイヴィッド
ブラー ベンヤミン
パシュマコフ ボイル
チャオ ズーボー
ユ ヤン
Original Assignee
ファースト ソーラー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファースト ソーラー インコーポレイテッド filed Critical ファースト ソーラー インコーポレイテッド
Publication of JP2012531051A publication Critical patent/JP2012531051A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/073—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIBVI compound semiconductors, e.g. CdS/CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含み、該アニール工程は、不活性ガスの存在下で前記積層体を加熱する工程を含むことができ、前記積層体はカドミウムおよび錫を含む層を含む。

Description

[優先権の主張]
この出願は、米国特許法第１１９条（ｅ）に基づいて、２００９年６月２２日に出願された仮出願第６１／２１９，１４１に対する優先権を主張し、参照としてここに組み込む。
本発明は、光起電力デバイスおよびその製造方法に関するものである。
光起電力デバイスは、例えば、窓層として働く第１の層と吸収層として働く第２の層とを有する、基板上に堆積された半導体材料を含むことができる。半導体窓層は、テルル化カドミウム層のような、太陽エネルギーを電力に変換させることができる吸収層への太陽放射の侵入を可能にする。光起電力デバイスは、１以上の透明導電性酸化膜を含むこともでき、多くの場合電荷の導電体でもある。
光起電力デバイスは、基板（またはスーパーストレート）上に生成された複数の層を含むことができる。例えば、光起電力デバイスは、基板上に積層して形成された、バリア層と、透明導電性酸化膜（ＴＣＯ膜）と、バッファ層と、半導体層とを含むことができる。各層は、２以上の層またはフィルムを順に含むことができる。例えば、半導体層は、バッファ層上に形成された、硫化カドミウム層のような半導体窓層を含む第１のフィルムと、半導体窓層上に形成された、テルル化カドミウム層のような半導体吸収層を含む第２のフィルムとを含むことができる。さらに、各層は、デバイスの全てまたは一部および／または層または層の下にある基板の全てまたは一部を覆うことができる。例えば、「層」は、表面の全てまたは一部に接触する任意の量の任意の材料を含むことができる。
光起電力デバイスは、ガラスのような光学的に透明な基板上に形成できる。ガラスは導電性ではないため、透明導電性酸化膜（ＴＣＯ膜）が、典型的には基板と半導体バイレイヤとの間に堆積される。錫酸カドミウムは、高い光学的透過率および低い電気的シート抵抗を示すため、この能力において良好に機能する。ＴＣＯ膜と半導体窓層との間に滑らかなバッファ層を堆積して、半導体窓層の形成中に凹凸を発生する可能性を低減することができる。さらに、基板とＴＣＯ膜との間にバリア層を組み込んで、劣化および層間剥離をもたらす、基板から半導体層へのナトリウムまたは他の汚染物質の拡散を低減することができる。バリア層は、透明で熱的に安定であり、減少したピンホール数、高いナトリウムブロッキング能力および良好な接着特性を有するものとし得る。したがって、ＴＣＯ膜は３層積層体の一部とすることができ、例えば、二酸化シリコンバリア層と、錫酸カドミウムＴＣＯ膜と、バッファ層（例えば、酸化錫（ＩＶ））とを含むことができる。バッファ層は、酸化錫、酸化亜鉛錫、酸化亜鉛、および酸化亜鉛マグネシウムなどの様々な適切な材料を含むことができる。
酸化シリコンおよび／または窒化シリコンなどの様々なバリア材料をＴＣＯ積層体中に含めることができる。ＴＣＯ積層体は、窒化シリコン、酸化シリコン、アルミニウムドープ酸化シリコン、ホウ素ドープ窒化シリコン、リンドープ窒化シリコン、酸窒化シリコン、またはそれらの任意の組み合わせまたは合金を含むことができる。ドーパントは、２５％未満、２０％未満、１５％未満、１０％未満、５％未満または２％未満とすることができる。ＴＣＯ積層体は、複数のバリア材料を含むことができる。例えば、ＴＣＯ積層体は、窒化シリコン（または、アルミニウムドープ窒化シリコン）上に堆積された、主に酸化シリコンからなるバリアバイレイヤを含むことができる。バリアバイレイヤは、実際にはナトリウムをより効率的にブロックするためには、より厚いバイレイヤが必要であるかもしれないが、光学的モデリングを用いて最適化し、色抑制および反射損の低減の双方を実現することができる。窒素ガス中における適切な錫酸カドミウム変換または低真空アニール処理が可能となるように、酸化錫を制御層として導入することができる。
カドミウムおよび錫を含むアモルファス層は、任意の適切な厚さ、例えば、約１０００〜約５０００Åを有することができる。その層は、ＴＣＯ膜に適した任意の比のカドミウムおよび錫を含むことができる。例えば、カドミウム対錫の比は、約１．８：２．５とすることができる。カドミウムおよび錫層は、例えば、約４００〜８５０ｎｍの範囲における約１０％超の任意の適切な平均吸収と、例えば、約２０ｎｍ未満の任意の適切なラフネスを有することもできる。カドミウムおよび錫層のシート抵抗は、約１００Ω／ｓｑ超とすることができる。その層は、約５００〜約７００℃で約３〜約２５分間アニールして、その層を、約２０Ω／ｓｑ未満のシート抵抗（例えば、約１０Ω／ｓｑ未満）、約４００〜８５０ｎｍの範囲における約２０％未満の平均吸収、および約１ｎｍ未満のラフネスを有する錫酸カドミウムに変換させることができる。その層は、約５〜約２０分間アニールすることができる。その層は、約１０〜約１５分間アニールすることができる。その層は、約６００℃でアニールすることができる。
一態様において、マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含むことができる。前記アニール工程は、不活性ガスの存在下で積層体を加熱する工程を含むことができる。前記積層体は、カドミウムおよび錫を含む層を含むことができる。
前記不活性ガスは、フォーミングガス、水素ガス、窒素ガス、水素および窒素の混合ガス、またはアルゴンガスを含むことができる。前記方法は、前記カドミウムおよび錫を含む層を基板上に堆積する工程を含むことができる。前記方法は、積層体を形成する工程を含むことができる。前記形成工程は、１以上のバリア層を前記基板上に堆積する工程を含むことができる。前記形成工程は、前記カドミウムおよび錫を含む層を前記１以上のバリア層上に堆積する工程を含むことができる。前記形成工程は、バッファ層を前記カドミウムおよび錫を含む層の上に堆積する工程を含むことができる。前記方法は、バッファ層を堆積する工程の前に、制御層を前記カドミウムおよび錫を含む層の上に堆積する工程を含むことができる。前記堆積は、スパッタリングを含むことができる。前記スパッタリングは、ＤＣスパッタリングまたはＡＣデュアルマグネトロンスパッタリングを含むことができる。前記堆積は、合金ターゲットからのスパッタリングを含むことができる。前記形成工程は、約２〜７ｍｔｏｒｒの圧力下で行うことができる。前記形成工程は、約２．５ｍｔｏｒｒの圧力下で行うことができる。前記形成工程は、約５ｍｔｏｒｒの圧力下で行うことができる。前記形成工程は、真空中で行うことができる。前記アニール工程は、約５００〜７００℃で約１５〜２０分間加熱する工程を含むことができる。前記アニール工程は、前記積層体を約６００℃で約１０〜２０分間加熱する工程を含むことができる。前記加熱工程は、輻射加熱、対流加熱および／または抵抗加熱を含むことができる。前記１以上のバリア層を堆積する工程は、窒化シリコンをソーダガラス基板上に直接堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、酸化シリコンを堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、アルミニウムドープ窒化シリコンをソーダガラス基板上に直接堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、アルミニウムドープ酸化シリコンを堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、窒化シリコンをソーダガラス基板上に直接堆積し、その窒化シリコン上に酸化シリコンを堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、アルミニウムドープ窒化シリコンをソーダガラス基板上に堆積し、そのアルミニウムドープ窒化シリコン上にアルミニウムドープ酸化シリコンを堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、第１の酸化シリコンをソーダガラス基板上に堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、窒化シリコンを前記第１の酸化シリコン上に堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、第２の酸化シリコンを前記窒化シリコン上に堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、第１のアルミニウムドープ酸化シリコンをソーダガラス上に堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、アルミニウムドープ窒化シリコンを前記第１のアルミニウムドープ酸化シリコン上に堆積する工程を含むことができる。前記１以上のバリア層を堆積する工程は、第２のアルミニウムドープ酸化シリコンを前記アルミニウムドープ窒化シリコン上に堆積する工程を含むことができる。前記１以上のバリア層の各々は、窒化シリコン、アルミニウムドープ窒化シリコン、酸化シリコン、アルミニウムドープ酸化シリコン、ホウ素ドープ窒化シリコン、リンドープ窒化シリコン、酸窒化シリコンおよび酸化錫を含むことができる。前記バッファ層は、酸化亜鉛錫、酸化錫、酸化亜鉛、および酸化亜鉛マグネシウムを含むことができる。前記制御層は、酸化錫を含むことができる。前記方法は、硫化カドミウム層を前記積層体上に堆積し、テルル化カドミウム層を前記硫化カドミウム層上に堆積する工程を含むことができる。前記方法は、硫化カドミウム層を前記積層体上に堆積し、テルル化カドミウム層を前記硫化カドミウム層上に堆積する工程を含むことができる。
一態様において、マルチレイヤ構造は、透明導電性酸化膜を含む１以上の層の積層体を含むことができる。前記積層体は、不活性ガスの存在下でアニールすることができる。前記透明導電性酸化膜は、カドミウムおよび錫を含む層を含む。
前記積層体は、基板を含むことができる。前記積層体は、１以上のバリア層を含むことができる。前記積層体は、バッファ層を含むことができる。前記１以上のバリア層の各々は、前記基板の上に位置することができる。前記透明導電性酸化膜は、前記１以上のバリア層の上に位置することができる。前記バッファ層は、前記透明導電性酸化膜の上に位置することができる。前記バッファ層は、酸化亜鉛錫、酸化錫、酸化亜鉛および酸化亜鉛マグネシウムを含むことができる。前記１以上のバリア層の各々は、窒化シリコン、アルミニウムドープ窒化シリコン、酸化シリコン、アルミニウムドープ酸化シリコン、ホウ素ドープ窒化シリコン、リンドープ窒化シリコン、酸窒化シリコンおよび酸化錫を含むことができる。前記マルチレイヤ構造は、前記積層体上に硫化カドミウム層、および硫化カドミウム層の上にテルル化カドミウム層を含むことができる。
別の態様において、マルチレイヤ構造は、基板とカドミウムおよび錫を含むアモルファス層とを含むことができる。前記アモルファス層は、約１００Ω／ｓｑを超えるシート抵抗を有することができる。別の態様において、マルチレイヤ構造は、基板を含むことができる。該マルチレイヤ構造は、カドミウムおよび錫を含む層を基板上に含むことができる。該層は、約２０Ω／ｓｑ未満のシート抵抗を有することができる。
複数の層を有する光起電力デバイスの概略図である。 複数の層を有する光起電力デバイスの概略図である。 複数の層を有する光起電力デバイスの概略図である。 複数の層を有する光起電力デバイスの概略図である。 複数の層を有する光起電力デバイスの概略図である。 複数の層を有する光起電力デバイスの概略図である。
図１は、基板１００（例えば、ソーダガラス）上の第１のバリア層１１０を含む透明導電性酸化膜積層体１５０を示している。第１のバリア層１１０は、酸化シリコン、窒化シリコン、アルミニウムドープ酸化シリコンまたはアルミニウムドープ窒化シリコンなどの任意の適切なバリア材料を含むことができる。例えば、第１のバリア層１１０は、二酸化シリコンまたは窒化シリコン（例えばＳｉ３Ｎ４）を含むことができる。透明導電性酸化膜１２０は、第１のバリア層１１０に隣接して堆積することができる。透明導電性酸化膜１２０は、カドミウムおよび錫を含む層を含むことができ、任意の適切な厚さとすることができる。例えば、透明導電性酸化膜１２０は、約１００ｎｍ〜約１０００ｎｍの厚さを有することができる。透明導電性酸化膜１２０は、スパッタ法を含む、任意の既知の堆積技術を用いて堆積することができる。
引き続き図１を参照すると、制御層１３０は、透明導電性酸化膜１２０の適切な変換（つまり、カドミウムおよび錫を含む層から錫酸カドミウムへの変換）を可能にするために、透明導電性酸化膜１２０に隣接するように堆積することができる。制御層１３０は、スパッタ法を含む、任意の既知の堆積技術を用いて堆積することができる。制御層１３０は、酸化錫を含むことができ、任意の適切な厚さとすることができる。例えば、制御層１３０は、約１０ｎｍ〜約１００ｎｍの厚さを有することができる。バッファ層１４０は、図２の半導体窓層２２０の適切な堆積を可能にするように、制御層１３０に隣接して堆積することができる。バッファ層１４０は、スパッタ法を含む、任意の既知の堆積方法を用いて堆積することができる。バッファ層１４０は、酸化錫（ＩＶ）を含むことができ、任意の適切な厚さとすることができる。例えば、バッファ層１４０は、約１０ｎｍ〜約１００ｎｍの厚さを有することができる。
ＴＣＯ膜、バリア層、制御層およびバッファ層は全て、室温で、ＤＣおよびＡＣスパッタ法を含む任意の適切なスパッタプロセス、例えばＡＣデュアルマグネトロンスパッタ法を用いて堆積することができる。硫化カドミウム層は、ＤＣスパッタ法を用いて積層体上に堆積することができる。積層体の層は、インラインスパッタ処理を用い、制御雰囲気中で堆積できる。例えば、これらの層は、真空中または酸素ガスの存在下で堆積できる。制御雰囲気は、１００％または著しく低い酸素ガスを含むことができる。これらの層は、低圧を含む、任意の適切な圧力下で堆積できる。例えば、これらの層は、約２〜７ｍｔｏｒｒで堆積することができる。これらの層は、約２．５ｍｔｏｒｒで堆積することができる。これらの層は、約５ｍｔｏｒｒで堆積することができる。ＴＣＯ積層体は、例えば、低圧化学気相成長法、常圧化学気相成長法、プラズマ化学気相成長法、熱気相成長法、ＤＣまたはＡＣスパッタ法、回転塗布堆積法および噴霧熱分解法などの様々な堆積方法を用いて製造することができる。各堆積層は、例えば約１〜約５０００Åの範囲の任意の適切な厚さとすることができる。
スパッタリングターゲットは、インゴット冶金により製造することができる。スパッタリングターゲットは、カドミウム、錫、またはカドミウムおよび錫の双方から製造することができる。カドミウムおよび錫は、同一のターゲット中に化学量論的に適切な量で存在させることができる。スパッタリングターゲットは、任意の適切な形状の単一部材として製造できる。スパッタリングターゲットはチューブとすることができる。スパッタリングターゲットは、金属材料をチューブのような任意の適切な形状に鋳造することにより製造することができる。
スパッタリングターゲットは、２以上の部材から製造することができる。スパッタリングターゲットは、２以上の金属の部材、例えば、１つのカドミウムの部材および１つの錫の部材から製造することができる。カドミウムおよび錫は、スリーブのような任意の適切な形状に製造することができ、任意の適切な方法または配置で接合または接続することができる。例えば、カドミウムの１つの部材と錫の１つの部材とを互いに溶接して、スパッタリングターゲットを形成することができる。１つのスリーブは、別のスリーブ内に配置することができる。
スパッタリングターゲットは、粉末冶金により製造することができる。スパッタリングターゲットは、金属粉末（例えば、カドミウムまたは錫粉末）を固めてターゲットを形成できる。金属粉末は、任意の適切なプロセスにおいて任意の適切な形状に固めることができる。固化は、任意の適切な温度で行うことができる。スパッタリングターゲットは、１以上の金属粉末（例えば、カドミウムおよび錫）を含む金属粉末から形成できる。１以上の金属粉末は、化学量論的に適切な量で存在させることができる。
スパッタリングターゲットは、ターゲット材料を含むワイヤをベースに隣接して位置させることにより製造できる。例えば、ターゲット材料を含むワイヤは、ベースチューブの周囲に巻くことができる。ワイヤは、化学量論的に適切な量で存在する複数の金属（例えば、カドミウムおよび錫）を含むことができる。ベースチューブは、スパッタされない材料から形成できる。ワイヤは、プレスできる（例えば、アイソスタティックプレスにより）。
スパッタリングターゲットは、ターゲット材料をベース上に噴霧することにより製造できる。金属ターゲット材料は、熱噴霧法およびプラズマ噴霧法などの任意の適切な噴霧プロセスにより噴霧できる。金属ターゲット材料は、化学量論的に適切な量で存在する複数の金属（例えば、カドミウムおよび錫）を含むことができる。金属ターゲット材料が噴霧されるベースはチューブとすることができる。
ＴＣＯ膜、バリア層、制御層およびバッファ層が堆積されると、得られた積層体は、オーブンのようなアニール装置に投入される。オーブンは、任意の適切なサイズおよび／または容量とすることができる。例えば、オーブンは、２または３の積層体を同時に処理するように構成することができる。オーブンは、抵抗加熱、対流加熱、および輻射加熱などの様々な適切な加熱方法を用いるようにも構成できる。オーブンは、温度を制御するために、別々の加熱ゾーンを含むことができる。オーブンの全ての加熱要素は、密閉されたステンレス鋼スリーブ中に入れることができる。オーブンは、積層体をオーブン中を通過させるためのローラを含むことができる。ローラは例えばセラミック材料などの任意の適切な材料からなるものとし得る。ローラを支持するためにベアリングをオーブンの壁に設置することができる。ローラは、外部から駆動することができる。オーブンは、端部温度を制御するために、オーブンの端部および中心セクション間で別々の制御部を含むことができる。
１以上の積層体をオーブンに投入して通過させ、単一の加熱処理を受けさせることができる。加熱は、積層体の温度がソーク温度に達成するまで増加される、第１の上昇フェーズを含むことができる。ソーク温度に到達するために、約２〜５分かかりうる。ソーク温度は、約５００〜約７００℃の任意とすることができる。例えば、ソーク温度は、約６００℃とすることができる。積層体は、アニールのアスペクトを制御するために、任意の適切なガスの存在下でアニールすることができる。積層体は、１以上の不活性ガス、例えば、窒素ガス、水素ガス、窒素および水素の混合ガス、およびアルゴンガスの存在下でアニールすることができる。積層体は、１以上のガスの任意の適切な濃度でアニールできる。例えば、積層体は、フォーミングガスのような、窒素中に約１００ｐｐｍ〜約５％の水素を含む混合ガスを含む雰囲気中でアニールできる。アニールプロセス中に使用できるガスの別の例は、メタン、エタン、プロパン、ブタン、およびＣ（ｎ）Ｈ（２ｎ＋２）の式を有する他のガス、可燃性の炭化水素ガスを含む。アニールプロセス中に使用できるガスの別の例は、メタノール、エタノール、プロパノールおよびブタノール、ならびにＣ（ｎ）Ｈ（２ｎ＋１）ＯＨの式を有する別のアルキルアルコールを含む。
アニールプロセスの終了時に、積層体は、窒素クエンチ法などの任意の適切な技術を用いてクエンチできる。積層体は、別の適切な急速冷却プロセスを受けることもできる。アニール工程に続いて、デバイス層（例えば、硫化カドミウムおよびテルル化カドミウム）を積層体上に堆積して光起電力デバイスを形成できる。
図１の透明導電性酸化膜積層体１５０は、アニールして、図２のアニールされた透明導電性酸化膜積層体２００を形成することができる。透明導電性酸化膜積層体１５０は、任意の適切なアニールプロセスを用いてアニールできる。アニールは、例えば窒素ガスのような、アニールのアスペクトを制御するために選択されたガスの存在下で行うことができる。透明導電性酸化膜積層体１５０は、任意の適切な圧力、例えば、低減された圧力の下、低真空中または約０．０１Ｐａ（１０−４Ｔｏｒｒ）でアニールできる。透明導電性酸化膜積層体１５０は、任意の適切な温度または温度範囲でアニールできる。例えば、透明導電性酸化膜積層体１５０は、約４００℃から約８００℃でアニールできる。透明導電性酸化膜積層体１５０は、約５００℃から約７００℃でアニールできる。透明導電性酸化膜積層体１５０は、任意の適切な時間の間アニールできる。透明導電性酸化膜積層体１５０は、約３〜約２５分間アニールできる。透明導電性酸化膜積層体１５０は、約５〜約２０分間アニールできる。透明導電性酸化膜積層体１５０は、約１０〜約１５分間アニールできる。
アニールされた透明導電性酸化膜積層体２００を用いて、図２の光起電力デバイス２０を形成できる。図２を参照すると、半導体バイレイヤ２１０は、アニール透明導電性酸化膜積層体２００に隣接して堆積できる。半導体バイレイヤ２１０は、半導体窓層２２０と半導体吸収層２３０とを含むことができる。半導体窓層２２０は、アニール透明導電性酸化膜積層体２００に隣接して堆積できる。半導体窓層２２０は、蒸気輸送堆積法などの任意の既知の堆積技術を用いて堆積できる。半導体吸収層２３０は、半導体窓層２２０に隣接して堆積できる。半導体吸収層２３０は、蒸気輸送堆積法などの任意の既知の堆積技術を用いて堆積できる。半導体窓層２２０は、硫化カドミウム層を含むことができる。半導体吸収層２３０は、テルル化カドミウム層を含むことができる。裏面接点２４０は、半導体バイレイヤ２１０に隣接して堆積できる。裏面接点２４０は、半導体吸収層２３０に隣接して堆積できる。裏面支持２５０は、裏面接点２４０に隣接して堆積できる。
図３は、透明導電性酸化膜積層体３６０が基板３００上の第１のバリア層３１０と、第１のバリア層３１０上の第２のバリア層３２０とを含む一実施例を示している。第２のバリア層３２０は、第１のバリア層３１０に隣接して堆積できる。第２のバリア層３２０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。第１のバリア層３１０は、窒化シリコンまたはアルミニウムドープ窒化シリコンなどの任意の適切なバリア材料を含むことができる。第２のバリア層３２０は、酸化シリコンまたはアルミニウムドープ酸化シリコンなどの任意の適切なバリア材料を含むことができる。透明導電性酸化膜積層体３６０は、窒化シリコン（例えば、Ｓｉ３Ｎ４）上に堆積された二酸化シリコンを含むことができる。透明導電性酸化膜積層体３６０は、アルミニウムドープ窒化シリコン上に堆積されたアルミニウムドープ酸化シリコンを含むことができる。窒化シリコンまたはアルミニウムドープ窒化シリコン上のアルミニウムドープ酸化シリコンまたは酸化シリコンは、窒素と透明導電性酸化膜３３０との直接接触を防止でき、透明導電性酸化膜３３０の適切な変換（例えばカドミウムと錫の錫酸カドミウムへの変換）を保証する。第１のバリア層３１０および第２のバリア層３２０は、色抑制および反射損の低減の双方を達成するように、光学的モデリングを用いて最適化することができる。
透明導電性酸化膜３３０は、第２のバリア層３２０に隣接して堆積することができる。透明導電性酸化膜３３０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。透明導電性酸化膜３３０は、カドミウムおよび錫を含む層を含むことができ、任意の適切な厚さを有することができる。例えば、透明導電性酸化膜３３０は、約１００ｎｍ〜約１０００ｎｍの厚さを有することができる。制御層３４０は、透明導電性酸化膜３３０の適切な変換を可能にするように、透明導電性酸化膜３３０に隣接して堆積できる。制御層３４０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。制御層３４０は、酸化錫を含むことができ、任意の適切な厚さとすることができる。例えば、制御層３４０は、約１０ｎｍ〜約１００ｎｍの厚さを有することができる。バッファ層３５０は、図４の半導体窓層４２０の適切な堆積を可能にするように、制御層３４０に隣接して堆積することができる。バッファ層３５０は、スパッタ法などの任意の適切な堆積技術を用いて堆積することができる。バッファ層３５０は、酸化錫（ＩＶ）を含むことができ、任意の適切な厚さを有することができる。例えば、バッファ層３５０は、約１０ｎｍ〜約１００ｎｍの厚さを有することができる。
図３の透明導電性酸化膜積層体３６０は、アニールして、図４のアニールされた透明導電性酸化膜積層体４００を形成することができる。透明導電性酸化膜積層体３６０は、任意の適切なアニールプロセスを用いてアニールできる。アニーリングは、アニーリングのアスペクトを制御するように選択されたガス、例えば窒素ガスの存在下で行うことができる。透明導電性酸化膜積層体３６０は、任意の適切な圧力、例えば、低減された圧力下、低真空中または約０．０１Ｐａ（１０−４Ｔｏｒｒ）でアニールできる。透明導電性酸化膜積層体３６０は、任意の適切な温度または温度範囲でアニールできる。例えば、透明導電性酸化膜積層体３６０は、約４００℃〜約８００℃でアニールできる。透明導電性酸化膜積層体３６０は、約５００℃〜約７００℃でアニールできる。透明導電性酸化膜積層体３６０は、任意の時間の間アニールできる。透明導電性酸化膜積層体３６０は、約１０〜約２５分間アニールできる。透明導電性酸化膜積層体３６０は、約１５〜約２０分間アニールできる。
アニールされた透明導電性酸化膜積層体４００を用いて、図４の光起電力デバイス４０を形成できる。図４を参照すると、半導体バイレイヤ４１０は、アニールされた透明導電性酸化膜積層体４００に隣接して堆積できる。半導体バイレイヤ４１０は、半導体窓層４２０と半導体吸収層４３０とを含むことができる。半導体窓層４２０は、アニールされた透明導電性酸化膜積層体４００に隣接して堆積できる。半導体窓層４２０は、蒸気輸送堆積法などの任意の既知の堆積技術を用いて堆積できる。半導体吸収層４３０は、半導体窓層４２０に隣接して堆積できる。半導体吸収層４３０は、蒸気輸送堆積法などの任意の既知の堆積技術を用いて堆積することができる。半導体吸収層４３０は、テルル化カドミウム層を含むことができる。裏面接点４４０は、半導体バイレイヤ４１０に隣接して堆積できる。裏面接点４４０は、半導体吸収層４３０に隣接して堆積できる。裏面支持層４５０は、裏面接点４４０に隣接して堆積できる。
図５は、第１のバリア層３１０を追加バリア層５００に隣接して堆積できる一実施例を示している。第１のバリア層３１０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。第２のバリア層３２０は、第１のバリア層３１０上に堆積できる。第２のバリア層は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。第１のバリア層３１０は、窒化シリコンまたはアルミニウムドープ窒化シリコンを含むことができる。第２のバリア層は、酸化シリコンまたはアルミニウムドープ酸化シリコンを含むことができる。追加バリア層５００は、酸化シリコン、窒化シリコン、アルミニウムドープ酸化シリコン、またはアルミニウムドープ窒化シリコンなどの任意の適切なバリア材料を含むことができる。透明導電性酸化膜積層体５１０は、任意の適切な数の追加バリア層５００を含むことができる。一実施例によれば、第１の酸化シリコンは、窒化シリコン上に堆積でき、その窒化シリコンは、第２の酸化シリコン上に堆積でき、その第２の酸化シリコンは、基板上に堆積できる。代わりに、第１のアルミニウムドープ酸化シリコンをアルミニウムドープ窒化シリコン上に堆積でき、そのアルミニウムドープ窒化シリコンを第２のアルミニウムドープ酸化シリコン上に堆積でき、その第２のアルミニウムドープ酸化シリコンは基板上に堆積できる。透明導電性酸化膜３３０は、第２のバリア層３２０に隣接して堆積できる。透明導電性酸化膜３３０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。透明導電性酸化膜３３０は、カドミウムおよび錫を含む層を含むことができる。制御層３２０は、透明導電性酸化膜３３０の適切な変換を可能にするように、透明導電性酸化膜３３０に隣接して堆積できる。制御層３４０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。制御層３４０は、酸化錫を含むことができる。バッファ層３５０は、図６の半導体窓層６３０の適切な変換を可能にするように、制御層３４０に隣接して堆積できる。バッファ層３５０は、スパッタ法などの任意の既知の堆積技術を用いて堆積できる。基板３００、追加バッファ層５００、第１のバリア層３１０、第２のバリア層３２０、透明導電性酸化膜３３０、制御層３４０およびバッファ層３５０は、透明導電性酸化膜積層体５１０を形成できる。図５の透明導電性酸化膜積層体５１０は、アニールして、図６のアニール透明導電性酸化膜積層体６００を形成することができる。
アニールされた透明導電性酸化膜積層体６００を用いて、図６の光起電力デバイス６０を形成できる。半導体バイレイヤ６１０は、アニール透明導電性酸化膜積層体６００に隣接して堆積できる。半導体バイレイヤ６１０は、半導体窓層６２０と、半導体吸収層６３０とを含むことができる。半導体窓層６２０は、硫化カドミウム層を含むことができ、蒸気輸送堆積法などの任意の適切な堆積技術により堆積できる。半導体吸収層６３０は、テルル化カドミウム層を含むことができ、半導体窓層６２０に隣接して堆積できる。半導体吸収層６３０は、蒸気輸送堆積法などの任意の既知の堆積技術を用いて堆積できる。裏面接点は、半導体吸収層６３０に隣接して堆積できる。裏面支持層６５０は、裏面接点６４０に隣接して堆積できる。
１つの実験において、２組の透明導電性酸化膜積層体を２つの好適な実施例に従って形成した。第１の構造は、７５ｎｍの酸化錫（ＩＶ）と、２５ｎｍの酸化錫と、２５０ｎｍの硫化カドミウムと、３０ｎｍのアルミニウムドープ酸化シリコンと、３０ｎｍのアルミニウムドープ窒化シリコンと、ガラスとで構成した。第２の構造は、７５ｎｍの酸化錫（ＩＶ）と、２５ｎｍの酸化錫と、２５０ｎｍの硫化カドミウムと、１００ｎｍのアルミニウムドープ窒化シリコンと、ガラスとで構成した。結果は、第１の構造に従って形成された積層体は高抵抗であるのに対し、第２の構造に従って形成された積層体は高抵抗ではなく、積層体を変換するスパッタリング後のアニール処理の必要性を示している。
続く実験において、同一の構造に従って形成した積層体を低真空のベルトファーネス中でアニールした（窒素アニーリングも同様な結果を達成したはずである）。ほぼ全ての積層体が、望ましいシート抵抗（１０Ω／ｓｑ未満）を示した。結果は、３０ｎｍのアルミニウムドープ窒化シリコンと３０ｎｍのアルミニウムドープ酸化シリコンのバリアバイレイヤを含む積層体は、反射損および干渉を低減し良好に働いた。同様の実験において、同一の積層体構造を、ベルトファーネス中で窒素ガスの存在下でアニールした。結果は、望ましい吸収および透過率とともに、低シート抵抗（ほとんどは５−９Ω／ｓｑ）を示した。結果は、３０ｎｍのアルミニウムドープ窒化シリコンと３０ｎｍアルミニウムドープ酸化シリコンのバリアバイレイヤを含む積層体は、反射損および干渉を低減し良好に働いた。
別の実験において、積層体は、以下の構造、すなわち、７５ｎｍの酸化錫（ＩＶ）、２５ｎｍの酸化錫、２５０ｎｍの硫化カドミウム、３０ｎｍのアルミニウムドープ酸化シリコン、３０ｎｍのアルミニウムドープ窒化シリコンおよびガラス、に従って形成した。積層体は、ベルトファーネス中で、約０．０１Ｐａ（１０−４Ｔｏｒｒ）の低真空でアニールした。硫化カドミウムおよびテルル化カドミウム層は、蒸気輸送堆積法を用いて、積層体上に堆積した。上述の積層体構造で形成されたデバイスは、滑らかな硫化カドミウム分布を有しており、これはおそらく前置バッファ層の適切な適用の結果である。続く分析は、デバイスは、１０−１２％の範囲の平均効率、および６５−７５％の範囲のフィルファクターを有し、良好に動作することを示した。
ここで議論した方法を用いて組み立てられた光起電力デバイス／セルは、各々が１以上のサブモジュールを含むことができる、１以上の光起電力モジュールに組み込むことができる。これらのモジュールは、電力を生成する様々なシステムに組み込むことができる。例えば、光起電力セルは、光ビームで照射して光電流を生成できる。光電流は、集められて直流電流（ＤＣ）から交流電流（ＡＣ）に変換され、送電網に分配することができる。任意の適切な波長、例えば、４００ｎｍを越える、または７００ｎｍ未満の光（例えば、紫外光）をセルに照射して光電流を生成することができる。１つの光起電力セルから生成された光電流は、他の光起電力セルから生成された光電流と組み合わせることができる。例えば、光起電力セルは、集合電流を利用して分配できる、光起電力アレイにおける１以上の光起電力モジュールの一部とすることができる。
上述の実施例は、説明および例として提供されたものである。上記の例は、いくつかの点において変更できるが、なおも特許請求の範囲内にあることを注意されたい。本発明は、上記の好適な実施例を参照して説明したが、他の実施例も特許請求の範囲に含まれることを理解されたい。

Claims (44)

  1. マルチレイヤ構造を製造する方法であって、該方法は、
    積層体をアニールする工程を含み、
    該アニール工程は、不活性ガスの存在下で、カドミウムおよび錫を含む層を備える前記積層体を加熱する工程を含むことを特徴とする方法。
  2. 前記不活性ガスはフォーミングガスを含む、請求項１に記載の方法。
  3. 前記不活性ガスは水素ガスを含む、請求項１に記載の方法。
  4. 前記不活性ガスは窒素ガスを含む、請求項１に記載の方法。
  5. 前記不活性ガスは水素ガスおよび窒素ガスの混合ガスを含む、請求項１に記載の方法。
  6. 前記不活性ガスはアルゴンガスを含む、請求項１に記載の方法。
  7. 基板上にカドミウムおよび錫を含む前記層を堆積する工程をさらに含む、請求項１に記載の方法。
  8. 前記不活性ガスは、フォーミングガス、水素ガス、窒素ガス、水素ガスおよび窒素ガスの混合ガス、ならびにアルゴンガスからなる群から選択された少なくとも１つを含む、請求項１に記載の方法。
  9. 積層体を形成する工程をさらに含み、該形成工程は、
    基板上に１以上のバリア層を堆積する工程と、
    前記１以上のバリア層上にカドミウムおよび錫を含む前記層を堆積する工程と、
    カドミウムおよび錫を含む前記層上にバッファ層を堆積する工程と、
    をさらに含む、請求項１に記載の方法。
  10. バッファ層を堆積する前にカドミウムおよび錫を含む前記層上に制御層を堆積する工程をさらに含む、請求項９に記載の方法。
  11. 前記堆積は、スパッタリングを含む、請求項９に記載の方法。
  12. 前記スパッタリングは、ＤＣスパッタリングを含む、請求項１１に記載の方法。
  13. 前記スパッタリングはＡＣデュアルマグネトロンスパッタリングを含む、請求項１１に記載の方法。
  14. 前記堆積は合金ターゲットからのスパッタリングを含む、請求項９に記載の方法。
  15. 前記形成工程は、約２〜７ｍｔｏｒｒの圧力下で行う、請求項９に記載の方法。
  16. 前記形成工程は、約２．５ｍｔｏｒｒの圧力下で行う、請求項１５に記載の方法。
  17. 前記形成工程は、約５ｍｔｏｒｒの圧力下で行う、請求項１５に記載の方法。
  18. 前記形成工程は真空中で行う、請求項９に記載の方法。
  19. 前記アニール工程は、前記積層体を約５００〜７００℃で約３〜２５分間加熱する工程を含む、請求項９に記載の方法。
  20. 前記アニール工程は、前記積層体を約６００℃で約５〜２０分間加熱する工程を含む、請求項１９に記載の方法。
  21. 前記加熱は輻射加熱を含む、請求項９に記載の方法。
  22. 前記加熱は対流加熱を含む、請求項９に記載の方法。
  23. 前記加熱は抵抗加熱を含む、請求項９に記載の方法。
  24. 前記１以上のバリア層を堆積する工程は、ソーダガラス基板上に窒化シリコンを直接堆積する工程を含む、請求項９に記載の方法。
  25. 前記１以上のバリア層を堆積する工程は、酸化シリコンを堆積する工程を含む、請求項９に記載の方法。
  26. 前記１以上のバリア層を堆積する工程は、ソーダガラス基板上にアルミニウムドープ窒化シリコンを直接堆積する工程を含む、請求項９に記載の方法。
  27. 前記１以上のバリア層を堆積する工程は、アルミニウムドープ酸化シリコンを堆積する工程を含む、請求項９に記載の方法。
  28. 前記１以上のバリア層を堆積する工程は、ソーダガラス基板上に窒化シリコンを直接堆積し、該窒化シリコン上に酸化シリコンを堆積する工程を含む、請求項９に記載の方法。
  29. 前記１以上のバリア層を堆積する工程は、ソーダガラス基板上にアルミニウムドープ窒化シリコンを直接堆積し、該アルミニウムドープ窒化シリコン上にアルミニウムドープ酸化シリコンを堆積する工程を含む、請求項９に記載の方法。
  30. 前記１以上のバリア層を堆積する工程は、
    ソーダガラス基板上に第１の酸化シリコンを堆積する工程と、
    該第１の酸化シリコン上に窒化シリコンを堆積する工程と、
    該窒化シリコン上に第２の酸化シリコンを堆積する工程と、
    を含む、請求項９に記載の方法。
  31. 前記１以上のバリア層を堆積する工程は、
    ソーダガラス基板上に第１のアルミニウムドープ酸化シリコンを堆積する工程と、
    該第１のアルミニウムドープ酸化シリコン上にアルミニウムドープ窒化シリコンを堆積する工程と、
    該アルミニウムドープ窒化シリコン上に第２のアルミニウムドープ酸化シリコンを堆積する工程と、
    を含む、請求項９に記載の方法。
  32. 前記１以上のバリア層のおのおのは、窒化シリコン、アルミニウムドープ窒化シリコン、酸化シリコン、アルミニウムドープ酸化シリコン、ホウ素ドープ窒化シリコン、リンドープ窒化シリコン、酸窒化シリコンおよび酸化錫からなる群から選択される、請求項９に記載の方法。
  33. 前記バッファ層は、酸化亜鉛錫、酸化錫、酸化亜鉛、および酸化亜鉛マグネシウムからなる群から選択される、請求項９に記載の方法。
  34. 前記制御層は酸化錫を備える、請求項１０に記載の方法。
  35. 前記積層体上に硫化カドミウム層を堆積し、該硫化カドミウム層上にテルル化カドミウム層を堆積する工程をさらに含む、請求項１に記載の方法。
  36. 前記積層体上に硫化カドミウム層を堆積し、該硫化カドミウム層上にテルル化カドミウムを堆積する工程をさらに含む、請求項９に記載の方法。
  37. 透明導電性酸化膜を有する１以上の層の積層体を備え、
    前記積層体は、不活性ガスの存在下でアニールされ、前記透明導電性酸化膜は、カドミウムおよび錫を含む層を備えるマルチレイヤ構造。
  38. 前記積層体は、基板と、１以上のバリア層と、バッファ層とをさらに備え、前記１以上のバリア層の各々は前記基板の上に位置しており、前記透明導電性酸化膜は、前記１以上のバリア層の上に位置しており、前記バッファ層は、前記透明導電性酸化膜の上に位置している、請求項３７に記載のマルチレイヤ構造。
  39. 前記バッファ層は、酸化亜鉛錫、酸化錫、酸化亜鉛および酸化亜鉛マグネシウムからなる群から選択される、請求項３８に記載のマルチレイヤ構造。
  40. 前記１以上のバリア層の各々は、窒化シリコン、アルミニウムドープ窒化シリコン、酸化シリコン、アルミニウムドープ酸化シリコン、ホウ素ドープ窒化シリコン、リンドープ窒化シリコン、酸窒化シリコンおよび酸化錫からなる群から選択される、請求項３８に記載のマルチレイヤ構造。
  41. 前記積層体上の硫化カドミウムと、該硫化カドミウム上のテルル化カドミウムとをさらに備える、請求項３７に記載のマルチレイヤ構造。
  42. 前記積層体上の硫化カドミウムと、該硫化カドミウム上のテルル化カドミウムとをさらに備える、請求項３８に記載のマルチレイヤ構造。
  43. 基板と、
    該基板上の、カドミウムおよび錫を含むアモルファス層と、
    を備え、前記積層体が約１００Ω／ｓｑを超えるシート抵抗を有するマルチレイヤ構造。
  44. 基板と、
    該基板上の、カドミウムおよび錫を含むアモルファス層と、
    を備え、前記層が約２０Ω／ｓｑ未満のシート抵抗を有するマルチレイヤ構造。
JP2012516366A 2009-06-22 2010-06-21 堆積錫酸カドミウム層のアニール方法および装置 Pending JP2012531051A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21914109P 2009-06-22 2009-06-22
US61/219,141 2009-06-22
PCT/US2010/039318 WO2011005474A1 (en) 2009-06-22 2010-06-21 Method and apparatus for annealing a deposited cadmium stannate layer

Publications (1)

Publication Number Publication Date
JP2012531051A true JP2012531051A (ja) 2012-12-06

Family

ID=43353244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516366A Pending JP2012531051A (ja) 2009-06-22 2010-06-21 堆積錫酸カドミウム層のアニール方法および装置

Country Status (7)

Country Link
US (1) US20100319775A1 (ja)
EP (1) EP2446470A4 (ja)
JP (1) JP2012531051A (ja)
CA (1) CA2766401A1 (ja)
MX (1) MX2012000156A (ja)
TW (1) TW201112439A (ja)
WO (1) WO2011005474A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770969A (zh) * 2009-12-21 2012-11-07 第一太阳能有限公司 具有缓冲层的光伏装置
CN103384919A (zh) 2010-03-18 2013-11-06 第一太阳能有限公司 具有结晶层的光伏器件
WO2012024557A2 (en) * 2010-08-20 2012-02-23 First Solar, Inc. Photovoltaic device front contact
US20120067414A1 (en) * 2010-09-22 2012-03-22 Chungho Lee CdZnO OR SnZnO BUFFER LAYER FOR SOLAR CELL
US9276142B2 (en) 2010-12-17 2016-03-01 First Solar, Inc. Methods for forming a transparent oxide layer for a photovoltaic device
CN104321882A (zh) * 2011-10-17 2015-01-28 第一太阳能有限公司 用于光伏器件的混合型接触件和光伏器件的形成方法
EP2823081A1 (en) * 2012-03-05 2015-01-14 First Solar, Inc Method and apparatus for forming a transparent conductive oxide using hydrogen
US9034686B2 (en) * 2012-06-29 2015-05-19 First Solar, Inc. Manufacturing methods for semiconductor devices
CN104332505B (zh) * 2014-12-01 2016-08-31 九州方园新能源股份有限公司 一种晶体硅太阳能电池氮化硅减反射膜及其制备方法
US10672920B2 (en) * 2015-03-12 2020-06-02 Vitro Flat Glass Llc Article with buffer layer
CN111593300B (zh) * 2020-05-26 2022-08-16 中国科学院电工研究所 一种可调透明度锡酸镉红外屏蔽镀层、其生产工艺及应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510704A (en) * 1978-07-07 1980-01-25 Hitachi Ltd Transparent conductive film and method of manufacturing same
JPH09293892A (ja) * 1996-02-27 1997-11-11 Canon Inc 光起電力素子
US6137048A (en) * 1996-11-07 2000-10-24 Midwest Research Institute Process for fabricating polycrystalline semiconductor thin-film solar cells, and cells produced thereby
JP2001504281A (ja) * 1996-11-18 2001-03-27 ミッドウエスト リサーチ インスティチュート 光起電力装置とその製造方法
JP2001223376A (ja) * 2000-02-10 2001-08-17 Midwest Research Inst 多結晶半導体薄膜太陽電池の製造方法およびその方法で製造された太陽電池
JP2002524882A (ja) * 1998-09-08 2002-08-06 ミッドウエスト リサーチ インスティチュート 亜鉛スズ酸塩緩衝層を含む光電デバイスおよび製造方法
WO2007129097A2 (en) * 2006-05-08 2007-11-15 University Of Wales, Bangor Manufacture of cdte photovoltaic cells using mocvd
US20080295885A1 (en) * 2007-05-30 2008-12-04 Shing Man Lee Thick Crystalline Silicon Film On Large Substrates for Solar Applications
WO2009056732A2 (fr) * 2007-10-25 2009-05-07 Saint-Gobain Glass France Substrat verrier revetu de couches a resistivite amelioree
US20090139566A1 (en) * 2007-11-29 2009-06-04 Keshner Marvin S Front transparent conductor assembly for thin-film photovoltaic cells and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4101341A (en) * 1977-05-04 1978-07-18 Battelle Development Corporation CdSe-SnSe photovoltaic cell
US4349425A (en) * 1977-09-09 1982-09-14 Hitachi, Ltd. Transparent conductive films and methods of producing same
DE69708463T2 (de) * 1996-02-27 2002-05-16 Canon K.K., Tokio/Tokyo Photovoltaische Vorrichtung, die ein undurchsichtiges Substrat mit einer spezifischen unregelmässigen Oberflächenstruktur aufweist
WO2003036657A1 (fr) * 2001-10-19 2003-05-01 Asahi Glass Company, Limited Substrat a couche d'oxyde conductrice transparente, son procede de production et element de conversion photoelectrique
TWI310408B (en) * 2004-12-23 2009-06-01 Ind Tech Res Inst Cadmium tin oxide multi-layer laminate and its producing method
JP4875077B2 (ja) * 2005-07-25 2012-02-15 ノキア コーポレイション いくつかのデータ形式に対応する多機能近距離通信デバイスを運用する方法及びデバイス
US8203073B2 (en) * 2006-11-02 2012-06-19 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US8217261B2 (en) * 2008-09-30 2012-07-10 Stion Corporation Thin film sodium species barrier method and structure for cigs based thin film photovoltaic cell
TW201101513A (en) * 2009-05-18 2011-01-01 First Solar Inc Cadmium stannate TCO structure with diffusion barrier layer and separation layer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510704A (en) * 1978-07-07 1980-01-25 Hitachi Ltd Transparent conductive film and method of manufacturing same
JPH09293892A (ja) * 1996-02-27 1997-11-11 Canon Inc 光起電力素子
US6137048A (en) * 1996-11-07 2000-10-24 Midwest Research Institute Process for fabricating polycrystalline semiconductor thin-film solar cells, and cells produced thereby
JP2001504281A (ja) * 1996-11-18 2001-03-27 ミッドウエスト リサーチ インスティチュート 光起電力装置とその製造方法
JP2002524882A (ja) * 1998-09-08 2002-08-06 ミッドウエスト リサーチ インスティチュート 亜鉛スズ酸塩緩衝層を含む光電デバイスおよび製造方法
JP2001223376A (ja) * 2000-02-10 2001-08-17 Midwest Research Inst 多結晶半導体薄膜太陽電池の製造方法およびその方法で製造された太陽電池
WO2007129097A2 (en) * 2006-05-08 2007-11-15 University Of Wales, Bangor Manufacture of cdte photovoltaic cells using mocvd
US20080295885A1 (en) * 2007-05-30 2008-12-04 Shing Man Lee Thick Crystalline Silicon Film On Large Substrates for Solar Applications
WO2009056732A2 (fr) * 2007-10-25 2009-05-07 Saint-Gobain Glass France Substrat verrier revetu de couches a resistivite amelioree
JP2011501455A (ja) * 2007-10-25 2011-01-06 サン−ゴバン グラス フランス 改良された抵抗率を有する層で被覆したガラス基板
US20090139566A1 (en) * 2007-11-29 2009-06-04 Keshner Marvin S Front transparent conductor assembly for thin-film photovoltaic cells and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014037421; Ｘ．　Ｗｕ，　Ｒ．　Ｒｉｂｅｌｉｎ: 'ＨＩＧＨ-ＥＦＦＩＣＩＥＮＣＹ　Ｃｄ２ＳｎＯ４／Ｚｎ２ＳｎＯ４／ＺｎＣｄ１-ｘＳ／ＣｄＳ／ＣｄＴｅ　ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ　ＴＨＩＮ-ＦＩＬＭ　ＳＯＬＡＲ　ＣＥＬＬＳ' Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　２８ｔｈ　ＩＥＥＥ　ｐｈｏｔｏｖｏｌｔａｉｃ　ｓｐｅｃｉａｌｉｓｔｓ　ｃｏｎｆｅｒｅｎｃｅ , 20000915, ｐａｇｅ　４０７-４７４ *

Also Published As

Publication number Publication date
EP2446470A1 (en) 2012-05-02
US20100319775A1 (en) 2010-12-23
CA2766401A1 (en) 2011-01-13
WO2011005474A1 (en) 2011-01-13
EP2446470A4 (en) 2014-07-02
TW201112439A (en) 2011-04-01
MX2012000156A (es) 2012-02-21

Similar Documents

Publication Publication Date Title
JP2012531051A (ja) 堆積錫酸カドミウム層のアニール方法および装置
US20110041917A1 (en) Doped Transparent Conductive Oxide
US10153386B2 (en) Photovaltaic device conducting layer
TWI545785B (zh) 太陽能電池前接觸摻雜技術
US20100288354A1 (en) Cadmium stannate tco structure with diffusion barrier layer and separation layer
US20120247553A1 (en) Photovoltaic device with buffer layer
KR20130129979A (ko) Ｏｌｅｄ 장치 제조 방법
US20100288355A1 (en) Silicon nitride diffusion barrier layer for cadmium stannate tco
JP2002363744A (ja) 多層膜製造装置および製造方法
US8741687B2 (en) Photovoltaic device with crystalline layer
US9640679B2 (en) Photovoltaic device with oxide layer
US20120060923A1 (en) Photovoltaic device barrier layer
US20120132261A1 (en) Cadmium stannate sputter
US20110240117A1 (en) Photovoltaic device with transparent conducting layer
US20110132450A1 (en) Back Contact Deposition Using Water-Doped Gas Mixtures
TWI513020B (zh) 金屬障壁摻雜金屬接觸層
US20120024338A1 (en) Back Contact Formation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150217