KR0150106B1 - 웨이퍼 검증회로 및 그 검증방법 - Google Patents
웨이퍼 검증회로 및 그 검증방법 Download PDFInfo
- Publication number
- KR0150106B1 KR0150106B1 KR1019950025864A KR19950025864A KR0150106B1 KR 0150106 B1 KR0150106 B1 KR 0150106B1 KR 1019950025864 A KR1019950025864 A KR 1019950025864A KR 19950025864 A KR19950025864 A KR 19950025864A KR 0150106 B1 KR0150106 B1 KR 0150106B1
- Authority
- KR
- South Korea
- Prior art keywords
- coprocessor
- random
- array
- mode
- image computer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 웨이퍼 검증회로 및 검증방법에 관한 것으로서, 웨이퍼 검증장비에서 사용되는 어레이 모드 및 랜덤 모드를 동시에 실행할 수 있도록 하므로써, 어레이 모드만을 사용할 때의 문제점인 페리(Peri) 지역의 측정이 가능하게 되고, 또한 상기 랜덤 모드만을 사용할 때의 문제점인 측정할 수 있는 스캐닝 에리어가 해결되어 셀의 감도를 향상시킬 수 있도록 한 웨이퍼 검증회로 및 그 검증방법에 관한 것이다.
Description
첨부된 도면은 본 발명에 따른 웨이퍼 검증회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어레이 프로그램 셋업모드 2 : 어레이 이메지 컴퓨터
3 : 랜덤 이메지 컴퓨터 4 : 랜덤 프로그램 셋업모드
5 : 코프로세서 인에이블단자 6 : 코프로세서
7 : 검증부 8 : 독출신호부
본 발명은 웨이퍼 검증회로(Wafer inspection) 및 검증방법(inspection method)에 관한것으로서, 특히 웨이퍼 검증장비에서 사용되는 어레이 모드(Array mode) 및 랜덤 모드(Random mode)를 동시에 실행할 수 있도록 한 웨이퍼 검증회로 및 그 검증방법에 관한 것이다.
일반적으로 웨이퍼 검증장비(KAL)의 스캐닝(Scanning) 방법은 어레이 모드 및 랜덤 모드로 구분되어 있다. 상기 어레이 모드는 스캐닝 에리어(Scanning area)내에 동일한 사이즈(Size)의 반복된 패턴(Pattern)이 있을 때에만 사용 가능한 모드(Mode)이다. 상기 랜덤 모드는 다이(Die)내에 한 개의 스캐닝 에리어를 잡아 측정하는 모드를 말한다. 그러나 종래의 웨이퍼 검증방법은 상기 두 가지 모드(어레이 모드 및 랜덤 모드)가 각각 독립적으로만 사용이 가능하다. 상기 어레이 모드만을 사용하게 될 때는 셀(Cell)외에 페리(Peri)지역의 측정이 불가능하게 된다. 상기 랜덤 모드만을 사용하게 될 때는 측정할 수 있는 스캐닝 에리어가 제한적이기 때문에 부담이 있고, 스캐닝 에리어를 넓게 가져가면 상대적으로 셀쪽의 감도가 저하되어 검증 효율이 저하되는 단점이 있다.
따라서 본 발명은 웨이퍼 검증장비에서 사용되는 어레이 모드 및 랜덤 모드를 동시에 실행할 수 있도록 하므로써 상기한 단점을 해소할 수 있는 웨이퍼 검증회로 및 검증방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 프로그래밍을 시행하도록 하는 어레이 프로그램 셋업모드 및 랜덤 프로그램 셋업모드와, 코프로세서 인에이블단자의 출력신호를 각각 입력으로 하며, 상기 어레이 프로그램 셋업모드 및 랜덤 프로그램 셋업모드의 프로그래밍에 따라 웨이퍼 표면에 대한 각각의 정보를 저장하는 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터와, 상기 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터의 출력단자간에 접속되는 독출신호부과, 상기 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터의 데이터를 각각 입력으로 하며 상기 코프로세서 인에이블단자의 출력신호에따라 동작되는 코프로세서와, 상기 코프로세서의 출력 데이터를 입력으로 하는 검증부로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 웨이퍼 검증회로도로서, 프로그래밍(Programming)을 시행하도록 하는 어레이 프로그램 셋업모드(Array program setup mode; 1) 및 랜덤 프로그램 셋업모드(Random program setup mode; 4)와, 코프로세서 인에이블단자(Coprocessor enable terminal; 5)의 출력신호를 각각 입력으로 하며 상기 어레이 프로그램 셋업모드(1) 및 랜덤 프로그램 셋업모드(4)의 프로그래밍에 따라 웨이퍼 표면에 대한 각각의 정보를 저장하는 어레이 이메지 컴퓨터(Array image computer; 2) 및 랜덤 이메지 컴퓨터(Random image computer; 3)와, 상기 어레이 이메지 컴퓨터(2) 및 랜덤 이메지 컴퓨터(3)의 출력단자간에 접속되는 독출신호(Read signal)부(8)와, 상기 어레이 이메지 컴퓨터(2) 및 랜덤 이메지 컴퓨터(3)의 데이터를 각각 입력으로 하며 상기 코프로세서 인에블단자(5)의 출력신호에 따라 동작되는 코프로세서(Coprocessor; 6)와, 상기 코프로세서(6)의 출력 데이터를 입력으로 하는 검증부(Inspection station; 7)로 구성되는 웨이퍼 검증회로의 동작을 설명하면 다음과 같다.
어레이 모드 및 랜덤 모드는 각각의 개별모드로서 사용이 가능하게 된다. 예를 들어 어레이 모드가 동작될 때, 어레이 프로그램 셋업모드(1)에서 프로그래밍을 시행하면, 웨이퍼 표면에 대한 각각의 정보가 어레이 이메지 컴퓨터(2)로 저장된다. 이 때 독출(Read)을 시행하면 각각의 정보가 코프로세서(6)로 입력되게 된다. 이 때 랜덤 모드 쪽의 랜덤 이메지 컴퓨터(3)의 데이터는 독출신호부(8)의 인버터(G2)에 의해 독출신호가 반전된다. 그러므로 상기 랜덤 이메지 컴퓨터(3)의 데이터는 차단된다. 결국 상기 어레이 이메지 컴퓨터(2)의 데이터에 의해 코프로세서(6)가 동작되게 괸다. 반대로 랜덤 모드가 동작될 때는 어레이 모드 쪽의 어레이 이메지 컴퓨터(2)의 데이터는 상기 독출신호부(8)의 인버터(G1)에 의해 독출신호가 반전된다. 그러므로 상기 어레이 이메지 컴퓨터(2)의 데이터는 차단된다. 상기 독출신호부(8)의 출력신호는 서로 반대인 플립-플롭성의 신호로 출력되게 된다. 한편, 상기 어레이 모드 및 랜덤 모드를 동시에 사용하게 되면, 상기 코프로세서 인에이블단자(5)가 인에이블 되어 상기 코프로세서(6)를 직접 콘트롤하게 된다. 상기 코프로세서 인에이블단자(5)로부터 인에이블신호가 발생되면 상기 독출신호부(8)를 디스에이블(Disable) 시키게 된다. 상기 각각의 모드에서 프로그램된 데이터는 각각의 이메지 컴퓨터(2 및 3)에 저장되어 있다가 상기 코프로세서 인에이블단자(5)가 인에이블 되는 동시에 상기 코프로세서(6)로 입력되게 된다. 상기 코프로세서(6) 내에서는 상기 두 데이터를 조합하여 검증부(7)로 출력시키게 된다. 상기 검증부(7)에서는 하드웨어(Hardware)를 셋팅(Setting)하여 검증하게 된다. 즉, 상기 코프로세서 인에이블단자(5)의 출력신호에 따라 상기 어레이 모드 및 랜덤 모드를 동시에 사용할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면 웨이퍼 검증장비에서 사용되는 어레이 모드 및 랜덤 모드를 동시에 실행할 수 있도록 하므로써, 어레이 모드만을 사용할 때의 문제점인 페리(Peri)지역의 측정이 가능하게 되고, 또한 상기 랜덤 모드만을 사용할 때의 문제점인 측정할 수 있는 스캐닝 에리어가 해결되어, 셀의 감도가 향상되어 검증 효율을 향상시키는데 탁월한 효과가 있다.
Claims (3)
- 웨이퍼 검증회로에 있어서, 프로그래밍을 시행하도록 하는 어레이 프로그램 셋업모드 및 랜덤 프로그램 셋업모드와, 코프로세서 인에이블단자의 출력신호를 각각 입력으로 하며, 상기 어레이 프로그램 셋업모드 및 랜덤 프로그램 셋업모드의 프로그래밍에 따라 웨이퍼 표면에 대한 각각의 정보를 저장하는 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터와, 상기 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터의 출력단자간에 접속되는 독출신호부과, 상기 어레이 이메지 컴퓨터 및 랜덤 이메지 컴퓨터의 데이터를 각각 입력으로 하며 상기 코프로세서 인에이블단자의 출력신호에 따라 동작되는 코프로세서와, 상기 코프로세서의 출력 데이터를 입력으로 하는 검증부로 구성되는 것을 특징으로 하는 웨이퍼 검증회로.
- 제1항에 있어서, 상기 독출신호부는 교호로 접속되는 한쌍의 인버터로 구성되는 것을 특징으로 하는 웨이퍼 검증회로.
- 웨이퍼 검증방법에 있어서, 상기 코프로세서 인에이블단자가 인에이블 되어 상기 코프로세서를 직접 콘트롤 되도록 하고, 상기 코프로세서 인에이블단자로부터 인에이블신호가 발생될 때 상기 독출신호부를 디스에이블 시키며, 상기 각각의 모드에서 프로그램된 데이터는 각각의 이메지 컴퓨터에 저장되어 있다가 상기 코프로세서 인에이블단자가 인에이블 되는 동시에 상기 코프로세서로 입력되도록 하고, 상기 코프로세서 내에서는 상기 두 데이터를 조합하여 검증부로 출력시켜 상기 검증부에서 하드웨어를 셋팅하여 상기 어레이 모드 및 랜덤 모드를 동시에 사용하여 검증할 수 있도록 하는 것을 특징으로 하는 웨이퍼 검증방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025864A KR0150106B1 (ko) | 1995-08-22 | 1995-08-22 | 웨이퍼 검증회로 및 그 검증방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025864A KR0150106B1 (ko) | 1995-08-22 | 1995-08-22 | 웨이퍼 검증회로 및 그 검증방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013153A KR970013153A (ko) | 1997-03-29 |
| KR0150106B1 true KR0150106B1 (ko) | 1998-12-01 |
Family
ID=19424025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950025864A KR0150106B1 (ko) | 1995-08-22 | 1995-08-22 | 웨이퍼 검증회로 및 그 검증방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150106B1 (ko) |
-
1995
- 1995-08-22 KR KR1019950025864A patent/KR0150106B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970013153A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0378720B2 (ko) | ||
| KR0150106B1 (ko) | 웨이퍼 검증회로 및 그 검증방법 | |
| CN1254690C (zh) | 输入/输出连续性测试模式电路 | |
| US7480785B2 (en) | Parallel processing device and parallel processing method | |
| KR100277770B1 (ko) | 시퀀스 제어회로 | |
| US9646717B2 (en) | Memory device with internal measurement of functional parameters | |
| JP3708493B2 (ja) | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH0612897A (ja) | 半導体メモリ用試験パターン発生器 | |
| JPS5812610B2 (ja) | コウソクデ−タシヨリソウチ | |
| CN110715792A (zh) | 一种显示面板及其测试方法、治具和显示装置 | |
| JP3014424B2 (ja) | 多ポートメモリの試験方式 | |
| JPH04333252A (ja) | 半導体論理集積回路 | |
| JPH1090358A (ja) | 半導体集積回路及び半導体装置並びにそのテスト方法 | |
| JPH0731225B2 (ja) | 半導体集積回路装置 | |
| KR0177778B1 (ko) | 마이크로 콘트롤러의 테스트 회로 및 방법 | |
| JPH05151017A (ja) | マイクロコンピユータ | |
| JP2864603B2 (ja) | 半導体記憶装置の検査装置 | |
| JP2648528B2 (ja) | Ｌｓｉ設計方法 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPS6224500A (ja) | 半導体メモリ検査装置 | |
| JPH03269900A (ja) | 半導体集積回路 | |
| JPH06148274A (ja) | 集積回路 | |
| JPS59114837A (ja) | 試験素子を含む集積回路装置 | |
| JPH02144642A (ja) | メモリ用テスト回路 | |
| JPH02216565A (ja) | メモリテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |