[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11340429A - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法

Info

Publication number
JPH11340429A
JPH11340429A JP10144031A JP14403198A JPH11340429A JP H11340429 A JPH11340429 A JP H11340429A JP 10144031 A JP10144031 A JP 10144031A JP 14403198 A JP14403198 A JP 14403198A JP H11340429 A JPH11340429 A JP H11340429A
Authority
JP
Japan
Prior art keywords
thin film
dielectric
film
ferroelectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10144031A
Other languages
English (en)
Inventor
Naoko Yanase
直子 梁瀬
Kazuhide Abe
和秀 阿部
Takashi Kawakubo
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10144031A priority Critical patent/JPH11340429A/ja
Publication of JPH11340429A publication Critical patent/JPH11340429A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 微細化しても保持特性および疲労耐性が良好
であり、高集積化、高速化、動作電圧の低電圧化に極め
て有利な強誘電体メモリを提供する。 【解決手段】 第1の電極(2)と、ペロブスカイト型
結晶構造を有する誘電体薄膜(3)と、第2の電極
(4)とを有する薄膜キャパシタを具備した強誘電体メ
モリであって、誘電体薄膜が(3)、誘電体薄膜の膜厚
方向の格子定数をcf[nm]、バルク誘電体の格子定
数をcb [nm]、誘電体薄膜のキュリー温度をTf
[K]、バルク誘電体のキュリー温度をTc [K]、誘
電体薄膜の膜厚方向の単位結晶格子の数をNとしたと
き、0.02≦(cf −cb )/cb 、250°≦(T
f −Tc )、およびN≦34という関係を満たす。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はペロブスカイト型酸
化物からなる強誘電体薄膜キャパシタを用いた強誘電体
メモリに関する。
【0002】
【従来の技術】半導体集積回路においてトランジスタと
強誘電キャパシタとを組み合わせた記憶装置(強誘電体
メモリ)の開発が行われており、一部では既に実用化さ
れている。強誘電体メモリは、誘電体の分極方向によっ
て記録するため電源を落としても記憶内容が失われず
(不揮発性)、しかも膜厚が十分に薄い場合には自発分
極の反転が速くDRAM並みに高速の書き込み・読み出
しが可能であるなどの特徴を持つ。また、1ビットのメ
モリセルを1つのトランジスタと1つの強誘電キャパシ
タで作製することができるため、高集積化にも適してい
る。
【0003】強誘電体メモリに適した強誘電体材料に
は、残留分極が大きいこと、残留分極の温度依存性が小
さいこと、動作電圧(抗電圧)が小さいこと、分極反転
の繰り返しに対する残留分極の劣化(疲労)が小さいこ
と、残留分極の長時間保持が可能であること(リテンシ
ョン)などが必要である。さらに、メモリを高速で動作
させるためには、自発分極の反転が高速に行われること
が求められる。
【0004】現在、強誘電体メモリの強誘電体材料とし
ては主としてジルコン酸チタン酸鉛(PZT)が用いら
れている。PZTはジルコン酸鉛(PbZrO3 )とチ
タン酸鉛(PbTiO3 )の固溶体であり、これらがほ
ぼ1対1のモル比で固溶したペロブスカイト型結晶構造
のものは自発分極が大きく、低い電界でも分極反転する
ことができるので、強誘電体メモリに適していると考え
られている。PZTは常誘電相と強誘電相の転移温度
(キュリー温度)がほぼ300℃以上と比較的高いた
め、通常の電子回路が使用される温度範囲(120℃以
下)では、記憶された内容が失われる心配は少ない。現
在商品化されている強誘電体メモリは強誘電キャパシタ
に膜厚数μmのPZT多結晶膜を用い、その集積度は高
々16キロバイト程度である。将来的に微細化が進むに
つれて、キャパシタ面積は縮小される傾向にある。とこ
ろが、メモリとして機能するには最低限の蓄電電荷量が
要求されるため、キャパシタ面積の縮小にも限度があ
り、所望の蓄電電荷量を確保するには膜厚を薄くする必
要がある。しかし、PZT多結晶膜の薄膜化には限界が
あり、たとえばPZT多結晶膜の膜厚を結晶粒の大きさ
以下にすることは原理的に不可能である。また、粒界か
らの電流リークを抑えるためには、膜厚は結晶サイズの
数倍であることが必要となる。そこで、膜厚を薄くする
ために結晶粒のサイズを小さくすることが考えられる
が、この場合には結晶粒界や電極との界面の影響により
強誘電特性が得られなくなる。したがって、膜厚を薄く
しても優れた強誘電特性を得るためには、多結晶膜では
なくエピタキシャル膜であることが望ましく、成膜の研
究が進められている。PZTには主成分である鉛(P
b)が500℃以上で蒸発しやすいことに起因する問題
もある。すなわち、PZT膜を強誘電性を示すペロブス
カイト型結晶構造にするためには、約500℃以上での
熱処理が必要であるが、熱処理温度を上げるとPbが蒸
発または拡散し、所望の組成からずれてしまう。こうし
た組成ずれは、過剰のPbを含むPZT膜を用いれば回
避できる。しかし、PZT膜からのPbの拡散はトラン
ジスタの不良原因となるため、厚い拡散障壁層を設ける
必要がある。
【0005】また、強誘電体メモリの強誘電体材料とし
てBi層状ペロブスカイト化合物の一種であるSrBi
2 Ta29 (SBT)の適用が盛んに研究されてい
る。SBTもキュリー温度が300℃以上と比較的高い
ため、通常の電子回路が使用される温度範囲(120℃
以下)では、記憶された内容が失われる心配は少ない。
しかし、SBTは低融点金属のBiを含み、結晶化に7
00℃以上での熱処理を要する点で、PZT膜における
Pbと同様な問題が生じる。SBTが結晶的に異方性の
強い材料であることに起因する問題もある。たとえば、
SBTを無配向の多結晶膜として用いる場合には、微細
なメモリセル毎に強誘電特性がばらつくおそれがある。
SBTを配向膜として利用できる場合でも、分極容易軸
が層状ペロブスカイト型結晶構造の層面内にあるため
に、分極容易軸とキャパシタの分極方向とを一致させる
ことが困難である。
【0006】以上のように、PZT薄膜やSBT薄膜を
使用した強誘電体メモリは、微細化したときに問題が生
じるため高集積化が困難であると予想される。上記以外
に室温で強誘電性を示す材料としてチタン酸バリウム
(BaTiO3)が知られている。BaTiO3 はペロ
ブスカイト型結晶構造を持ち強誘電特性を示さない他の
結晶構造をとることがほとんどないうえに、Baが蒸発
しにくいため組成制御が比較的容易である。しかし、B
aTiO3 のキュリー温度は約120℃と比較的低いた
め、高温下で記憶内容が失われるおそれがある。また、
BaTiO3 は残留分極が小さく残留分極の温度依存性
も大きいため、電子回路が使用される通常の温度範囲
(85℃以下)でも動作が不安定である。このため、B
aTiO3 薄膜は強誘電体メモリの用途には適さないと
考えられていた。
【0007】最近になって、MgO単結晶基板上のPt
電極上にエピタキシャル成長させた膜厚60nmのBa
TiO3 膜で、キュリー温度が200℃以上に上昇する
ことが報告されている(飯島賢二,応用物理,第62巻
第12号(1993),pp.1250〜1251)。
この現象は、Ptの格子定数に合わせるようにして成長
したBaTiO3 ペロブスカイト格子ではa軸長が縮
み、c軸長が伸びることによるものと考えられている。
しかし、膜厚100nm以上ではミスフィット転移によ
り格子定数がバルクと同等に戻ってしまうために、キュ
リー温度の上昇は観察されない。また、膜厚が1μm以
下の強誘電体薄膜は、薄いほど残留分極が小さくなる傾
向があると一般に言われている。実際、この文献では1
00nm以下のBaTiO3 エピタキシャル膜では、残
留分極が0.02〜0.03mC/m2 以下であること
が報告されている。この程度の残留分極しか示さない強
誘電体薄膜は強誘電体メモリには適用できない。
【0008】これに対して、RFマグネトロンスパッタ
リングによりPt下部電極の格子定数に比較的近い格子
定数を持つ誘電体材料としてBax Sr1-x TiO3
エピタキシャル成長させることにより、膜厚が200n
m程度と比較的厚いものでも、バルクの格子定数と比較
して、膜厚方向の格子定数(c軸)が伸び、面内方向の
格子定数(a軸)が縮んだ状態を保持できることが見出
された(K. Abe et al. Mat. Res. Soc. Symp. Proc. V
ol. 361, 1995, pp. 465-470)。これは、RFマグネト
ロンスパッタリングという、 比較的ミスフィット転移が
起こりにくい成膜方法を用いることにより達成された。
【0009】また、SrTiO3 単結晶基板上のSrR
uO3 電極上にエピタキシャル成長させた膜厚50nm
のBa0.6 Sr0.4 TiO3 膜は、キュリー温度が20
0℃以上に上昇することが報告されている(K. Abe et a
l, Integrated Ferroelectrics, 1997, Vol. 17, pp. 8
9-96)。バルクのBa0.6 Sr0.4 TiO3 のキュリー
温度は0℃以下であるので、膜厚50nmのエピタキシ
ャル膜ではキュリー温度が200°以上上昇している。
この現象も、SrRuO3 電極の格子定数に合わせるよ
うにして成長したBa0.6 Sr0.4 TiO3 ペロブスカ
イト格子では、c軸長が伸び、a軸長が縮むことによる
ものと考えられる。しかも、この文献は、膜厚26〜9
7nmで0.4〜0.55mC/m2 の残留分極が得ら
れることを示している。このことからわかるように、バ
ルクのキュリー温度が室温付近の誘電体材料であって
も、結晶格子への歪みの導入によるキュリー温度の上昇
と良好な強誘電特性を実現して、強誘電体メモリに適用
できる可能性がある。
【0010】ここで、強誘電キャパシタの分極を安定に
保持するには、なるべく大きな強誘電的エネルギーを蓄
えられる誘電体材料を用いることが望ましい。誘電体が
蓄えられる強誘電的エネルギー量は温度に依存し、キュ
リー温度以上では常誘電相であるのでゼロであり、キュ
リー温度以下で有限の値となり、キュリー温度より低温
であるほど大きくなる。したがって、結晶格子に歪みを
導入してキュリー温度を高温にシフトさせたエピタキシ
ャル誘電体膜は、歪みのない膜に比較して、大きな強誘
電的エネルギーを蓄えることが可能になる。しかも、結
晶格子の歪み量の制御によって、キュリー温度を大幅に
上昇できる可能性がある。
【0011】一方、強誘電体が蓄えられるエネルギーが
大きすぎると弊害も現われる。上述したように結晶格子
に歪みを導入してキュリー温度を上昇させると、強誘電
体の単位格子当たりに蓄えられる強誘電的エネルギーが
増大する。したがって、強誘電体を構成する単位結晶格
子の数が多い(すなわち膜厚が厚い)ほど、蓄えられる
強誘電的エネルギーが大きくなる。このことは、分極反
転に要するエネルギーが大きくなり、熱として排出され
るヒステリシス損が増大することを意味する。これをメ
モリとしての動作に対応させて考えれば、メモリセル毎
の読み込み・書き込みに要するエネルギーが増大し、キ
ャパシタからの放熱量も増大することになる。これに加
えて、メモリの高速化のために動作周波数を高くするこ
とも、メモリチップの単位面積当たりの発熱量を増加さ
せる。発熱量の増加によるチップの加熱は、誤動作の原
因となるうえに、疲労も促進する。強誘電キャパシタに
おける疲労の原因は、電圧を繰り返して印加することに
より電極との界面において化学的な酸化還元反応が促進
され、酸化物である誘電体から酸素が奪われて発生する
酸素欠陥によるものと考えられている。この反応速度
は、温度の上昇により指数関数的に速くなる。したがっ
て、強誘電キャパシタの疲労を抑制するためには、情報
の書き込み・読み出し時に放出される熱量を少なくする
必要がある。
【0012】上記の問題に対して、単純に残留分極量を
減少させれば、誘電体の単位体積当たりのヒステリシス
損すなわちヒステリシス面積を減少して発熱量を減らす
ことができると考えられるが、このことはメモリ機能の
低下につながるため望ましくない。
【0013】そこで、ヒステリシス損を減少して発熱量
を減らすためには、強誘電体薄膜の膜厚方向の単位結晶
格子数を減少させる(すなわち膜厚を薄くする)ことが
好ましい。しかし、上述したように、強誘電体薄膜は膜
厚方向の単位結晶格子が少なくなる(膜厚が薄くなる)
と、強誘電特性そのものが失われることがある。このた
め、強誘電体薄膜の膜厚を薄くしても強誘電特性を保持
できることが重要になる。
【0014】
【発明が解決しようとする課題】本発明の目的は、誘電
体薄膜の結晶格子に歪みを導入してキュリー温度を上昇
させるとともに、強誘電特性を保持しながら誘電体薄膜
の膜厚を薄くして分極反転時に排出される熱量を抑え、
微細化しても保持特性および疲労耐性の良好な強誘電体
メモリおよびその製造方法を提供することにある。
【0015】
【課題を解決するための手段】本発明の強誘電体メモリ
は、表面が立方晶系の(100)面または正方晶系の
(001)面である第1の電極と、この第1の電極上に
エピタキシャル成長されたペロブスカイト型結晶構造を
有する誘電体薄膜と、この誘電体薄膜上に形成された第
2の電極とを有する薄膜キャパシタを具備した強誘電体
メモリにおいて、前記誘電体薄膜が、誘電体薄膜の膜厚
方向の格子定数をcf [nm]、バルク誘電体の格子定
数をcb [nm]、誘電体薄膜のキュリー温度をTf
[K]、バルク誘電体のキュリー温度をTc [K]、誘
電体薄膜の膜厚方向の単位結晶格子の数をNとしたと
き、 0.02≦(cf −cb )/cb 、 250°≦(Tf −Tc )、および N≦34 という関係を満たすことを特徴とする。
【0016】ここで、cb は85℃におけるバルク誘電
体材料の結晶構造に応じて決定され、立方晶の場合はそ
の一辺の長さ、正方晶の場合はc軸長である。本発明の
強誘電体メモリの製造方法は、表面が立方晶系の(10
0)面または正方晶系の(001)面である第1の電極
と、この第1の電極上にエピタキシャル成長されたペロ
ブスカイト型結晶構造を有する誘電体薄膜と、この誘電
体薄膜上に形成された第2の電極とを有する薄膜キャパ
シタを具備した強誘電体メモリを製造するにあたり、前
記誘電体薄膜を、二段階のスパッタリング工程を用い、
第一段階で成膜速度を遅くし、第二段階で成膜速度を速
くして成膜することを特徴とする。
【0017】
【発明の実施の形態】以下、本発明をさらに詳細に説明
する。本発明において、0.02≦(cf −cb )/c
b という条件は、誘電体薄膜のc軸長が、バルク誘電体
のc軸長に対して2%以上伸びていることを意味する。
また、250°≦(Tf −Tc )という条件は、誘電体
薄膜のキュリー温度が、バルク誘電体のキュリー温度か
ら250°以上上昇していることを意味する。
【0018】このように誘電体薄膜の結晶格子に歪みが
導入され、誘電体薄膜のc軸長がバルク誘電体のc軸長
より伸びると、下部電極上にエピタキシャル成長した誘
電体薄膜のキュリー温度Tf が、バルク誘電体のキュリ
ー温度Tc より上昇する。結晶格子に歪みが導入される
とキュリー温度が上昇する理由について説明する。一般
にペロブスカイト型の強誘電体は、一般式ABO3 で表
わされる。強誘電体で生じる大きな分極の起源は、陽イ
オンと陰イオンとの相対的な変位によるものである。特
に、Bサイトイオンの変位が分極特性を支配している。
ペロブスカイト型結晶構造を持つ誘電体に2次元的な圧
縮応力を加えると、応力と垂直な方向に結晶格子が伸
び、特にBサイトイオンの変位が容易になり、分極しや
すくなる。この結果、膜厚方向の双極子相互作用が強く
なって、分極のポテンシャルが深くなり、キュリー温度
が上昇するとともに自発分極も大きくなる。
【0019】本発明においては、下部電極の格子定数に
合わせるようにエピタキシャル成長したペロブスカイト
型の誘電体薄膜に、格子ミスマッチの大きさに応じて格
子歪みを導入して2次元的な圧縮応力を加え、その結果
としてキュリー温度を上昇させる。このためには、下部
電極としてその格子定数が誘電体の格子定数より適当に
小さい材料を選定することが好ましい。
【0020】本発明において、誘電体薄膜は一般式AB
3 (式中、AはBa,Sr,およびCaからなる群か
ら選択される少なくとも1種、BはTi,Zr,Hf,
Sn,Mg1/3 Nb2/3 ,Mg1/3 Ta2/3 ,Zn1/3
Nb2/3 ,Zn1/3 Ta2/3,Ni1/3 Nb2/3 ,Ni
1/3 Ta2/3 ,Co1/3 Nb2/3 ,Co1/3 Ta2/3
Sc1/3 Nb2/3 ,およびSc1/3 Ta2/3 からなる群
から選択される少なくとも1種である。)で表わされる
化合物からなる。
【0021】上記一般式中のAは主としてBaである
が、Baの一部をSr,Caのうち少なくとも一種類の
元素で置換しても構わない。上記一般式中のBは主とし
てTiであるが、Tiの一部をZr,Hf,Sn,(M
1/3 Nb2/3 ),(Mg1/3Ta2/3 ),(Zn1/3
Nb2/3 ),(Zn1/3 Ta2/3 )から選択される元素
で置換しても構わない。
【0022】これらの中では特に、(Bax Sr1-x
TiO3 (0≦x≦1)で表わされる化合物が好まし
い。具体的には、チタン酸バリウム(BaTiO3 )、
チタン酸ストロンチウム(SrTiO3 )、チタン酸カ
ルシウム(CaTiO3 )、スズ酸バリウム(BaSn
3 )、ジルコニウム酸バリウム(BaZrO3 )など
で代表される単純ペロブスカイト型酸化物、マグネシウ
ム酸タンタル酸バリウム(Ba(Mg1/3 Ta2/3 )O
3 )、マグネシウムニオブ酸バリウム(Ba(Mg1/3
Nb2/3 )O3 )などの複合ペロブスカイト型酸化物、
さらにこれらのうち複数の酸化物を固溶させたものなど
が挙げられる。
【0023】本発明において、第1および第2の電極
は、一般式ABO3 (式中、AはBa,Sr,Ca,お
よびLaからなる群から選択される少なくとも1種、B
はRu,Ir,Mo,W,Co,Ni,およびCrから
なる群から選択される少なくとも1種)で表わされるペ
ロブスカイト型結晶構造の導電性化合物からなる。第1
の電極と第2の電極は同じ材料であることが好ましい。
上記の材料のうちでは、SrRuO3 が好ましい。Sr
とRuの比(Sr/Ru)は、0.9≦Sr/Ru≦
1.2を満たすことが好ましい。SrRuO3 は単結晶
膜であることが望ましく、ロッキングカーブの半値幅が
1°以下であることが好ましい。
【0024】上述した適切な格子定数の関係を有する誘
電体材料と電極材料との組み合わせとしては、誘電体材
料が(Bax Sr1-x )TiO3 (0≦x≦1)、電極
材料がSrRuO3 (0.9≦Sr/Ru≦1.2)で
ある場合が最も好ましい。
【0025】本発明においては、0.02≦(cf −c
b )/cb という条件を満たさないと、250°≦(T
f −Tc )という条件を満たすことができない。キュリ
ー温度の上昇を250°以上と規定したのは、十分な記
録保持特性を得るためである。すなわち、強誘電体メモ
リの動作/記録保証は温度85℃で10年間であるが、
キュリー温度がバルク誘電体よりも250°以上上昇し
ている誘電体薄膜を用いたキャパシタでのみ、10年以
上記録を保持できる可能性がある。
【0026】本発明においては、膜厚方向の単位結晶格
子数Nを34以下に制限することにより、強誘電キャパ
シタのヒステリシス損による放熱量を抑えて、疲労特性
を改善することができる。また、膜厚方向の単位結晶格
子の数が少ないと、強誘電体薄膜の抗電圧が小さくな
り、キャパシタとしての動作電圧が低くなる。本発明で
規定する34以下という膜厚方向の単位結晶格子数Nを
膜厚に換算すると約15nm未満である。この場合、膜
厚方向の格子定数cf (すなわち格子歪みの導入により
伸びた後の格子定数)は、誘電体材料自体および下部電
極材料と誘電体材料との組み合わせに依存するので、単
位結晶格子数Nが同じでも膜厚が異なることがある。な
お、強誘電体薄膜の膜厚の下限は、動作時にトンネル電
流が流れないという条件により決定される。強誘電体メ
モリは将来的に3V程度で駆動されると予想されるの
で、強誘電体薄膜の膜厚の下限は約3nmである。これ
まで、本発明に含まれる程度の膜厚の薄い強誘電体薄膜
で、キュリー温度の上昇や強誘電特性が確認された例は
ない。
【0027】また従来は、膜厚の薄い強誘電体薄膜を成
膜すると、強誘電特性を示さなくなることがあった。こ
れは、エピタキシャル膜と電極との界面のモフォロジー
の影響が大きくなるためであると考えられる。したがっ
て、適切な格子定数を有する下地電極材料および強誘電
体材料の組み合わせを選択した上で、両者の界面を制御
することが重要になる。
【0028】本発明においては、誘電体薄膜を、二段階
のスパッタリング工程を用い、第一段階で成膜速度を遅
くし、第二段階で成膜速度を速くして成膜する。スパッ
タリング法としては、RFマグネトロンスパッタリング
が好ましい。具体的には、第一段階での成膜速度を0.
05〜0.3nm/minとして膜質の良好な強誘電体
を成膜する。この程度の成膜速度は、スパッタリング装
置にも依存するが、ターゲットに約30〜100WのR
Fパワーを投入することにより得られる。第一段階では
膜厚2〜5nmの誘電体薄膜を成膜する。また、第二段
階では誘電体薄膜の結晶格子に導入される歪みが維持で
きるように、成膜速度を2.0〜5.0nm/minと
することが好ましい。この程度の成膜速度は、スパッタ
リング装置にも依存するが、ターゲットに約300W以
上のRFパワーを投入することにより得られる。こうし
た条件を用いて膜厚方向の単位結晶格子数Nが34以下
(膜厚約15nm未満)の強誘電体薄膜を成膜する。
【0029】本発明によれば、膜厚が薄い強誘電体薄膜
であっても、良好な強誘電特性を示す。したがって、キ
ャパシタを構成する強誘電体薄膜の膜厚方向の単位結晶
格子数の減少により、分極反転に伴うヒステリシス損に
よる発熱量を抑制することができる。この結果、メモリ
チップの温度上昇に伴う誤動作を抑制でき、電極との界
面での化学反応が原因となる疲労に対する耐性も向上す
る。発熱量が少ないことは、動作周波数を増大による高
速化にも有利である。また、強誘電体薄膜の膜厚が薄い
と、抗電圧が低下してキャパシタの駆動電圧が低くなる
ため、メモリの動作電圧の低電圧化にも対応できる。こ
れらの効果により、強誘電体メモリの微細化すなわち高
集積化に大きく寄与する。
【0030】
【実施例】以下、図面を参照して、本発明の種々の実施
例について説明する。 実施例1 図1は、本発明に係る薄膜キャパシタの概略構成を示す
断面である。この薄膜キャパシタは、寸法が10mm×
10mmで表面が(100)面であるSrTiO3 から
なる単結晶基板1上に、SrRuO3 からなる下部電極
2、BaTiO3 からなる誘電体薄膜3、SrRuO3
からなる上部電極4が形成された構造を有する。バルク
のSrRuO3 の格子定数は約0.393nmである。
バルクのBaTiO3 は室温で正方晶に属するペロブス
カイト型結晶構造を有し、格子定数はa=0.3994
nm、c=0.4038nmである。
【0031】この薄膜キャパシタは、RFマグネトロン
スパッタリングにより、SrTiO3 単結晶基板1上
に、SrRuO3 、BaTiO3 およびSrRuO3
ヘテロエピタキシャル成長させることにより形成した。
上部電極はレジストをマスクとしてBaTiO3 に対し
て選択性のあるエッチング液で加工した。
【0032】この際、以下のようにして誘電体膜を二段
階成膜で形成した。RFマグネトロンスパッタ装置に4
インチターゲットを、ターゲット−基板間の距離を14
0mmとしてセットした。Ar/O2 (4/1)ガスを
導入し、成膜中の真空度を約0.8Paとした。成膜温
度は電極を含めて600℃に設定した。第一段階では低
パワー(60W)を投入し、遅い成膜速度で30分間成
膜を行った。この成膜により膜厚2〜5nmの薄膜が形
成される。第二段階では高パワー(600W)を投入
し、速い成膜速度で成膜を行なった。本実施例では、二
段階目の成膜時間を変化させて、種々の膜厚のBaTi
3 薄膜を形成した。得られた薄膜の膜厚を段差計で測
定した。図2に、成膜時間と膜厚の関係を示す。この図
に示されるように、成膜時間と膜厚は比例関係にある。
【0033】これらの膜についてX線回折を測定した結
果、BaTiO3 およびSrRuO3 のいずれでも、
(001)配向を示す回折ピークである(001),
(002),(003),(004)のみが現れた。図
3に、(002)から算出したc軸長および(002)
ロッキングカーブの半値幅と、膜厚方向の単位結晶格子
数との関係を示す。c軸長に関しては、バルクの値と比
較して、膜厚方向の単位結晶格子数Nが26個の膜で
8.27%、46個の膜で7.95%の伸びが認められ
る。c軸長は膜厚方向の単位結晶格子数の増加に従って
若干減少することがわかる。一方、SrRuO3 のc軸
長は0.395nmであり、ロッキングカーブの半値幅
は0.07°〜0.20°の範囲であった。
【0034】図4に、これらのBaTiO3 薄膜の抗電
界と温度の関係を示す。この図に示されるように、抗電
界が0になる温度を薄膜のキュリー温度とする。なお、
成膜条件が同一である場合、キュリー温度は膜厚にあま
り依存しないが、膜厚の厚い膜(膜厚方向の単位結晶格
子数が多くc軸長が短い膜)の方が若干キュリー温度が
低くなる傾向がある。図4から、これらのBaTiO3
薄膜のキュリー温度はおよそ400℃であり、バルクの
キュリー温度に対する上昇分(Tf −Tc )は280°
となっている。
【0035】図5に、膜厚方向の単位結晶格子数Nがそ
れぞれ26および46であるBaTiO3 薄膜を有する
キャパシタの室温での単位面積当たりの分極量と印加電
圧の関係(ヒステリシス曲線)を示す。残留分極量は、
膜厚方向の単位結晶格子数Nに依らず大きな値を保って
いる。膜厚方向の単位結晶格子数Nが少ない方がヒステ
リシス面積が小さく、分極反転を繰り返すたびに熱とし
て消費されるエネルギーが小さいことがわかる。このよ
うに、膜厚方向の単位結晶格子数Nが少ない(N=2
6)キャパシタは、残留分極量の低下が少なく、しかも
ヒステリシスによるエネルギー損失が少ないため、強誘
電体メモリに適した特性を有する。
【0036】図6に、膜厚方向の単位結晶格子数Nがそ
れぞれ26および46であるBaTiO3 薄膜を有する
キャパシタの疲労試験の結果を示す。単位結晶格子数N
が26のキャパシタは5×10-10 回の読み出し・書き
込みを行なっても、スイッチング電流(Qsw+ およびQ
sw- )に変化は見られない。一方、単位結晶格子数Nが
46のキャパシタは1×10-10 回より少ない読み出し
・書き込みでスイッチング電流が減少し始めており、疲
労のためにメモリ機能が失われている。このように、膜
厚方向の単位結晶格子数Nが少ないキャパシタの方が、
疲労耐性に優れていることがわかる。
【0037】比較例1 RFマグネトロンスパッタリングにより、SrTiO3
(100)基板上に、SrRuO3 からなる下部電極、
BaTiO3 からなる誘電体薄膜、SrRuO3 からな
る上部電極を形成した。
【0038】この際、最初から600Wの高パワーを投
入して一段階でBaTiO3 薄膜を成膜した以外は実施
例と同様の条件を採用した。この条件でもSrRuO3
下部電極上にBaTiO3 薄膜がエピタキシャル成長す
るが、c軸長は0.411nmであり、バルクのc軸長
に対する伸びは1.78%に留まっている。
【0039】図7に、この成膜条件で作製したBaTi
3 薄膜の抗電界と温度の関係を示す。この図から、こ
のBaTiO3 薄膜のキュリー温度は約300℃であ
り、キュリー温度の上昇分は180°であることがわか
る。
【0040】図8に、膜厚14nm(単位結晶格子数3
4)のBaTiO3 薄膜を有するキャパシタの電圧−分
極量ヒステリシス曲線を示す。このキャパシタでも強誘
電特性が確認できる。
【0041】図9に、一段階成膜された比較例1のBa
TiO3 キャパシタと二段階成膜された実施例のBaT
iO3 キャパシタについて記録保持特性を示す。実施例
のようにキュリー温度の上昇分が250°以上のBaT
iO3 薄膜は10年以上の記録保持特性が見込める。一
方、比較例1のようにキュリー温度の上昇分が180°
のBaTiO3 薄膜は1か月程度しか記録を保持でき
ず、記録保持特性が劣っている。この図から、10年以
上の記録保持特性を確保するためには、結晶格子の歪み
量を調整することにより誘電体薄膜のキュリー温度をバ
ルクと比較して250℃以上上昇させる必要があること
がわかる。
【0042】比較例2 MgO(100)基板上に下部電極としてPt膜をエピ
タキシャル成長させ、その上にBaTiO3 薄膜をエピ
タキシャル成長させた。
【0043】膜厚80nm以上のBaTiO3 薄膜で
は、キュリー温度が250℃であり、バルクのキュリー
温度からの上昇が確認されたが、残留分極量は約0.0
3mC/m2 と小さかった。膜厚が80nmより薄いB
aTiO3 薄膜では、リーク電流量の増加のために強誘
電特性は観測できなくなった。
【0044】
【発明の効果】以上詳述したように本発明の強誘電体メ
モリおよびその製造方法では、強誘電キャパシタを構成
する誘電体薄膜の結晶格子に歪みを導入することにより
キュリー温度を上昇させるとともに、強誘電特性を保持
しながら誘電体薄膜の膜厚を薄くしている。したがっ
て、キュリー温度の上昇により保持特性を改善できる。
また、誘電体薄膜の膜厚が薄いことから、繰り返し分極
反転時にメモリセルの単位面積当たりの放熱量を抑え
て、強誘電体メモリの疲労耐性を向上できる。このよう
に発熱量が少ないことは、動作周波数を増大による高速
化にも有利である。さらに、強誘電体薄膜の膜厚が薄い
と、抗電圧が低下してキャパシタの駆動電圧が低くなる
ため、メモリの動作電圧の低電圧化にも対応できる。以
上の効果を総合的に判断して、本発明は強誘電体メモリ
の高集積化、高速化、動作電圧の低電圧化に極めて有利
である。
【図面の簡単な説明】
【図1】本発明に係る薄膜キャパシタを示す断面図。
【図2】実施例におけるBaTiO3 薄膜の二段階目の
スパッタ成膜時間と膜厚との関係を示す図。
【図3】実施例におけるBaTiO3 薄膜のc軸長およ
び(002)ロッキングカーブ半値幅の、膜厚方向の単
位結晶格子数に対する依存性を示す図。
【図4】実施例におけるBaTiO3 薄膜の抗電界の温
度依存性を示す図。
【図5】実施例における膜厚方向の単位結晶格子数が異
なるBaTiO3 薄膜のヒステリシス曲線(電圧−分極
量)を示す図。
【図6】実施例における膜厚方向の単位結晶格子数が異
なるBaTiO3 薄膜の疲労特性を示す図。
【図7】比較例1のBaTiO3 薄膜の抗電界の温度依
存性を示す図。
【図8】比較例1のBaTiO3 薄膜のヒステリシス曲
線(電圧−分極量)を示す図。
【図9】実施例および比較例1のBaTiO3 薄膜キャ
パシタの記録保持特性を示す図。
【符号の説明】
1…単結晶基板 2…下部電極 3…誘電体薄膜 4…上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/792

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面が立方晶系の(100)面または正
    方晶系の(001)面である第1の電極と、この第1の
    電極上にエピタキシャル成長されたペロブスカイト型結
    晶構造を有する誘電体薄膜と、この誘電体薄膜上に形成
    された第2の電極とを有する薄膜キャパシタを具備した
    強誘電体メモリにおいて、前記誘電体薄膜が、誘電体薄
    膜の膜厚方向の格子定数をcf [nm]、バルク誘電体
    の格子定数をcb [nm]、誘電体薄膜のキュリー温度
    をTf [K]、バルク誘電体のキュリー温度をTc
    [K]、誘電体薄膜の膜厚方向の単位結晶格子の数をN
    としたとき、 0.02≦(cf −cb )/cb 、 250°≦(Tf −Tc )、および N≦34 という関係を満たすことを特徴とする強誘電体メモリ。
  2. 【請求項2】 前記誘電体薄膜が、一般式 ABO3 (式中、AはBa,Sr,およびCaからなる群から選
    択される少なくとも1種、BはTi,Zr,Hf,S
    n,Mg1/3 Nb2/3 ,Mg1/3 Ta2/3 ,Zn1/3
    2/3 ,Zn1/3 Ta2/3 ,Ni1/3 Nb2/3 ,Ni
    1/3 Ta2/3 ,Co1/3 Nb2/3 ,Co1/3 Ta2/3
    Sc1/3 Nb2/3 ,およびSc1/3 Ta2/3 からなる群
    から選択される少なくとも1種)で表わされる化合物か
    らなることを特徴とする請求項1記載の強誘電体メモ
    リ。
  3. 【請求項3】 前記第1および第2の電極が、一般式 ABO3 (式中、AはBa,Sr,Ca,およびLaからなる群
    から選択される少なくとも1種、BはRu,Ir,M
    o,W,Co,Ni,およびCrからなる群から選択さ
    れる少なくとも1種)で表わされるペロブスカイト型結
    晶構造を有する導電性化合物からなることを特徴とする
    請求項1記載の強誘電体メモリ。
  4. 【請求項4】 前記誘電体薄膜が(Bax Sr1-x )T
    iO3 (0≦x≦1)で表わされる化合物からなり、前
    記第1の電極および第2の電極がSrRuO3 (0.9
    ≦Sr/Ru≦1.2)で表わされるペロブスカイト型
    結晶構造を有する導電性化合物からなることを特徴とす
    る請求項1記載の強誘電体メモリ。
  5. 【請求項5】 表面が立方晶系の(100)面または正
    方晶系の(001)面である第1の電極と、この第1の
    電極上にエピタキシャル成長されたペロブスカイト型結
    晶構造を有する誘電体薄膜と、この誘電体薄膜上に形成
    された第2の電極とを有する薄膜キャパシタを具備した
    強誘電体メモリを製造するにあたり、前記誘電体薄膜
    を、二段階のスパッタリング工程を用い、第一段階で成
    膜速度を遅くし、第二段階で成膜速度を速くして成膜す
    ることを特徴とする強誘電体メモリの製造方法。
JP10144031A 1998-05-26 1998-05-26 強誘電体メモリおよびその製造方法 Pending JPH11340429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10144031A JPH11340429A (ja) 1998-05-26 1998-05-26 強誘電体メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10144031A JPH11340429A (ja) 1998-05-26 1998-05-26 強誘電体メモリおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH11340429A true JPH11340429A (ja) 1999-12-10

Family

ID=15352727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10144031A Pending JPH11340429A (ja) 1998-05-26 1998-05-26 強誘電体メモリおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH11340429A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358170C (zh) * 2003-04-17 2007-12-26 胜华科技股份有限公司 全彩偏极化电激发光元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358170C (zh) * 2003-04-17 2007-12-26 胜华科技股份有限公司 全彩偏极化电激发光元件

Similar Documents

Publication Publication Date Title
US5889299A (en) Thin film capacitor
US5760432A (en) Thin film strained layer ferroelectric capacitors
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
KR100228040B1 (ko) 불휘발성 반도체기억장치 및 그 제조방법
JP6814915B2 (ja) 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
KR100476867B1 (ko) 강유전체기억소자 및 그 제조방법
JPH10270654A (ja) 半導体記憶装置
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
US20010015448A1 (en) Ferroelectric capacitor and semiconductor device
JP2003258202A (ja) 半導体装置の製造方法
JP2000169297A (ja) 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2878986B2 (ja) 薄膜キャパシタ及び半導体記憶装置
JP3595098B2 (ja) 薄膜キャパシタ
JPH11261028A (ja) 薄膜キャパシタ
JP2003158309A (ja) 圧電振動素子、容量素子、及び記憶装置
JP3480767B2 (ja) 薄膜キャパシタ
US20050072996A1 (en) Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device
JPH11340429A (ja) 強誘電体メモリおよびその製造方法
JPH1187634A (ja) 薄膜キャパシタ
JPH1093029A (ja) 薄膜誘電体素子
JPH11274419A (ja) 薄膜キャパシタ
JPH10269842A (ja) 導電性酸化物薄膜、薄膜キャパシタおよび磁気抵抗効果素子
JP3347010B2 (ja) 薄膜誘電体素子
JP2001250923A (ja) 誘電体薄膜コンデンサ
KR100363393B1 (ko) 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법