[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0311641A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0311641A
JPH0311641A JP1145789A JP14578989A JPH0311641A JP H0311641 A JPH0311641 A JP H0311641A JP 1145789 A JP1145789 A JP 1145789A JP 14578989 A JP14578989 A JP 14578989A JP H0311641 A JPH0311641 A JP H0311641A
Authority
JP
Japan
Prior art keywords
chip
base film
semiconductor device
resin
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1145789A
Other languages
English (en)
Other versions
JP2784209B2 (ja
Inventor
Masato Tanaka
正人 田中
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1145789A priority Critical patent/JP2784209B2/ja
Publication of JPH0311641A publication Critical patent/JPH0311641A/ja
Application granted granted Critical
Publication of JP2784209B2 publication Critical patent/JP2784209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は樹脂封止してなる半導体装置に関する。
（従来の技術および解決しようとする課題）半導体チッ
プの高集積化および大型化にともない、半導体装置用パ
ッケージは、より多ビンのものが要求されている。この
ため、たとえば、リードフレームなどもリードの配置密
度がますます高くなっている。しかしながら、リードフ
レームでは用いる金属板材の板厚程度までしかリード間
隔を狭くできないという限界がある。
これに対し、より多数本のリードを高密度で形成し得る
ものとしてＴＡＢ用テープが提供されている。このＴＡ
Ｂ用テープは電気的絶縁性を有するベースフィルム上に
導体回路を形成するので。
板厚が薄い導体回路であってもベースフィルムで支持さ
れることによって、リードフレームとくらべると、かな
り微細で高密度な導体回路を形成することができるもの
である。
このＴＡＢ用テープは通常、チップに一括してリードを
ボンディングするようにして用いられるのであるが、リ
ードパターンがきわめて微細であるために、チップとイ
ンナーリードを的確にボンディングすることが技術的に
難しく、また、ボンディング後に樹脂封止する１−ラン
スファモールドの技術も難しいという問題点がある。
そこで、本発明は上記問題点に鑑みてなされたものであ
り、その目的とするところは、チップとインナーリード
とのボンディングが容易にでき、ボンディング後の樹脂
封止も容易にできる半導体装置を提供するにある。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる。
すなわち、電気的絶縁性を有するベースフィルム上に導
体回路を形成し、該導体回路が形成された側のベースフ
ィルム面上にチップを搭載し、チップと導体回路とをワ
イヤボンディングし、チップが搭載された側のベースフ
ィルム片面上でチップを樹脂封止して成ることを特徴と
すする。また、前記チップが搭載された面の反対側の面
に放熱体を接合したことを特徴とする。
（作用） 導体回路はテープのペースフィルＡ　ｌに形成する。こ
れによってより高密度に導体回路が形成できる。チップ
をベースフィルムに接合した後、導体回路との間をワイ
ヤボンディングし、ベースフィルム片面側」二でチップ
を樹脂封止する。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第１図は本発明の半導体装置に用いるテープの一実施例
を示す説明図である。
図で１０はベースフィルムであり、ポリイミドの長尺な
薄フィルムからなる。１２はベースフィルム１０の両側
縁近傍に設けたスプロケットホールである。
１４は導体回路としてベースフィルム１０上に形成した
インナーリード、１６はアウターリードである。
１８はベースフィルム１０に穿設したホールで、ホール
１８上にアウターリード１８が延在する。
１’　Ａ　Ｂ用テープで一般的に用いられているもので
は、チップを搭載する部分にデバイスホールが穿設され
るが、本実施例のテープは向かい合ったインナーリード
１４間にもベースフィルム１０が連続して存在する。２
０はインナーリード１４の先端間のベースフィルム１０
１に設けたチップ接合部である。
インナーリード１４、アウターリード１６はベースフィ
ルム１０上に銅箔等の導体層を形成した後、導体層にエ
ツチング、めっき等の処理を施して所定形状に形成する
が、チップ接合部２０も、ベースフィルム１０上でチッ
プ接合部２０の範囲内の導体層を残すことによって形成
することができる。なお、導体層は、ベースフィルムに
接着剤を介して接合して得るもの（３層構造）と、めっ
き、スパッタリング等により接着剤を介さずに接合して
得るもの（２層構造）がある。
第２図は」１記テープにチップを搭載した後樹脂封止し
た半導体装置を示す断面図である。２２はチップで、チ
ップ接合部２０−１に接合されている。
２４はチップ２２とインナーリード１４との間をワイヤ
ボンディングしたワイヤである。２６は封止樹脂であっ
て、ワイヤボンディングを行った後、（５） ベースフィルム、ＬＯのチップ２２が接合されている片
面側のみに設けられる。この結果、ベースフィルム１０
のチップ２２搭載面の反対側の面は外部に露出する。
樹脂封止した後、ベースフィルム１０を所定の大きさに
裁断し、図のように外部リードを所定形状にフォーミン
グする。
なお、インナーリード１４およびアウターリード１６等
の導体回路部分を構成する銅箔として電解銅箔を用い、
そのマツ１〜面を封止樹脂２６に接触する側にして樹脂
封止すると、マット面上に小さな凹凸があることにより
、導体回路と封止樹脂とのくいつきがよくなり、密着性
が向上する。これによって、半導体装置の耐湿性が向上
できる。
第３図は、上記例と同様にチップ接合部２０にチップ２
２を接合して、ワイヤボンディングした後、樹脂封止し
てなるものであるが、導体回路に外部リードピン２８を
立設して樹脂封止した例を示す。
また、第４図および第５図は上記例の半導体装（６） 置に放熱体３０を設けた例を示す。第４図に示すものは
、樹脂封止した後、チップ２２の裏面部分に相当するベ
ースフィルム１０を除去してチップ接合部２０上に放熱
体３０を接合したものである。
外部リードピン接合部分の裏面はベースフィルム１０が
接合されて保護されている。
第５図に示すものは、チップ２２が搭載された面の反対
側の面全体に放熱体３０を接合したものである。
これら各実施例に示ず半導体装置では、ベースフィルム
上にリードパターンを形成するから、リードをより薄く
形成することができ、これによってリードを高密度に形
成することができ、多ピン化の要求に容易に応えること
ができる。また、半導体装置はベースフィルムのチップ
が搭載された片面上でチップを樹脂封止して得られるか
ら、半導体装置の薄型化を図ることができる。
さらに、チップとリードとの間はワイヤボンディングに
よって接続するから、ワイヤボンディングに関する従来
技術がそのまま適用でき、チップとリードとを接続する
技術的な困難さを解消することができる。
また、半導体装置に放熱体を設けることも容易にでき、
熱放散性を向上させることによって、チップの高集積化
、大型化に容易に対応することができる。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果） 本発明によれば、上述したように構成したことにより、
半導体装置の多ピン化が容易にできるとともに、より薄
型でコンパクトな半導体装置を得ることができる。また
、製造過程においては、ワイヤボンディング等の従来技
術が適用でき、製造上の技術的な困難さを解消すること
ができる。また、半導体装置に放熱体を設けることも容
易にでき、これによって熱放散性を向上させることがで
きる等の著効を奏する。
【図面の簡単な説明】
第１図は本発明の半導体装置に用いるテープの一実施例
を示す概略説明図、第２図、第３図、第４図、第５図は
半導体装置の各実施例を示す断面図である。 １０・・・ベースフィルム、　　１４・・・インナーリ
ード、　　１６・・・アウターリード、１８・・・ホー
ル、　２０・・・チップ接合部、２２・・・チップ、　
　２４・・・ワイヤ、２６・・・封止樹脂、　２８・・
・外部リードピン、　　３０・・・放熱体。

Claims (1)

  1. 【特許請求の範囲】 １、電気的絶縁性を有するベースフィルム上に導体回路
    を形成し、 該導体回路が形成された側のベースフィル ム面上にチップを搭載し、 チップと導体回路とをワイヤボンディング し、 チップが搭載された側のベースフィルム片 面上でチップを樹脂封止して成ることを特徴とする半導
    体装置。 ２、チップが搭載された面の反対側の面に放熱体を接合
    したことを特徴とする請求項１記載の半導体装置。
JP1145789A 1989-06-08 1989-06-08 半導体装置 Expired - Lifetime JP2784209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1145789A JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1145789A JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10007703A Division JP2883065B2 (ja) 1998-01-19 1998-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0311641A true JPH0311641A (ja) 1991-01-18
JP2784209B2 JP2784209B2 (ja) 1998-08-06

Family

ID=15393199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1145789A Expired - Lifetime JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2784209B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285646A (ja) * 1989-04-27 1990-11-22 Hitachi Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285646A (ja) * 1989-04-27 1990-11-22 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体

Also Published As

Publication number Publication date
JP2784209B2 (ja) 1998-08-06

Similar Documents

Publication Publication Date Title
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0936155A (ja) 半導体装置の製造方法
JPH06112363A (ja) 半導体パッケージ
JPH0311641A (ja) 半導体装置
JP2001094026A (ja) リードフレーム及びその製造方法
JP2883065B2 (ja) 半導体装置
JP2784248B2 (ja) 半導体装置の製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH09246416A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JPS58134450A (ja) 半導体装置およびその製造方法
JP2868779B2 (ja) Ｔａｂ用テープ
JP2002164497A (ja) 半導体装置およびその製造方法
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2692478B2 (ja) リードレス・チップ・キャリア
JPS59152656A (ja) 半導体装置
JP3667846B2 (ja) 混成集積回路装置の製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH04192450A (ja) 複合リードフレーム
JP3405718B2 (ja) 半導体装置
JPH03220759A (ja) 樹脂封止型半導体装置
JPH0992767A (ja) 複合リードフレームおよび半導体装置