JPH0992767A - 複合リードフレームおよび半導体装置 - Google Patents
複合リードフレームおよび半導体装置Info
- Publication number
- JPH0992767A JPH0992767A JP24420195A JP24420195A JPH0992767A JP H0992767 A JPH0992767 A JP H0992767A JP 24420195 A JP24420195 A JP 24420195A JP 24420195 A JP24420195 A JP 24420195A JP H0992767 A JPH0992767 A JP H0992767A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- wiring board
- composite
- flexible
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】モールド樹脂の上、下厚のバランスを均一にし
て、作業性、コスト、不良品の発生を大幅に改善する。 【解決手段】絶縁基材２２上にインナリード４を含む銅
箔パターン３が形成される配線基板２１を、アウタリー
ド７を構成するリードフレーム６に接合して複合リード
フレーム１５を構成する。この複合リードフレーム１５
の配線基板をフレキシブル配線基板２１で構成する。そ
のフレキシブル配線基板２１の半導体チップ搭載部分１
１を、チップ表面の高さと、周囲の配線基板表面の高さ
とがほぼ同じになるように、プレス加工によりダウンセ
ットする。フレキシブル配線基板２１は、例えばポリイ
ミドに金属箔を直接貼着したもの、ポリイミドに接着剤
を介して金属箔を貼着したもの、あるいはＴＡＢテープ
で構成する。
て、作業性、コスト、不良品の発生を大幅に改善する。 【解決手段】絶縁基材２２上にインナリード４を含む銅
箔パターン３が形成される配線基板２１を、アウタリー
ド７を構成するリードフレーム６に接合して複合リード
フレーム１５を構成する。この複合リードフレーム１５
の配線基板をフレキシブル配線基板２１で構成する。そ
のフレキシブル配線基板２１の半導体チップ搭載部分１
１を、チップ表面の高さと、周囲の配線基板表面の高さ
とがほぼ同じになるように、プレス加工によりダウンセ
ットする。フレキシブル配線基板２１は、例えばポリイ
ミドに金属箔を直接貼着したもの、ポリイミドに接着剤
を介して金属箔を貼着したもの、あるいはＴＡＢテープ
で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップが搭
載される配線基板をリードフレームに接合した複合リー
ドフレーム、およびこの複合リードフレームを用いて構
成した半導体装置に係り、特にモールド樹脂の上、下厚
さのバランスが改善される複合リードフレームおよび半
導体装置に関する。
載される配線基板をリードフレームに接合した複合リー
ドフレーム、およびこの複合リードフレームを用いて構
成した半導体装置に係り、特にモールド樹脂の上、下厚
さのバランスが改善される複合リードフレームおよび半
導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の小形、軽量化要求はま
すます強くなってきている。これを達成するためには多
ピン化した高機能ＬＳＩを超小形パッケージに納める必
要がある。このため、図３に示すようなリードフレーム
６と配線基板１とからなる複合リードフレームが開発さ
れた。
すます強くなってきている。これを達成するためには多
ピン化した高機能ＬＳＩを超小形パッケージに納める必
要がある。このため、図３に示すようなリードフレーム
６と配線基板１とからなる複合リードフレームが開発さ
れた。
【０００３】この複合リードフレームは、絶縁基材２の
両面にインナリード４を含む銅箔パターン３が形成さ
れ、点線で示す半導体チップ５が搭載される配線基板１
を、アウタリード７を構成するリードフレーム６に接合
して、配線基板１に形成した銅箔パターン３とアウタリ
ード７とを電気的に接続したものである。
両面にインナリード４を含む銅箔パターン３が形成さ
れ、点線で示す半導体チップ５が搭載される配線基板１
を、アウタリード７を構成するリードフレーム６に接合
して、配線基板１に形成した銅箔パターン３とアウタリ
ード７とを電気的に接続したものである。
【０００４】従来、配線基板１を構成する絶縁基材２
は、ガラスエポキシ、セラミック、ポリイミドなどから
構成されるが、ガラスエポキシ、セラミックのような非
フレキシブル材の場合はもちろん、フレキシブル材であ
るポリイミドの場合でも、配線基板１は平板状であっ
た。
は、ガラスエポキシ、セラミック、ポリイミドなどから
構成されるが、ガラスエポキシ、セラミックのような非
フレキシブル材の場合はもちろん、フレキシブル材であ
るポリイミドの場合でも、配線基板１は平板状であっ
た。
【０００５】このため配線基板１の半導体チップ搭載面
と同一側の面にリードフレーム６を接合しても、図４に
示すように、半導体チップ５の表面の高さが複合リード
フレームの接合部１４よりも高くなる。したがって半導
体装置を作製すべく、アウタリード７を除く複合リード
フレームをモールド樹脂１３で封止する際に、上方に突
き出す半導体チップ５を保護するために上側を厚くしな
ければならない。このため、上、下の樹脂の厚さが不均
一になり、樹脂にストレスがかかってクラックが発生す
ることが多かった。さらに、半導体装置全体を薄くでき
ないので、プリント基板等への実装時の障害となってい
た。
と同一側の面にリードフレーム６を接合しても、図４に
示すように、半導体チップ５の表面の高さが複合リード
フレームの接合部１４よりも高くなる。したがって半導
体装置を作製すべく、アウタリード７を除く複合リード
フレームをモールド樹脂１３で封止する際に、上方に突
き出す半導体チップ５を保護するために上側を厚くしな
ければならない。このため、上、下の樹脂の厚さが不均
一になり、樹脂にストレスがかかってクラックが発生す
ることが多かった。さらに、半導体装置全体を薄くでき
ないので、プリント基板等への実装時の障害となってい
た。
【０００６】
【発明が解決しようとする課題】上述したように従来の
複合リードフレーム、およびそれを用いた半導体装置に
は次のような問題点があった。
複合リードフレーム、およびそれを用いた半導体装置に
は次のような問題点があった。
【０００７】(1) モールド樹脂封止時、モールド樹脂の
上、下の厚さが異なるので、樹脂にストレスがかかりク
ラックが発生する。
上、下の厚さが異なるので、樹脂にストレスがかかりク
ラックが発生する。
【０００８】(2) 不良品が発生しやすく、歩留りが悪
い。
い。
【０００９】(3) モールド樹脂の上側を厚くしなければ
ならないため、パッケージ全体が厚くなり、コスト高と
なる。またプリント基板への実装の作業性が悪い。
ならないため、パッケージ全体が厚くなり、コスト高と
なる。またプリント基板への実装の作業性が悪い。
【００１０】本発明の目的は、前記した従来技術の問題
点を解消して、樹脂の上、下厚のバランスを均一にで
き、作業性、コスト、不良品の発生を大幅に改善した複
合リードフレームおよび半導体装置を提供することにあ
る。
点を解消して、樹脂の上、下厚のバランスを均一にで
き、作業性、コスト、不良品の発生を大幅に改善した複
合リードフレームおよび半導体装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明は、絶縁基材上に
インナリードを含む導体パターンと半導体チップを搭載
するチップ搭載部分とが形成される配線基板を、アウタ
リードを構成するリードフレームに接合した複合リード
フレームにおいて、上記配線基板をフレキシブル配線基
板で構成し、そのフレキシブル配線基板の半導体チップ
搭載部分をダウンセットしたものである。
インナリードを含む導体パターンと半導体チップを搭載
するチップ搭載部分とが形成される配線基板を、アウタ
リードを構成するリードフレームに接合した複合リード
フレームにおいて、上記配線基板をフレキシブル配線基
板で構成し、そのフレキシブル配線基板の半導体チップ
搭載部分をダウンセットしたものである。
【００１２】このような複合リードフレームにおいて、
上記フレキシブル基板を、ポリイミドに直接金属箔を貼
着したものとしたり、ポリイミドに接着剤を介して金属
箔を貼着したものとしたり、あるいはＴＡＢテープとし
たりすることができる。
上記フレキシブル基板を、ポリイミドに直接金属箔を貼
着したものとしたり、ポリイミドに接着剤を介して金属
箔を貼着したものとしたり、あるいはＴＡＢテープとし
たりすることができる。
【００１３】また、本発明は、絶縁基材上にインナリー
ドを含む導体パターンが形成された配線基板を、アウタ
リードを構成するリードフレームに接合して複合リード
フレームを構成し、この複合リードフレームを構成する
配線基板のインナリードと、配線基板に搭載された半導
体チップとがボンディングされ、アウタリードを除いて
樹脂封止された半導体装置において、上記配線基板をフ
レキシブル配線基板で構成し、そのフレキシブル配線基
板の半導体チップ搭載部分をダウンセットしたものであ
る。
ドを含む導体パターンが形成された配線基板を、アウタ
リードを構成するリードフレームに接合して複合リード
フレームを構成し、この複合リードフレームを構成する
配線基板のインナリードと、配線基板に搭載された半導
体チップとがボンディングされ、アウタリードを除いて
樹脂封止された半導体装置において、上記配線基板をフ
レキシブル配線基板で構成し、そのフレキシブル配線基
板の半導体チップ搭載部分をダウンセットしたものであ
る。
【００１４】従来、配線基板そのものをダウンセットす
るという考えはなかったが、本発明のように、複合リー
ドフレームを構成する配線基板をフレキシブルにしてチ
ップ搭載部分をダウンセットすると、チップ搭載部分を
上下の中央位置にもってくることができるから、モール
ド樹脂封止時、モールド樹脂の上、下厚さのバランスが
均一になり、樹脂にストレスがかからなくなるため、ク
ラックが発生するのを有効に防止することができる。
るという考えはなかったが、本発明のように、複合リー
ドフレームを構成する配線基板をフレキシブルにしてチ
ップ搭載部分をダウンセットすると、チップ搭載部分を
上下の中央位置にもってくることができるから、モール
ド樹脂封止時、モールド樹脂の上、下厚さのバランスが
均一になり、樹脂にストレスがかからなくなるため、ク
ラックが発生するのを有効に防止することができる。
【００１５】また、クラックが生じないので、不良品が
発生せず、歩留りが向上する。しかも、モールド樹脂の
上側も下側と同様に薄くすることができるので、パッケ
ージ全体が薄くなるため、コスト減となる。また、モー
ルド樹脂の上下厚さがほぼ同じため、プリント基板への
実装の作業性も良好となる。
発生せず、歩留りが向上する。しかも、モールド樹脂の
上側も下側と同様に薄くすることができるので、パッケ
ージ全体が薄くなるため、コスト減となる。また、モー
ルド樹脂の上下厚さがほぼ同じため、プリント基板への
実装の作業性も良好となる。
【００１６】作業性が向上する。
【００１７】
【発明の実施の形態】以下に本発明の複合リードフレー
ムおよび半導体装置の実施の形態について説明する。図
１に本実施の形態の複合リードフレーム１５を示す。複
合リードフレーム１５は、フレキシブル配線基板２１と
リードフレーム６とからなる。
ムおよび半導体装置の実施の形態について説明する。図
１に本実施の形態の複合リードフレーム１５を示す。複
合リードフレーム１５は、フレキシブル配線基板２１と
リードフレーム６とからなる。
【００１８】フレキシブル配線基板２１は、例えばポリ
イミドなどの絶縁基材２２の両面に直接銅箔を貼り付
け、その上に金めっきを施す。金めっきを施した銅箔を
エッチングしてインナリード４を含む所定形状の銅箔パ
ターン３を形成する。必要に応じて、両面に形成した銅
箔パターン３同士を接続するためのスルーホール１０を
形成する。フレキシブル配線基板２１には半導体チップ
５を絶縁基材２２上に直接搭載するチップ搭載部分１１
も形成する。
イミドなどの絶縁基材２２の両面に直接銅箔を貼り付
け、その上に金めっきを施す。金めっきを施した銅箔を
エッチングしてインナリード４を含む所定形状の銅箔パ
ターン３を形成する。必要に応じて、両面に形成した銅
箔パターン３同士を接続するためのスルーホール１０を
形成する。フレキシブル配線基板２１には半導体チップ
５を絶縁基材２２上に直接搭載するチップ搭載部分１１
も形成する。
【００１９】リードフレーム６は、例えば銅合金などの
金属板をプレス成形またはエッチングして、外側端部に
アウタリード７を有し、内側端部に配線基板２１と接合
するリード部を有する所定形状のリードパターンを形成
したものである。
金属板をプレス成形またはエッチングして、外側端部に
アウタリード７を有し、内側端部に配線基板２１と接合
するリード部を有する所定形状のリードパターンを形成
したものである。
【００２０】これらのフレキシブル配線基板２１とリー
ドフレーム６とは接合されて複合リードフレーム１５を
構成するが、接合する前に、フレキシブル配線基板２１
の半導体チップ搭載部分１１をダウンセットしておく。
このダウンセットは、フレキシブル配線基板２１に必要
に応じて熱を加えながらプレス加工することによって成
形し、チップ搭載部分１１を周囲の配線基板部分より一
段低く凹ませ、チップ表面の高さを周囲の配線基板表面
の高さに近づける。
ドフレーム６とは接合されて複合リードフレーム１５を
構成するが、接合する前に、フレキシブル配線基板２１
の半導体チップ搭載部分１１をダウンセットしておく。
このダウンセットは、フレキシブル配線基板２１に必要
に応じて熱を加えながらプレス加工することによって成
形し、チップ搭載部分１１を周囲の配線基板部分より一
段低く凹ませ、チップ表面の高さを周囲の配線基板表面
の高さに近づける。
【００２１】その後、ダウンセットしたフレキシブル配
線基板２１のチップ搭載面と反対側面の金めっきした銅
箔パターン３に、リードフレーム６のリード部を一括し
て接合する。一括接合方法としては、リードフレーム６
の接合部分に銀めっきを施すことによる金と銀の圧接
法、あるいは錫めっきを施すことによる金と錫による接
合法などがある。なお、接合した後ダウンセット加工す
るようにしてもよい。
線基板２１のチップ搭載面と反対側面の金めっきした銅
箔パターン３に、リードフレーム６のリード部を一括し
て接合する。一括接合方法としては、リードフレーム６
の接合部分に銀めっきを施すことによる金と銀の圧接
法、あるいは錫めっきを施すことによる金と錫による接
合法などがある。なお、接合した後ダウンセット加工す
るようにしてもよい。
【００２２】このようにフレキシブル配線基板２１とリ
ードフレーム６とを接合した複合リードフレーム１５か
ら半導体装置を作製するには、図２に示すように、ダウ
ンセットしたチップ搭載部分１１に半導体チップ５を搭
載し、チップ電極とインナリード４とをワイヤ９でボン
ディングする。そして、アウタリード７を除いた複合リ
ードフレーム１５をモールド樹脂１３で封止する。
ードフレーム６とを接合した複合リードフレーム１５か
ら半導体装置を作製するには、図２に示すように、ダウ
ンセットしたチップ搭載部分１１に半導体チップ５を搭
載し、チップ電極とインナリード４とをワイヤ９でボン
ディングする。そして、アウタリード７を除いた複合リ
ードフレーム１５をモールド樹脂１３で封止する。
【００２３】このようにして、チップ表面と複合リード
フレーム１５の接合部１４との高さをほぼ同じにして、
チップ搭載部分１１が上下の中央位置に来るようにした
ので、モールド樹脂１３は上、下厚を同じにすることが
できる。このため、従来の複合リードフレームと比較し
て樹脂１３のクラックの発生防止に優れ、不良発生が大
幅に低減する。また、全体の厚さが薄くなるので、使用
樹脂量が少なくなり、コストが大幅に低減できる。さら
に、樹脂厚の上下が同じだから、プリント基板への実装
時の作業性も向上する。
フレーム１５の接合部１４との高さをほぼ同じにして、
チップ搭載部分１１が上下の中央位置に来るようにした
ので、モールド樹脂１３は上、下厚を同じにすることが
できる。このため、従来の複合リードフレームと比較し
て樹脂１３のクラックの発生防止に優れ、不良発生が大
幅に低減する。また、全体の厚さが薄くなるので、使用
樹脂量が少なくなり、コストが大幅に低減できる。さら
に、樹脂厚の上下が同じだから、プリント基板への実装
時の作業性も向上する。
【００２４】なお、インナリード部分をダウンセット位
置から外せば、チップ表面の高さをインナリード４の高
さに近づけることができるので、ワイヤボンディングを
容易にすることもできる。本発明で使用する配線基板
は、フレキシブル基板の他に、ワイヤボンディングを必
要としないＴＡＢテープを使用することができる。ま
た、銅箔パターンの銅箔に代えて、導電性に優れた金属
箔、例えばニッケル箔またはニッケル合金箔などを使用
してもよい。また、半導体装置の半導体チップは１個に
限らず、複数個搭載してマルチチップモジュール（ＭＣ
Ｍ）とすることもできる。
置から外せば、チップ表面の高さをインナリード４の高
さに近づけることができるので、ワイヤボンディングを
容易にすることもできる。本発明で使用する配線基板
は、フレキシブル基板の他に、ワイヤボンディングを必
要としないＴＡＢテープを使用することができる。ま
た、銅箔パターンの銅箔に代えて、導電性に優れた金属
箔、例えばニッケル箔またはニッケル合金箔などを使用
してもよい。また、半導体装置の半導体チップは１個に
限らず、複数個搭載してマルチチップモジュール（ＭＣ
Ｍ）とすることもできる。
【００２５】
【発明の効果】本発明によれば、配線基板をダウンセッ
トしたので、上、下のモールド樹脂の厚さが均一にな
り、厚さのアンバランスに起因する樹脂のクラックを有
効に防止できるので歩留りがよく、信頼性が向上する。
トしたので、上、下のモールド樹脂の厚さが均一にな
り、厚さのアンバランスに起因する樹脂のクラックを有
効に防止できるので歩留りがよく、信頼性が向上する。
【００２６】また、全体を薄くできるので安価で、半導
体装置の実装が容易となり、作業性が向上する。
体装置の実装が容易となり、作業性が向上する。
【図１】本発明の実施の形態による複合リードフレーム
の断面図である。
の断面図である。
【図２】本発明の実施の形態の複合リードフレームで構
成した半導体装置の断面図である。
成した半導体装置の断面図である。
【図３】従来例の複合リードフレームの断面図である。
【図４】従来例の複合リードフレームで構成した半導体
装置の断面図である。
装置の断面図である。
３ 銅箔パターン ４ インナリード ５ 半導体チップ ６ リードフレーム ７ アウタリード ９ ワイヤ １１ チップ搭載部分 １３ モールド樹脂 １５ 複合リードフレーム ２１ フレキシブル配線基板 ２２ 絶縁基材
Claims (5)
- 【請求項１】絶縁基材上にインナリードを含む導体パタ
ーンと半導体チップを搭載するチップ搭載部分とが形成
される配線基板を、アウタリードを構成するリードフレ
ームに接合した複合リードフレームにおいて、上記配線
基板をフレキシブル配線基板で構成し、そのフレキシブ
ル配線基板の半導体チップ搭載部分をダウンセットした
ことを特徴とする複合リードフレーム。 - 【請求項２】上記フレキシブル基板は、ポリイミドに金
属箔を直接貼着したものからなる請求項１に記載の複合
リードフレーム。 - 【請求項３】上記フレキシブル基板は、ポリイミドに接
着剤を介して金属箔を貼着したものからなる請求項１に
記載の複合リードフレーム。 - 【請求項４】上記フレキシブル基板は、ＴＡＢテープか
らなる請求項１に記載の複合リードフレーム。 - 【請求項５】絶縁基材上にインナリードを含む導体パタ
ーンが形成された配線基板を、アウタリードを構成する
リードフレームに接合して複合リードフレームを構成
し、この複合リードフレームを構成する配線基板のイン
ナリードと、配線基板に搭載された半導体チップとがボ
ンディングされ、アウタリードを除いて樹脂封止された
半導体装置において、上記配線基板をフレキシブル配線
基板で構成し、そのフレキシブル配線基板の半導体チッ
プ搭載部分をダウンセットしたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420195A JPH0992767A (ja) | 1995-09-22 | 1995-09-22 | 複合リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420195A JPH0992767A (ja) | 1995-09-22 | 1995-09-22 | 複合リードフレームおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992767A true JPH0992767A (ja) | 1997-04-04 |
Family
ID=17115286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24420195A Pending JPH0992767A (ja) | 1995-09-22 | 1995-09-22 | 複合リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426493B1 (ko) * | 2001-06-14 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법 |
-
1995
- 1995-09-22 JP JP24420195A patent/JPH0992767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426493B1 (ko) * | 2001-06-14 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| KR100445072B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JP2001077293A (ja) | 半導体装置 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2784209B2 (ja) | 半導体装置 |