[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH022665A - 集積半導体装置及びその製造方法 - Google Patents

集積半導体装置及びその製造方法

Info

Publication number
JPH022665A
JPH022665A JP63322215A JP32221588A JPH022665A JP H022665 A JPH022665 A JP H022665A JP 63322215 A JP63322215 A JP 63322215A JP 32221588 A JP32221588 A JP 32221588A JP H022665 A JPH022665 A JP H022665A
Authority
JP
Japan
Prior art keywords
region
type
transistor
epitaxial layer
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63322215A
Other languages
English (en)
Other versions
JP2798401B2 (ja
Inventor
Ferruccio Frisina
フェルシオ・フリシーナ
Giuseppe Ferla
ジュゼッペ・フェルラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH022665A publication Critical patent/JPH022665A/ja
Application granted granted Critical
Publication of JP2798401B2 publication Critical patent/JP2798401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はエミッタスイッチング構造とした高電圧バイポ
ーラトランジスタ及び低電圧ＭＯＳ！−ランジスタを有
する集積半導体装置及びその製造方法に関するものであ
る。
エミッタスイッチング構造とは低電圧パワートランジス
タ（特にＭＯＳ　　トランジスタ）が高電圧パワートラ
ンジスタ（特にバイポーラトランジスタ）のエミッタ電
流を切ることによって高電圧パワートランジスタをＯＦ
Ｆにする回路構成である。従来は別個の構成要素で構成
されていたこのエミッタスイッチング構造には、以下の
ような利点がある。
即ち、反転２次降伏（ＥＳＢ　）の発生の可能性に関す
るバイポーラトランジスタの耐圧を増大する。
又、低電圧トランジスタの高速動作と、それによって制
御されるトランジスタの許容電流及び許容電圧の増大と
を組み合わせることができる。更に、ＭＯＳゲートを介
して、リニア論理回路で直接制御されるシステムを実現
可能にする。
別個の構成要素により得られるアナログ回路に比べて集
積回路が一般的に有している利点を漏みて、本発明の目
的は、１つの半導体チップ内に集積され、エミッタスイ
ッチング構造として互いに接続された高電圧バイポーラ
パワートランジスタ及び低電圧ＭＯＳパワートランジス
タを有する集積半導体装置を提供するものである。
この目的を達成するために、本発明は、エミッタスイッ
チング構造とした高電圧バイポーラパワートランジスタ
及びヴァーチカル低電圧？′ＩＯＳパワートランジスタ
を有する集積半導体装置であって、Ｎ゛型半導体基体（
１）と、該基体上に設けられた半導体層（２）と、該半
導体層に埋め込んだ第１Ｐ型領域（３）とを、この第１
Ｐ型領域を半導体装置表面に接続し、第１Ｐ型領域と共
にバイポーラトランジスタのベース領域を構成する第２
Ｐ型領域（８）と、前記第１Ｐ型領域と下部が隣接して
おり、バイポーラトランジスタのエミッタ領域を構成す
る第３Ｎ”型領域とを具えるものにおいて、前記半導体
層が第１Ｎ型エピタキシャル層とその上に成長した第２
Ｎ型エピタキシャル層とからなり、前記第１Ｐ型領域が
第１エピタキシャル層内の第２エピタキシャル層に隣接
する表面近傍に配置され、前記第２Ｐ型領域が前記第２
エピタキシャル領域の中に配置され、前記第３Ｎ’型領
域が前記第１エピタキシャル層と第２エピタキシャル層
にまたがって配置されており、ＭＯＳ型トランジスタの
本体領域及びソース領域が前記第２エピタキシャル層の
中の表面近傍であって前記第３Ｎ”型領域の上方に配置
されており、ＭＯＳ型トランジスタのドレイン領域がほ
ぼ前記第３Ｎ”型領域と前記本体領域の問の領域からな
る事を特徴とするものである。
また、本発明は、エミッタスイッチング構造とした高電
圧バイポーラパワートランジスタ及びラテラル低電圧Ｍ
ＯＳパワートランジスタを有する集積半導体装置であっ
てＮ゛型半導体基体（２１）と、この基体（２１）上に
成長させたＮ−型エピタキシャル層（２２）と、該エピ
タキシャル層内の表面近傍に配置され、バイポーラトラ
ンジスタのベースを構成する第１Ｐ”型領域（２３）と
、下部及び側部が前記第ｔｐ”型領域（２３）に隣接し
、かつ、上部は前記Ｎ−型エピタキシャル層（２２）の
表面に隣接しており、バイポーラトランジスタのエミッ
タを構成する第２Ｎ”型領域（２５）とを具えるものに
おいて、前記Ｎ型エピタキシャル層内であってその表面
近傍に、第３Ｐ”型導電領域（２４）、第４Ｎ”型領域
（２６）及び第５Ｎ”型領域（２７）が設けられており
、該第４及び第５Ｎ”型領域は、前記第３Ｐ＋型領域に
その下部及び側部が隣接しており、前記ＭｏＳトランジ
スタのソース及びゲート領域をそれぞれ措成し、ＭＯＳ
　　トランジスタのドレインの金属被覆とバイポーラト
ランジスタのエミッタの金属被覆とが導電性物質からな
る細条（３５）によって相互に接続されていることを特
徴とするものである。
更に、本発明の製造方法は、バイポーラトランジスタの
コレクタを形成する第１高抵抗Ｎ−型エピタキシャル層
をＮ＋型基体上に成長させ、バイポーラトランジスタの
ベースとして作動するように設計されたＰ゛゛導電領域
を、次いでバイポーラトランジスタの埋め込みエミッタ
領域として作用するように設計されたＮ＋型領域を、前
記第１Ｎエピタキシャル層に堆積またはイオン注入及び
その後の拡散によって順次形成した、エミッタスイッチ
ング構造とした高電圧バイポーラパワートランジスタ及
びヴァーチカル低電圧ＭＯＳパワートランジスタを有す
る集積半導体装置を製造するに当たり、ＭＯＳトランジ
スタのドレイン領域を構成すると共にＭＯＳ　　トラン
ジスタのドレインとバイポーラトランジスタのエミッタ
を接続するように設計された第２Ｎ型エピタキシャル層
を前記第１エピタキシャル層の上に成長させ、ＭＯＳ　
　ｌ−ランジスタの本体領域、ソース、及びドレインを
、前記バイポーラトランジスタの埋め込みエミッタ領域
に対応する前記第２エピタキシャル層の上部に形成し、
前記ＭＯＳ　　トランジスタの側部にバイポーラトラン
ジスタのベース領域を半導体装置表面上に電気的に接続
するＰ＋型領域を酸化、ホトマスキング、イオン注入及
びその後の拡散によって形成することを特徴とするもの
である。
更に、本発明の製造方法は、バイポーラトランジスタの
コレクタを形成するように設計された高抵抗Ｎ−型エピ
タキシャル層をＮ＋型基体上に成長させ、その後、前記
エピタキシャル層内に堆積又はイオン注入及びその後の
拡散によって第１Ｐ”型領域を形成し、その後バイポー
ラトランジスタのエミッタ領域を構成するように設計さ
れた第３Ｎ”型領域を、バイポーラトランジスタのベー
スを構成するように形成された前記第１　′ｒｒ１域内
に、酸化、ホトマスキング、イオン注入及びその後の拡
散によって形成してエミッタスイッチング構造とした高
電圧バイポーラパワートランジスタ及びラテラル低電圧
ＭＯＳパワートランジスタを有する集積半導体装置を製
造するに当たり、前記エピタキシャル層内の一領域によ
って前記第１Ｐ”型領域から分離された第２Ｐ”型領域
を、前記第１Ｐ”型領域を形成すると同時に、前記エピ
タキシャル層内に形成し、それぞれＭＯＳ　　Ｉ−ラン
ジスクのソース及びドレインを構成するように設計され
ている第４及び第５のＮ＋型領域を前記第２Ｐ”型領域
内に形成し、ゲート端子、ＭＯＳ　　ｌ−ランジスタの
ソース、ドレイン領域及びバイポーラトランジスタのベ
ース、エミッタ領域をオーミック接続させるための金属
被覆を形成するように設計された導電性物質からなるフ
ィルムの蒸着と同時にバイポーラトランジスタのエミッ
タとＭＯＳ　　ｌ−ランジスタのドレインの金属被覆を
電気的に接続するように設計された導電性物質からなる
トラックの蒸着を行うことを特徴とするものである。
このような解決手段の特徴は、更に以下の記載及びそれ
に伴う実施例を示す図面からより一層明確にされる。
第１図は本発明による４端子集積半導体装置の等価回路
図である。
この回路は高電圧バイポーラパワートランジスタＴと低
電圧？１０ＳパワートランジスタＰとからなり、バイポ
ーラトランジスタのエミッタとＭＯＳ　　トランジスタ
のドレインとが接続されている。
ヴァーチカルＭＯＳｌ−ランジスタを組み込んだ本発明
の集積半導体装置の一実施例の順次の製造過程を以下に
述べる。
第１の高抵抗Ｎ−導電型エビタキシャル層２をＮ゛゛基
板１上に成長させる（第２図）。次いで、Ｐ＋型領域を
３前記エピタキシャル層２上に堆積またはイオン注入及
びその後の拡散によって形成する（第３図）。同様の方
法でＮ＋型領域を４Ｐ＋型領域を３上に形成する（第４
図）。次いで、第２のＮ型エピタキシャル領域５を成長
させ（第５図）、更に、公知の酸化、ホトマスキング、
イオン注入及びその後の拡散の過程を経て、バイポーラ
トランジスタのベースを構成する領域３を半導体装置の
表面に接続するＰ＋型領域を８形成する。
低電圧ヴァーチカルＭＯＳパワートランジスタ、特にド
レイン領域に対してはＰ導電型である本体領域６、Ｎ゛
゛ソース領域７（第７図）、ゲート９、及び領域６，７
，８、及び基板１とオーミックコンタクトをとるための
金属被覆が公知の工程によって形成される。
第８図は、端子Ｃ（コレクタ）、Ｂ（ベース）、Ｓ（ソ
ース）、Ｇ（ゲート）を取り付け、ゲート９の絶縁膜１
２（このゲートは他の導電部分から絶縁されている導体
１３によってゲート端子に接続されている）を形成した
後の最終的な構造を示す図である。第８図の領域１，２
．３及び４はそれぞれバイポーラトランジスタのコレク
タ、ベース、エミッタとなり、領域５はＭＯＳ　　ｌ−
ランジスタのドレインとなる。その結果、前記ＭＯＳ　
　トランジスタのドレインはバイポーラトランジスタの
エミッタに直接に接続され、従って、第１図に等価回路
を示す構造となる。
エミッタ４は完全埋め込みＮ゛型型性性領域あり第２Ｎ
型エピタキシャル領域５をその上に成長させることによ
って、バイポーラトランジスタのエミッタ４とＭＯＳト
ランジスタのドレインを接続することが可能となる。第
７図Ａ−Ａ線に沿った断面における種々のドーピング材
の濃度（Ｃｏ）分布が第９図に示されている。Ｘ軸は装
置の表面からの距離を表す。
ラテラルＭＯＳパワートランジスタを組み込んだ本発明
の集積半導体装置の一実施例における順次の製造過程は
以下の通りである。
バイポーラトランジスタのコレクタを形成するように設
計されている高抵抗Ｎ−型エピタキシャル層２２をＮ゛
゛基板２１の上に成長させる（第１０図）。
２つのＰ°型領領域２３２４を前記エピタキシャル層２
２の表面に公知の堆積又はイオン注入及びその後の拡散
により、同時に形成する。第１のＰ°型領領域２３バイ
ポーラトランジスタのベースとなるものであり、第２の
Ｐ＋領域はＭＯＳ　　トランジスタを形成するためのも
のである。公知の酸化、ホトマスキング、堆積又はイオ
ン注入及びその後の拡散により、バイポーラトランジス
タのエミッタとして作動するＮ°型領領域２５第１Ｐ　
”型領域２３内に形成し、一方、ＭＯＳトランジスタの
ソース及びドレインとして作動するＮ″領域２６及び２
７を第２Ｐ　”型領域２４内に形成する（第１１図）。
次いで、ＭＯＳ　　トランジスタのゲート２８、ゲート
絶縁層２９、下側領域とオーミックコンタクトを取るた
めの金属被覆３０、３１．３２．３３．３４を形成し、
最後に接続端子Ｓ。
Ｇ、Ｂ、及びＣを取り付ける（第１２図）。　上述の金
属被覆の形成と同時に、第１図に示す等価回路において
２つのトランジスタを接続するために、ＭＯＳトランジ
スタのドレインＤとバイポーラトランジスタのエミッタ
Ｅを接続する細条３５も形成するようにしている。
ヴァーチカルＭＯＳトランジスタを組み込んだ実施例、
ラテラルＭＯＳ　　トランジスタを組み込んだ実施例の
双方において、最終的な構造は４つの端子を備えており
、そのうち３つの端子はチップの一方の面上に位置し、
４番目の端子は他方の面上に位置する。
上述の方法は、コレクタが共通で、そのベース、ソース
及びゲートを、製造過程の最後にチップの前面に金属被
覆を施すことによって、三つの共通の端子にそれぞれ接
続したバイポーラトランジスタとＭＯＳ　　トランジス
タの組を数個同一チップ上に同時に形成するためにも明
らかに適用できる。
【図面の簡単な説明】
第１図は、本発明による４端子集積半導体装置の等価回
路を示す図、 第２図〜第７図は、ヴアーチヵルＭＯＳパワートランジ
スタを組み込んだ本発明の半導体装置の−実施例の製造
各段階における構造を示す図、第８図は、前記第２図〜
第７図に示す製造段階の最終段階における構造を示す図
、 第９図は、第７図の構造の一断面に沿って、種々のドー
ピング材の濃度を示すグラフ、第１０〜１１図は、ラテ
ラルＭＯＳパワートランジスタを組み込んだ本発明の半
導体装置の実施例の製造各段階における構造を示す図、 第１２図は、第１０〜１１図における製造段階の最終段
階で得られる構造を示す線図である。 １．２１・・・基板 ２・・・第１エピタキシャル層 ３・・・第１Ｐ型領域 ４・・・Ｎ″領 域・・・第２エピタキシャル層 ６・・・Ｐ型本体領域 ７・・・ソース領域 ８・・・第２Ｐ型領域 ９・・・ゲート領域 １０、　ＩＬ　１４・・・金属被覆 １２・・・絶縁層 １３・・・導体部 ２２・・・エピタキシャル層 ２３・・・第１Ｐ型領域 ２４・・・第３Ｐ型領域 ２５・・・第２Ｎ型領域 ２６・・・第４Ｎ型領域 ２７・・・第５Ｎ型領域 ２８・・・ゲート ２９・・・ゲート絶縁層 ３０、３１．３２．３３．３４・・・金属被覆３５・・
・細条 ＦＩＧ　１ Ａ ＦＩＧ、　ｇ Ｆ１６．３ ＦＩＧ、ら Ｆｌ（７，１０ ＦＩＧ、’１１ Ｆｌ６．９

Claims (1)

  1. 【特許請求の範囲】 １、エミッタスイッチング構造とした高電圧バイポーラ
    パワートランジスタ及びヴァーチカル低電圧ＭＯＳパワ
    ートランジスタを有する集積半導体装置であって、Ｎ＾
    ＋型半導体基体（１）と、該基体上に設けられた半導体
    層（２）と、該半導体層に埋め込んだ第１Ｐ型領域（３
    ）とを、この第１Ｐ型領域を半導体装置表面に接続し、
    第１Ｐ型領域と共にバイポーラトランジスタのベース領
    域を構成する第２Ｐ型領域（８）と、前記第１Ｐ型領域
    と下部が隣接しており、バイポーラトランジスタのエミ
    ッタ領域を構成する第３Ｎ＾＋型領域とを具えるものに
    おいて、前記半導体層が第１Ｎ型エピタキシャル層とそ
    の上に成長した第２Ｎ型エピタキシャル層とからなり、
    前記第１Ｐ型領域が第１エピタキシャル層内の第２エピ
    タキシャル層に隣接する表面近傍に配置され、前記第２
    Ｐ型領域が前記第２エピタキシャル領域の中に配置され
    、前記第３Ｎ＾＋型領域が前記第１エピタキシャル層と
    第２エピタキシャル層にまたがって配置されており、Ｍ
    ＯＳ型トランジスタの本体領域及びソース領域が前記第
    ２エピタキシャル層の中の表面近傍であって前記第３Ｎ
    ＾＋型領域の上方に配置されており、ＭＯＳ型トランジ
    スタのドレイン領域がほぼ前記第３Ｎ＾＋型領域と前記
    本体領域の問の領域からなる事を特徴とするエミッタス
    イッチング構造とした高電圧バイポーラパワートランジ
    スタ及びヴァーチカル低電圧ＭＯＳパワートランジスタ
    を有する集積半導体装置。 エミッタスイッチング構造とした高電圧バ イポーラパワートランジスタ及びラテラル低電圧ＭＯＳ
    パワートランジスタを有する集積半導体装置であってＮ
    ＾＋型半導体基体（２１）と、この基体（２１）上に成
    長させたＮ＾−型エピタキシャル層（２２）と、該エピ
    タキシャル層内の表面近傍に配置され、バイポーラトラ
    ンジスタのベースを構成する第１Ｐ＾＋型領域（２３）
    と、下部及び側部が前記第１Ｐ＾＋型領域（２３）に隣
    接し、かつ、上部は前記Ｎ＾−型エピタキシャル層（２
    ２）の表面に隣接しており、バイポーラトランジスタの
    エミッタを構成する第２Ｎ＾＋型領域（２５）とを具え
    るものにおいて、前記Ｎ＾−型エピタキシャル層内であ
    ってその表面近傍に、第３Ｐ＾＋型導電領域（２４）、
    第４Ｎ＾＋型領域（２６）及び第５Ｎ＾＋型領域（２７
    ）が設けられており、該第４及び第５Ｎ＾＋型領域は、
    前記第３Ｐ＾＋型領域にその下部及び側部が隣接してお
    り、前記ＭＯＳトランジスタのソース及びゲート領域を
    それぞれ構成し、ＭＯＳトランジスタのドレインの金属
    被覆とバイポーラトランジスタのエミッタの金属被覆と
    が導電性物質からなる細条（３５）によって相互に接続
    されていることを特徴とするエミッタスイッチング構造
    とした高電圧バイポーラパワートランジスタ及びラテラ
    ル低電圧ＭＯＳパワートランジスタを有する集積半導体
    装置。 ３、バイポーラトランジスタのコレクタを形成する第１
    高抵抗Ｎ＾−型エピタキシャル層をＮ＾＋型基体上に成
    長させ、バイポーラトランジスタのベースとして作動す
    るように設計されたＰ＾＋型導電領域を、次いでバイポ
    ーラトランジスタの埋め込みエミッタ領域として作用す
    るように設計されたＮ＾＋型領域を、前記第１Ｎ＾−エ
    ピタキシャル層に堆積またはイオン注入及びその後の拡
    散によって順次形成した、エミッタスイッチング構造と
    した高電圧バイポーラパワートランジスタ及びヴァーチ
    カル低電圧ＭＯＳパワートランジスタを有する集積半導
    体装置を製造するに当たり、ＭＯＳトランジスタのドレ
    イン領域を構成すると共にＭＯＳトランジスタのドレイ
    ンとバイポーラトランジスタのエミッタを接続するよう
    に設計された第２Ｎ型エピタキシャル層を前記第１エピ
    タキシャル層の上に成長させ、ＭＯＳトランジスタの本
    体領域、ソース、及びドレインを、前記バイポーラトラ
    ンジスタの埋め込みエミッタ領域に対応する前記第２エ
    ピタキシャル層の上部に形成し、前記ＭＯＳトランジス
    タの側部にバイポーラトランジスタのベース領域を半導
    体装置表面上に電気的に接続するＰ＾＋型領域を酸化、
    ホトマスキング、イオン注入及びその後の拡散によって
    形成することを特徴とする、エミッタスイッチング構造
    とした高電圧バイポーラパワートランジスタ及びヴァー
    チカル低電圧ＭＯＳパワートランジスタを有する集積半
    導体装置の製造方法。 ４、バイポーラトランジスタのコレクタを形成するよう
    に設計された高抵抗Ｎ＾−型エピタキシャル層をＮ＾＋
    型基体上に成長させ、その後、前記エピタキシャル層内
    に堆積又はイオン注入及びその後の拡散によって第１Ｐ
    ＾＋型領域を形成し、その後バイポーラトランジスタの
    エミッタ領域を構成するように設計された第３Ｎ＾＋型
    領域を、バイポーラトランジスタのベースを構成するよ
    うに形成された前記第１領域内に、酸化、ホトマスキン
    グ、イオン注入及びその後の拡散によって形成してエミ
    ッタスイッチング構造とした高電圧バイポーラパワート
    ランジスタ及びラテラル低電圧ＭＯＳパワートランジス
    タを有する集積半導体装置を製造するに当たり、前記エ
    ピタキシャル層内の一領域によって前記第１Ｐ＾＋型領
    域から分離された第２Ｐ＾＋型領域を、前記第１Ｐ＾＋
    型領域を形成すると同時に前記エピタキシャル層内に形
    成し、それぞれＭＯＳトランジスタのソース及びドレイ
    ンを構成するように設計されている第４及び第５のＮ＾
    ＋型領域を前記第２Ｐ＾＋型領域内に形成し、ゲート端
    子、ＭＯＳトランジスタのソース、ドレイン領域及びバ
    イポーラトランジスタのベース、エミッタ領域をオーミ
    ック接続させるための金属被覆を形成するように設計さ
    れた導電性物質からなるフィルムの蒸着と同時に、バイ
    ポーラトランジスタのエミッタとＭＯＳトランジスタの
    ドレインの金属被覆を電気的に接続するように設計され
    た導電性物質からなるトラックの蒸着を行うことを特徴
    とするエミッタスイッチング構造とした高電圧バイポー
    ラパワートランジスタ及びラテラル低電圧ＭＯＳパワー
    トランジスタ構造を具える集積半導体装置の製造方法。
JP63322215A 1987-12-22 1988-12-22 集積半導体装置及びその製造方法 Expired - Fee Related JP2798401B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT06631/87A IT1217323B (it) 1987-12-22 1987-12-22 Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT6631A/87 1987-12-22

Publications (2)

Publication Number Publication Date
JPH022665A true JPH022665A (ja) 1990-01-08
JP2798401B2 JP2798401B2 (ja) 1998-09-17

Family

ID=11121617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63322215A Expired - Fee Related JP2798401B2 (ja) 1987-12-22 1988-12-22 集積半導体装置及びその製造方法

Country Status (6)

Country Link
US (3) US5065213A (ja)
EP (1) EP0322041B1 (ja)
JP (1) JP2798401B2 (ja)
KR (1) KR0130774B1 (ja)
DE (1) DE3855603T2 (ja)
IT (1) IT1217323B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120355U (ja) * 1990-03-23 1991-12-11
JPH11274495A (ja) * 1998-02-10 1999-10-08 St Microelectronics Srl Ｖｄｍｏｓトランジスタ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
JP2987884B2 (ja) * 1990-06-04 1999-12-06 日産自動車株式会社 半導体装置
IT1246759B (it) * 1990-12-31 1994-11-26 Sgs Thomson Microelectronics Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
EP0544048B1 (en) * 1991-11-25 1997-06-18 STMicroelectronics S.r.l. Integrated bridge device optimising conduction power losses
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5329147A (en) * 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
EP0629001B1 (en) * 1993-06-10 1998-07-29 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
EP0646965B1 (en) * 1993-09-17 1999-01-07 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno An integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US5910664A (en) * 1996-11-05 1999-06-08 International Rectifier Corporation Emitter-switched transistor structures
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
EP0981163A1 (en) * 1998-08-14 2000-02-23 STMicroelectronics S.r.l. Semiconductor power device with insulated circuit and process for its manufacture
US6441445B1 (en) * 1998-10-06 2002-08-27 Stmicroelectronics S.R.L. Integrated device with bipolar transistor and electronic switch in “emitter switching” configuration
US6395593B1 (en) * 1999-05-06 2002-05-28 Texas Instruments Incorporated Method of manufacturing high side and low side guard rings for lowest parasitic performance in an H-bridge configuration
US6759730B2 (en) * 2001-09-18 2004-07-06 Agere Systems Inc. Bipolar junction transistor compatible with vertical replacement gate transistor
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
CN104576365B (zh) * 2013-10-25 2017-11-21 无锡华润上华科技有限公司 cluster‑IGBT的制备方法
JP6299254B2 (ja) * 2014-02-10 2018-03-28 富士電機株式会社 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568874A (en) * 1979-07-04 1981-01-29 Pioneer Electronic Corp Bipolar transistor device
JPS5896762A (ja) * 1981-12-03 1983-06-08 Mitsubishi Electric Corp 半導体素子
JPS62274653A (ja) * 1986-05-16 1987-11-28 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイス

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL149640B (nl) * 1965-06-05 1976-05-17 Philips Nv Halfgeleiderinrichting met meer dan een schakelelement in een halfgeleiderlichaam en werkwijze voor het vervaardigen daarvan.
US3544863A (en) * 1968-10-29 1970-12-01 Motorola Inc Monolithic integrated circuit substructure with epitaxial decoupling capacitance
UST892019I4 (en) * 1969-01-27 1971-11-30 Semiconductor integrated circuit with isolated elements and power transistor utilizing substrate "for low collector resistance
US4032956A (en) * 1972-12-29 1977-06-28 Sony Corporation Transistor circuit
US3880676A (en) * 1973-10-29 1975-04-29 Rca Corp Method of making a semiconductor device
NL7604445A (nl) * 1976-04-27 1977-10-31 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.
FR2373163A1 (fr) * 1976-12-03 1978-06-30 Thomson Csf Structure pour circuits logiques
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion
US4210925A (en) * 1978-02-07 1980-07-01 Harris Corporation I2 L Integrated circuit and process of fabrication
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
JPS56103460A (en) * 1980-01-21 1981-08-18 Mitsubishi Electric Corp Semiconductor device
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
US4425516A (en) * 1981-05-01 1984-01-10 Zytrex Corporation Buffer circuit and integrated semiconductor circuit structure formed of bipolar and CMOS transistor elements
US4441117A (en) * 1981-07-27 1984-04-03 Intersil, Inc. Monolithically merged field effect transistor and bipolar junction transistor
US4458408A (en) * 1981-07-31 1984-07-10 Motorola, Inc. Method for making a light-activated line-operable zero-crossing switch
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
GB2164790A (en) * 1984-09-19 1986-03-26 Philips Electronic Associated Merged bipolar and field effect transistors
IT1213231B (it) * 1984-10-25 1989-12-14 Ates Componenti Elettron Dispositivo elettronico integrato a tensione costante stabilizzata, eprocedimento per la sua fabbricazione.
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1188465B (it) * 1986-03-27 1988-01-14 Sgs Microelettronica Spa Rpocedimento per la fabbricazione di circuiti integrati a semiconduttore includenti dispositiv cmos e dispositivi elettronici ad alta tensione
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
JPH0654796B2 (ja) * 1986-07-14 1994-07-20 株式会社日立製作所 複合半導体装置
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
IT1218128B (it) * 1987-03-05 1990-04-12 Sgs Microelettronica Spa Struttura integrata per rete di trasferimento di segnali,particolarmente per circuito di pilotaggio per transistori mos di potenza
IT1232930B (it) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
EP0347550A3 (en) * 1988-06-21 1991-08-28 Texas Instruments Incorporated Process for fabricating isolated vertical and super beta bipolar transistors
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568874A (en) * 1979-07-04 1981-01-29 Pioneer Electronic Corp Bipolar transistor device
JPS5896762A (ja) * 1981-12-03 1983-06-08 Mitsubishi Electric Corp 半導体素子
JPS62274653A (ja) * 1986-05-16 1987-11-28 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120355U (ja) * 1990-03-23 1991-12-11
JPH11274495A (ja) * 1998-02-10 1999-10-08 St Microelectronics Srl Ｖｄｍｏｓトランジスタ

Also Published As

Publication number Publication date
KR0130774B1 (ko) 1998-04-06
DE3855603T2 (de) 1997-03-13
US5065213A (en) 1991-11-12
EP0322041A3 (en) 1993-04-21
USRE36311E (en) 1999-09-21
KR890011106A (ko) 1989-08-12
EP0322041B1 (en) 1996-10-09
JP2798401B2 (ja) 1998-09-17
DE3855603D1 (de) 1996-11-14
EP0322041A2 (en) 1989-06-28
US5118635A (en) 1992-06-02
IT8706631A0 (it) 1987-12-22
IT1217323B (it) 1990-03-22

Similar Documents

Publication Publication Date Title
JPH022665A (ja) 集積半導体装置及びその製造方法
US5914522A (en) Power semiconductor structure with lateral transistor driven by vertical transistor
JPH0336311B2 (ja)
US4322738A (en) N-Channel JFET device compatible with existing bipolar integrated circuit processing techniques
JPH07193154A (ja) 半導体集積デバイス
JPS59132667A (ja) 横形絶縁ゲ−ト整流器構造
US5376821A (en) Integrated emitter switching configuration using bipolar transistors
KR910006672B1 (ko) 반도체 집적회로 장치 및 그의 제조 방법
JPS63141375A (ja) 絶縁ゲ−ト電界効果トランジスタ
US4407005A (en) N-Channel JFET device having a buried channel region, and method for making same
US5866461A (en) Method for forming an integrated emitter switching configuration using bipolar transistors
USRE35642E (en) Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
JPS6359262B2 (ja)
KR970009032B1 (ko) 전력용 반도체 장치 및 그 제조방법
JPS61278161A (ja) 高耐圧半導体装置
JPH01109769A (ja) 半導体装置
JPS59168663A (ja) 半導体集積回路
JPS63202971A (ja) 半導体装置
JPS59195866A (ja) 高耐圧バイボ−ラトランジスタ
JPS62104068A (ja) 半導体集積回路装置
KR0164526B1 (ko) 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법
JPS6167255A (ja) 半導体装置の製造方法
JPH0442918Y2 (ja)
JPS61290764A (ja) ラテラルｎｐｎトランジスタ
JPS6233459A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees