JPH09222458A - パワートランジスタの電流監視回路の動作を試験する回路配置 - Google Patents
パワートランジスタの電流監視回路の動作を試験する回路配置Info
- Publication number
- JPH09222458A JPH09222458A JP8231246A JP23124696A JPH09222458A JP H09222458 A JPH09222458 A JP H09222458A JP 8231246 A JP8231246 A JP 8231246A JP 23124696 A JP23124696 A JP 23124696A JP H09222458 A JPH09222458 A JP H09222458A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- transistors
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
集積回路内で、試験プローブを用いて試験する回路配置
を提供する。 【解決手段】パワートランジスタは並列に接続された数
個の単一トランジスタから成り、各単一トランジスタに
はパワートランジスタに与える全電流の一部が流れる。
単一トランジスタの1つ(Ts)を流れる電流に比例す
る監視信号を電流監視回路(K)に与え、この監視信号
が所定のしきい値を超えると警報信号を出す。前記単一
トランジスタを、並列に接続された少数の単一トランジ
スタ(T1.1−T1.9)を含むグループと並列に接
続された多数の単一トランジスタ(T2.1.1−T
2.9.9)を含むグループに分割する。制御回路を
(ST)を設けることにより、監視モードでは前記2つ
のグループ内の単一トランジスタの数に関して減少させ
た電流だけをパワートランジスタに与え、単一トランジ
スタの前記大きいグループをオフの状態にする。
Description
スタの電流監視回路の動作を試験する回路配置に関する
もので、パワートランジスタは並列に接続された数個の
単一トランジスタから成り、各トランジスタにはパワー
トランジスタに与える全電流の一部が流れ、単一トラン
ジスタの1つを流れる電流に比例する監視信号を電流監
視回路に与え、この信号が所定のしきい値を超えると電
流監視回路は警報信号を出す。
ICO106という型名の上記の種類の集積回路を製作
し販売している。これには、モータを流れる電流を制御
するパワートランジスタを内蔵している。モータを流れ
る電流を監視するために電流監視回路を用いている。監
視回路は比較器を備え、パワートランジスタを流れる電
流すなわちモータを流れる電流が、所定の値を超えると
必ず監視信号を出す。この回路内のこの集積回路、特に
電流監視機能を監視するのは、これを完成してモータに
高電流を実際に流して初めて可能になる。しかし半導体
集積回路を製作する場合、製作のできるだけ初期の段階
に、好ましくはボンディングや接触を行う前に、回路の
少なくとも一部の動作をチェックすることが望ましい。
このチェックには試験プローブを用い、これを半導体集
積回路の、後の段階で接触させるボンド接触面に当て、
試験中にこの接触面を通して電流と制御信号を与える。
上に述べた既知の回路の場合は、試験プローブを用いて
パワートランジスタの電流監視回路をチェックすること
ができない。その理由は試験プローブを用いると、接触
面が小さいので1A以上の電流を与えることができない
からである。
目的は、パワートランジスタの電流監視回路の動作を、
ボンディングや接触を行う前でも半導体集積回路内でチ
ェックすることができる、上記の回路配置を作ることで
ある。
の、上記の回路配置の特徴は、単一トランジスタ群を、
並列に接続された少数の単一トランジスタを含むグルー
プと並列に接続された多数の単一トランジスタを含むグ
ループに分割して互いに独立に駆動できるようにし、監
視信号を与える単一トランジスタを前記少数のグループ
に属させ、また制御回路を設けることにより、チェック
モードでは前記2つのグループ内の単一トランジスタの
数に関して減少させた電流だけをパワートランジスタに
与え、単一トランジスタの前記大きいグループをオフの
状態にすることである。
あるチェックモードでは電流監視回路には完成した回路
の通常の動作の場合と全く同じ電流が流れるので、チェ
ックモードと通常の動作では、監視回路の動作は同じで
ある。これが可能なのは、チェックモードでもパワート
ランジスタを流れる電流はかなり小さいので、普通の試
験プローブと手持ちの試験装置を用いてチェックするこ
とができるからである。この発明の別の展開の利点はサ
ブクレームに示す。
備える。以下に詳細に説明するように、このパワートラ
ンジスタは並列に接続された多数の個々の単一トランジ
スタから成るが、説明の都合上ここでは3個の単一トラ
ンジスタT1,T2,TSだけで構成する。トランジス
タT2の活生面はトランジスタT1の活生面より数倍大
きく、またトランジスタT1の活生面はトランジスタT
Sの活生面より数倍大きい。
制御回路STを備える。制御回路内には入力Tの信号に
従って開状態と閉状態に切り替わるスイッチがあり、こ
のスイッチにより、制御回路の入力Nに入る制御信号
を、線GL1を通してトランジスタTSとT1のゲート
端子だけに送り(スイッチSWが開状態のとき)、また
は更に線GL2を通して3個のトランジスタTS,
T1,T2全てのゲート端子に同時に送る(スイッチS
Wが閉状態のとき)ことができる。
続する負荷(図示せず)を流れる電流Iを、制御回路S
Tの入力Nに与える信号を用いてオンまたはオフに切り
替えることができる。このスイッチSWは以下に詳細に
述べる動作モードを行うためだけに用いられる。
TSのソース線に挿入してトランジスタTSのソース端
子の接合部に接続する。抵抗RSは比較器Kの一方の入
力に接続され、比較器Kの他方の入力は基準電圧V
refを受ける。この回路配置では、抵抗RSの電圧降
下が基準電圧Vrefを超える(それは同時にトランジ
スタTSと抵抗RSを流れる電流は所定のしきい値より
高くなることを意味する)と、比較器は必ず警報信号を
その出力Bに出す。
回路ST内のスイッチSWは入力Tへの対応する信号に
より閉じているので、3個のトランジスタTS,T1,
T2は並列に接続されている。制御回路STの入力Nに
信号が入ると3個のトランジスタは導通し、端子Aに接
続する負荷(図示せず)を通って、電流INがトランジ
スタを経て接地に流れる。負荷電流の大部分、すなわち
電流I1NとI2N、は2個のトランジスタT1とT2
を流れ、電流のごく一部ISNがトランジスタTSを流
れる。それは、TSの活生面が他の2個のトランジスタ
T1とT2の活生面よりかなり小さいからである。トラ
ンジスタTSは電流センサとしてだけ働き、これにより
比較器Kは、流れる電流ISNが所定のしきい値を超え
ると警報信号を出す。各トランジスタは並列に接続され
ているので、トランジスタTSを流れる電流は他の2個
のトランジスタを流れる電流に常に比例し、したがって
パワートランジスタを流れる全電流に関する情報を、T
Sを流れる電流から得ることができる。
構成部分として製作する際に、トランジスタTSと抵抗
RSと比較器Kから成る電流監視回路が、トランジスタ
TSと抵抗RSを流れる電流が所望のしきい値になると
警報信号を実際に出すかどうかを、製作のできるだけ早
い段階でチェックできることが望ましい。集積回路のボ
ンディングと接触がまだ終わっていない場合は、集積回
路のボンディング面に試験プローブを置き、対応する電
流と電圧を与えてチェックを行うしかない。与える電流
は1A以下の値に制限しなければならない。それは、電
流が1Aより大きいと試験プローブおよび/またはボン
ド接触面で誤動作を起こすからである。図1に示す回路
配置を用いると、端子Aに与える電流が、回路配置が正
常に動作しているときにパワートランジスタに流れる電
流よりかなり小さいときでも、電流監視回路の動作を試
験することができる。
Tに制御信号を与えてスイッチSWを開状態にする。こ
うするとトランジスタT2は非導通になるので、T2に
は電流が流れなくなる。ここでトランジスタT2,
T1,TSの活生面の比を90:9:1と仮定する。試
験プローブを経て端子Aに与える電流を減少させて、全
ての活生面の和とトランジスタTSとT1の活生面の和
との比になるようにすると、すなわち一般に次式になる
ようにすると、
STの大きさは、通常の動作中に流れる電流ISNと同
じである。トランジスタT1を流れる電流I1N、I
1Tも、両動作モードで同じである。
り、トランジスタTSを流れる電流が所定のしきい値を
超えたときに警報信号が比較器Kの出力Bに出るか、ま
たはしきい値に達しなければ警報が出ないかを試験する
ことができる。
T1で示すパワートランジスタの一部も活生化される。
トランジスタT1により、比較器でのチェックの精度が
向上する。それは、パワートランジスタへの影響はチェ
ック工程に含まれているからである。この影響の詳細に
ついて、図2を用いて説明する。
さが等しい多数の単一トランジスタTS、T1.1から
T1.9、T2.1.1からT2.9,9、から成る。
各トランジスタのソース端子とドレン端子は、それぞれ
共通のソース線Sと共通のドレン線Dに接続する。図2
に太線で示す第1グループの単一トランジスタT1.1
からT1.9のゲート端子は共通のゲート線GL1に接
続し、第2グループの単一トランジスタT2.2.1か
らT2.9,9のゲート端子は共通のゲート線GL2に
接続する。対応する線は図1にも示されている。
面を持つ例えば100個の単一トランジスタから成り、
これを分割して、たとえば90個の単一トランジスタを
並列に接続して図1にT2で示すトランジスタとし、1
0個の単一トランジスタを並列に接続してグループ化
し、その中の9個を図1に示すトランジスタT1とし、
1個を電流センサ用トランジスタTSとする。
成する単一トランジスタT1.1からT1.9は、でき
ればパワートランジスタが形成される半導体基板の表面
上にトランジスタを均一に分配したものにする。このよ
うにすれば、単一トランジスタの活生ゾーンのドーピン
グに関しても、これらの単一トランジスタの大きさに関
しても、ばらつきを最もよく補償することができる。
タを流れる電流INが10Aであれば、各単一トランジ
スタを流れる電流ITはINの100分の1、すなわち
100mAである。比較器Kは基準電圧Vrefを受
け、トランジスタTSを流れる電流ISTが100mA
を超えると必ず警報信号を出すようにする。図1で説明
したように比較器Kをチェックする場合は、単一トラン
ジスタの大きいグループT2は制御回路STにより非導
通にされる。従って1Aの電流が試験プローブから与え
るとこの電流はそれぞれ100mAに分割され、チェッ
クモードで導通しているトランジスタを流れる。試験す
る回路の試験プローブに問題が生じないようにするため
には1Aに減少させた電流を試験プローブを介して与え
なければならないが、このようにすれば、通常の動作中
と同じ電流値ISTで比較器Kの応答をチェックするこ
とができる。
OS電界効果トランジスタから成るパワートランジスタ
を備えるが、他の種類のトランジスタを用いて製作する
こともできる。
る。 1. パワートランジスタの電流監視回路の動作を試験
する回路配置であって、前記パワートランジスタは並列
に接続された数個の単一トランジスタから成り、各トラ
ンジスタには前記パワートランジスタに与える全電流の
一部が流れ、前記単一トランジスタの1つを流れる電流
に比例する監視信号を電流監視回路に与え、この監視信
号が所定のしきい値を超えると前記電流監視回路は警報
信号を出すものであって、前記単一トランジスタ群は、
並列に接続された少数の単一トランジスタ(T1.1−
T1.9)を含むグループと並列に接続された多数の単
一トランジスタ(T2.1,1−T2.9,9)を含む
グループに分割されて互いに独立に駆動され、前記監視
信号を与える単一トランジスタ(TS)は前記小グルー
プに属し、更に、制御回路(ST)を設けることによ
り、監視モードでは前記2つのグループ内の単一トラン
ジスタの数に関して減少させた電流(IT)だけをパワ
ートランジスタ(TS,T1,T2)に与え、単一トラ
ンジスタの前記大きいグループをオフの状態にするよう
にした、回路配置。
ンジスタは半導体基板の表面上に形成し、また前記両グ
ループの単一トランジスタを前記パワートランジスタが
形成されている表面上に均一に分配することを特徴とす
る、第1項記載の回路配置。
備え、前記比較器(K)は、第1入力に前記単一トラン
ジスタの1つを流れる電流に比例する監視信号を受け、
第2入力に基準信号(Vref)を受けて、前記監視信
号と前記基準信号とを比べて警報信号を出すことを特徴
とする、第1項または第2項記載の回路配置。
抵抗(RS)を挿入し、これを用いて監視信号を出すこ
と、及び、前記監視信号はこの抵抗での電圧降下である
ことを特徴とする、前記各項の1つに記載の回路配置。
電流監視回路の動作を試験する回路配置に関する。前記
パワートランジスタは並列に接続された同じ大きさの数
個の単一トランジスタから成り、各トランジスタには前
記パワートランジスタに与える全電流の一部が流れる。
前記単一トランジスタ群の1つを流れる電流に比例する
監視信号を電流監視回路に与え、この監視信号が所定の
しきい値を超えると電流監視回路は警報信号を出す。前
記単一トランジスタを、並列に接続された少数の単一ト
ランジスタ(T1.1−T1.9)を含むグループと並
列に接続された多数の単一トランジスタ(T2.1,1
−T2.9,9)を含むグループに分割して互いに独立
に駆動できるようにする。ただし前記監視信号を与える
単一トランジスタ(TS)は前記小グループに属してい
る。制御回路(ST)を設けることにより、監視モード
では前記2つのグループ内の単一トランジスタの数に関
して減少させた電流だけをパワートランジスタ(TS,
T1,T2)に与え、単一トランジスタの前記大きいグ
ループをオフの状態にする。
る。
の簡単な回路図。
を示す回路図。
ループ RS 抵抗 K 比較器
Claims (1)
- 【請求項1】 パワートランジスタの電流監視回路の動
作を試験する回路配置であって、前記パワートランジス
タは並列に接続された数個の単一トランジスタから成
り、各トランジスタには前記パワートランジスタに与え
る全電流の一部が流れ、前記単一トランジスタの1つを
流れる電流に比例する監視信号を電流監視回路に与え、
この監視信号が所定のしきい値を超えると前記電流監視
回路は警報信号を出すものであって、前記単一トランジ
スタ群は、並列に接続された少数の単一トランジスタ
(T1.1−T1.9)を含むグループと並列に接続さ
れた多数の単一トランジスタ(T2.1,1−
T2.9,9)を含むグループに分割されて互いに独立
に駆動され、前記監視信号を与える単一トランジスタ
(TS)は前記小グループに属し、更に、監視モードで
は前記2つのグループ内の単一トランジスタの数に関し
て減少させた電流(IT)だけをパワートランジスタ
(TS,T1,T2)に与え、単一トランジスタの前記
大きいグループをオフの状態にする制御回路(ST)を
設けたことを特徴とする回路配置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19527487A DE19527487C1 (de) | 1995-07-27 | 1995-07-27 | Schaltungsanordnung zum Prüfen der Funktionsfähigkeit einer Stromüberwachungsschaltung für einen Leistungstransistor |
DE19527487.3 | 1995-07-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09222458A true JPH09222458A (ja) | 1997-08-26 |
JP4117917B2 JP4117917B2 (ja) | 2008-07-16 |
Family
ID=7767947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23124696A Expired - Fee Related JP4117917B2 (ja) | 1995-07-27 | 1996-07-29 | パワートランジスタの電流監視回路の動作を試験する回路配置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5892450A (ja) |
JP (1) | JP4117917B2 (ja) |
DE (1) | DE19527487C1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3702577B2 (ja) * | 1997-04-04 | 2005-10-05 | 株式会社デンソー | 乗員保護装置の故障診断装置 |
GB9800925D0 (en) * | 1998-01-17 | 1998-03-11 | Lucas Ind Plc | Power switching circuit for use in a power distribution system |
US6690178B2 (en) * | 2001-10-26 | 2004-02-10 | Rockwell Automation Technologies, Inc. | On-board microelectromechanical system (MEMS) sensing device for power semiconductors |
US20050128003A1 (en) * | 2002-03-19 | 2005-06-16 | Infineon Technologies Ag | Transistor assembly |
EP1873917A1 (en) * | 2006-06-30 | 2008-01-02 | Infineon Technologies Austria AG | Circuit arrangment with at least two semiconductor switches |
KR100949993B1 (ko) | 2009-09-24 | 2010-03-26 | 주식회사 합동전자 | 트랜지스터의 통전 검사 장치 |
US11362587B2 (en) | 2017-08-15 | 2022-06-14 | Texas Instruments Incorporated | Hysteretic pulse modulation for charge balance of multi-level power converters |
US10439494B2 (en) | 2017-08-15 | 2019-10-08 | Texas Instruments Incorporated | Inductor current sensing and regulation for power converter |
US10355609B2 (en) | 2017-08-15 | 2019-07-16 | Texas Instruments Incorporated | Voltage step-down technique for deriving gate-charge using multi-level core architecture |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702469A (en) * | 1971-09-03 | 1972-11-07 | Gte Automatic Electric Lab Inc | Alarm circuit for indicating failure in redundant power supplies |
JPS57124909A (en) * | 1981-01-27 | 1982-08-04 | Toshiba Corp | Output transistor protection circuit |
JPH07248342A (ja) * | 1994-03-11 | 1995-09-26 | Nippon Motorola Ltd | 過電流検出回路 |
-
1995
- 1995-07-27 DE DE19527487A patent/DE19527487C1/de not_active Expired - Fee Related
-
1996
- 1996-07-25 US US08/685,889 patent/US5892450A/en not_active Expired - Lifetime
- 1996-07-29 JP JP23124696A patent/JP4117917B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19527487C1 (de) | 1997-02-27 |
US5892450A (en) | 1999-04-06 |
JP4117917B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
US20010054910A1 (en) | On-chip substrate regulator test mode | |
US20010047506A1 (en) | System and method for controlling current in an integrated circuit | |
JPH1139898A (ja) | 半導体装置 | |
JP4117917B2 (ja) | パワートランジスタの電流監視回路の動作を試験する回路配置 | |
JPH0224474B2 (ja) | ||
JPH0691140B2 (ja) | 半導体集積回路 | |
CN100407423C (zh) | 半导体器件以及半导体封装 | |
TWI397150B (zh) | 一種可將修剪導體墊置於一晶圓之切割道之修剪保險絲電路 | |
JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
US8624615B2 (en) | Isolation circuit | |
US6751134B2 (en) | Internal voltage generating apparatus for a semiconductor memory device | |
WO2020217925A1 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
JPH08204582A (ja) | 半導体集積回路 | |
JPH08222693A (ja) | 半導体装置及びその製造方法 | |
US20010050576A1 (en) | On-chip substrate regulator test mode | |
JP3236072B2 (ja) | テスト回路およびテスト方法 | |
JPH10213616A (ja) | 液晶駆動用集積回路およびそのテスト方法 | |
KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
JP2000214225A (ja) | 半導体装置 | |
JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
JPH02170464A (ja) | 特性試験用共通パッドを有する半導体集積素子 | |
JPH06350092A (ja) | Mosパワーデバイス用高信頼性集積回路構造 | |
JP4493776B2 (ja) | 集積回路装置用のテスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |