JPH09153681A - 低温焼成基板製造用内蔵抵抗ペースト - Google Patents
低温焼成基板製造用内蔵抵抗ペーストInfo
- Publication number
- JPH09153681A JPH09153681A JP7332555A JP33255595A JPH09153681A JP H09153681 A JPH09153681 A JP H09153681A JP 7332555 A JP7332555 A JP 7332555A JP 33255595 A JP33255595 A JP 33255595A JP H09153681 A JPH09153681 A JP H09153681A
- Authority
- JP
- Japan
- Prior art keywords
- built
- resistor
- glass
- firing
- glass powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【課題】 再焼成を繰り返しても内蔵抵抗体の抵抗値変
化の小さな低温焼成基板を製造するのに好適な内蔵抵抗
体用の抵抗ペーストを提供する。 【解決手段】 ガラス粉末を用いたグリーンシートと導
電性粉末を含む内部回路とを同時焼成して低温焼成基板
を製造するために用いられ、該導電性粉末とガラス粉末
とをビヒクルに分散させてなる内蔵抵抗ペーストにおい
て、該内蔵抵抗ペーストに用いるガラス粉末の軟化温度
をＴr℃ 、該グリーンシートに用いるガラス粉末の軟化
温度をＴi℃としたとき、ＴrとＴiとが、Ｔi≧Ｔr≧Ｔi
−５０なる関係を満足することを特徴とする。
化の小さな低温焼成基板を製造するのに好適な内蔵抵抗
体用の抵抗ペーストを提供する。 【解決手段】 ガラス粉末を用いたグリーンシートと導
電性粉末を含む内部回路とを同時焼成して低温焼成基板
を製造するために用いられ、該導電性粉末とガラス粉末
とをビヒクルに分散させてなる内蔵抵抗ペーストにおい
て、該内蔵抵抗ペーストに用いるガラス粉末の軟化温度
をＴr℃ 、該グリーンシートに用いるガラス粉末の軟化
温度をＴi℃としたとき、ＴrとＴiとが、Ｔi≧Ｔr≧Ｔi
−５０なる関係を満足することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路部品に用
いられ、抵抗体を内蔵した低温焼成基板を製造する際に
用いて好適な内蔵抵抗ペーストに関する。
いられ、抵抗体を内蔵した低温焼成基板を製造する際に
用いて好適な内蔵抵抗ペーストに関する。
【０００２】
【従来の技術】最近の電子機器の小型化に伴い、電子回
路を高密度に集積化する要求が高まってきており、電子
機器用のセラミックス基板に対しても、多層化、回路の
ファインピッチ化、チップのベア実装等の要求が強くな
ってきている。これらの要求を満たすには、導体抵抗が
低くファインパターン化の可能なＡｕ、Ａｇ、Ｃｕ等の
導体と同時焼成のできる温度、すなわち１０００℃以下
で焼成が可能なセラミックス基板材料が必要となる。従
来、電子機器用のセラミックス基板としては、アルミナ
基板やガラスエポキシ基板が用いられている。しかし、
ガラスエポキシ基板は、（１）熱膨張率が５０×１０-6
／℃程度と大きい、（２）熱伝導率がアルミナと比較す
ると悪い等、上記セラミックス基板に対する要求を満た
すには不向きである。また、アルミナ基板においても、
焼成に１６００℃を要するため、多層化する場合の内部
導体として導体抵抗の比較的高いＷやＭｏ等しか用いる
ことができず、回路のファインパターン化に限界があっ
た。この様な問題に対応するため、導体抵抗の低いＡ
ｕ、Ａｇ、Ｃｕ等、特にコスト的に有利なＡｕおよびＡ
ｇ系の金属を内部導体として使用でき、熱伝導率もガラ
スエポキシ基板より優れた低温焼成基板の開発が進めら
れている。
路を高密度に集積化する要求が高まってきており、電子
機器用のセラミックス基板に対しても、多層化、回路の
ファインピッチ化、チップのベア実装等の要求が強くな
ってきている。これらの要求を満たすには、導体抵抗が
低くファインパターン化の可能なＡｕ、Ａｇ、Ｃｕ等の
導体と同時焼成のできる温度、すなわち１０００℃以下
で焼成が可能なセラミックス基板材料が必要となる。従
来、電子機器用のセラミックス基板としては、アルミナ
基板やガラスエポキシ基板が用いられている。しかし、
ガラスエポキシ基板は、（１）熱膨張率が５０×１０-6
／℃程度と大きい、（２）熱伝導率がアルミナと比較す
ると悪い等、上記セラミックス基板に対する要求を満た
すには不向きである。また、アルミナ基板においても、
焼成に１６００℃を要するため、多層化する場合の内部
導体として導体抵抗の比較的高いＷやＭｏ等しか用いる
ことができず、回路のファインパターン化に限界があっ
た。この様な問題に対応するため、導体抵抗の低いＡ
ｕ、Ａｇ、Ｃｕ等、特にコスト的に有利なＡｕおよびＡ
ｇ系の金属を内部導体として使用でき、熱伝導率もガラ
スエポキシ基板より優れた低温焼成基板の開発が進めら
れている。
【０００３】低温焼成基板を製造する一般的な手順は、
まず、ガラス、無機フィラーおよび樹脂等よりなるグリ
ーンシートをドクターブレード法等を用いて作製し、内
蔵する導体用、抵抗体用等のペーストを印刷して形成す
る。得られたグリーンシートを積層し、１０００℃以下
で同時焼成して、内部回路が形成されたセラミックス基
板を得る。次に、表面用の導体を印刷し、焼成する。回
路毎の抵抗体を表面に形成するにはさらにその抵抗体
（これを以下、表面抵抗体という）用の抵抗ペースト
（「表面抵抗体用の抵抗ペースト」を、以下「表面抵抗
ペースト」という）を印刷し、焼成する。故に、表面に
形成する回路によって、同時焼成後の焼成（「同時焼成
後の焼成」を、以下「再焼成」という）の回数が異な
る。
まず、ガラス、無機フィラーおよび樹脂等よりなるグリ
ーンシートをドクターブレード法等を用いて作製し、内
蔵する導体用、抵抗体用等のペーストを印刷して形成す
る。得られたグリーンシートを積層し、１０００℃以下
で同時焼成して、内部回路が形成されたセラミックス基
板を得る。次に、表面用の導体を印刷し、焼成する。回
路毎の抵抗体を表面に形成するにはさらにその抵抗体
（これを以下、表面抵抗体という）用の抵抗ペースト
（「表面抵抗体用の抵抗ペースト」を、以下「表面抵抗
ペースト」という）を印刷し、焼成する。故に、表面に
形成する回路によって、同時焼成後の焼成（「同時焼成
後の焼成」を、以下「再焼成」という）の回数が異な
る。
【０００４】上記のように、低温焼成基板は、１０００
℃以下で焼成が可能なことから、内部に酸化ルテニウム
系などの抵抗体などの機能部品を同時焼成によって内蔵
できる（この内蔵した抵抗体を、以下「内蔵抵抗体」と
いう）という利点を持つ。しかしながら、上記の手順で
は、再焼成の回数が異なると、内蔵抵抗体の抵抗値が変
化する問題があった。たとえば、ペーストによって導体
のみを表面に形成する場合と抵抗体まで形成する場合と
では、後者の方が再焼成の回数が多くなる。そのため、
内蔵抵抗体の抵抗値が変化する。
℃以下で焼成が可能なことから、内部に酸化ルテニウム
系などの抵抗体などの機能部品を同時焼成によって内蔵
できる（この内蔵した抵抗体を、以下「内蔵抵抗体」と
いう）という利点を持つ。しかしながら、上記の手順で
は、再焼成の回数が異なると、内蔵抵抗体の抵抗値が変
化する問題があった。たとえば、ペーストによって導体
のみを表面に形成する場合と抵抗体まで形成する場合と
では、後者の方が再焼成の回数が多くなる。そのため、
内蔵抵抗体の抵抗値が変化する。
【０００５】抵抗体を内蔵する低温焼成基板の製造にお
いて、同時焼成後の内蔵抵抗体の抵抗値を修正して、設
計通りの抵抗値にあわせ込むのは非常に困難である。設
計通りの抵抗値を有する内蔵抵抗体を得るには、再焼成
による抵抗値変化を把握した上で内蔵抵抗体用の抵抗ペ
ースト（「内蔵抵抗体用の抵抗ペースト」を、以下「内
蔵抵抗ペースト」という）の組成を設計する必要があ
る。また、表面抵抗ペーストの設計も、表面抵抗体の再
焼成による抵抗値変化が大きければ、必要となり、コス
トの上昇、設計自由度の低下等が起こる。
いて、同時焼成後の内蔵抵抗体の抵抗値を修正して、設
計通りの抵抗値にあわせ込むのは非常に困難である。設
計通りの抵抗値を有する内蔵抵抗体を得るには、再焼成
による抵抗値変化を把握した上で内蔵抵抗体用の抵抗ペ
ースト（「内蔵抵抗体用の抵抗ペースト」を、以下「内
蔵抵抗ペースト」という）の組成を設計する必要があ
る。また、表面抵抗ペーストの設計も、表面抵抗体の再
焼成による抵抗値変化が大きければ、必要となり、コス
トの上昇、設計自由度の低下等が起こる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上記
問題を解消し、再焼成を繰り返しても内蔵抵抗体の抵抗
値変化の小さな低温焼成基板を製造するのに好適な内蔵
抵抗ペーストを提供することにある。
問題を解消し、再焼成を繰り返しても内蔵抵抗体の抵抗
値変化の小さな低温焼成基板を製造するのに好適な内蔵
抵抗ペーストを提供することにある。
【０００７】
【課題を解決するための手段】本発明の低温焼成基板製
造用内蔵抵抗ペーストは、上記目的を達成するものであ
り、ガラス粉末を用いたグリーンシートと導電性粉末を
含む内部回路とを同時焼成して低温焼成基板を製造する
ために用いられ、該導電性粉末とガラス粉末とをビヒク
ルに分散させてなる内蔵抵抗ペーストにおいて、該内蔵
抵抗ペーストに用いるガラス粉末の軟化温度をＴr℃ 、
該グリーンシートに用いるガラス粉末の軟化温度をＴi
℃としたとき、ＴrとＴiとが、Ｔi≧Ｔr≧Ｔi−５０な
る関係を満足することを特徴とする。
造用内蔵抵抗ペーストは、上記目的を達成するものであ
り、ガラス粉末を用いたグリーンシートと導電性粉末を
含む内部回路とを同時焼成して低温焼成基板を製造する
ために用いられ、該導電性粉末とガラス粉末とをビヒク
ルに分散させてなる内蔵抵抗ペーストにおいて、該内蔵
抵抗ペーストに用いるガラス粉末の軟化温度をＴr℃ 、
該グリーンシートに用いるガラス粉末の軟化温度をＴi
℃としたとき、ＴrとＴiとが、Ｔi≧Ｔr≧Ｔi−５０な
る関係を満足することを特徴とする。
【０００８】
【発明の実施の形態】内蔵抵抗体の抵抗値が再焼成によ
って変化する要因の一つは、内蔵抵抗ペーストに用いる
ガラスにあると考えられる。すなわち、内蔵抵抗体の抵
抗値が再焼成によって変化するのは、再焼成の工程を通
すことにより内蔵抵抗体中のガラスの軟化等の変化によ
って、同時焼成時に形成された内蔵抵抗体の内部構造が
変化する為であると考えられる。再焼成による内蔵抵抗
体の抵抗値変化を小さくする為には、内蔵抵抗ペースト
に用いるガラスの軟化温度をＴr℃ 、低温焼成基板に用
いるガラスの軟化温度をＴi℃としたとき、Ｔi≧Ｔr≧
Ｔi−５０とする必要がある。Ｔrが（Ｔi−５０）℃よ
り小さければ、再焼成を繰り返す度に内蔵抵抗体の抵抗
値が大きく上昇する現象を示し、Ｔi より高ければ同時
焼成後の基板にそりが発生する。再焼成により内蔵抵抗
体の抵抗値変化が小さくなるのは、内蔵抵抗ペーストに
用いるガラスの軟化温度Ｔrを 、グリーンシートに用い
るガラスの軟化温度Ｔi に近付けることによって、内蔵
抵抗体の抵抗値が再焼成時の温度の影響を受けにくくな
るためであると考えられる。
って変化する要因の一つは、内蔵抵抗ペーストに用いる
ガラスにあると考えられる。すなわち、内蔵抵抗体の抵
抗値が再焼成によって変化するのは、再焼成の工程を通
すことにより内蔵抵抗体中のガラスの軟化等の変化によ
って、同時焼成時に形成された内蔵抵抗体の内部構造が
変化する為であると考えられる。再焼成による内蔵抵抗
体の抵抗値変化を小さくする為には、内蔵抵抗ペースト
に用いるガラスの軟化温度をＴr℃ 、低温焼成基板に用
いるガラスの軟化温度をＴi℃としたとき、Ｔi≧Ｔr≧
Ｔi−５０とする必要がある。Ｔrが（Ｔi−５０）℃よ
り小さければ、再焼成を繰り返す度に内蔵抵抗体の抵抗
値が大きく上昇する現象を示し、Ｔi より高ければ同時
焼成後の基板にそりが発生する。再焼成により内蔵抵抗
体の抵抗値変化が小さくなるのは、内蔵抵抗ペーストに
用いるガラスの軟化温度Ｔrを 、グリーンシートに用い
るガラスの軟化温度Ｔi に近付けることによって、内蔵
抵抗体の抵抗値が再焼成時の温度の影響を受けにくくな
るためであると考えられる。
【０００９】本発明の内蔵抵抗ペーストに用いるガラス
粉末のガラスは、成分が ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−
ＺｎＯ−ＣａＯ系または ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−
ＺｎＯ−ＣａＯ−ＰｂＯ系の結晶化ガラスまたは非晶質
ガラスが挙げられる。
粉末のガラスは、成分が ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−
ＺｎＯ−ＣａＯ系または ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−
ＺｎＯ−ＣａＯ−ＰｂＯ系の結晶化ガラスまたは非晶質
ガラスが挙げられる。
【００１０】
［実施例１］ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ−Ｃ
ａＯ 系結晶化ガラス粉末（組成：ＳｉＯ2：３５重量
％、 Ａｌ2Ｏ3：２５重量％、Ｂ2Ｏ3：８重量％、Ｚｎ
Ｏ：１９重量％、ＣａＯ：１３重量％、軟化温度：７１
０℃）とＡｌ2Ｏ3粉末（平均粒径：０．５〜１μｍ）を
重量比で６２：３８となるようにボールミルを用いて混
合し、低温焼成基板用混合粉末を得た。得られた低温焼
成基板用混合粉末１００重量部に対して、ブチラール樹
脂１０重量部、可塑剤としてフタル酸ジブチル７０重量
部、溶剤としてイソプロピルアルコール５０重量部およ
びメチルエチルケトン５０重量部を加え、ボールミルで
４８時間混合してスラリーを作成し、ドクターブレード
法によりＰＥＴフィルム上にグリーンシートを作成し
た。
ａＯ 系結晶化ガラス粉末（組成：ＳｉＯ2：３５重量
％、 Ａｌ2Ｏ3：２５重量％、Ｂ2Ｏ3：８重量％、Ｚｎ
Ｏ：１９重量％、ＣａＯ：１３重量％、軟化温度：７１
０℃）とＡｌ2Ｏ3粉末（平均粒径：０．５〜１μｍ）を
重量比で６２：３８となるようにボールミルを用いて混
合し、低温焼成基板用混合粉末を得た。得られた低温焼
成基板用混合粉末１００重量部に対して、ブチラール樹
脂１０重量部、可塑剤としてフタル酸ジブチル７０重量
部、溶剤としてイソプロピルアルコール５０重量部およ
びメチルエチルケトン５０重量部を加え、ボールミルで
４８時間混合してスラリーを作成し、ドクターブレード
法によりＰＥＴフィルム上にグリーンシートを作成し
た。
【００１１】次に、抵抗体粉末としての酸化ルテニウム
粉末と、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ−ＣａＯ
系ガラス粉末（組成：ＳｉＯ2：３５重量％、Ａｌ
2Ｏ3：２０重量％、Ｂ2Ｏ3：１０重量％、ＺｎＯ：１０
重量％、ＣａＯ：２５重量％、軟化温度：７１０℃）を
重量比で１５：８５となるように混合し、これら混合物
１００重量部に対し、エチルセルロースのターピネオー
ル溶液をビヒクルとして３５重量部加え、スリーロール
ミルで混練して均一な内蔵抵抗ペーストを作成した。上
記グリーンシートに電極用として銀ペーストを印刷し、
１２０℃で２０分乾燥して電極付きのグリーンシートを
準備した。また、上記内蔵抵抗ペーストを上記グリーン
シート上にｌｍｍ×ｌｍｍの印刷パターンを用いてスク
リーン印刷し、１２０℃で２０分乾燥した。以上のよう
にして作製した、電極および内蔵抵抗体が形成されたグ
リーンシート３枚を積層し、１００ｋｇｆ／ｃｍ2 、６
０〜８０℃、５分の条件下で圧着し、所定の大きさにシ
ートを切断し、最高温度８７５℃、最高温度保持時間２
０分にて同時焼成した。また、最上層には内部抵抗値測
定用の銀電極を設け、銀ペーストを充填したヴィアホー
ルで内部の電極と連結した。製造された低温焼成基板試
料の内部抵抗値を測定した結果、１１０２Ω／ｓｑであ
った。
粉末と、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ−ＣａＯ
系ガラス粉末（組成：ＳｉＯ2：３５重量％、Ａｌ
2Ｏ3：２０重量％、Ｂ2Ｏ3：１０重量％、ＺｎＯ：１０
重量％、ＣａＯ：２５重量％、軟化温度：７１０℃）を
重量比で１５：８５となるように混合し、これら混合物
１００重量部に対し、エチルセルロースのターピネオー
ル溶液をビヒクルとして３５重量部加え、スリーロール
ミルで混練して均一な内蔵抵抗ペーストを作成した。上
記グリーンシートに電極用として銀ペーストを印刷し、
１２０℃で２０分乾燥して電極付きのグリーンシートを
準備した。また、上記内蔵抵抗ペーストを上記グリーン
シート上にｌｍｍ×ｌｍｍの印刷パターンを用いてスク
リーン印刷し、１２０℃で２０分乾燥した。以上のよう
にして作製した、電極および内蔵抵抗体が形成されたグ
リーンシート３枚を積層し、１００ｋｇｆ／ｃｍ2 、６
０〜８０℃、５分の条件下で圧着し、所定の大きさにシ
ートを切断し、最高温度８７５℃、最高温度保持時間２
０分にて同時焼成した。また、最上層には内部抵抗値測
定用の銀電極を設け、銀ペーストを充填したヴィアホー
ルで内部の電極と連結した。製造された低温焼成基板試
料の内部抵抗値を測定した結果、１１０２Ω／ｓｑであ
った。
【００１２】さらに、上記同時焼成により作製した低温
焼成基板試料を最高温度８５０℃、最高温度保持時間９
分、全工程５０分の条件で再焼成し（１回目）、内部抵
抗値を測定した。その結果、１０６８Ω／ｓｑであっ
た。この値は、上記同時焼成により作製した低温焼成基
板試料で得た内部抵抗値１１０２Ω／ｓｑと比較して
３．１％減少した。その後、上記再焼成した低温焼成基
板試料を上記再焼成と同じ条件で再焼成し（２回目）、
内部抵抗値を測定した。その結果、１０６６Ω／ｓｑで
あった。この値は、上記同時焼成により得た内部抵抗値
１１０２Ω／ｓｑと比較して３．３％減少した。なお、
２回目再焼成後の低温焼成基板試料の断面を光学顕微鏡
で観察した結果、内蔵抵抗体の膜厚は約１０μｍであっ
た。
焼成基板試料を最高温度８５０℃、最高温度保持時間９
分、全工程５０分の条件で再焼成し（１回目）、内部抵
抗値を測定した。その結果、１０６８Ω／ｓｑであっ
た。この値は、上記同時焼成により作製した低温焼成基
板試料で得た内部抵抗値１１０２Ω／ｓｑと比較して
３．１％減少した。その後、上記再焼成した低温焼成基
板試料を上記再焼成と同じ条件で再焼成し（２回目）、
内部抵抗値を測定した。その結果、１０６６Ω／ｓｑで
あった。この値は、上記同時焼成により得た内部抵抗値
１１０２Ω／ｓｑと比較して３．３％減少した。なお、
２回目再焼成後の低温焼成基板試料の断面を光学顕微鏡
で観察した結果、内蔵抵抗体の膜厚は約１０μｍであっ
た。
【００１３】［実施例２、比較例１〜４］内蔵抵抗ペー
ストを作成するために、表１に示す組成および軟化温度
を有するガラス粉末を使用した以外は、実施例１と同様
に試験した。得られた内部抵抗値の諸結果を表２に示
す。なお、２回目再焼成後の低温焼成基板試料の断面を
光学顕微鏡で観察した結果、内蔵抵抗体の膜厚は、いず
れの例においても約１０μｍであった。
ストを作成するために、表１に示す組成および軟化温度
を有するガラス粉末を使用した以外は、実施例１と同様
に試験した。得られた内部抵抗値の諸結果を表２に示
す。なお、２回目再焼成後の低温焼成基板試料の断面を
光学顕微鏡で観察した結果、内蔵抵抗体の膜厚は、いず
れの例においても約１０μｍであった。
【００１４】
【表１】 組 成 （重量％） 軟化温度（℃） SiO2 Al2O3 B2O3 ZnO CaO PbO 比較例１ 40 25 8 13 14 - 760 実施例１ 35 20 10 10 25 - 710 実施例２ 50 5 3 2 6 34 670 比較例２ 45 4 3 2 6 40 640 比較例３ 32 5 10 - - 53 620 比較例４ 35 4 3 2 6 50 600
【００１５】
【表２】 同時焼成後 １回目再焼成後 ２回目再焼成後 抵抗値 抵抗値 変化率 抵抗値 変化率 (Ω/sq) (Ω/sq) (%) (Ω/sq) (%) 比較例１ 855(そり発生) 807 -5.6 793 -7.2 実施例１ 1102 1068 -3.1 1066 -3.3 実施例２ 6334 6492 2.5 6549 3.4 比較例２ 9051 10952 21 11766 30 比較例３ 12210 15140 24 16117 32 比較例４ 26320 32900 25 34742 32
【００１６】表２より、低温焼成基板に用いた ＳｉＯ2
−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ−ＣａＯ系結晶化ガラス粉
末の軟化温度（７１０℃）に等しいか、この軟化温度よ
り４０℃低い軟化温度を有するガラスを内蔵抵抗ペース
トに用いることにより、再焼成によっても抵抗値変化の
小さな低温焼成基板が得られることがわかる。
−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ−ＣａＯ系結晶化ガラス粉
末の軟化温度（７１０℃）に等しいか、この軟化温度よ
り４０℃低い軟化温度を有するガラスを内蔵抵抗ペース
トに用いることにより、再焼成によっても抵抗値変化の
小さな低温焼成基板が得られることがわかる。
【００１７】
【発明の効果】本発明の内蔵抵抗ペーストによれば、再
焼成を繰り返しても内蔵抵抗体の抵抗値変化の小さな低
温焼成基板を製造することができる。
焼成を繰り返しても内蔵抵抗体の抵抗値変化の小さな低
温焼成基板を製造することができる。
Claims (2)
- 【請求項１】 ガラス粉末を用いたグリーンシートと導
電性粉末を含む内部回路とを同時焼成して低温焼成基板
を製造するために用いられ、該導電性粉末とガラス粉末
とをビヒクルに分散させてなる内蔵抵抗ペーストにおい
て、 該内蔵抵抗ペーストに用いるガラス粉末の軟化温度をＴ
r℃ 、該グリーンシートに用いるガラス粉末の軟化温度
をＴi℃としたとき、ＴrとＴiとが、 Ｔi≧Ｔr≧Ｔi−
５０ なる関係を満足することを特徴とする低温焼成基
板製造用内蔵抵抗ペースト。 - 【請求項２】 内蔵抵抗ペーストに用いるガラス粉末の
ガラスは、成分がＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ
−ＣａＯ系またはＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＺｎＯ
−ＣａＯ−ＰｂＯ系の結晶化ガラスまたは非晶質ガラス
である請求項１に記載の低温焼成基板製造用内蔵抵抗ペ
ースト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7332555A JPH09153681A (ja) | 1995-11-29 | 1995-11-29 | 低温焼成基板製造用内蔵抵抗ペースト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7332555A JPH09153681A (ja) | 1995-11-29 | 1995-11-29 | 低温焼成基板製造用内蔵抵抗ペースト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153681A true JPH09153681A (ja) | 1997-06-10 |
Family
ID=18256238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7332555A Pending JPH09153681A (ja) | 1995-11-29 | 1995-11-29 | 低温焼成基板製造用内蔵抵抗ペースト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153681A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105263A (ja) * | 2007-10-24 | 2009-05-14 | Panasonic Corp | 抵抗体ペースト及びその製造方法 |
| JP2013161770A (ja) * | 2012-02-09 | 2013-08-19 | Kyoto Elex Kk | セラミック基板ヒータ用抵抗体ペーストおよびセラミック基板ヒータ |
| JP2018026480A (ja) * | 2016-08-10 | 2018-02-15 | 日本特殊陶業株式会社 | セラミック配線基板及びセラミック配線基板の製造方法 |
-
1995
- 1995-11-29 JP JP7332555A patent/JPH09153681A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105263A (ja) * | 2007-10-24 | 2009-05-14 | Panasonic Corp | 抵抗体ペースト及びその製造方法 |
| JP2013161770A (ja) * | 2012-02-09 | 2013-08-19 | Kyoto Elex Kk | セラミック基板ヒータ用抵抗体ペーストおよびセラミック基板ヒータ |
| JP2018026480A (ja) * | 2016-08-10 | 2018-02-15 | 日本特殊陶業株式会社 | セラミック配線基板及びセラミック配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1565421A (en) | Manufacture of electrical devices | |
| JPH0343786B2 (ja) | ||
| CA2345764C (en) | Capacitance-coupled high dielectric constant embedded capacitors | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JPH0971472A (ja) | ガラスセラミック基板の製造方法 | |
| JP3785903B2 (ja) | 多層基板及びその製造方法 | |
| JPH09153681A (ja) | 低温焼成基板製造用内蔵抵抗ペースト | |
| JP3127797B2 (ja) | コンデンサ内蔵ガラスセラミック基板 | |
| EP1130003A1 (en) | Glass ceramics composition and electronic parts and multilayered lc multiple component using the same | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP2872273B2 (ja) | セラミツク基板材料 | |
| JP2989936B2 (ja) | ガラスフリット、抵抗体ペーストおよび配線基板 | |
| JPH0766563A (ja) | 容量内蔵型多層回路基板 | |
| WO2023127705A1 (ja) | 配線基板 | |
| JPH06163202A (ja) | 厚膜抵抗体用ペーストならびに厚膜抵抗体およびその製造方法 | |
| JPH04328207A (ja) | 導体組成物および配線基板 | |
| JPH0612911A (ja) | 導電性組成物及び多層回路基板 | |
| JPH0997703A (ja) | 低温焼成基板に内蔵される抵抗ペースト | |
| JP2929955B2 (ja) | 低温焼成基板内蔵用抵抗ペースト | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 | |
| JP3315182B2 (ja) | セラミック基板用組成物 | |
| JP2001039735A (ja) | 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板 | |
| JPH0226864A (ja) | 低温焼成セラミックス組成物 | |
| JPH02129997A (ja) | 多層セラミック回路基板の製造方法 | |
| JPH09139563A (ja) | 抵抗体内蔵低温焼成基板の製造方法 |