JPH07193126A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07193126A JPH07193126A JP33215293A JP33215293A JPH07193126A JP H07193126 A JPH07193126 A JP H07193126A JP 33215293 A JP33215293 A JP 33215293A JP 33215293 A JP33215293 A JP 33215293A JP H07193126 A JPH07193126 A JP H07193126A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- etching
- insulating film
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクトホールパターンの形成において、ア
スペクト比（ホール径に対する層間膜の厚さ）が大きく
えも配線被覆性が良好なテーパー開口形状を得る。 【構成】基板上の層間膜をレジストをマスクにして異方
性エッチングして段差を設ける工程と、第１の側壁膜を
形成する工程と、レジストをマスクにして第１の側壁膜
と前記層間膜をさらに異方性エッチングする工程と、第
２の側壁膜を形成した後、全面エッチバックを行って前
記層間膜開口する工程により、コンタクトホール等の開
孔部の壁面に側壁膜を階段状に残すことにより、テーパ
ー開口形状を得る。
スペクト比（ホール径に対する層間膜の厚さ）が大きく
えも配線被覆性が良好なテーパー開口形状を得る。 【構成】基板上の層間膜をレジストをマスクにして異方
性エッチングして段差を設ける工程と、第１の側壁膜を
形成する工程と、レジストをマスクにして第１の側壁膜
と前記層間膜をさらに異方性エッチングする工程と、第
２の側壁膜を形成した後、全面エッチバックを行って前
記層間膜開口する工程により、コンタクトホール等の開
孔部の壁面に側壁膜を階段状に残すことにより、テーパ
ー開口形状を得る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に改善されたコンタクトホールを有する
半導体装置に関する。
方法に関し、特に改善されたコンタクトホールを有する
半導体装置に関する。
【０００２】
【従来の技術】超ＬＳＩに代表される半導体集積回路素
子や化合物半導体素子は高性能化及び高集積化の方向を
たどっているので、微細パターンの形成は益々重要な要
素となっている。
子や化合物半導体素子は高性能化及び高集積化の方向を
たどっているので、微細パターンの形成は益々重要な要
素となっている。
【０００３】この高性能化及び高集積化に伴い、集積回
路素子等では電極配線が必要となるが、これに不可欠な
コンタクトホールの形成方法の１つとしてＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法が実用化さ
れている。しかしながら、このＲＩＥ法によるコンタク
トホールの壁面はほぼ垂直に近い形状となって、コンタ
クトホールに堆積する配線金属層あこの壁面で段切れを
起し易いので配線金属層の被覆性を良好にさせるよう
に、コンタクトホールの壁面をテーパー形状にする工夫
が行なわれている。
路素子等では電極配線が必要となるが、これに不可欠な
コンタクトホールの形成方法の１つとしてＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法が実用化さ
れている。しかしながら、このＲＩＥ法によるコンタク
トホールの壁面はほぼ垂直に近い形状となって、コンタ
クトホールに堆積する配線金属層あこの壁面で段切れを
起し易いので配線金属層の被覆性を良好にさせるよう
に、コンタクトホールの壁面をテーパー形状にする工夫
が行なわれている。
【０００４】図３は等方性エッチングと異方性エッチン
グにより、テーパー形状を得ようとする従来技術である
（特開昭６３−２５８０２１号公報）。
グにより、テーパー形状を得ようとする従来技術である
（特開昭６３−２５８０２１号公報）。
【０００５】図３（ａ）に示すように第１の導電性金属
層（今後配線層と記載する）２５に対応する位置のフォ
トレジストのコンタクトホール用パターン２４を設け、
これをマスクにしてフッ化アンモニウム液で層間絶縁膜
２３の厚さの約１／３程度までウェットエッチングを行
う。
層（今後配線層と記載する）２５に対応する位置のフォ
トレジストのコンタクトホール用パターン２４を設け、
これをマスクにしてフッ化アンモニウム液で層間絶縁膜
２３の厚さの約１／３程度までウェットエッチングを行
う。
【０００６】次に同図（ｂ）に示すようにフォトレジス
ト２４をマスクとしてＲＩＥ法による異方性エッチング
を行う。このＲＩＥでは通常の平行平板電極型の装置を
適用し、条件としてＣＦ4 ２０ＳＣＣＭ，Ｏ2 １０ＳＣ
ＣＭ，圧力１．２Ｐａ，ＲＦ電力３５０Ｗを使用する。
ト２４をマスクとしてＲＩＥ法による異方性エッチング
を行う。このＲＩＥでは通常の平行平板電極型の装置を
適用し、条件としてＣＦ4 ２０ＳＣＣＭ，Ｏ2 １０ＳＣ
ＣＭ，圧力１．２Ｐａ，ＲＦ電力３５０Ｗを使用する。
【０００７】この開口後は同図（ｃ）に示すように、フ
ォトレジスト２４を灰化除去する。この結果透孔２８は
その開口面付近を構成する凹部２９，第１の配線層２５
に接続しかつ凹部より径小な垂直部３０が得られ、しか
もこの椀状部２９の深さは全体のほぼ１／３以内であ
る。この椀状部２９の垂直部３０の境界に角部３１が
又、凹部２９の開口面にも角部３２が形成されるが、同
図（ｄ）に示すように前述のＲＩＥと同様な条件にて層
間絶縁膜２３を全面エッチバックすることによって、こ
の角部３１，３２が除去されると共にテーパー３３が得
られる。
ォトレジスト２４を灰化除去する。この結果透孔２８は
その開口面付近を構成する凹部２９，第１の配線層２５
に接続しかつ凹部より径小な垂直部３０が得られ、しか
もこの椀状部２９の深さは全体のほぼ１／３以内であ
る。この椀状部２９の垂直部３０の境界に角部３１が
又、凹部２９の開口面にも角部３２が形成されるが、同
図（ｄ）に示すように前述のＲＩＥと同様な条件にて層
間絶縁膜２３を全面エッチバックすることによって、こ
の角部３１，３２が除去されると共にテーパー３３が得
られる。
【０００８】
【発明が解決しようとする課題】このような従来のコン
タクトホールの形成方法では、段切れをおこし易い角部
３１，３２が必ず生じこの角部を取り除くため全面エッ
チバックを行う必要がああるが、このエッチバック量は
異方性エッチングのため垂直部３０がなくなるまでエッ
チングし続けなければならない。このため層間絶縁膜は
図３（ｄ）に示すように形成時膜厚と比べて約６０％程
度の厚さにまで減少してしまう。これは配線容量を大き
く変化させることになり、特性の悪化となる。さらに、
垂直部３０がなくなると、コンタクトホールの開口径は
エッチバックのわずかなオーバーエッチングに対して広
くなる方向に変化してしまい配線パターンの微細化が困
難になる。このために、層間絶縁膜の膜厚を厚く形成
し、コンタクトホール用フォトレジストの開口寸法を縮
小する必要があるが、これは加工精度の低下をまねき、
配線歩留が悪化するという問題があった。
タクトホールの形成方法では、段切れをおこし易い角部
３１，３２が必ず生じこの角部を取り除くため全面エッ
チバックを行う必要がああるが、このエッチバック量は
異方性エッチングのため垂直部３０がなくなるまでエッ
チングし続けなければならない。このため層間絶縁膜は
図３（ｄ）に示すように形成時膜厚と比べて約６０％程
度の厚さにまで減少してしまう。これは配線容量を大き
く変化させることになり、特性の悪化となる。さらに、
垂直部３０がなくなると、コンタクトホールの開口径は
エッチバックのわずかなオーバーエッチングに対して広
くなる方向に変化してしまい配線パターンの微細化が困
難になる。このために、層間絶縁膜の膜厚を厚く形成
し、コンタクトホール用フォトレジストの開口寸法を縮
小する必要があるが、これは加工精度の低下をまねき、
配線歩留が悪化するという問題があった。
【０００９】
【課題を解決するための手段】本発明では、基板上に層
間絶縁膜を形成し、第１のレジストをマスクにして異方
性ドライエッチングを行い、層間絶縁膜に段差を設ける
工程と、第１のレジストをマスクにして、異方性エッチ
ングにて第１の側壁膜と層間絶縁膜をエッチングする工
程と、第２のレジストを除去後、第２の側壁膜を形成す
る工程と異方性エッチングにより全面エッチバックして
層間絶縁膜を開口する工程とを含んでいる。かくして、
コンタクトホールの壁面に側壁膜を階段状に残すことに
よりテーパー開口形状が得られる。
間絶縁膜を形成し、第１のレジストをマスクにして異方
性ドライエッチングを行い、層間絶縁膜に段差を設ける
工程と、第１のレジストをマスクにして、異方性エッチ
ングにて第１の側壁膜と層間絶縁膜をエッチングする工
程と、第２のレジストを除去後、第２の側壁膜を形成す
る工程と異方性エッチングにより全面エッチバックして
層間絶縁膜を開口する工程とを含んでいる。かくして、
コンタクトホールの壁面に側壁膜を階段状に残すことに
よりテーパー開口形状が得られる。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体素子の工程断面図
である。まず図１（ａ）に示すように、基板１上にＣＶ
Ｄ法により厚さ７５００オングストロームの絶縁膜であ
るＳｉＯ2 膜２を形成しコンタクホール用パターンであ
る第１のレジスト（図示しない）をマスクにしてＲＩＥ
法により異方性ドライエッチングを施す。この時の条件
としてＣＦ4 又はＣＨＦ3 ガスで圧力は１Ｐａ、マイク
ロ波電力は３００〜５００Ｗが適当である。その後、第
１のレジストを除去し、第１の側壁膜をＣＶＤ法により
厚さ２５００オングストロームのＳｉＯ2 膜３を形成す
る。
る。図１は本発明の一実施例の半導体素子の工程断面図
である。まず図１（ａ）に示すように、基板１上にＣＶ
Ｄ法により厚さ７５００オングストロームの絶縁膜であ
るＳｉＯ2 膜２を形成しコンタクホール用パターンであ
る第１のレジスト（図示しない）をマスクにしてＲＩＥ
法により異方性ドライエッチングを施す。この時の条件
としてＣＦ4 又はＣＨＦ3 ガスで圧力は１Ｐａ、マイク
ロ波電力は３００〜５００Ｗが適当である。その後、第
１のレジストを除去し、第１の側壁膜をＣＶＤ法により
厚さ２５００オングストロームのＳｉＯ2 膜３を形成す
る。
【００１１】次に図１（ｂ）に示すように、第２のレジ
スト４をステッパー又は電子ビーム露光機を用いてコン
タクトホール用パターンを形成し、さらに、第２のレジ
スト４をマスクにしてＲＩＥ法により異方性ドライエッ
チングを施す。この時の条件は同図（ａ）の場合とほぼ
同様でよい。この時のエッチング量は第１の側壁膜３を
エッチングし、さらに絶縁膜２を２５００オングストロ
ーム程度エッチングした所で停止する。その後、第２の
レジスト４を除去し、図１（ｃ）に示すように、第２の
側壁膜をＣＶＤ法により２５００オングストロームの厚
さでＳｉＯ膜５を形成する。
スト４をステッパー又は電子ビーム露光機を用いてコン
タクトホール用パターンを形成し、さらに、第２のレジ
スト４をマスクにしてＲＩＥ法により異方性ドライエッ
チングを施す。この時の条件は同図（ａ）の場合とほぼ
同様でよい。この時のエッチング量は第１の側壁膜３を
エッチングし、さらに絶縁膜２を２５００オングストロ
ーム程度エッチングした所で停止する。その後、第２の
レジスト４を除去し、図１（ｃ）に示すように、第２の
側壁膜をＣＶＤ法により２５００オングストロームの厚
さでＳｉＯ膜５を形成する。
【００１２】その後、図１（ｄ）に示すようにＲＩＥ法
又はＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）プラズマ法により異方性エッチン
グにより全面エッチバックを行う。
又はＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）プラズマ法により異方性エッチン
グにより全面エッチバックを行う。
【００１３】この時の条件はＲＩＥ法の場合はガスはＳ
Ｆ6 ガスを圧力１Ｐａ，マイクロ波電力は１００〜３０
０Ｗが適当である。又、ＥＣＲ法の場合はガスはＳＦ6
ガスを圧力は０．１Ｐａ，マイクロ波電力は１００〜２
００Ｗが適当である。この条件は異方性エッチングを保
ちながら開口時の基板１へのドライエッチング損傷を低
減するためである。この時のエッチバックのエッチング
量は第２の側壁膜５（厚さ２５００オングストローム）
と絶縁膜２の残り膜厚２５００オングストロームの合計
である５０００オングストロームに若干のオーバーエッ
チ（通常２〜５割程度増し）を行う。
Ｆ6 ガスを圧力１Ｐａ，マイクロ波電力は１００〜３０
０Ｗが適当である。又、ＥＣＲ法の場合はガスはＳＦ6
ガスを圧力は０．１Ｐａ，マイクロ波電力は１００〜２
００Ｗが適当である。この条件は異方性エッチングを保
ちながら開口時の基板１へのドライエッチング損傷を低
減するためである。この時のエッチバックのエッチング
量は第２の側壁膜５（厚さ２５００オングストローム）
と絶縁膜２の残り膜厚２５００オングストロームの合計
である５０００オングストロームに若干のオーバーエッ
チ（通常２〜５割程度増し）を行う。
【００１４】この結果、絶縁膜２の開口部の角部及び壁
面には第１の側壁膜３と第２の側壁膜５が階段状に残
る。さらに図１（ａ）〜（ｄ）からわかるように段差部
でのＣＶＤ法によるＳｉＯ2 膜の形状は、なめらかな円
弧形状となるので、全面エッチバック後の段差部に残る
側壁膜であるＳｉＯ2 膜３，５もなめらかな円弧形状と
なるため図１（ｄ）に示すようになめらかテーパー開口
形状が得られることになる。
面には第１の側壁膜３と第２の側壁膜５が階段状に残
る。さらに図１（ａ）〜（ｄ）からわかるように段差部
でのＣＶＤ法によるＳｉＯ2 膜の形状は、なめらかな円
弧形状となるので、全面エッチバック後の段差部に残る
側壁膜であるＳｉＯ2 膜３，５もなめらかな円弧形状と
なるため図１（ｄ）に示すようになめらかテーパー開口
形状が得られることになる。
【００１５】次に、本発明の第２の実施例について図面
を参照して説明する。図２は一実施例の半導体素子の工
程断面図である。まず図２（ａ）に示すように、基板１
上に絶縁膜２をＣＶＤ法により厚さ約１２５００オング
ストロームのＳｉＯ2 膜を形成し、第１のレジスト（図
示しない）をマスクにしてＲＩＥ法によりＳｉＯ2 膜２
を２５００オングストロームエッチングする。この時の
条件は図１の場合と同様である。その後、第１のレジス
トを除去し第１の側壁膜としてＣＶＤ法で厚さ２５００
オングストロームのＳｉＯ2 膜３を形成する。
を参照して説明する。図２は一実施例の半導体素子の工
程断面図である。まず図２（ａ）に示すように、基板１
上に絶縁膜２をＣＶＤ法により厚さ約１２５００オング
ストロームのＳｉＯ2 膜を形成し、第１のレジスト（図
示しない）をマスクにしてＲＩＥ法によりＳｉＯ2 膜２
を２５００オングストロームエッチングする。この時の
条件は図１の場合と同様である。その後、第１のレジス
トを除去し第１の側壁膜としてＣＶＤ法で厚さ２５００
オングストロームのＳｉＯ2 膜３を形成する。
【００１６】次に図２（ｂ）に示すように第２のレジス
ト４をマスクにしてＲＩＥ法により第１の側壁膜３をエ
ッチングし、さらに絶縁膜２を２５００オングストロー
ムエッチングする。その後、第２のレジスト４を除去す
る。次に図２（ｃ）に示すように、第２の側壁膜として
ＣＶＤ法いより厚さ２５００オングストロームのＳｉＯ
2 膜５を形成し、ステッパー又は電子ビーム露光機を用
いてコンタクトホール用のパターンを形成した第３のレ
ジスト１４をマスクにしてＲＩＥ法により第２の側壁膜
５をエッチングし、さらに絶縁膜２を２５００オングス
トロームエッチングする。その後、第３のレジスト１４
を除去する。
ト４をマスクにしてＲＩＥ法により第１の側壁膜３をエ
ッチングし、さらに絶縁膜２を２５００オングストロー
ムエッチングする。その後、第２のレジスト４を除去す
る。次に図２（ｃ）に示すように、第２の側壁膜として
ＣＶＤ法いより厚さ２５００オングストロームのＳｉＯ
2 膜５を形成し、ステッパー又は電子ビーム露光機を用
いてコンタクトホール用のパターンを形成した第３のレ
ジスト１４をマスクにしてＲＩＥ法により第２の側壁膜
５をエッチングし、さらに絶縁膜２を２５００オングス
トロームエッチングする。その後、第３のレジスト１４
を除去する。
【００１７】次に、図２（ｄ）に示すように第３の側壁
膜としてＣＶＤ法により厚さ１５００オングストローム
のＳｉＯ2 膜６を形成し、ＲＩＥ法又はＥＣＲ法により
異方性エッチング条件下で全面エッチバックを行う。こ
の時の条件は図１（ｄ）と同様である。
膜としてＣＶＤ法により厚さ１５００オングストローム
のＳｉＯ2 膜６を形成し、ＲＩＥ法又はＥＣＲ法により
異方性エッチング条件下で全面エッチバックを行う。こ
の時の条件は図１（ｄ）と同様である。
【００１８】この結果、絶縁膜２の開口部の角部及び壁
面には第１の側壁膜３と第２の側壁膜５及び第３の側壁
膜６が階段状に残り、第１の実施例と同様の理由によ
り、第１〜３の側壁膜はなめらかな円弧形状となるので
コンタクトホールの開口形状もなめらかなテーパー開口
形状が得られる。第２の実施例の場合、アスペクト比
（コンタクトホール径に対する絶縁膜の厚膜）が大きい
開口形状を配線被覆性をそこなうことなく形成すること
ができ、配線容量低減による性能の向上及びコンタクト
ホール径の縮小による微細化が図ることができという利
点がある。
面には第１の側壁膜３と第２の側壁膜５及び第３の側壁
膜６が階段状に残り、第１の実施例と同様の理由によ
り、第１〜３の側壁膜はなめらかな円弧形状となるので
コンタクトホールの開口形状もなめらかなテーパー開口
形状が得られる。第２の実施例の場合、アスペクト比
（コンタクトホール径に対する絶縁膜の厚膜）が大きい
開口形状を配線被覆性をそこなうことなく形成すること
ができ、配線容量低減による性能の向上及びコンタクト
ホール径の縮小による微細化が図ることができという利
点がある。
【００１９】
【発明の効果】以上説明したように本発明は絶縁膜に異
方性エッチングで段差を設け、その段差上に側壁膜を形
成し異方性エッチングで全面エッチバックをすることで
アスペクト比（コンタクトホール径に対する絶縁膜の膜
厚）が大きくてもなめらかなテーパー開口形状が得られ
るので配線被覆性が良い微細なコンタクトホールが歩留
り良く形成できるという利点がある。又、寸法バラツキ
もすべて異方性エッチングを用いているので従来のよう
に等方性エッチングを用いた場合と比べて寸法バラツキ
が小さいという利点がある。なお、側壁膜の厚さバラツ
キによっても寸法は変動するが通常膜厚バラツキは±１
００〜３００オングストローム程度であり、この場合の
寸法変動は０．０１〜０．０３μｍ以内であり、他工程
の寸法変動に比べて小さい。
方性エッチングで段差を設け、その段差上に側壁膜を形
成し異方性エッチングで全面エッチバックをすることで
アスペクト比（コンタクトホール径に対する絶縁膜の膜
厚）が大きくてもなめらかなテーパー開口形状が得られ
るので配線被覆性が良い微細なコンタクトホールが歩留
り良く形成できるという利点がある。又、寸法バラツキ
もすべて異方性エッチングを用いているので従来のよう
に等方性エッチングを用いた場合と比べて寸法バラツキ
が小さいという利点がある。なお、側壁膜の厚さバラツ
キによっても寸法は変動するが通常膜厚バラツキは±１
００〜３００オングストローム程度であり、この場合の
寸法変動は０．０１〜０．０３μｍ以内であり、他工程
の寸法変動に比べて小さい。
【図１】本発明の第１の実施例の半導体素子の工程断面
図。
図。
【図２】本発明の第２の実施例の半導体素子の工程断面
図。
図。
【図３】従来例の半導体素子の工程断面図。
１，２１ 基板 ２，２２，２３ 酸化膜 ３，５，６ 側壁酸化膜 ４，１４，２４ レジスト ２５ 第１の配線層 ２６ 開口パターン ２８ 透孔 ２９ 椀状部 ３０ 垂直部 ３１，３２ 鋭角部 ３３ テーパー部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｆ
Claims (2)
- 【請求項１】 半導体基板上に形成した絶縁膜を異方性
エッチングにより、前記絶縁膜の全面をエッチバックし
た後の開口部壁面に、側壁膜が階級状に残る構造を有す
ることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を形成し、第１の
レジストをマスクにして異方性ドライエッチングを行い
前記絶縁膜に段差を形成する工程と、第１のレジストを
除去後、第１の側壁膜を形成する工程と、第２のレジス
トをマスクにして異方性ドライエッチングを行い第１の
側壁膜と前記絶縁膜をエッチングする工程と、第２のレ
ジストを除去後第２の側壁膜を形成する工程と、異方性
ドライエッチングにより前記半導体基板全面をエッチバ
ックして前記絶縁膜を開口する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332152A JP2715877B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332152A JP2715877B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193126A true JPH07193126A (ja) | 1995-07-28 |
| JP2715877B2 JP2715877B2 (ja) | 1998-02-18 |
Family
ID=18251735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5332152A Expired - Fee Related JP2715877B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715877B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491831A (zh) * | 2019-07-26 | 2019-11-22 | 福建省福联集成电路有限公司 | 一种制作通孔的方法及制得的器件 |
| CN113690138A (zh) * | 2020-05-18 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170418A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH03209828A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 多層構造半導体装置の製造方法 |
-
1993
- 1993-12-27 JP JP5332152A patent/JP2715877B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170418A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH03209828A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 多層構造半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491831A (zh) * | 2019-07-26 | 2019-11-22 | 福建省福联集成电路有限公司 | 一种制作通孔的方法及制得的器件 |
| CN113690138A (zh) * | 2020-05-18 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715877B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| KR0126801B1 (ko) | 반도체 장치의 배선 형성방법 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| US6465346B2 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| US7163017B2 (en) | Polysilicon etch useful during the manufacture of a semiconductor device | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| US20040121593A1 (en) | Method for manufacturing semiconductor device through use of mask material | |
| JPH0590197A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JP3780657B2 (ja) | エッチング方法 | |
| KR100399933B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100451989B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100562269B1 (ko) | 반도체 소자의 비아 형성 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100252901B1 (ko) | 반도체소자 제조방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JP2004235297A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |