JPH11135626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11135626A JPH11135626A JP9299839A JP29983997A JPH11135626A JP H11135626 A JPH11135626 A JP H11135626A JP 9299839 A JP9299839 A JP 9299839A JP 29983997 A JP29983997 A JP 29983997A JP H11135626 A JPH11135626 A JP H11135626A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- photoresist
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011248 coating agent Substances 0.000 claims abstract description 23
- 238000000576 coating method Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 29
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 5
- 230000009977 dual effect Effects 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- OMOWTHJGAMXCLT-UHFFFAOYSA-N cyclobuten-1-ylmethylbenzene Chemical compound C=1C=CC=CC=1CC1=CCC1 OMOWTHJGAMXCLT-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 配線形成の際にコンタクトホールを高いアス
ペクト比でエッチングして寸法制度良く形成し得る半導
体装置の製造方法を提供すること。 【解決手段】 この半導体装置の製造方法では、Ｓｉ基
板１０１の拡散層１０３上に絶縁膜１０５，１０６を形
成し、絶縁膜１０６上でパターニングされたフォトレジ
スト１０７をマスクとして異方性ドライエッチングによ
り絶縁膜１０５より絶縁膜１０６の方がエッチングレー
トが早い条件でコンタクトホール１０８を開口する。フ
ォトレジスト１０７を除去した後に基板全面に有機系塗
布膜１０９を塗布し、この上に形成した第３の絶縁膜１
１０上でパターニングされたフォトレジスト１１１をマ
スクとしてシリコン酸化膜１１０をエッチングした後、
シリコン酸化膜１１０をマスクとして有機系塗布膜１０
９をエッチングして配線溝１１２を形成するが、フォト
レジスト１１１も同時にエッチングされる。
ペクト比でエッチングして寸法制度良く形成し得る半導
体装置の製造方法を提供すること。 【解決手段】 この半導体装置の製造方法では、Ｓｉ基
板１０１の拡散層１０３上に絶縁膜１０５，１０６を形
成し、絶縁膜１０６上でパターニングされたフォトレジ
スト１０７をマスクとして異方性ドライエッチングによ
り絶縁膜１０５より絶縁膜１０６の方がエッチングレー
トが早い条件でコンタクトホール１０８を開口する。フ
ォトレジスト１０７を除去した後に基板全面に有機系塗
布膜１０９を塗布し、この上に形成した第３の絶縁膜１
１０上でパターニングされたフォトレジスト１１１をマ
スクとしてシリコン酸化膜１１０をエッチングした後、
シリコン酸化膜１１０をマスクとして有機系塗布膜１０
９をエッチングして配線溝１１２を形成するが、フォト
レジスト１１１も同時にエッチングされる。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてデュアル
ダマシン法によるヴィアホール，コンタクトホール，配
線溝等の形成を要する半導体装置の製造方法に関する。
ダマシン法によるヴィアホール，コンタクトホール，配
線溝等の形成を要する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、一般的に半導体装置の製造方法に
おいて配線を形成する場合、配線金属を半導体基板上全
面に形成した後、フォトレジストを用いて配線パターン
を形成し、このフォトレジストをエッチングマスクとし
て配線金属をエッチングする手順で行っている。
おいて配線を形成する場合、配線金属を半導体基板上全
面に形成した後、フォトレジストを用いて配線パターン
を形成し、このフォトレジストをエッチングマスクとし
て配線金属をエッチングする手順で行っている。
【０００３】しかしながら、近年の微細化パターンが要
求される半導体装置では、配線金属をエッチングするだ
けでは困難になるため、例えばＵＳＰ４９４４８３６に
開示されているように、配線パターンが形成される部分
の絶縁膜を溝状にエッチングし、ここに配線金属を埋め
込むことで配線を形成する提案や、或いは更にこの方法
を発展させたものとしてＵＳＰ４７８９６４８に開示さ
れているように、下層の素子や配線と接続をとるための
ヴィアホールの形成を連続して自己整合的に行い、ヴィ
アホール及び配線溝を同時に金属で埋め込みヴィアプラ
グと配線を同時に形成することにより、工程を短縮し、
且つヴィアと配線の露光時に起こるパターンの目ずれに
よる不良の抑制を可能にした提案（この方法はデュアル
ダマシン法と呼ばれ、今後の半導体装置の製造方法にお
いて重要視される技術となっている）がなされている。
求される半導体装置では、配線金属をエッチングするだ
けでは困難になるため、例えばＵＳＰ４９４４８３６に
開示されているように、配線パターンが形成される部分
の絶縁膜を溝状にエッチングし、ここに配線金属を埋め
込むことで配線を形成する提案や、或いは更にこの方法
を発展させたものとしてＵＳＰ４７８９６４８に開示さ
れているように、下層の素子や配線と接続をとるための
ヴィアホールの形成を連続して自己整合的に行い、ヴィ
アホール及び配線溝を同時に金属で埋め込みヴィアプラ
グと配線を同時に形成することにより、工程を短縮し、
且つヴィアと配線の露光時に起こるパターンの目ずれに
よる不良の抑制を可能にした提案（この方法はデュアル
ダマシン法と呼ばれ、今後の半導体装置の製造方法にお
いて重要視される技術となっている）がなされている。
【０００４】一方、微細化パターンに伴う別の問題とし
て、隣接する配線間の寄生容量による信号の伝達速度の
低下やクロストークの発生等がある。こうした問題の対
策としては、配線間に低誘電率の絶縁膜を用いる構造と
することが一般的になっている。このような低誘電率の
絶縁膜としては、有機・無機の塗布膜，フッ素を含んだ
シリコン酸化膜，フッ素を含んだ非晶質の炭素膜等が検
討されている。特に有機系の絶縁膜は比誘電率が特に低
く、有望な材料となっている。
て、隣接する配線間の寄生容量による信号の伝達速度の
低下やクロストークの発生等がある。こうした問題の対
策としては、配線間に低誘電率の絶縁膜を用いる構造と
することが一般的になっている。このような低誘電率の
絶縁膜としては、有機・無機の塗布膜，フッ素を含んだ
シリコン酸化膜，フッ素を含んだ非晶質の炭素膜等が検
討されている。特に有機系の絶縁膜は比誘電率が特に低
く、有望な材料となっている。
【０００５】従って、上述したデュアルダマシン法や有
機系絶縁膜の適用は今後の半導体装置の製造分野におい
て不可欠な技術とみなされている。
機系絶縁膜の適用は今後の半導体装置の製造分野におい
て不可欠な技術とみなされている。
【０００６】図４は、従来の一般的なデュアルダマシン
法を適用した半導体装置の製造工程における中途工程で
の要部構造を側面断面図により示したものである。ここ
では、素子分離領域３０１が形成されたＳｉ基板３００
上に第１のエッチングストッパ３０２，第１の層間絶縁
膜３０３，第２のエッチングストッパ３０４，第２の層
間絶縁膜３０５，及びフォトレジスト３０６がこの順で
積層され、これらの積層部にコンタクトホール３０７が
開口された構造になっている。
法を適用した半導体装置の製造工程における中途工程で
の要部構造を側面断面図により示したものである。ここ
では、素子分離領域３０１が形成されたＳｉ基板３００
上に第１のエッチングストッパ３０２，第１の層間絶縁
膜３０３，第２のエッチングストッパ３０４，第２の層
間絶縁膜３０５，及びフォトレジスト３０６がこの順で
積層され、これらの積層部にコンタクトホール３０７が
開口された構造になっている。
【０００７】こうした構造を成すためのデュアルダマシ
ン法では、先にコンタクトホール３０７を開口し、次に
配線溝の露光，エッチングを行う。このとき、コンタク
トホール３０７のエッチングは第２の層間絶縁膜３０
５，第２のエッチングストッパ３０４，第１の層間絶縁
膜３０３，及び第１のエッチングストッパ３０２に関し
て４ステップのエッチングが必要になる。尚、第１のエ
ッチングストッパ３０２は、図示のように集積度の高い
半導体装置において、素子領域と素子分離領域３０１に
及んでコンタクトホール３０７が開口した場合、素子分
離領域３０１のシリコン酸化膜がエッチングされるのを
防ぐために設けられている。
ン法では、先にコンタクトホール３０７を開口し、次に
配線溝の露光，エッチングを行う。このとき、コンタク
トホール３０７のエッチングは第２の層間絶縁膜３０
５，第２のエッチングストッパ３０４，第１の層間絶縁
膜３０３，及び第１のエッチングストッパ３０２に関し
て４ステップのエッチングが必要になる。尚、第１のエ
ッチングストッパ３０２は、図示のように集積度の高い
半導体装置において、素子領域と素子分離領域３０１に
及んでコンタクトホール３０７が開口した場合、素子分
離領域３０１のシリコン酸化膜がエッチングされるのを
防ぐために設けられている。
【０００８】例えば層間絶縁膜としてシリコン酸化膜，
エッチングストッパとしてシリコン窒化膜を用いた場
合、シリコン酸化膜のエッチング条件は例えばＣＨＦ3
／Ａｒ＝２０／５８０ｓｃｃｍ，基板温度１０℃，バイ
アスパワー２５Ｗとし、シリコン窒化膜のエッチング条
件はＣＦ4 ／Ｈ2 ／Ａｒ＝２０／２０／５６０ｓｃｃ
ｍ，基板温度１０℃，バイアスパワー２５Ｗとして行
う。
エッチングストッパとしてシリコン窒化膜を用いた場
合、シリコン酸化膜のエッチング条件は例えばＣＨＦ3
／Ａｒ＝２０／５８０ｓｃｃｍ，基板温度１０℃，バイ
アスパワー２５Ｗとし、シリコン窒化膜のエッチング条
件はＣＦ4 ／Ｈ2 ／Ａｒ＝２０／２０／５６０ｓｃｃ
ｍ，基板温度１０℃，バイアスパワー２５Ｗとして行
う。
【０００９】図５は、従来のデュアルダマシン法を適用
した他の半導体装置の製造工程（ＵＳＰ４７８９６４８
に開示されたもの）における中途工程での要部構造を側
面断面図により示したものである。ここでは、Ｓｉ基板
４０１上に第１のエッチングストッパ４０２，第１の層
間絶縁膜４０３，第２のエッチングストッパ４０４，第
２の層間絶縁膜４０５が形成されて溝を埋め込んだ反射
防止塗布膜４０８，及びパターン化されたフォトレジス
ト４０６がこの順で積層された構造になっている。
した他の半導体装置の製造工程（ＵＳＰ４７８９６４８
に開示されたもの）における中途工程での要部構造を側
面断面図により示したものである。ここでは、Ｓｉ基板
４０１上に第１のエッチングストッパ４０２，第１の層
間絶縁膜４０３，第２のエッチングストッパ４０４，第
２の層間絶縁膜４０５が形成されて溝を埋め込んだ反射
防止塗布膜４０８，及びパターン化されたフォトレジス
ト４０６がこの順で積層された構造になっている。
【００１０】こうした構造を成すためのデュアルダマシ
ン法では、溝の形成を先に行い、微細なパターンを露光
により形成するためにコンタクトホールの露光前に溝を
反射防止塗布膜４０８に埋め込んで平坦化するもので、
コンタクトホールのエッチングの際にはこの反射防止塗
布膜４０８をエッチングする。
ン法では、溝の形成を先に行い、微細なパターンを露光
により形成するためにコンタクトホールの露光前に溝を
反射防止塗布膜４０８に埋め込んで平坦化するもので、
コンタクトホールのエッチングの際にはこの反射防止塗
布膜４０８をエッチングする。
【００１１】図６は、従来のデュアルダマシン法を適用
した別の半導体装置の製造工程（ＵＳＰ４９４４８３６
に開示されたもの）における中途工程での要部構造を側
面断面図により示したもので、同図（ａ）はその一工程
に関するもの，同図（ｂ）はその一工程後の他工程に関
するものである。ここでは、Ｓｉ基板５００上に第１の
エッチングストッパ５０１，第１の層間絶縁膜５０２，
パターン化された第２のエッチングストッパ５０３，第
２の層間絶縁膜５０４，及びパターン化されたフォトレ
ジスト５０５がこの順で積層され、配線溝５０６及びヴ
ィアホール５０７が形成される構造になっている。
した別の半導体装置の製造工程（ＵＳＰ４９４４８３６
に開示されたもの）における中途工程での要部構造を側
面断面図により示したもので、同図（ａ）はその一工程
に関するもの，同図（ｂ）はその一工程後の他工程に関
するものである。ここでは、Ｓｉ基板５００上に第１の
エッチングストッパ５０１，第１の層間絶縁膜５０２，
パターン化された第２のエッチングストッパ５０３，第
２の層間絶縁膜５０４，及びパターン化されたフォトレ
ジスト５０５がこの順で積層され、配線溝５０６及びヴ
ィアホール５０７が形成される構造になっている。
【００１２】こうした構造を成すためのデュアルダマシ
ン法では、フォトレジスト５０５及び第２のエッチング
ストッパ５０３がパターン化されており、配線溝５０６
及びヴィアホール５０７を形成するためのエッチング、
即ち、高アスペクト比のコンタクトエッチングの際にス
テップ数の多いエッチングをする必要がなく、先の２つ
の例に比べれば容易にコンタクトホールを形成できる。
ン法では、フォトレジスト５０５及び第２のエッチング
ストッパ５０３がパターン化されており、配線溝５０６
及びヴィアホール５０７を形成するためのエッチング、
即ち、高アスペクト比のコンタクトエッチングの際にス
テップ数の多いエッチングをする必要がなく、先の２つ
の例に比べれば容易にコンタクトホールを形成できる。
【００１３】
【発明が解決しようとする課題】上述した図４に示す一
般的なデュアルダマシン法を適用した半導体装置の製造
方法の場合、シリコン酸化膜やシリコン窒化膜をエッチ
ングする過程で製造上のばらつきを勘案して通常の膜厚
に対してオーバーエッチングをするが、このときに生じ
る横方向へのエッチング、或いはデポの発生によりコン
タクトホールの寸法の制御が非常に困難になっている。
特にこうしたデュアルダマシン法では、コンタクトホー
ルエッチングの際にエッチングされる膜厚は通常の方法
でエッチングされる膜厚に配線部分の絶縁膜の膜厚を加
えたものになるため、非常に高いアスペクト比になり、
微細なコンタクトホールのエッチングは一層困難なもの
になっている。
般的なデュアルダマシン法を適用した半導体装置の製造
方法の場合、シリコン酸化膜やシリコン窒化膜をエッチ
ングする過程で製造上のばらつきを勘案して通常の膜厚
に対してオーバーエッチングをするが、このときに生じ
る横方向へのエッチング、或いはデポの発生によりコン
タクトホールの寸法の制御が非常に困難になっている。
特にこうしたデュアルダマシン法では、コンタクトホー
ルエッチングの際にエッチングされる膜厚は通常の方法
でエッチングされる膜厚に配線部分の絶縁膜の膜厚を加
えたものになるため、非常に高いアスペクト比になり、
微細なコンタクトホールのエッチングは一層困難なもの
になっている。
【００１４】又、図５に示すデュアルダマシン法を適用
した他の半導体装置の製造方法の場合、微細なパターン
を露光により形成するためコンタクトホールの露光前に
予め形成した溝を反射防止塗布膜に埋め込んで平坦化す
る必要があるため、コンタクトホールのエッチングに際
して反射防止塗布膜をエッチングする余分な工数がかか
ってしまう上、上述したデュアルダマシン法の場合と同
様な難点がある。
した他の半導体装置の製造方法の場合、微細なパターン
を露光により形成するためコンタクトホールの露光前に
予め形成した溝を反射防止塗布膜に埋め込んで平坦化す
る必要があるため、コンタクトホールのエッチングに際
して反射防止塗布膜をエッチングする余分な工数がかか
ってしまう上、上述したデュアルダマシン法の場合と同
様な難点がある。
【００１５】更に、図６に示すデュアルダマシン法を適
用した別の半導体装置の製造方法の場合、高アスペクト
比のコンタクトエッチングの際にステップ数の多いエッ
チングをする必要がないので、上述した場合に比べれば
容易にコンタクトホールを形成できる長所があるが、そ
の反面、第２のエッチングストッパのエッチングレート
が第１の層間絶縁膜及び第２の層間絶縁膜のエッチング
レートの２０分の１以下になる必要があるため、実際に
用いられるシリコン窒化膜，シリコン酸化膜等の材料を
用いると、微細な配線溝を含む配線溝の深さの制御が非
常に困難となり、結果として製造上の余裕が少なく、歩
留まりが大きく低下してしまう。
用した別の半導体装置の製造方法の場合、高アスペクト
比のコンタクトエッチングの際にステップ数の多いエッ
チングをする必要がないので、上述した場合に比べれば
容易にコンタクトホールを形成できる長所があるが、そ
の反面、第２のエッチングストッパのエッチングレート
が第１の層間絶縁膜及び第２の層間絶縁膜のエッチング
レートの２０分の１以下になる必要があるため、実際に
用いられるシリコン窒化膜，シリコン酸化膜等の材料を
用いると、微細な配線溝を含む配線溝の深さの制御が非
常に困難となり、結果として製造上の余裕が少なく、歩
留まりが大きく低下してしまう。
【００１６】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、デュアルダマシン
法による配線形成の際にコンタクトホール，ヴィアホー
ル，配線溝を高いアスペクト比でエッチングして寸法制
度良く形成し得る半導体装置の製造方法を提供すること
にある。
なされたもので、その技術的課題は、デュアルダマシン
法による配線形成の際にコンタクトホール，ヴィアホー
ル，配線溝を高いアスペクト比でエッチングして寸法制
度良く形成し得る半導体装置の製造方法を提供すること
にある。
【００１７】
【課題を解決するための手段】本発明によれば、配線を
含む素子領域を有する半導体基板上に第１の絶縁膜を形
成する工程と、第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、第２の絶縁膜上に第１のフォトレジストを形
成する工程と、露光法により第１のフォトレジストにコ
ンタクトホール用パターンを形成する工程と、第１のフ
ォトレジストをマスクとして第１の絶縁膜及び第２の絶
縁膜を異方的にエッチングして素子領域の電気的導通を
得るコンタクトホールを開口する工程と、第１のフォト
レジストを除去した後にコンタクトホール内部を含む半
導体基板上全面に有機系絶縁膜を形成する工程と、有機
系絶縁膜上に第３の絶縁膜を形成する工程と、第３の絶
縁膜上に第２のフォトレジストを形成する工程と、露光
法により第２のフォトレジストに配線溝用パターンを形
成する工程と、第２のフォトレジストをマスクとして第
３の絶縁膜をエッチングする工程と、第３の絶縁膜をマ
スクとして有機系絶縁膜をエッチングして配線溝を形成
する工程と、コンタクトホールの内部及び配線溝の内部
を含む半導体基板全面に導体材料を形成する工程と、コ
ンタクトホールの内部及び配線溝の内部以外の導体材料
を除去する工程とを有する半導体装置の製造方法が得ら
れる。
含む素子領域を有する半導体基板上に第１の絶縁膜を形
成する工程と、第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、第２の絶縁膜上に第１のフォトレジストを形
成する工程と、露光法により第１のフォトレジストにコ
ンタクトホール用パターンを形成する工程と、第１のフ
ォトレジストをマスクとして第１の絶縁膜及び第２の絶
縁膜を異方的にエッチングして素子領域の電気的導通を
得るコンタクトホールを開口する工程と、第１のフォト
レジストを除去した後にコンタクトホール内部を含む半
導体基板上全面に有機系絶縁膜を形成する工程と、有機
系絶縁膜上に第３の絶縁膜を形成する工程と、第３の絶
縁膜上に第２のフォトレジストを形成する工程と、露光
法により第２のフォトレジストに配線溝用パターンを形
成する工程と、第２のフォトレジストをマスクとして第
３の絶縁膜をエッチングする工程と、第３の絶縁膜をマ
スクとして有機系絶縁膜をエッチングして配線溝を形成
する工程と、コンタクトホールの内部及び配線溝の内部
を含む半導体基板全面に導体材料を形成する工程と、コ
ンタクトホールの内部及び配線溝の内部以外の導体材料
を除去する工程とを有する半導体装置の製造方法が得ら
れる。
【００１８】又、本発明によれば、上記半導体装置の製
造方法において、有機系絶縁膜をエッチングして配線溝
を形成する工程では、第２のフォトレジストを同時に除
去する半導体装置の製造方法が得られる。
造方法において、有機系絶縁膜をエッチングして配線溝
を形成する工程では、第２のフォトレジストを同時に除
去する半導体装置の製造方法が得られる。
【００１９】更に、本発明によれば、上記半導体装置の
製造方法において、有機系絶縁膜を形成する工程では、
有機系絶縁膜を塗布により形成する半導体装置の製造方
法が得られる。
製造方法において、有機系絶縁膜を形成する工程では、
有機系絶縁膜を塗布により形成する半導体装置の製造方
法が得られる。
【００２０】加えて、本発明によれば、上記半導体装置
の製造方法において、ヴィアホールを開口する工程で
は、第１の絶縁膜より第２の絶縁膜の方がエッチングレ
ートが早い条件で該第１の絶縁膜が表面に露出するまで
該第２の絶縁膜をエッチングする第１の段階と、第１の
絶縁膜をエッチングする第２の段階とを有する半導体装
置の製造方法が得られる。
の製造方法において、ヴィアホールを開口する工程で
は、第１の絶縁膜より第２の絶縁膜の方がエッチングレ
ートが早い条件で該第１の絶縁膜が表面に露出するまで
該第２の絶縁膜をエッチングする第１の段階と、第１の
絶縁膜をエッチングする第２の段階とを有する半導体装
置の製造方法が得られる。
【００２１】一方、本発明によれば、配線を含む素子領
域を有する半導体基板上に第１の絶縁膜を形成する工程
と、第１の絶縁膜上に第１のフォトレジストを形成する
工程と、露光法により第１のフォトレジストにヴィアホ
ール用パターンを形成する工程と、第１のフォトレジス
トをマスクとして第１の絶縁膜をエッチングして素子領
域の電気的導通を得るヴィアホールを開口する工程と、
第１のフォトレジストを除去した後にヴィアホールの内
部を含む半導体基板上全面に有機系絶縁膜を形成する工
程と、有機系絶縁膜上に第２の絶縁膜を形成する工程
と、第２の絶縁膜上に第２のフォトレジストを形成する
工程と、露光法により第２のフォトレジストに配線溝用
パターンを形成する工程と、第２のフォトレジストをマ
スクとして第２の絶縁膜をエッチングする工程と、第２
の絶縁膜をマスクとして有機系絶縁膜をエッチングして
配線溝を形成する工程と、ヴィアホールの内部及び配線
溝の内部を含む半導体基板全面に導体材料を形成する工
程と、ヴィアホールの内部及び配線溝の内部以外の導体
材料を除去する工程とを有する半導体装置の製造方法が
得られる。
域を有する半導体基板上に第１の絶縁膜を形成する工程
と、第１の絶縁膜上に第１のフォトレジストを形成する
工程と、露光法により第１のフォトレジストにヴィアホ
ール用パターンを形成する工程と、第１のフォトレジス
トをマスクとして第１の絶縁膜をエッチングして素子領
域の電気的導通を得るヴィアホールを開口する工程と、
第１のフォトレジストを除去した後にヴィアホールの内
部を含む半導体基板上全面に有機系絶縁膜を形成する工
程と、有機系絶縁膜上に第２の絶縁膜を形成する工程
と、第２の絶縁膜上に第２のフォトレジストを形成する
工程と、露光法により第２のフォトレジストに配線溝用
パターンを形成する工程と、第２のフォトレジストをマ
スクとして第２の絶縁膜をエッチングする工程と、第２
の絶縁膜をマスクとして有機系絶縁膜をエッチングして
配線溝を形成する工程と、ヴィアホールの内部及び配線
溝の内部を含む半導体基板全面に導体材料を形成する工
程と、ヴィアホールの内部及び配線溝の内部以外の導体
材料を除去する工程とを有する半導体装置の製造方法が
得られる。
【００２２】又、本発明によれば、上記半導体装置の製
造方法において、有機系絶縁膜をエッチングして配線溝
を形成する工程では、第２のフォトレジストを同時に除
去する半導体装置の製造方法が得られる。
造方法において、有機系絶縁膜をエッチングして配線溝
を形成する工程では、第２のフォトレジストを同時に除
去する半導体装置の製造方法が得られる。
【００２３】更に、本発明によれば、上記半導体装置の
製造方法において、有機系絶縁膜を形成する工程では、
有機系絶縁膜を塗布により形成する半導体装置の製造方
法が得られる。
製造方法において、有機系絶縁膜を形成する工程では、
有機系絶縁膜を塗布により形成する半導体装置の製造方
法が得られる。
【００２４】
【発明の実施の形態】以下に実施例を挙げ、本発明の半
導体装置の製造方法について、図面を参照して詳細に説
明する。
導体装置の製造方法について、図面を参照して詳細に説
明する。
【００２５】図１（ａ）〜（ｉ）は、本発明の一実施例
に係る半導体装置の製造方法を適用した製造工程を工程
別に示した側面断面図である。この製造工程では、先ず
図１（ａ）に示されるように、配線を含む図示されない
素子領域を有する拡散層１０３，ポリシリコン１０４，
及び素子分離領域１０２Ｓｉ基板１０１上にエッチング
ストッパとなる第１の絶縁膜としてシリコン窒化膜１０
５を化学気相成長法（ＣＶＤ）により５００オングスト
ロームの膜厚で形成し、続いてシリコン窒化膜１０５上
に第２の絶縁膜としてＢＰＳＧ膜１０６をＣＶＤ法によ
り２μｍの膜厚で形成してからＢＰＳＧ膜１０６表面を
化学的機械的研磨法により平坦化して拡散層１０３上の
合計膜厚が１μｍになるようにする。
に係る半導体装置の製造方法を適用した製造工程を工程
別に示した側面断面図である。この製造工程では、先ず
図１（ａ）に示されるように、配線を含む図示されない
素子領域を有する拡散層１０３，ポリシリコン１０４，
及び素子分離領域１０２Ｓｉ基板１０１上にエッチング
ストッパとなる第１の絶縁膜としてシリコン窒化膜１０
５を化学気相成長法（ＣＶＤ）により５００オングスト
ロームの膜厚で形成し、続いてシリコン窒化膜１０５上
に第２の絶縁膜としてＢＰＳＧ膜１０６をＣＶＤ法によ
り２μｍの膜厚で形成してからＢＰＳＧ膜１０６表面を
化学的機械的研磨法により平坦化して拡散層１０３上の
合計膜厚が１μｍになるようにする。
【００２６】次に、図１（ｂ）に示されるように、ＢＰ
ＳＧ膜１０６上に通常のフォトレジストを用いた露光法
により第１のフォトレジスト１０７にコンタクトホール
用パターンを形成した後、パターニングされた第１のフ
ォトレジスト１０７をマスクとして異方性ドライエッチ
ングによりコンタクトホール１０８を開口する。
ＳＧ膜１０６上に通常のフォトレジストを用いた露光法
により第１のフォトレジスト１０７にコンタクトホール
用パターンを形成した後、パターニングされた第１のフ
ォトレジスト１０７をマスクとして異方性ドライエッチ
ングによりコンタクトホール１０８を開口する。
【００２７】このコンタクトホール１０８を開口形成す
るためのエッチングは、図１（ｃ）のようにＢＰＳＧ膜
１０６のエッチングレートがシリコン窒化膜１０５より
高い条件で行ってシリコン窒化膜１０５表面でストップ
させる第１の段階と、図１（ｄ）に示されるように、第
２のステップとしてシリコン窒化膜１０５のエッチング
レートがシリコン酸化膜より早い条件でシリコン窒化膜
１０５をエッチングする第２の段階とに分けられる。
るためのエッチングは、図１（ｃ）のようにＢＰＳＧ膜
１０６のエッチングレートがシリコン窒化膜１０５より
高い条件で行ってシリコン窒化膜１０５表面でストップ
させる第１の段階と、図１（ｄ）に示されるように、第
２のステップとしてシリコン窒化膜１０５のエッチング
レートがシリコン酸化膜より早い条件でシリコン窒化膜
１０５をエッチングする第２の段階とに分けられる。
【００２８】こうした段階分けを行うことにより、コン
タクトホール１０８が素子分離領域１０２にはみ出す部
分があっても、素子分離領域１０２を構成するシリコン
酸化膜がエッチングされることが無く、素子の性能が損
なわれない。ここでのシリコン酸化膜のエッチング条件
は例えばＣ4 Ｆ8 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板
温度１０℃，バイアスパワー２５Ｗとし、シリコン窒化
膜のエッチング条件はＣＦ4 ／Ｈ2 ／Ａｒ＝２０／２０
／５６０ｓｃｃｍ，基板温度１０℃，バイアスパワー２
５Ｗとして行う。コンタクトホール１０８のエッチング
は２段階で済み、しかもアスペクト比も従来の配線をエ
ッチングする場合と同じにしているので、ここでのコン
タクトホール１０８は寸法精度良く形成される。
タクトホール１０８が素子分離領域１０２にはみ出す部
分があっても、素子分離領域１０２を構成するシリコン
酸化膜がエッチングされることが無く、素子の性能が損
なわれない。ここでのシリコン酸化膜のエッチング条件
は例えばＣ4 Ｆ8 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板
温度１０℃，バイアスパワー２５Ｗとし、シリコン窒化
膜のエッチング条件はＣＦ4 ／Ｈ2 ／Ａｒ＝２０／２０
／５６０ｓｃｃｍ，基板温度１０℃，バイアスパワー２
５Ｗとして行う。コンタクトホール１０８のエッチング
は２段階で済み、しかもアスペクト比も従来の配線をエ
ッチングする場合と同じにしているので、ここでのコン
タクトホール１０８は寸法精度良く形成される。
【００２９】更に、図１（ｅ）に示されるように、第１
のフォトレジスト１０７を除去した後にコンタクトホー
ル１０８内部を含むＢＰＳＧ膜１０６，シリコン窒化膜
１０５，拡散層１０３，及びポリシリコン１０４の表面
（即ち、半導体基板全面）に例えばベンジシクロブテン
（ＢＣＢ）等による有機系塗布膜１０９をコンタクトホ
ール１０８を含まない部分のＢＰＳＧ膜１０６上の膜厚
が０．５μｍになるように塗布し、この有機系塗布膜１
０９を３００℃でベークした後、有機系塗布膜１０９上
にプラズマＣＶＤ法により第３の絶縁膜としてシリコン
酸化膜１１０を２０００オングストロームの膜厚で形成
する。
のフォトレジスト１０７を除去した後にコンタクトホー
ル１０８内部を含むＢＰＳＧ膜１０６，シリコン窒化膜
１０５，拡散層１０３，及びポリシリコン１０４の表面
（即ち、半導体基板全面）に例えばベンジシクロブテン
（ＢＣＢ）等による有機系塗布膜１０９をコンタクトホ
ール１０８を含まない部分のＢＰＳＧ膜１０６上の膜厚
が０．５μｍになるように塗布し、この有機系塗布膜１
０９を３００℃でベークした後、有機系塗布膜１０９上
にプラズマＣＶＤ法により第３の絶縁膜としてシリコン
酸化膜１１０を２０００オングストロームの膜厚で形成
する。
【００３０】引き続き、図１（ｆ）に示されるように、
シリコン酸化膜１１０上に通常のフォトレジストを用い
た露光法により配線溝用パターンを形成してパターニン
グされた第２のフォトレジスト１１１を形成した後、図
１（ｇ）に示されるように、第２のフォトレジスト１１
１をマスクとしてシリコン酸化膜１１０をエッチングす
る。このエッチング条件は例えばＣ4 Ｆ8 ／Ａｒ＝２０
／５８０ｓｃｃｍ，基板温度１０℃，バイアスパワー２
５Ｗとして行う。
シリコン酸化膜１１０上に通常のフォトレジストを用い
た露光法により配線溝用パターンを形成してパターニン
グされた第２のフォトレジスト１１１を形成した後、図
１（ｇ）に示されるように、第２のフォトレジスト１１
１をマスクとしてシリコン酸化膜１１０をエッチングす
る。このエッチング条件は例えばＣ4 Ｆ8 ／Ａｒ＝２０
／５８０ｓｃｃｍ，基板温度１０℃，バイアスパワー２
５Ｗとして行う。
【００３１】次に、図１（ｈ）に示されるように、シリ
コン酸化膜１１０をマスクとして有機系塗布膜１０９を
エッチングして配線溝１１２を形成する。このエッチン
グ条件は例えばＣｌ2 ／Ｏ2 ＝１５０／１５０ｓｃｃ
ｍ，基板温度２０℃，バイアスパワー２５Ｗとして行
う。尚、ここでは同じ有機系材料から成る第２のフォト
レジスト１１１も同時にエッチングされるため、特別に
第２のフォトレジスト１１１の除去工程は必要無く、有
機系塗布膜１０９及びシリコン酸化膜のエッチング条件
は大きく異なるため、有機系絶縁膜１０９のエッチング
レートをシリコン酸化膜の５０倍程度にすることができ
る。
コン酸化膜１１０をマスクとして有機系塗布膜１０９を
エッチングして配線溝１１２を形成する。このエッチン
グ条件は例えばＣｌ2 ／Ｏ2 ＝１５０／１５０ｓｃｃ
ｍ，基板温度２０℃，バイアスパワー２５Ｗとして行
う。尚、ここでは同じ有機系材料から成る第２のフォト
レジスト１１１も同時にエッチングされるため、特別に
第２のフォトレジスト１１１の除去工程は必要無く、有
機系塗布膜１０９及びシリコン酸化膜のエッチング条件
は大きく異なるため、有機系絶縁膜１０９のエッチング
レートをシリコン酸化膜の５０倍程度にすることができ
る。
【００３２】最後に、基板全面に導体材料として図示さ
れないＴｉＮ等から成るバリアメタルを膜厚５００〜１
０００オングストロームで形成した後、図１（ｉ）に示
されるように、コンタクトホール１０８の内部及び配線
溝１１２の内部を含む基板全面にＣＶＤ法により導体材
料としてタングステン１１３を形成してからコンタクト
ホール１０８の内部及び配線溝１１２の内部以外の導体
材料としてタングステン１１３及びバリアメタルを化学
的機械的研磨法により取り除いて配線及びコンタクトプ
ラグを形成する。
れないＴｉＮ等から成るバリアメタルを膜厚５００〜１
０００オングストロームで形成した後、図１（ｉ）に示
されるように、コンタクトホール１０８の内部及び配線
溝１１２の内部を含む基板全面にＣＶＤ法により導体材
料としてタングステン１１３を形成してからコンタクト
ホール１０８の内部及び配線溝１１２の内部以外の導体
材料としてタングステン１１３及びバリアメタルを化学
的機械的研磨法により取り除いて配線及びコンタクトプ
ラグを形成する。
【００３３】図２（ａ）〜（ｆ）は、本発明の他の実施
例に係る半導体装置の製造方法を適用した製造工程を工
程別に示した側面断面図である。この製造工程では、先
ず図２（ａ）に示されるように、基板上の層間絶縁膜２
０１に形成されたアルミ又はアルミ合金から成るアルミ
配線２０２上（即ち、配線を含む素子領域を有する半導
体基板上とみなして良い）にＣＶＤ法により第１の絶縁
膜として第１のシリコン酸化膜２０３を膜厚０．８μｍ
で形成した後、第１のシリコン酸化膜２０３上に通常の
フォトレジストを用いた露光法によりヴィアホール用パ
ターンを形成してからパターニングされた第１のフォト
レジスト２０４をマスクとして第１のシリコン酸化膜２
０３をエッチングし、異方性ドライエッチングによりヴ
ィアホール２０５を開口する。エッチング条件はＣＨＦ
3 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板温度１０℃，バ
イアスパワー２５Ｗとして行う。
例に係る半導体装置の製造方法を適用した製造工程を工
程別に示した側面断面図である。この製造工程では、先
ず図２（ａ）に示されるように、基板上の層間絶縁膜２
０１に形成されたアルミ又はアルミ合金から成るアルミ
配線２０２上（即ち、配線を含む素子領域を有する半導
体基板上とみなして良い）にＣＶＤ法により第１の絶縁
膜として第１のシリコン酸化膜２０３を膜厚０．８μｍ
で形成した後、第１のシリコン酸化膜２０３上に通常の
フォトレジストを用いた露光法によりヴィアホール用パ
ターンを形成してからパターニングされた第１のフォト
レジスト２０４をマスクとして第１のシリコン酸化膜２
０３をエッチングし、異方性ドライエッチングによりヴ
ィアホール２０５を開口する。エッチング条件はＣＨＦ
3 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板温度１０℃，バ
イアスパワー２５Ｗとして行う。
【００３４】因みに、このでのアルミ配線２０２の形成
を先の一実施例でタングステン１１３の代わりにＡｌを
用いて行ったとすれば、このヴィアホール２０５のエッ
チングは先の一実施例のシリコン酸化膜１１０に相当す
る膜をエッチングした時点でストップする。エッチング
条件はＣＨＦ3 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板温
度１０℃，バイアスパワー２５Ｗとして行う。
を先の一実施例でタングステン１１３の代わりにＡｌを
用いて行ったとすれば、このヴィアホール２０５のエッ
チングは先の一実施例のシリコン酸化膜１１０に相当す
る膜をエッチングした時点でストップする。エッチング
条件はＣＨＦ3 ／Ａｒ＝２０／５８０ｓｃｃｍ，基板温
度１０℃，バイアスパワー２５Ｗとして行う。
【００３５】次に、図２（ｂ）に示されるように、第１
のフォトレジスト２０４を除去した後にヴィアホール２
０５内部を含むアルミ配線２０２及び第１のシリコン酸
化膜２０３の表面（即ち、半導体基板全面）に例えばＢ
ＣＢの有機系塗布膜２０６を第１のシリコン酸化膜２０
３上で膜厚０．７μｍとなるように塗布し、この有機系
塗布膜２０６上に第２の絶縁膜として第２のシリコン酸
化膜２０７をＣＶＤ法により形成する。
のフォトレジスト２０４を除去した後にヴィアホール２
０５内部を含むアルミ配線２０２及び第１のシリコン酸
化膜２０３の表面（即ち、半導体基板全面）に例えばＢ
ＣＢの有機系塗布膜２０６を第１のシリコン酸化膜２０
３上で膜厚０．７μｍとなるように塗布し、この有機系
塗布膜２０６上に第２の絶縁膜として第２のシリコン酸
化膜２０７をＣＶＤ法により形成する。
【００３６】更に、図２（ｃ）に示されるように、シリ
コン酸化膜２０７上に通常のフォトレジストを用いた露
光法により配線溝用パターンを形成してパターニングさ
れた第２のフォトレジスト２０８を形成した後、図２
（ｄ）に示されるように、第２のフォトレジスト２０８
をマスクとしてシリコン酸化膜２０７をエッチングす
る。このエッチング条件は、Ｃ4 Ｆ8 ／Ａｒ＝２０／５
８０ｓｃｃｍ，基板温度１０℃，バイアスパワー２５Ｗ
として行う。
コン酸化膜２０７上に通常のフォトレジストを用いた露
光法により配線溝用パターンを形成してパターニングさ
れた第２のフォトレジスト２０８を形成した後、図２
（ｄ）に示されるように、第２のフォトレジスト２０８
をマスクとしてシリコン酸化膜２０７をエッチングす
る。このエッチング条件は、Ｃ4 Ｆ8 ／Ａｒ＝２０／５
８０ｓｃｃｍ，基板温度１０℃，バイアスパワー２５Ｗ
として行う。
【００３７】引き続き、図２（ｅ）に示されるように、
シリコン酸化膜２０７をマスクとして有機系塗布膜２０
６をエッチングして配線溝を形成する。エッチング条件
はＣｌ2 ／Ｏ2 ＝１５０／１５０ｓｃｃｍ，基板温度２
０℃，バイアスパワー２５Ｗとして行う。尚、ここでは
図示されている第２のフォトレジスト２０８も同時に除
去される。
シリコン酸化膜２０７をマスクとして有機系塗布膜２０
６をエッチングして配線溝を形成する。エッチング条件
はＣｌ2 ／Ｏ2 ＝１５０／１５０ｓｃｃｍ，基板温度２
０℃，バイアスパワー２５Ｗとして行う。尚、ここでは
図示されている第２のフォトレジスト２０８も同時に除
去される。
【００３８】最後に、基板全面に導体材料として図示さ
れないＴｉＮ等から成るバリアメタルを膜厚５００〜１
０００オングストロームで形成した後、図１（ｆ）に示
されるように、ヴィアホールの内部及び配線溝の内部を
含む基板全面にスパッタ法及びリフロー法を組み合わせ
たり、或いはＣＶＤ法により導体材料としてアルミ２０
９を形成してからヴィアホールの内部及び配線溝の内部
以外の導体材料としてアルミ２０９及びバリアメタルを
化学的機械的研磨法により取り除いて配線及びヴィアプ
ラグを形成する。
れないＴｉＮ等から成るバリアメタルを膜厚５００〜１
０００オングストロームで形成した後、図１（ｆ）に示
されるように、ヴィアホールの内部及び配線溝の内部を
含む基板全面にスパッタ法及びリフロー法を組み合わせ
たり、或いはＣＶＤ法により導体材料としてアルミ２０
９を形成してからヴィアホールの内部及び配線溝の内部
以外の導体材料としてアルミ２０９及びバリアメタルを
化学的機械的研磨法により取り除いて配線及びヴィアプ
ラグを形成する。
【００３９】図３は、図１（ａ）〜（ｉ）や図２（ａ）
〜（ｆ）で説明した実施例の製造工程により半導体装置
を作製する際の配線間寄生容量（ｐＦ／ｍｍ）及び歩留
まり（％）の結果を図４，図６でそれぞれ説明した従来
の場合の比較例１，２と比べて示したものである。図３
からは、実施例の場合には比較例１，２よりも歩留まり
が向上し、しかも配線間寄生容量が２０％程度減少して
いることが判る。
〜（ｆ）で説明した実施例の製造工程により半導体装置
を作製する際の配線間寄生容量（ｐＦ／ｍｍ）及び歩留
まり（％）の結果を図４，図６でそれぞれ説明した従来
の場合の比較例１，２と比べて示したものである。図３
からは、実施例の場合には比較例１，２よりも歩留まり
が向上し、しかも配線間寄生容量が２０％程度減少して
いることが判る。
【００４０】
【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法によれば、従来必要とされた高いアスペ
クト比でステップ数の多いエッチング工程を削減してい
るため、寸法精度良くコンタクトホールやヴィアホール
を開口できると同時に、有機系塗布膜の使用によりマス
クとなるシリコン酸化膜とのエッチングレートの差を大
きくしているので、製造上の余裕が大きくなり、結果と
して歩留まりが大幅に向上すると共に、配線間の寄生容
量を低減化でき、半導体装置の動作速度の高速化を具現
できるようになる。
装置の製造方法によれば、従来必要とされた高いアスペ
クト比でステップ数の多いエッチング工程を削減してい
るため、寸法精度良くコンタクトホールやヴィアホール
を開口できると同時に、有機系塗布膜の使用によりマス
クとなるシリコン酸化膜とのエッチングレートの差を大
きくしているので、製造上の余裕が大きくなり、結果と
して歩留まりが大幅に向上すると共に、配線間の寄生容
量を低減化でき、半導体装置の動作速度の高速化を具現
できるようになる。
【図１】（ａ）〜（ｉ）は、本発明の一実施例に係る半
導体装置の製造方法を適用した製造工程を工程別に示し
た側面断面図である。
導体装置の製造方法を適用した製造工程を工程別に示し
た側面断面図である。
【図２】（ａ）〜（ｆ）は、本発明の他の実施例に係る
半導体装置の製造方法を適用した製造工程を工程別に示
した側面断面図である。
半導体装置の製造方法を適用した製造工程を工程別に示
した側面断面図である。
【図３】図１（ａ）〜（ｉ）や図２（ａ）〜（ｆ）で説
明した実施例の製造工程により半導体装置を作製する際
の配線間寄生容量及び歩留まりの結果を従来の場合の比
較例と比べて示したものである。
明した実施例の製造工程により半導体装置を作製する際
の配線間寄生容量及び歩留まりの結果を従来の場合の比
較例と比べて示したものである。
【図４】従来の一般的なデュアルダマシン法を適用した
半導体装置の製造工程における中途工程での要部構造を
側面断面図により示したものである。
半導体装置の製造工程における中途工程での要部構造を
側面断面図により示したものである。
【図５】従来のデュアルダマシン法を適用した他の半導
体装置の製造工程における中途工程での要部構造を側面
断面図により示したものである。
体装置の製造工程における中途工程での要部構造を側面
断面図により示したものである。
【図６】従来のデュアルダマシン法を適用した別の半導
体装置の製造工程における中途工程での要部構造を側面
断面図により示したもので、（ａ）はその一工程に関す
るもの，（ｂ）はその一工程後の他工程に関するもので
ある。
体装置の製造工程における中途工程での要部構造を側面
断面図により示したもので、（ａ）はその一工程に関す
るもの，（ｂ）はその一工程後の他工程に関するもので
ある。
１０１，３００，４０１，５００ Ｓｉ基板 １０２，３０１ 素子分離領域 １０３ 拡散層 １０４ ポリシリコン １０５ シリコン窒化膜 １０６ ＢＰＳＧ膜 １０７，１１１，２０４，２０８，３０６，４０６ フ
ォトレジスト １０８，２０７，３０７ コンタクトホール １０９ 有機系塗布膜 １１０，２０３ シリコン酸化膜 １１２ 配線溝 １１３ タングステン ２０１，３０３，３０５，４０３，４０５，５０２，５
０４ 層間絶縁膜 ２０２ アルミ配線 ２０５ ヴィアホール ２０６ 有機系塗布膜 ２０９ アルミ ３０２，３０４，４０２，４０４，５０１，５０３ エ
ッチングストッパ ４０８ 反射防止塗布膜
ォトレジスト １０８，２０７，３０７ コンタクトホール １０９ 有機系塗布膜 １１０，２０３ シリコン酸化膜 １１２ 配線溝 １１３ タングステン ２０１，３０３，３０５，４０３，４０５，５０２，５
０４ 層間絶縁膜 ２０２ アルミ配線 ２０５ ヴィアホール ２０６ 有機系塗布膜 ２０９ アルミ ３０２，３０４，４０２，４０４，５０１，５０３ エ
ッチングストッパ ４０８ 反射防止塗布膜
Claims (7)
- 【請求項１】 配線を含む素子領域を有する半導体基板
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜
上に第１のフォトレジストを形成する工程と、露光法に
より前記第１のフォトレジストにコンタクトホール用パ
ターンを形成する工程と、前記第１のフォトレジストを
マスクとして前記第１の絶縁膜及び前記第２の絶縁膜を
異方的にエッチングして前記素子領域の電気的導通を得
るコンタクトホールを開口する工程と、前記第１のフォ
トレジストを除去した後に前記コンタクトホール内部を
含む前記半導体基板上全面に有機系絶縁膜を形成する工
程と、前記有機系絶縁膜上に第３の絶縁膜を形成する工
程と、前記第３の絶縁膜上に第２のフォトレジストを形
成する工程と、露光法により前記第２のフォトレジスト
に配線溝用パターンを形成する工程と、前記第２のフォ
トレジストをマスクとして前記第３の絶縁膜をエッチン
グする工程と、前記第３の絶縁膜をマスクとして前記有
機系絶縁膜をエッチングして配線溝を形成する工程と、
前記コンタクトホールの内部及び前記配線溝の内部を含
む前記半導体基板全面に導体材料を形成する工程と、前
記コンタクトホールの内部及び前記配線溝の内部以外の
前記導体材料を除去する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記有機系絶縁膜をエッチングして配線溝を形
成する工程では、前記第２のフォトレジストを同時に除
去することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記有機系絶縁膜を形成する工程では、前記有
機系絶縁膜を塗布により形成すること特徴とする半導体
装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記ヴィアホールを開口する工程では、前記第
１の絶縁膜より前記第２の絶縁膜の方がエッチングレー
トが早い条件で該第１の絶縁膜が表面に露出するまで該
第２の絶縁膜をエッチングする第１の段階と、前記第１
の絶縁膜をエッチングする第２の段階とを有することを
特徴とする半導体装置の製造方法。 - 【請求項５】 配線を含む素子領域を有する半導体基板
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に第１のフォトレジストを形成する工程と、露光法に
より前記第１のフォトレジストにヴィアホール用パター
ンを形成する工程と、前記第１のフォトレジストをマス
クとして前記第１の絶縁膜をエッチングして前記素子領
域の電気的導通を得るヴィアホールを開口する工程と、
前記第１のフォトレジストを除去した後に前記ヴィアホ
ールの内部を含む前記半導体基板上全面に有機系絶縁膜
を形成する工程と、前記有機系絶縁膜上に第２の絶縁膜
を形成する工程と、前記第２の絶縁膜上に第２のフォト
レジストを形成する工程と、露光法により前記第２のフ
ォトレジストに配線溝用パターンを形成する工程と、前
記第２のフォトレジストをマスクとして前記第２の絶縁
膜をエッチングする工程と、前記第２の絶縁膜をマスク
として前記有機系絶縁膜をエッチングして配線溝を形成
する工程と、前記ヴィアホールの内部及び前記配線溝の
内部を含む前記半導体基板全面に導体材料を形成する工
程と、前記ヴィアホールの内部及び前記配線溝の内部以
外の前記導体材料を除去する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、前記有機系絶縁膜をエッチングして配線溝を形
成する工程では、前記第２のフォトレジストを同時に除
去することを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項５記載の半導体装置の製造方法に
おいて、前記有機系絶縁膜を形成する工程では、前記有
機系絶縁膜を塗布により形成すること特徴とする半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29983997A JP3309783B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
| US09/178,813 US6165899A (en) | 1997-10-31 | 1998-10-26 | Method for manufacturing semiconductor devices having dual damascene structure |
| CN98124336A CN1129957C (zh) | 1997-10-31 | 1998-10-29 | 一种用于生产具有双重波纹结构的半导体器件的方法 |
| KR1019980046339A KR100328749B1 (ko) | 1997-10-31 | 1998-10-30 | 듀얼다마신구조를갖는반도체장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29983997A JP3309783B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135626A true JPH11135626A (ja) | 1999-05-21 |
| JP3309783B2 JP3309783B2 (ja) | 2002-07-29 |
Family
ID=17877559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29983997A Expired - Fee Related JP3309783B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6165899A (ja) |
| JP (1) | JP3309783B2 (ja) |
| KR (1) | KR100328749B1 (ja) |
| CN (1) | CN1129957C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3469771B2 (ja) * | 1998-03-24 | 2003-11-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| KR100267108B1 (ko) * | 1998-09-16 | 2000-10-02 | 윤종용 | 다층배선을구비한반도체소자및그제조방법 |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
| JP3436221B2 (ja) | 1999-03-15 | 2003-08-11 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3998422B2 (ja) * | 1999-04-30 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP5079959B2 (ja) | 1999-08-26 | 2012-11-21 | ブルーワー サイエンス アイ エヌ シー． | デュアル・ダマシンプロセス用の改良された充填物質 |
| US20040034134A1 (en) * | 1999-08-26 | 2004-02-19 | Lamb James E. | Crosslinkable fill compositions for uniformly protecting via and contact holes |
| JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6261960B1 (en) * | 2000-04-06 | 2001-07-17 | Advanced Micro Devices, Inc | High density contacts having rectangular cross-section for dual damascene applications |
| JP3628936B2 (ja) * | 2000-05-11 | 2005-03-16 | 日本テキサス・インスツルメンツ株式会社 | フォトダイオードの製造方法 |
| US6576550B1 (en) * | 2000-06-30 | 2003-06-10 | Infineon, Ag | ‘Via first’ dual damascene process for copper metallization |
| US6372635B1 (en) * | 2001-02-06 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer |
| US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
| US7015135B2 (en) * | 2002-12-10 | 2006-03-21 | Advanced Micro Devices, Inc. | Method and system for reducing contact defects using non conventional contact formation method for semiconductor cells |
| US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| JP2006351862A (ja) * | 2005-06-16 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法 |
| US20070269975A1 (en) * | 2006-05-18 | 2007-11-22 | Savas Stephen E | System and method for removal of photoresist and stop layer following contact dielectric etch |
| US7759241B2 (en) * | 2006-09-15 | 2010-07-20 | Intel Corporation | Group II element alloys for protecting metal interconnects |
| CN104698630B (zh) * | 2015-03-30 | 2017-12-08 | 合肥京东方光电科技有限公司 | 阵列基板及显示装置 |
| US9576894B2 (en) * | 2015-06-03 | 2017-02-21 | GlobalFoundries, Inc. | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same |
| CN108690949B (zh) * | 2017-04-06 | 2020-05-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种掩膜板及其制备方法以及蒸镀方法 |
| JP2020136473A (ja) | 2019-02-19 | 2020-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| KR20220025394A (ko) | 2020-08-24 | 2022-03-03 | 삼성전자주식회사 | 배선 구조체 및 이를 포함하는 반도체 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US5559055A (en) * | 1994-12-21 | 1996-09-24 | Advanced Micro Devices, Inc. | Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| JP3469976B2 (ja) * | 1995-10-19 | 2003-11-25 | 三菱電機株式会社 | 多層配線の形成方法 |
| US5920790A (en) * | 1997-08-29 | 1999-07-06 | Motorola, Inc. | Method of forming a semiconductor device having dual inlaid structure |
-
1997
- 1997-10-31 JP JP29983997A patent/JP3309783B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-26 US US09/178,813 patent/US6165899A/en not_active Expired - Fee Related
- 1998-10-29 CN CN98124336A patent/CN1129957C/zh not_active Expired - Fee Related
- 1998-10-30 KR KR1019980046339A patent/KR100328749B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6165899A (en) | 2000-12-26 |
| CN1216397A (zh) | 1999-05-12 |
| KR100328749B1 (ko) | 2002-07-18 |
| KR19990037532A (ko) | 1999-05-25 |
| JP3309783B2 (ja) | 2002-07-29 |
| CN1129957C (zh) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP2001156170A (ja) | 多層配線の製造方法 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP4226699B2 (ja) | 半導体装置の製造方法 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| US6399483B1 (en) | Method for improving faceting effect in dual damascene process | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| JP2000269325A (ja) | 半導体装置およびその製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR100997776B1 (ko) | 반도체 소자의 제조방법 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100935188B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011205 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020423 |
|
| LAPS | Cancellation because of no payment of annual fees |