JPH0612338A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0612338A JPH0612338A JP4189880A JP18988092A JPH0612338A JP H0612338 A JPH0612338 A JP H0612338A JP 4189880 A JP4189880 A JP 4189880A JP 18988092 A JP18988092 A JP 18988092A JP H0612338 A JPH0612338 A JP H0612338A
- Authority
- JP
- Japan
- Prior art keywords
- input
- test
- main storage
- storage device
- online
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 二重化された中央処理装置と主記憶装置と入
出力制御装置とからなる情報処理システムにおいて、入
出力制御装置の自系のオンラインデータ転送処理に何等
影響を与えることなく他系の主記憶装置とのインタフェ
ーステストを行えるようにする。 【構成】 入出力制御装置３０，３１内にオンライン処
理を行うオンライン回路６０，６１と、テスト処理を行
うテスト回路７０，７１とを夫々設ける。０系の入出力
制御装置３０がオンライン回路６０を介して自系の主記
憶装置２０に対してオンライン処理を行っているとき、
テスト回路７０により１系の主記憶装置２１に対するリ
ードライトアクセスを行って、自入出力制御装置３０と
他系の主記憶装置２１との間のインタフェーステストを
可能とする。
出力制御装置とからなる情報処理システムにおいて、入
出力制御装置の自系のオンラインデータ転送処理に何等
影響を与えることなく他系の主記憶装置とのインタフェ
ーステストを行えるようにする。 【構成】 入出力制御装置３０，３１内にオンライン処
理を行うオンライン回路６０，６１と、テスト処理を行
うテスト回路７０，７１とを夫々設ける。０系の入出力
制御装置３０がオンライン回路６０を介して自系の主記
憶装置２０に対してオンライン処理を行っているとき、
テスト回路７０により１系の主記憶装置２１に対するリ
ードライトアクセスを行って、自入出力制御装置３０と
他系の主記憶装置２１との間のインタフェーステストを
可能とする。
Description
【０００１】
【技術分野】本発明は情報処理システムに関し、特に中
央処理装置，主記憶装置，入出力制御装置，これ等装置
を共通接続するバスからなる系が二重化された構成の情
報処理システムに関するものである。
央処理装置，主記憶装置，入出力制御装置，これ等装置
を共通接続するバスからなる系が二重化された構成の情
報処理システムに関するものである。
【０００２】
【従来技術】この様な二重化システムにおいては、オン
ライン動作系の入出力制御装置と、オンライン非動作系
の主記憶装置との間の動作テストを行うには以下の２つ
の方法がある。
ライン動作系の入出力制御装置と、オンライン非動作系
の主記憶装置との間の動作テストを行うには以下の２つ
の方法がある。
【０００３】（１）オンライン非動作系の中央処理装置
からオンライン動作系の入出力制御装置内のレジスタに
対して入出力を行い、バスの接続状態のみの確認を行う
方法。
からオンライン動作系の入出力制御装置内のレジスタに
対して入出力を行い、バスの接続状態のみの確認を行う
方法。
【０００４】（２）オンライン動作を一時的に中断し、
オンライン非動作系の中央処理装置からの指示により、
入出力制御装置が入出力データのリードライトをオンラ
イン非動作系の主記憶装置に対して行う方法。
オンライン非動作系の中央処理装置からの指示により、
入出力制御装置が入出力データのリードライトをオンラ
イン非動作系の主記憶装置に対して行う方法。
【０００５】上記の（１）の方法では、オンライン動作
系の入出力制御装置がバスマスタとなってオンライン非
動作系の主記憶装置に対してデータ転送動作の確認がで
きないという欠点がある。
系の入出力制御装置がバスマスタとなってオンライン非
動作系の主記憶装置に対してデータ転送動作の確認がで
きないという欠点がある。
【０００６】上記（２）の方法では、オンライン動作を
中断して停止させる必要があり、テスト中に無応答等の
障害が発生した場合には、オンライン停止時間が長くな
り、システムダウンにつながる恐れがあり、システムの
信頼性が低下するという欠点がある。
中断して停止させる必要があり、テスト中に無応答等の
障害が発生した場合には、オンライン停止時間が長くな
り、システムダウンにつながる恐れがあり、システムの
信頼性が低下するという欠点がある。
【０００７】また、テストを何等行わない方法も考えら
れるが、この場合には、正常性の確認が行われていない
装置をシステム中に組込むことになって、無応答障害等
が発生した場合、これまたオンライン停止時間が長くな
り、システムダウンにつながる恐れがあってやはりシス
テムの信頼性の低下を招来するという欠点がある。
れるが、この場合には、正常性の確認が行われていない
装置をシステム中に組込むことになって、無応答障害等
が発生した場合、これまたオンライン停止時間が長くな
り、システムダウンにつながる恐れがあってやはりシス
テムの信頼性の低下を招来するという欠点がある。
【０００８】
【発明の目的】そこで、本発明はこの様な従来技術の欠
点を解消すべくなされたものであって、その目的とする
ところは、自系のオンライン動作に対して何等影響を与
えることなく他系の主記憶装置と自系の入出力制御装置
との間のインタフェース動作テストが可能となるように
した情報処理システムを提供することにある。
点を解消すべくなされたものであって、その目的とする
ところは、自系のオンライン動作に対して何等影響を与
えることなく他系の主記憶装置と自系の入出力制御装置
との間のインタフェース動作テストが可能となるように
した情報処理システムを提供することにある。
【０００９】
【発明の構成】本発明によれば、第１の中央処理装置，
第１の主記憶装置，第１の入出力装置，これ等各装置が
共通接続された第１のバスからなる第１の系と、第２の
中央処理装置，第２の主記憶装置，第２の入出力装置，
これ等各装置が共通接続された第２のバスからなる第２
の系とを有する二重化構成の情報処理システムであっ
て、前記第１及び第２の入出力制御装置の各々は、自系
及び他系の両主記憶装置に対して夫々オンラインアクセ
ス自在なオンライン手段と、自系及び他系の両主記憶装
置に対して夫々テストアクセス自在なテスト手段とを含
み、前記オンライン手段による自系の主記憶装置に対す
るアクセス中に、前記テスト手段により他系の主記憶装
置に対するテストアクセスをなすようにしたことを特徴
とする情報処理システムが得られる。
第１の主記憶装置，第１の入出力装置，これ等各装置が
共通接続された第１のバスからなる第１の系と、第２の
中央処理装置，第２の主記憶装置，第２の入出力装置，
これ等各装置が共通接続された第２のバスからなる第２
の系とを有する二重化構成の情報処理システムであっ
て、前記第１及び第２の入出力制御装置の各々は、自系
及び他系の両主記憶装置に対して夫々オンラインアクセ
ス自在なオンライン手段と、自系及び他系の両主記憶装
置に対して夫々テストアクセス自在なテスト手段とを含
み、前記オンライン手段による自系の主記憶装置に対す
るアクセス中に、前記テスト手段により他系の主記憶装
置に対するテストアクセスをなすようにしたことを特徴
とする情報処理システムが得られる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本実施例のブロック図である。第１
の系の中央処理装置（ＣＰＵ）１０は、主記憶装置（Ｍ
Ｍ）２０と入出力制御装置（ＢＩＵ）３０とバス４０で
共通接続されている。バス４０は第２の系の入出力制御
装置（ＢＩＵ）３１に接続されており、第１の系の入出
力制御装置３０は入出力装置（ＩＯ）５０と接続されて
いる。
の系の中央処理装置（ＣＰＵ）１０は、主記憶装置（Ｍ
Ｍ）２０と入出力制御装置（ＢＩＵ）３０とバス４０で
共通接続されている。バス４０は第２の系の入出力制御
装置（ＢＩＵ）３１に接続されており、第１の系の入出
力制御装置３０は入出力装置（ＩＯ）５０と接続されて
いる。
【００１２】同様に第２の系の中央処理装置１１は、主
記憶装置２１と入出力制御装置３１とバス４１で共通接
続されている。バス４１は第１の系の入出力制御装置３
０に接続され、第２の系の入出力制御装置３１は入出力
装置５１と接続されている。
記憶装置２１と入出力制御装置３１とバス４１で共通接
続されている。バス４１は第１の系の入出力制御装置３
０に接続され、第２の系の入出力制御装置３１は入出力
装置５１と接続されている。
【００１３】いま、第１の系を０系と呼び、第２の系を
１系と呼ぶことにする。０系の入出力制御装置３０内に
は、オンライン処理を行う回路（ＯＮＬ）６０と、入出
力制御装置３０と他系主記憶装置２１との間のテストを
行うテスト回路（ＴＥＳＴ）７０とが設けられている。
同様に１系の入出力制御装置３１内には、オンライン処
理を行う回路６１と、入出力制御装置３１と他系主記憶
装置２０との間のテストを行うテスト回路７１とが設け
られている。
１系と呼ぶことにする。０系の入出力制御装置３０内に
は、オンライン処理を行う回路（ＯＮＬ）６０と、入出
力制御装置３０と他系主記憶装置２１との間のテストを
行うテスト回路（ＴＥＳＴ）７０とが設けられている。
同様に１系の入出力制御装置３１内には、オンライン処
理を行う回路６１と、入出力制御装置３１と他系主記憶
装置２０との間のテストを行うテスト回路７１とが設け
られている。
【００１４】図２は０系のシステムと１系のシステム両
方の装置がすべて正常であることが確認できているとき
の０系の入出力制御装置３０からの主記憶装置へのアク
セスを示す概念図である。本アクセス動作をオンライン
動作と呼ぶ。
方の装置がすべて正常であることが確認できているとき
の０系の入出力制御装置３０からの主記憶装置へのアク
セスを示す概念図である。本アクセス動作をオンライン
動作と呼ぶ。
【００１５】０系の入出力制御装置３０内のオンライン
処理を行う回路６０の働きにより、この入出力制御装置
３０はバス４０とバス４１とのバスマスタとなり、バス
４０とバス４１とを介して両系の主記憶装置２０と主記
憶装置２１とに対してライトアクセスを行い、データを
書込む。同様にバス４０とバス４１とを介して両系の主
記憶装置２０と主記憶装置２１とに対してリードアクセ
スを行い、データを読出している。このことにより両系
の主記憶を常に同じ内容にしている。
処理を行う回路６０の働きにより、この入出力制御装置
３０はバス４０とバス４１とのバスマスタとなり、バス
４０とバス４１とを介して両系の主記憶装置２０と主記
憶装置２１とに対してライトアクセスを行い、データを
書込む。同様にバス４０とバス４１とを介して両系の主
記憶装置２０と主記憶装置２１とに対してリードアクセ
スを行い、データを読出している。このことにより両系
の主記憶を常に同じ内容にしている。
【００１６】図３は１系の装置が故障したとき、入出力
制御装置３０からの主記憶装置へアクセスを示す概念図
である。このときのオンライン動作は入出力制御装置３
０からの主記憶装置２０へのアクセスということにな
る。０系の入出力制御装置３０内のオンライン処理を行
う回路６０の働きにより、この入出力制御装置３０はバ
ス４０のバスマスタとなりバス４０を介して０系の主記
憶装置２０にデータを書込み、同じく０系の主記憶装置
２０からデータを読出している。
制御装置３０からの主記憶装置へアクセスを示す概念図
である。このときのオンライン動作は入出力制御装置３
０からの主記憶装置２０へのアクセスということにな
る。０系の入出力制御装置３０内のオンライン処理を行
う回路６０の働きにより、この入出力制御装置３０はバ
ス４０のバスマスタとなりバス４０を介して０系の主記
憶装置２０にデータを書込み、同じく０系の主記憶装置
２０からデータを読出している。
【００１７】図４は０系の入出力制御装置３０により自
系に対してオンライン処理を行いつつ同時に１系の主記
憶装置２１に対してリードライトアクセス試験を行って
いるときの概念図である。
系に対してオンライン処理を行いつつ同時に１系の主記
憶装置２１に対してリードライトアクセス試験を行って
いるときの概念図である。
【００１８】０系の入出力制御装置３０内のオンライン
処理を行う回路６０の働きにより、バス４０を介して主
記憶装置２０のオンライン転送データの授受を行ってい
る。
処理を行う回路６０の働きにより、バス４０を介して主
記憶装置２０のオンライン転送データの授受を行ってい
る。
【００１９】これと同時にテスト開始指示が生成される
と、これに応答して入出力制御装置３０内のテスト回路
７０が動作して、その働きにより入出力制御装置３０は
バス４１のバスマスタとなり、他系の主記憶装置２１に
対するテスト用のリードライトアクセスが可能となる。
と、これに応答して入出力制御装置３０内のテスト回路
７０が動作して、その働きにより入出力制御装置３０は
バス４１のバスマスタとなり、他系の主記憶装置２１に
対するテスト用のリードライトアクセスが可能となる。
【００２０】このとき、主記憶装置２１内には、予め診
断用データが格納された診断領域を設定しておき、この
診断領域に対してテスト回路７０はリードアクセスを行
う。そして、その後同じくテスト回路７０は主記憶装置
２１内の診断領域に対して、上記診断データの反転した
データを書込むべくライトアクセスを行う。
断用データが格納された診断領域を設定しておき、この
診断領域に対してテスト回路７０はリードアクセスを行
う。そして、その後同じくテスト回路７０は主記憶装置
２１内の診断領域に対して、上記診断データの反転した
データを書込むべくライトアクセスを行う。
【００２１】このとき、診断データの反転したデータを
書込むのは以下の理由による。すなわち、主記憶装置上
に診断領域を確保しておくことから、この診断領域の容
量を増大することは許されないために、診断データをこ
の領域へ再書込み（いわゆる上書き）する関係上、以前
に格納されていた診断データを反転して書込めば、診断
を行ったことが判別できることによるものである。
書込むのは以下の理由による。すなわち、主記憶装置上
に診断領域を確保しておくことから、この診断領域の容
量を増大することは許されないために、診断データをこ
の領域へ再書込み（いわゆる上書き）する関係上、以前
に格納されていた診断データを反転して書込めば、診断
を行ったことが判別できることによるものである。
【００２２】以上の処理により、０系でオンライン処理
を行いつつ、０系の入出力制御装置３０から１系の主記
憶装置２１に対して診断用データの転送テストを実施す
ることができる。正常にテストが終了すると、図２に示
した様に両系共に正常な運転状態に移行することが可能
となる。
を行いつつ、０系の入出力制御装置３０から１系の主記
憶装置２１に対して診断用データの転送テストを実施す
ることができる。正常にテストが終了すると、図２に示
した様に両系共に正常な運転状態に移行することが可能
となる。
【００２３】
【発明の効果】叙上の如く、本発明によれば、自系のオ
ンライン処理時に並行して他系のデータ転送テストを行
うことができるので、高信頼性の二重化システムを実現
することが可能となるという効果がある。
ンライン処理時に並行して他系のデータ転送テストを行
うことができるので、高信頼性の二重化システムを実現
することが可能となるという効果がある。
【図１】本発明の実施例の構成を示すシステムブロック
図である。
図である。
【図２】両系共に正常な場合の０系の入出力制御装置３
０からの主記憶装置２０，２１へのアクセス態様を示す
概念図である。
０からの主記憶装置２０，２１へのアクセス態様を示す
概念図である。
【図３】１系の故障時における入出力制御装置３０から
主記憶装置２０へのアクセス状態を示す概念図である。
主記憶装置２０へのアクセス状態を示す概念図である。
【図４】０系の入出力制御装置３０でオンライン処理を
行いつつ１系の主記憶装置２１に対してテスト用のアク
セスを行う場合の概念図である。
行いつつ１系の主記憶装置２１に対してテスト用のアク
セスを行う場合の概念図である。
１０，１１ 中央処理装置 ２０，２１ 主記憶装置 ３０，３１ 入出力制御装置 ４０，４１ バス ５０，５１ 入出力装置 ６０，６１ オンライン回路 ７０，７１ テスト回路
Claims (2)
- 【請求項１】 第１の中央処理装置，第１の主記憶装
置，第１の入出力装置，これ等各装置が共通接続された
第１のバスからなる第１の系と、第２の中央処理装置，
第２の主記憶装置，第２の入出力装置，これ等各装置が
共通接続された第２のバスからなる第２の系とを有する
二重化構成の情報処理システムであって、前記第１及び
第２の入出力制御装置の各々は、自系及び他系の両主記
憶装置に対して夫々オンラインアクセス自在なオンライ
ン手段と、自系及び他系の両主記憶装置に対して夫々テ
ストアクセス自在なテスト手段とを含み、前記オンライ
ン手段による自系の主記憶装置に対するアクセス中に、
前記テスト手段により他系の主記憶装置に対するテスト
アクセスをなすようにしたことを特徴とする情報処理シ
ステム。 - 【請求項２】 前記第１及び第２の主記憶装置の各々は
予め定められた診断用データを格納した診断領域を有
し、前記テスト手段は前記診断領域に対するリードアク
セスを行い、またこのリードされた診断用データを反転
して前記診断領域にライトアクセスするよう構成されて
いることを特徴とする請求項１記載の情報処理システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189880A JP3012402B2 (ja) | 1992-06-24 | 1992-06-24 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189880A JP3012402B2 (ja) | 1992-06-24 | 1992-06-24 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0612338A true JPH0612338A (ja) | 1994-01-21 |
| JP3012402B2 JP3012402B2 (ja) | 2000-02-21 |
Family
ID=16248729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189880A Expired - Lifetime JP3012402B2 (ja) | 1992-06-24 | 1992-06-24 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012402B2 (ja) |
-
1992
- 1992-06-24 JP JP4189880A patent/JP3012402B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012402B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JP3147876B2 (ja) | マルチプロセッサシステムで用いられるトレース方法及びトレース装置 | |
| JPH0612338A (ja) | 情報処理システム | |
| JPH0122653B2 (ja) | ||
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH0652067A (ja) | マルチポートｒａｍチェック制御方法 | |
| JPH0238969B2 (ja) | ||
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6321217B2 (ja) | ||
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JP2001216207A (ja) | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 | |
| JPH0625987B2 (ja) | 複合計算機システム | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH0830514A (ja) | コントロ−ラシステム | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPS63131234A (ja) | 診断制御方式 | |
| JPS61271544A (ja) | 折返し試験方式 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPS58121200A (ja) | デ−タバツフア診断方式 | |
| JPH03245219A (ja) | 電子ディスクサブシステム | |
| JPH0337734A (ja) | 二重化構成装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |