JP2001167005A - メモリ診断方法とメモリ診断回路および半導体記憶装置 - Google Patents
メモリ診断方法とメモリ診断回路および半導体記憶装置Info
- Publication number
- JP2001167005A JP2001167005A JP34874499A JP34874499A JP2001167005A JP 2001167005 A JP2001167005 A JP 2001167005A JP 34874499 A JP34874499 A JP 34874499A JP 34874499 A JP34874499 A JP 34874499A JP 2001167005 A JP2001167005 A JP 2001167005A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memories
- data
- diagnostic
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 バンク数が増加しても診断時間が長くならな
いようにする。 【解決手段】 ローカルバス１３経由でメモリ診断命令
を受けた診断制御部３は、全バンクセレクト信号１６を
ロウレベルとしてメモリ４ａ〜４ｄを全てアクティブと
する。そして、同一の書き込みデータが各メモリ４ａ〜
４ｄに書込まれる。次に、診断制御部３はバス切換信号
１１を制御して、メモリバス９ａ〜９ｄと診断バス１０
ａ〜１０ｄを接続する。そして、各メモリ４ａ〜４ｄに
格納されているデータが一括してデータ比較部７に読み
出され、データバッファ６に格納されている書き込みデ
ータと、読み出されたデータとの比較が一括して行われ
る。４つのバンクに分割された複数のメモリ４ａ〜４ｄ
の診断を一括で診断するので、診断時間がバンク数に依
存せず診断時間を短縮できる。
いようにする。 【解決手段】 ローカルバス１３経由でメモリ診断命令
を受けた診断制御部３は、全バンクセレクト信号１６を
ロウレベルとしてメモリ４ａ〜４ｄを全てアクティブと
する。そして、同一の書き込みデータが各メモリ４ａ〜
４ｄに書込まれる。次に、診断制御部３はバス切換信号
１１を制御して、メモリバス９ａ〜９ｄと診断バス１０
ａ〜１０ｄを接続する。そして、各メモリ４ａ〜４ｄに
格納されているデータが一括してデータ比較部７に読み
出され、データバッファ６に格納されている書き込みデ
ータと、読み出されたデータとの比較が一括して行われ
る。４つのバンクに分割された複数のメモリ４ａ〜４ｄ
の診断を一括で診断するので、診断時間がバンク数に依
存せず診断時間を短縮できる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数バンクに分割
されたメモリを有する半導体記憶装置に関し、特に複数
バンクに分割されたメモリの診断を行うためのメモリ診
断回路およびメモリ診断方法に関する。
されたメモリを有する半導体記憶装置に関し、特に複数
バンクに分割されたメモリの診断を行うためのメモリ診
断回路およびメモリ診断方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ等の半導体記憶装置では、記憶
容量の増加やビット線対の長さの制限等の原因によりメ
モリを互いに独立に動作することができる複数のバンク
に分割されるようになっている。
容量の増加やビット線対の長さの制限等の原因によりメ
モリを互いに独立に動作することができる複数のバンク
に分割されるようになっている。
【０００３】このような半導体記憶装置では、製品とし
て完成した後出荷される前に、各メモリ内に不良がない
かどうかの診断を行う必要があり、そのためメモリの診
断を行うためのメモリ診断回路が半導体記憶装置に設け
られるかまたは外部にメモリ診断回路が接続できるよう
になっている。
て完成した後出荷される前に、各メモリ内に不良がない
かどうかの診断を行う必要があり、そのためメモリの診
断を行うためのメモリ診断回路が半導体記憶装置に設け
られるかまたは外部にメモリ診断回路が接続できるよう
になっている。
【０００４】従来のメモリ診断回路は、メモリの診断を
各バンク毎にしか行うことができなかった。そのため従
来のメモリ診断回路を用いた場合、複数バンクに分割さ
れたメモリの診断をバンク毎に行わなければならず、バ
ンク数が増加するに比例して診断時間が長くなってい
た。
各バンク毎にしか行うことができなかった。そのため従
来のメモリ診断回路を用いた場合、複数バンクに分割さ
れたメモリの診断をバンク毎に行わなければならず、バ
ンク数が増加するに比例して診断時間が長くなってい
た。
【０００５】
【発明が解決しようとする課題】上述した従来のメモリ
診断回路では、複数バンクに分割されたメモリの初期診
断をバンク毎に行わなければならないため、バンク数が
増加するに比例して診断時間が長くなってしまうという
問題点があった。
診断回路では、複数バンクに分割されたメモリの初期診
断をバンク毎に行わなければならないため、バンク数が
増加するに比例して診断時間が長くなってしまうという
問題点があった。
【０００６】本発明の目的は、バンク数が増加しても診
断時間が長くならないメモリ診断回路を提供することで
ある。
断時間が長くならないメモリ診断回路を提供することで
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、それぞれ独立に読み出し／書き込みを行
うことができる複数のバンクに分割されたメモリの診断
をするためのメモリ診断方法であって、前記各メモリの
診断を実行する際に、前記各メモリをある同一の書き込
みデータが一括して書き込まれるように設定し、前記各
メモリに書込まれたデータを一括して読み出し、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定する。
に、本発明は、それぞれ独立に読み出し／書き込みを行
うことができる複数のバンクに分割されたメモリの診断
をするためのメモリ診断方法であって、前記各メモリの
診断を実行する際に、前記各メモリをある同一の書き込
みデータが一括して書き込まれるように設定し、前記各
メモリに書込まれたデータを一括して読み出し、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定する。
【０００８】本発明のメモリ診断方法は、複数バンクに
分割されたメモリの診断を行う際に、複数バンクのメモ
リを一括で診断するようにしているので、バンク毎の診
断が不要となり診断時間がバンク数に依存せず診断時間
を短縮することができる。
分割されたメモリの診断を行う際に、複数バンクのメモ
リを一括で診断するようにしているので、バンク毎の診
断が不要となり診断時間がバンク数に依存せず診断時間
を短縮することができる。
【０００９】また、本発明は、それぞれ独立に読み出し
／書き込みを行うことができる複数のバンクに分割され
たメモリの診断をするためのメモリ診断回路であって、
ローカルバスを介して接続されたデバイスから、メモリ
診断動作の実行を指示するメモリ診断命令を受けると、
前記各メモリを同時にアクティブとすることにより前記
各メモリをある同一の書き込みデータが一括して書き込
まれるように設定し、前記デバイスから前記ローカルバ
ス経由でリード命令を受け取ると、前記各メモリに書込
まれたデータを一括して読み出す診断制御部と、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定するデータ比較部とを有している。
／書き込みを行うことができる複数のバンクに分割され
たメモリの診断をするためのメモリ診断回路であって、
ローカルバスを介して接続されたデバイスから、メモリ
診断動作の実行を指示するメモリ診断命令を受けると、
前記各メモリを同時にアクティブとすることにより前記
各メモリをある同一の書き込みデータが一括して書き込
まれるように設定し、前記デバイスから前記ローカルバ
ス経由でリード命令を受け取ると、前記各メモリに書込
まれたデータを一括して読み出す診断制御部と、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定するデータ比較部とを有している。
【００１０】本発明のメモリ診断回路では、複数バンク
に分割されたメモリの診断を行う際に診断制御部が各メ
モリを同時にアクティブとして一括して書き込みデータ
を各メモリに書込まれるようにし、データ比較部におい
て書き込みデータと各メモリから読み出されたデータの
比較を行うことにより複数バンクのメモリを一括で診断
するようにしているので、バンク毎の診断が不要となり
診断時間がバンク数に依存せず診断時間を短縮すること
ができる。
に分割されたメモリの診断を行う際に診断制御部が各メ
モリを同時にアクティブとして一括して書き込みデータ
を各メモリに書込まれるようにし、データ比較部におい
て書き込みデータと各メモリから読み出されたデータの
比較を行うことにより複数バンクのメモリを一括で診断
するようにしているので、バンク毎の診断が不要となり
診断時間がバンク数に依存せず診断時間を短縮すること
ができる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は本発明の一実施形態のメモリ診断回
路１を有する半導体記憶装置の構成を示すブロック図で
ある。
路１を有する半導体記憶装置の構成を示すブロック図で
ある。
【００１３】本実施形態における半導体記憶装置は、メ
モリ診断回路１と、メインコントローラ部２と、４つの
バンクに分割されているメモリ４ａ〜４ｄと、バス切換
部５ａ〜５ｄと、論理積回路１７ａ〜１７ｄとから構成
されている。
モリ診断回路１と、メインコントローラ部２と、４つの
バンクに分割されているメモリ４ａ〜４ｄと、バス切換
部５ａ〜５ｄと、論理積回路１７ａ〜１７ｄとから構成
されている。
【００１４】メモリコントローラ部２は、ローカルバス
１３を介して図示せぬＣＰＵ(中央処理装置)等のデバイ
スに接続されていて、メモリ４ａ〜４ｄのうちのローカ
ルバス１３により指定されたアクセス対象となるメモリ
をアクティブとするためのバンクセレクト信号１２ａ〜
１２ｄをアクティブであるロウレベルとし、メモリバス
９ｅ、メモリ９ａ〜９ｄを介してアクセス対象となるメ
モリに対するアクセスを行っている。
１３を介して図示せぬＣＰＵ(中央処理装置)等のデバイ
スに接続されていて、メモリ４ａ〜４ｄのうちのローカ
ルバス１３により指定されたアクセス対象となるメモリ
をアクティブとするためのバンクセレクト信号１２ａ〜
１２ｄをアクティブであるロウレベルとし、メモリバス
９ｅ、メモリ９ａ〜９ｄを介してアクセス対象となるメ
モリに対するアクセスを行っている。
【００１５】バス切換部５ａ〜５ｄは、バス切換信号１
１がロウレベルの場合には、メモリバス９ａ〜９ｄとメ
モリバス９ｅとをそれぞれ接続し、バス切換信号１１が
ハイレベルの場合には、メモリバス９ａ〜９ｄと診断バ
ス１０ａ〜１０ｄとの接続を行っている。
１がロウレベルの場合には、メモリバス９ａ〜９ｄとメ
モリバス９ｅとをそれぞれ接続し、バス切換信号１１が
ハイレベルの場合には、メモリバス９ａ〜９ｄと診断バ
ス１０ａ〜１０ｄとの接続を行っている。
【００１６】論理積回路１７ａ〜１７ｄは、バンクセレ
クト信号１２ａ〜１２ｄと全バンクセレクト信号１６と
の間の論理積演算を行ない、その演算結果を出力してい
る。このことにより、論理積回路１７ａ〜１７ｄの出力
は、バンクセレクト信号１２ａ〜１２ｄまたは全バンク
セレクト信号１６のいずれかがロウレベルの場合にロウ
レベルとなる。
クト信号１２ａ〜１２ｄと全バンクセレクト信号１６と
の間の論理積演算を行ない、その演算結果を出力してい
る。このことにより、論理積回路１７ａ〜１７ｄの出力
は、バンクセレクト信号１２ａ〜１２ｄまたは全バンク
セレクト信号１６のいずれかがロウレベルの場合にロウ
レベルとなる。
【００１７】メモリ４ａ〜４ｄは、論理積回路１７ａ〜
１７ｄの各出力を入力していて、論理積回路１７ａ〜１
７ｄの各出力がアクティブであるロウレベルになるとそ
れぞれアクティブとなりアクセス対象とすることができ
るようになる。
１７ｄの各出力を入力していて、論理積回路１７ａ〜１
７ｄの各出力がアクティブであるロウレベルになるとそ
れぞれアクティブとなりアクセス対象とすることができ
るようになる。
【００１８】メモリ診断回路１は、図示せぬＣＰＵ(中
央処理装置)等のデバイスとローカルバス１３で接続さ
れていて、診断制御部３と、データバッファ６と、エラ
ーレジスタ８と、データ比較部７とから構成されてい
る。
央処理装置)等のデバイスとローカルバス１３で接続さ
れていて、診断制御部３と、データバッファ６と、エラ
ーレジスタ８と、データ比較部７とから構成されてい
る。
【００１９】診断制御部３は、通常動作時はバス切換信
号１１をロウレベル、全バンクセレクト信号１６をイン
アクティブであるハイレベルとしている。そして、診断
制御部３は、ＣＰＵ等のデバイスからローカルバス１３
経由で、メモリ診断動作の実行を指示するためのメモリ
診断命令を受けると、全バンクセレクト信号１６をアク
ティブであるロウレベルとし、ＣＰＵ等のデバイスから
ライト命令を受け取ると、バス切換信号１１をロウレベ
ルとし、メモリバス９ｅとメモリバス９ａ〜９ｄとをバ
ス切換部５ａ〜５ｄによって接続させる。また診断制御
部３は、ＣＰＵ等のデバイスからローカルバス１３経由
でリード命令を受け取ると、バス切換信号１１をハイレ
ベルとし、メモリバス９ａ〜９ｄと診断バス１０ａ〜１
０ｄとをそれぞれバス切換部５ａ〜５ｄによって接続さ
せる。さらに、メモリ診断部３は、メモリ診断処理が終
了した後にエラーレジスタ８にエラー情報が格納されて
いることを確認すると、ローカルバス１３経由でＣＰＵ
にメモリ４ａ〜４ｄに不良が存在しているとの通知を行
ない、エラー情報が格納されていない場合にはメモリ４
ａ〜４ｄは正常であるとローカルバス１３経由でＣＰＵ
等のデバイスに通知する。
号１１をロウレベル、全バンクセレクト信号１６をイン
アクティブであるハイレベルとしている。そして、診断
制御部３は、ＣＰＵ等のデバイスからローカルバス１３
経由で、メモリ診断動作の実行を指示するためのメモリ
診断命令を受けると、全バンクセレクト信号１６をアク
ティブであるロウレベルとし、ＣＰＵ等のデバイスから
ライト命令を受け取ると、バス切換信号１１をロウレベ
ルとし、メモリバス９ｅとメモリバス９ａ〜９ｄとをバ
ス切換部５ａ〜５ｄによって接続させる。また診断制御
部３は、ＣＰＵ等のデバイスからローカルバス１３経由
でリード命令を受け取ると、バス切換信号１１をハイレ
ベルとし、メモリバス９ａ〜９ｄと診断バス１０ａ〜１
０ｄとをそれぞれバス切換部５ａ〜５ｄによって接続さ
せる。さらに、メモリ診断部３は、メモリ診断処理が終
了した後にエラーレジスタ８にエラー情報が格納されて
いることを確認すると、ローカルバス１３経由でＣＰＵ
にメモリ４ａ〜４ｄに不良が存在しているとの通知を行
ない、エラー情報が格納されていない場合にはメモリ４
ａ〜４ｄは正常であるとローカルバス１３経由でＣＰＵ
等のデバイスに通知する。
【００２０】データバッファ６は、メモリ診断時におい
てメモリバス９ｅを介して伝達される比較期待値となる
書き込みデータを一時的に保持している。エラー情報格
納手段であるエラーレジスタ８は、データ比較部７から
エラー信号１４を介して伝達されたエラー情報を格納し
ている。
てメモリバス９ｅを介して伝達される比較期待値となる
書き込みデータを一時的に保持している。エラー情報格
納手段であるエラーレジスタ８は、データ比較部７から
エラー信号１４を介して伝達されたエラー情報を格納し
ている。
【００２１】データ比較部７は、メモリ診断時に各メモ
リ４ａ〜４ｄから読み出されたされたデータとデータバ
ッファ６に保持されている書き込みデータとを比較し、
各メモリ４ａ〜４ｄから読み出されたデータとデータバ
ッファ６に保持されている書き込みデータが一致しない
場合には、エラー信号１４を出力して、エラー情報がエ
ラーレジスタ８に書き込まれるようにしている。
リ４ａ〜４ｄから読み出されたされたデータとデータバ
ッファ６に保持されている書き込みデータとを比較し、
各メモリ４ａ〜４ｄから読み出されたデータとデータバ
ッファ６に保持されている書き込みデータが一致しない
場合には、エラー信号１４を出力して、エラー情報がエ
ラーレジスタ８に書き込まれるようにしている。
【００２２】次に、本実施形態のメモリ診断回路の動作
について図１を参照して詳細に説明する。
について図１を参照して詳細に説明する。
【００２３】先ず最初に、通常動作時におけるローカル
バス１３に接続された各デバイスからの各メモリ４ａ〜
４ｄに対するアクセス動作について説明する。なおここ
では説明を簡略化する為に、各デバイスからのアクセス
対象となるメモリをメモリ４ａとして説明する。
バス１３に接続された各デバイスからの各メモリ４ａ〜
４ｄに対するアクセス動作について説明する。なおここ
では説明を簡略化する為に、各デバイスからのアクセス
対象となるメモリをメモリ４ａとして説明する。
【００２４】通常動作時においては、診断制御部３はバ
ス切換信号１１をロウレベルとするため、バス切換部５
ａはメモリバス９ａとメモリバス９ｅを接続している。
メモリコントローラ部２は、ローカルバス１３に接続さ
れたあるデバイスからのメモリ４ａに対するアクセス要
求を受付け、バンクセレクト信号４ａをアクティブであ
るロウレベルとし、メモリバス９ｅ、メモリバス９ａ経
由でメモリ４ａに対してアクセスを行う。
ス切換信号１１をロウレベルとするため、バス切換部５
ａはメモリバス９ａとメモリバス９ｅを接続している。
メモリコントローラ部２は、ローカルバス１３に接続さ
れたあるデバイスからのメモリ４ａに対するアクセス要
求を受付け、バンクセレクト信号４ａをアクティブであ
るロウレベルとし、メモリバス９ｅ、メモリバス９ａ経
由でメモリ４ａに対してアクセスを行う。
【００２５】次に、本実施形態のメモリ診断回路におけ
るメモリ診断時の動作について説明する。ここでは、メ
モリ診断命令がローカルバス１３に接続されているＣＰ
Ｕから出されたものとして説明を行う。
るメモリ診断時の動作について説明する。ここでは、メ
モリ診断命令がローカルバス１３に接続されているＣＰ
Ｕから出されたものとして説明を行う。
【００２６】先ず、図示せぬＣＰＵは、ローカルバス１
３経由でメモリ診断回路１内の診断制御部３に対してメ
モリ診断命令を発効する。メモリ診断命令を受けた診断
制御部３は、全メモリ４ａ〜４ｄがアクティブとなる様
に全バンクセレクト信号１６をアクティブであるロウレ
ベルとする。また、診断制御部３は、バス切換信号１１
を通常動作時と同様のロウレベルのままにするため、メ
モリバス９ｅとメモリバス９ａ〜９ｄとがそれぞれ接続
されたままとなる。
３経由でメモリ診断回路１内の診断制御部３に対してメ
モリ診断命令を発効する。メモリ診断命令を受けた診断
制御部３は、全メモリ４ａ〜４ｄがアクティブとなる様
に全バンクセレクト信号１６をアクティブであるロウレ
ベルとする。また、診断制御部３は、バス切換信号１１
を通常動作時と同様のロウレベルのままにするため、メ
モリバス９ｅとメモリバス９ａ〜９ｄとがそれぞれ接続
されたままとなる。
【００２７】次に、ＣＰＵからローカルバス１３経由で
ライト命令が発効されると、メモリバス９ｅからデータ
バッファ６に書き込みデータが格納されデータバス１５
経由でデータ比較部７に格納され、更にメモリバス９ａ
〜９ｄ経由で書き込みデータがメモリ４ａ〜４ｄの全て
のメモリに対して同一時刻で書込まれる。
ライト命令が発効されると、メモリバス９ｅからデータ
バッファ６に書き込みデータが格納されデータバス１５
経由でデータ比較部７に格納され、更にメモリバス９ａ
〜９ｄ経由で書き込みデータがメモリ４ａ〜４ｄの全て
のメモリに対して同一時刻で書込まれる。
【００２８】次に、ＣＰＵからローカルバス経由１３経
由でリード命令が発効されると、診断制御部３は読み出
し動作を行うためにバス切換信号１１をハイレベルとす
る。このことにより、バス切換部５ａ〜５ｄでは、診断
バス１０ａとメモリバス９ａと、診断バス１０ｂとメモ
リバス９ｂと、診断バス１０ｃとメモリバス９ｃと、診
断バス１０ｄとメモリバス９ｄとが接続される。そのた
め、書込まれたされたデータがメモリ４ａ〜４ｄからメ
モリバス９ａ〜９ｄに読み出され、診断バス１０ａ〜１
０ｄ経由でデータ比較部７に格納される。
由でリード命令が発効されると、診断制御部３は読み出
し動作を行うためにバス切換信号１１をハイレベルとす
る。このことにより、バス切換部５ａ〜５ｄでは、診断
バス１０ａとメモリバス９ａと、診断バス１０ｂとメモ
リバス９ｂと、診断バス１０ｃとメモリバス９ｃと、診
断バス１０ｄとメモリバス９ｄとが接続される。そのた
め、書込まれたされたデータがメモリ４ａ〜４ｄからメ
モリバス９ａ〜９ｄに読み出され、診断バス１０ａ〜１
０ｄ経由でデータ比較部７に格納される。
【００２９】そして、データ比較部７においてデータバ
ッファ６に格納されている書き込みデータと、各メモリ
４ａ〜４ｄから読み出されたデータとの比較が行われ
る。比較結果が一致しない場合にはデータ比較部７はエ
ラー信号１４を出力し、エラー情報がエラーレジスタ８
に格納される。エラーレジスタ８にエラー情報が書込ま
れていることを確認した診断制御部３は、ローカルバス
１３経由でＣＰＵにメモリ４ａ〜４ｄのいずれかに不良
が存在することを通知する。比較結果が一致した場合に
は、データ比較部７からはエラー信号１４が出力されな
いので診断制御部３はローカルバス１３経由でＣＰＵに
メモリ４ａ〜４ｄに不良が存在しないことを通知する。
ッファ６に格納されている書き込みデータと、各メモリ
４ａ〜４ｄから読み出されたデータとの比較が行われ
る。比較結果が一致しない場合にはデータ比較部７はエ
ラー信号１４を出力し、エラー情報がエラーレジスタ８
に格納される。エラーレジスタ８にエラー情報が書込ま
れていることを確認した診断制御部３は、ローカルバス
１３経由でＣＰＵにメモリ４ａ〜４ｄのいずれかに不良
が存在することを通知する。比較結果が一致した場合に
は、データ比較部７からはエラー信号１４が出力されな
いので診断制御部３はローカルバス１３経由でＣＰＵに
メモリ４ａ〜４ｄに不良が存在しないことを通知する。
【００３０】本実施形態のメモリ診断回路１では、４つ
のバンクに分割された複数のメモリ４ａ〜４ｄの診断を
一括で診断することができるので、診断時間がバンク数
に依存せず診断時間を短縮することができる。
のバンクに分割された複数のメモリ４ａ〜４ｄの診断を
一括で診断することができるので、診断時間がバンク数
に依存せず診断時間を短縮することができる。
【００３１】本実施形態では、バンク数が４の場合を用
いて説明したが、本発明のこのような場合に限定される
ものではなく、バンク数が４以外の場合にも同様に適用
することができるものである。
いて説明したが、本発明のこのような場合に限定される
ものではなく、バンク数が４以外の場合にも同様に適用
することができるものである。
【００３２】また、本実施形態では、メモリ診断回路１
は半導体記憶装置内に設けられているものとして説明し
たが、本発明はこのような構成の場合に限定されるもの
ではなく、メモリ診断回路１が半導体記憶装置の外部に
構成されるような場合でも同様に適用することができる
ものである。
は半導体記憶装置内に設けられているものとして説明し
たが、本発明はこのような構成の場合に限定されるもの
ではなく、メモリ診断回路１が半導体記憶装置の外部に
構成されるような場合でも同様に適用することができる
ものである。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
複数バンクに分割されたメモリの診断においてバンク毎
の診断が不要となり、複数バンクを一括で診断すること
が出来る為、診断時間がバンク数に依存せず診断時間の
短縮が可能となるという効果を有する。
複数バンクに分割されたメモリの診断においてバンク毎
の診断が不要となり、複数バンクを一括で診断すること
が出来る為、診断時間がバンク数に依存せず診断時間の
短縮が可能となるという効果を有する。
【図１】本発明の一実施形態のメモリ診断回路の構成を
示すブロック図である。
示すブロック図である。
１ メモリ診断回路 ２ メインコントローラ部 ３ 診断制御部 ４ａ〜４ｄ メモリ ５ａ〜５ｄ バス切換部 ６ データバッファ ７ データ比較部 ８ エラーレジスタ ９ａ〜９ｅ メモリバス １０ａ〜１０ｄ 診断バス １１ バス切換信号 １２ａ〜１２ｄ バンクセレクト信号 １３ ローカルバス １４ エラー信号 １５ データバス １６ 全バンクセレクト信号 １７ａ〜１７ｄ 論理積回路
Claims (6)
- 【請求項１】 それぞれ独立に読み出し／書き込みを行
うことができる複数のバンクに分割されたメモリの診断
をするためのメモリ診断方法であって、 前記各メモリの診断を実行する際に、前記各メモリをあ
る同一の書き込みデータが一括して書き込まれるように
設定し、前記各メモリに書込まれたデータを一括して読
み出し、前記各メモリからそれぞれ読み出された各デー
タと前記書き込みデータとをそれぞれ比較し、一致した
場合には前記各メモリは正常であると判定し、一致しな
い場合には前記各メモリのうちのいずれかのメモリに不
良が存在すると判定するメモリ診断方法。 - 【請求項２】 それぞれ独立に読み出し／書き込みを行
うことができる複数のバンクに分割されたメモリの診断
をするためのメモリ診断回路であって、 ローカルバスを介して接続されたデバイスから、メモリ
診断動作の実行を指示するメモリ診断命令を受けると、
前記各メモリを同時にアクティブとすることにより前記
各メモリをある同一の書き込みデータが一括して書き込
まれるように設定し、前記デバイスから前記ローカルバ
ス経由でリード命令を受け取ると、前記各メモリに書込
まれたデータを一括して読み出す診断制御部と、 前記各メモリからそれぞれ読み出された各データと前記
書き込みデータとをそれぞれ比較し、一致した場合には
前記各メモリは正常であると判定し、一致しない場合に
は前記各メモリのうちのいずれかのメモリに不良が存在
すると判定するデータ比較部とを有しているメモリ診断
回路。 - 【請求項３】 メモリ診断時に前記書き込みデータを一
時的に保持するためのデータバッファをさらに有する請
求項２記載のメモリ診断回路。 - 【請求項４】 前記データ比較部が前記各メモリのうち
のいずれかのメモリに不良が存在すると判定した場合
に、前記各メモリのうちのいずれかのメモリに不良が存
在することを示すエラー情報が格納されるためのエラー
情報格納手段をさらに有する請求項２または３記載のメ
モリ診断回路。 - 【請求項５】 請求項２から４のいずれか１項記載のメ
モリ診断回路を内部に有する半導体記憶装置。 - 【請求項６】 請求項２から４のいずれか１項記載のメ
モリ診断回路が外部に接続されるような構成となってい
る半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34874499A JP2001167005A (ja) | 1999-12-08 | 1999-12-08 | メモリ診断方法とメモリ診断回路および半導体記憶装置 |
| US09/730,787 US6501690B2 (en) | 1999-12-08 | 2000-12-07 | Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34874499A JP2001167005A (ja) | 1999-12-08 | 1999-12-08 | メモリ診断方法とメモリ診断回路および半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001167005A true JP2001167005A (ja) | 2001-06-22 |
Family
ID=18399086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34874499A Pending JP2001167005A (ja) | 1999-12-08 | 1999-12-08 | メモリ診断方法とメモリ診断回路および半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6501690B2 (ja) |
| JP (1) | JP2001167005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2608212A1 (en) | 2011-12-21 | 2013-06-26 | Fujitsu Limited | Semiconductor integrated circuit and method of testing semiconductor integrated circuit |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374636B1 (ko) * | 2000-10-18 | 2003-03-04 | 삼성전자주식회사 | 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법 |
| US6678845B1 (en) * | 2001-01-29 | 2004-01-13 | Advanced Micro Devices, Inc. | Arrangement for testing programmed port registers of integrated network device by reading-back values from the port registers |
| JP4475621B2 (ja) * | 2001-04-18 | 2010-06-09 | キヤノン株式会社 | メモリ制御回路の論理検証装置及び方法 |
| US7197677B1 (en) * | 2001-08-27 | 2007-03-27 | Cisco Technology, Inc. | System and method to asynchronously test RAMs |
| US6839797B2 (en) * | 2001-12-21 | 2005-01-04 | Agere Systems, Inc. | Multi-bank scheduling to improve performance on tree accesses in a DRAM based random access memory subsystem |
| DE10226585C1 (de) * | 2002-06-14 | 2003-12-11 | Infineon Technologies Ag | RAM-Speicherschaltung |
| JP2004348627A (ja) * | 2003-05-26 | 2004-12-09 | Toshiba Lsi System Support Kk | マイクロコンピュータシステム |
| US8060799B2 (en) * | 2004-06-11 | 2011-11-15 | Samsung Electronics Co., Ltd. | Hub, memory module, memory system and methods for reading and writing to the same |
| JP4773791B2 (ja) * | 2005-09-30 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体記憶装置、およびメモリテスト回路 |
| US20070226553A1 (en) * | 2006-03-21 | 2007-09-27 | Khaled Fekih-Romdhane | Multiple banks read and data compression for back end test |
| US9092333B2 (en) | 2013-01-04 | 2015-07-28 | International Business Machines Corporation | Fault isolation with abstracted objects |
| JP6503889B2 (ja) * | 2015-05-25 | 2019-04-24 | 富士通株式会社 | 演算処理装置、情報処理装置および演算処理装置の制御方法 |
| JP2017097633A (ja) * | 2015-11-25 | 2017-06-01 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
| CN113496746B (zh) * | 2020-04-03 | 2024-05-14 | 澜起科技股份有限公司 | 用于检测存储模块缺陷的装置和方法以及存储器系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115099A (ja) | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
| JPS63201858A (ja) | 1987-02-18 | 1988-08-19 | Nec Corp | メモリ試験方式 |
| JPH0217555A (ja) | 1988-07-06 | 1990-01-22 | Nec Corp | メモリ診断方式 |
| JPH04251355A (ja) | 1991-01-08 | 1992-09-07 | Toshiba Corp | メモリテスト方式 |
| KR100297709B1 (ko) * | 1998-04-21 | 2001-08-07 | 윤종용 | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 |
| US6088823A (en) * | 1998-06-12 | 2000-07-11 | Synopsys, Inc. | Circuit for efficiently testing memory and shadow logic of a semiconductor integrated circuit |
-
1999
- 1999-12-08 JP JP34874499A patent/JP2001167005A/ja active Pending
-
2000
- 2000-12-07 US US09/730,787 patent/US6501690B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2608212A1 (en) | 2011-12-21 | 2013-06-26 | Fujitsu Limited | Semiconductor integrated circuit and method of testing semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6501690B2 (en) | 2002-12-31 |
| US20010000449A1 (en) | 2001-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| US7107501B2 (en) | Test device, test system and method for testing a memory circuit | |
| US6304502B1 (en) | Semiconductor memory device connected to memory controller and memory system employing the same | |
| US6301171B2 (en) | Semiconductor memory device capable of reducing data test time in pipeline | |
| KR940002904B1 (ko) | 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법 | |
| US20050102595A1 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
| US6330198B1 (en) | Semiconductor storage device | |
| KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP3461473B2 (ja) | 主記憶装置の自己診断方式および方法 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| US6700402B2 (en) | Output control circuit and output control method | |
| JP3161532B2 (ja) | Ｄｍａ診断装置 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JPH06119200A (ja) | メモリ装置およびそのテスト方式 | |
| KR20010028615A (ko) | 교환기의 이중화 장치 | |
| JPH09160836A (ja) | メモリパリティエラー監視装置 | |
| JPH04248199A (ja) | メモリ故障判定方法およびそれを用いた半導体集積回路装置 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPH02196356A (ja) | 情報処理装置 | |
| JPH04335454A (ja) | 主記憶装置の初期診断方式 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPH0469900A (ja) | 診断機能付きｒａｍ | |
| JPH0612340A (ja) | メモリ回路 |