JPS62166451A - 論理装置の履歴解折装置 - Google Patents
論理装置の履歴解折装置Info
- Publication number
- JPS62166451A JPS62166451A JP61009314A JP931486A JPS62166451A JP S62166451 A JPS62166451 A JP S62166451A JP 61009314 A JP61009314 A JP 61009314A JP 931486 A JP931486 A JP 931486A JP S62166451 A JPS62166451 A JP S62166451A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control circuit
- transfer
- history
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000010365 information processing Effects 0.000 claims description 16
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機等に適応されるプログラムに従って所
定の動作を行なり論理装置の履歴解析装置に関するもの
で、特にエラー発生時から以前における論理装置の各状
態量を記録保持することによシ、エラー発生原因の探索
をする履歴解析装置に関するものである。
定の動作を行なり論理装置の履歴解析装置に関するもの
で、特にエラー発生時から以前における論理装置の各状
態量を記録保持することによシ、エラー発生原因の探索
をする履歴解析装置に関するものである。
第２図は例えば特開昭４９−１３５５４０号公報に示さ
れた従来の論理装置の履歴解析装置を示すブロック図で
あシ、図において、１は本装置によってその動作履歴が
解析される対象の情報処理装置、２はエラー検出回路で
、情報処理装置１に内蕨されておシ、自装置における異
常を検出して検出信号を出力する。３は履歴解析装置の
制御回路、４は記憶回路で、情報処理装置１の各種状態
量を記憶する。そして、図示しない主電源にょシ履歴解
析装置内の制御回路部３．記憶回路４へ電源を供給され
る。
れた従来の論理装置の履歴解析装置を示すブロック図で
あシ、図において、１は本装置によってその動作履歴が
解析される対象の情報処理装置、２はエラー検出回路で
、情報処理装置１に内蕨されておシ、自装置における異
常を検出して検出信号を出力する。３は履歴解析装置の
制御回路、４は記憶回路で、情報処理装置１の各種状態
量を記憶する。そして、図示しない主電源にょシ履歴解
析装置内の制御回路部３．記憶回路４へ電源を供給され
る。
次に動作について説明する。まず、情報処理装置１が正
常で、エラー検出回路２が異常を検出していない時には
、制御回路３は情報処理装置１めプログラムの動作の１
ステツプ毎に、情報処理装置１のアドレス、データを記
憶回路４に書き込んで行く。とこで、若し記憶容量がプ
ログラムのＮ番目のステップ下埋まってしまうと、Ｎ＋
１番目のステップからは、記憶回路４の先頭から上書き
するよう制御する。この様にして、情報処理装置１のア
ドレス・データ等のプログラム実行履歴はｍ［ループで
エンドレスに記憶回路４に書き込まれる。そこで、情報
処理装置１に異常が発生してエラー検出回路２が検出信
号を出力すると、制御回路３は記憶回路４への書込みを
中止する。従って記憶回路４の内容は、エラーが検出さ
れてからそれ以前の実行履歴が記憶回路４の記憶容量の
分だけ格納される。これらの一連の制御は主電源（図示
せず）で供給される電源によって動作していることは云
うまでもないことである。
常で、エラー検出回路２が異常を検出していない時には
、制御回路３は情報処理装置１めプログラムの動作の１
ステツプ毎に、情報処理装置１のアドレス、データを記
憶回路４に書き込んで行く。とこで、若し記憶容量がプ
ログラムのＮ番目のステップ下埋まってしまうと、Ｎ＋
１番目のステップからは、記憶回路４の先頭から上書き
するよう制御する。この様にして、情報処理装置１のア
ドレス・データ等のプログラム実行履歴はｍ［ループで
エンドレスに記憶回路４に書き込まれる。そこで、情報
処理装置１に異常が発生してエラー検出回路２が検出信
号を出力すると、制御回路３は記憶回路４への書込みを
中止する。従って記憶回路４の内容は、エラーが検出さ
れてからそれ以前の実行履歴が記憶回路４の記憶容量の
分だけ格納される。これらの一連の制御は主電源（図示
せず）で供給される電源によって動作していることは云
うまでもないことである。
従来の論理装置の履歴解析装置は以上のように構成され
ているので、一度エラーが発生すると、記憶回路への以
後の動作書込みを中止してしまうため、記憶内容を解析
する前に、同種又は別種のエラーが発生しても、履歴が
記憶されず、先に記憶されている内容を解析して記憶内
容が不要になってから再度履歴解析装置を設置しなけれ
ばならないという問題点があった。
ているので、一度エラーが発生すると、記憶回路への以
後の動作書込みを中止してしまうため、記憶内容を解析
する前に、同種又は別種のエラーが発生しても、履歴が
記憶されず、先に記憶されている内容を解析して記憶内
容が不要になってから再度履歴解析装置を設置しなけれ
ばならないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、履歴内容を解析する前にエラーが発生しても
それらの履歴を全て記憶できる論理装置の履歴解析装置
を得ることを目的とする。
たもので、履歴内容を解析する前にエラーが発生しても
それらの履歴を全て記憶できる論理装置の履歴解析装置
を得ることを目的とする。
この発明に係る論理装置の履歴解析装置は、外部記憶装
置、例えばフロッピーディスク装置等の安価な大容量の
記憶装置を付加し、記憶回路の記憶内容をフロッピーデ
ィスク（以下、ＦＤＤという）に転送することによシ、
次に発生したエラー履歴記憶を可能にしたものである。
置、例えばフロッピーディスク装置等の安価な大容量の
記憶装置を付加し、記憶回路の記憶内容をフロッピーデ
ィスク（以下、ＦＤＤという）に転送することによシ、
次に発生したエラー履歴記憶を可能にしたものである。
この発明における履歴解析装置は、対象の情報処理装置
が異常になった時の実行履歴を記憶回路に格納すると同
時に前記格納された記憶内容をＦＤＤ等にデータ転送し
、転送終了と同時に前記記憶回路への書込み中止を解除
して、再度書込みを続行する。
が異常になった時の実行履歴を記憶回路に格納すると同
時に前記格納された記憶内容をＦＤＤ等にデータ転送し
、転送終了と同時に前記記憶回路への書込み中止を解除
して、再度書込みを続行する。
以下、この発明の一実施例を図について説明する。図中
、第２図と同一の部分は同一の符号をもって図示した第
１図において、５は外部記憶装置で、フロッピーディス
ク等を示す。なお、ここでは外部記憶装置５をＦＤＤと
して説明する。また６は転送制御回路で、記憶回路４か
らＦＤＤ５へデータを転送する制御を行う。
、第２図と同一の部分は同一の符号をもって図示した第
１図において、５は外部記憶装置で、フロッピーディス
ク等を示す。なお、ここでは外部記憶装置５をＦＤＤと
して説明する。また６は転送制御回路で、記憶回路４か
らＦＤＤ５へデータを転送する制御を行う。
次に動作について説明する。まず、情報処理装置１が正
常で、エラー検出回路２が異常を検出していない時には
、第２図に示した従来のものと全く同じ動作をする。次
に情報処理装置１に異常が発生し、エラー検出回路２が
エラー検出信号ＢＳを出力すると、制御回路３は記憶回
路４への書込み動作を中止すると同時に転送制御回路６
に書込み中止の信号ＷＳを出力する。そこで転送制御回
路６は前記書込み中止信号ＷＳを受けると、ＦＤＤ５に
対して記憶回路４の内容をＦＤＤ５に取シ込む転送命令
信号ＴＳを出力する。ＦＤＤ５は、転送命令信号ＴＳを
受けると記憶回路４の内容を順次取シ込み、取シ込み終
了と同時に転送制御回路６に転送終了信号ＴＳ８を出力
する。転送制御回路６は転送終了信号Ｔ８Ｓを受信する
と、制御回路３に対して書込み中止を解く解除信号に８
を出力する。この一連の動作によシ、制御回路３は再度
記憶回路４への書込みを開始する。
常で、エラー検出回路２が異常を検出していない時には
、第２図に示した従来のものと全く同じ動作をする。次
に情報処理装置１に異常が発生し、エラー検出回路２が
エラー検出信号ＢＳを出力すると、制御回路３は記憶回
路４への書込み動作を中止すると同時に転送制御回路６
に書込み中止の信号ＷＳを出力する。そこで転送制御回
路６は前記書込み中止信号ＷＳを受けると、ＦＤＤ５に
対して記憶回路４の内容をＦＤＤ５に取シ込む転送命令
信号ＴＳを出力する。ＦＤＤ５は、転送命令信号ＴＳを
受けると記憶回路４の内容を順次取シ込み、取シ込み終
了と同時に転送制御回路６に転送終了信号ＴＳ８を出力
する。転送制御回路６は転送終了信号Ｔ８Ｓを受信する
と、制御回路３に対して書込み中止を解く解除信号に８
を出力する。この一連の動作によシ、制御回路３は再度
記憶回路４への書込みを開始する。
以上のように、この発明によれば、ＦＤＤ等を外部記憶
装置として付加し、記憶回路にエラー発生時の貴重な履
歴が格納される毎にＦＤＤにその記憶内容を転送するよ
うに回路を構成したので、エラーの発生頻度が高い場合
でもほとんどの履歴を記憶出来るとともに、フロッピー
ディスクを取外して他の解析装置によって解析する事も
出来る。
装置として付加し、記憶回路にエラー発生時の貴重な履
歴が格納される毎にＦＤＤにその記憶内容を転送するよ
うに回路を構成したので、エラーの発生頻度が高い場合
でもほとんどの履歴を記憶出来るとともに、フロッピー
ディスクを取外して他の解析装置によって解析する事も
出来る。
また、ＬＳＩメモリ等を用いて記憶容量を増加する他の
手段に比しても装置が安価になる等の効果がある。
手段に比しても装置が安価になる等の効果がある。
第１図はこの発明の一実施例による論理装置の履歴解析
装置を示すブロック図、第２図は従来の論理装置の履歴
解析装置を示すブロック図である。 図において、１は情報処理装置、２はエラー検出回路、
３は制御回路、４は記憶回路、５は外部記憶装置、６は
転送制御回路である。 特許出願人 三菱電機株式会社 第１図 第２図
装置を示すブロック図、第２図は従来の論理装置の履歴
解析装置を示すブロック図である。 図において、１は情報処理装置、２はエラー検出回路、
３は制御回路、４は記憶回路、５は外部記憶装置、６は
転送制御回路である。 特許出願人 三菱電機株式会社 第１図 第２図
Claims (1)
- 情報処理装置の動作状態からエラー動作をエラー検出回
路によつて検出し、該エラー検出信号を制御回路に伝達
して論理動作エラーとしての履歴を記憶回路に記憶する
論理装置の履歴解析装置において、前記対象とする情報
処理装置の履歴を記憶する記憶回路の内容を記憶回路へ
の履歴の書込みが中止されるごとに転送命令を出力し、
かつ該転送が終了すると制御回路に対し書込み中止命令
の解除信号を出力する転送制御回路と、前記転送制御回
路から転送命令を受けて記憶回路の内容を取込み、該取
込みが終了したら、前記転送制御回路に転送終了信号を
伝達する外部記憶装置とを備えたことを特徴とする論理
装置の履歴解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009314A JPS62166451A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴解折装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009314A JPS62166451A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴解折装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62166451A true JPS62166451A (ja) | 1987-07-22 |
Family
ID=11717008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61009314A Pending JPS62166451A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴解折装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546500A (ja) * | 1991-08-14 | 1993-02-26 | Shinko Seisakusho Co Ltd | 端末機の障害情報記録方法 |
| US7307935B2 (en) * | 2003-09-04 | 2007-12-11 | Alpine Electronics, Inc. | Recording and playback apparatus, music-data recording and playback method, and music-data recording and playback program |
-
1986
- 1986-01-20 JP JP61009314A patent/JPS62166451A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546500A (ja) * | 1991-08-14 | 1993-02-26 | Shinko Seisakusho Co Ltd | 端末機の障害情報記録方法 |
| US7307935B2 (en) * | 2003-09-04 | 2007-12-11 | Alpine Electronics, Inc. | Recording and playback apparatus, music-data recording and playback method, and music-data recording and playback program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6218057B2 (ja) | ||
| US5287483A (en) | Prefetched operand storing system for an information processor | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPH08202635A (ja) | Ｄｍａコントローラ | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPH03230216A (ja) | 記憶デバイスへの処理データの書込処理方式 | |
| JPH0769822B2 (ja) | 演算レジスタのバイパスチェック方式 | |
| JPS63150744A (ja) | 論理装置の履歴解析装置 | |
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JPS63136240A (ja) | ハ−ド故障識別方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH01130226A (ja) | 制御メモリ修正方式 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS62166450A (ja) | 論理装置の履歴解折装置 | |
| JPS62127944A (ja) | 情報処理装置 | |
| JPS59111551A (ja) | 動作記録装置 | |
| JPH02238539A (ja) | メモリ制御方式 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH0612338A (ja) | 情報処理システム | |
| JPH0488434A (ja) | データ処理装置 | |
| JPS63193241A (ja) | 情報処理装置 | |
| JPS58118099A (ja) | 制御装置 | |
| JPH02146643A (ja) | 記憶装置 | |
| JPH07200349A (ja) | アドレストレース方式 |