JPH0547760A - 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト - Google Patents
半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツトInfo
- Publication number
- JPH0547760A JPH0547760A JP20171591A JP20171591A JPH0547760A JP H0547760 A JPH0547760 A JP H0547760A JP 20171591 A JP20171591 A JP 20171591A JP 20171591 A JP20171591 A JP 20171591A JP H0547760 A JPH0547760 A JP H0547760A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- alloy
- film
- integrated circuit
- electronegativity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ｃｕ配線の耐酸化性を向上させる。また、Ｓ
ｉ基板やＳｉ系絶縁膜に対する接着性を向上させる。 【構成】 Ｃｕ配線１の耐酸化性を向上させるため、電
気陰性度がＣｕと同等乃至Ｃｕよりも大きい元素を添加
したＣｕ合金を用いる。また、Ｓｉ基板やＳｉ系絶縁膜
に対する接着性を向上させるため、電気陰性度がＳｉと
同等乃至Ｓｉよりも小さい元素を添加したＣｕ合金を用
いる。
ｉ基板やＳｉ系絶縁膜に対する接着性を向上させる。 【構成】 Ｃｕ配線１の耐酸化性を向上させるため、電
気陰性度がＣｕと同等乃至Ｃｕよりも大きい元素を添加
したＣｕ合金を用いる。また、Ｓｉ基板やＳｉ系絶縁膜
に対する接着性を向上させるため、電気陰性度がＳｉと
同等乃至Ｓｉよりも小さい元素を添加したＣｕ合金を用
いる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、Ｃｕを配線材料に用い
た半導体集積回路装置に適用して有効な技術に関するも
のである。
よびその製造技術に関し、特に、Ｃｕを配線材料に用い
た半導体集積回路装置に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】従来より、シリコン（Ｓｉ）基板上に形
成されるＬＳＩの配線材料としては、電気抵抗が低い、
酸化珪素（ＳｉＯ2)膜との接着性が良い、加工が容易で
あるなどの理由からＡｌが使用されてきた。
成されるＬＳＩの配線材料としては、電気抵抗が低い、
酸化珪素（ＳｉＯ2)膜との接着性が良い、加工が容易で
あるなどの理由からＡｌが使用されてきた。
【０００３】しかしながら、ＬＳＩの高集積化による配
線の微細化に伴い、エレクトロマイグレーション（Ｅ
Ｍ）、ストレスマイグレーション（ＳＭ）、ボイドなど
に起因するＡｌ配線の信頼性の低下が深刻な問題となっ
ていることから、近年、Ａｌに代わる各種配線材料の検
討がなされている。
線の微細化に伴い、エレクトロマイグレーション（Ｅ
Ｍ）、ストレスマイグレーション（ＳＭ）、ボイドなど
に起因するＡｌ配線の信頼性の低下が深刻な問題となっ
ていることから、近年、Ａｌに代わる各種配線材料の検
討がなされている。
【０００４】とりわけＣｕは、電気抵抗がＡｌの約２／
３と低いため、Ａｌに比べて電流密度を大きくとること
ができ、かつ融点がＡｌよりも４００℃以上高いことか
らエレクトロマイグレーション耐性も高いので、６４メ
ガビットＤＲＡＭなど、線幅0.３μｍ以下の微細加工を
必要とする次世代ＬＳＩの配線材料として有力視されて
いる。
３と低いため、Ａｌに比べて電流密度を大きくとること
ができ、かつ融点がＡｌよりも４００℃以上高いことか
らエレクトロマイグレーション耐性も高いので、６４メ
ガビットＤＲＡＭなど、線幅0.３μｍ以下の微細加工を
必要とする次世代ＬＳＩの配線材料として有力視されて
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、Ｃｕ配
線は、耐酸化性が低いので層間絶縁膜堆積時に配線の
内部まで酸化が進行し、電気抵抗が増大してしまう、
ＳｉＯ2 膜に対する接着強度が小さい、ＳｉやＳｉＯ
2中に拡散し易いため、Ｓｉ基板の拡散層に接続する
と、素子の特性を劣化させる虞れがある、などの問題点
が指摘されており、これらを改善することがＣｕ配線の
課題となっている。
線は、耐酸化性が低いので層間絶縁膜堆積時に配線の
内部まで酸化が進行し、電気抵抗が増大してしまう、
ＳｉＯ2 膜に対する接着強度が小さい、ＳｉやＳｉＯ
2中に拡散し易いため、Ｓｉ基板の拡散層に接続する
と、素子の特性を劣化させる虞れがある、などの問題点
が指摘されており、これらを改善することがＣｕ配線の
課題となっている。
【０００６】そこで、本発明の目的は、Ｃｕ配線の耐酸
化性を向上させる技術を提供することにある。
化性を向上させる技術を提供することにある。
【０００７】本発明の他の目的は、Ｃｕ配線のＳｉＯ2
膜に対する接着性を向上させる技術を提供することにあ
る。
膜に対する接着性を向上させる技術を提供することにあ
る。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【００１０】(1) 半導体基板上に形成する配線の材料と
して、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい元
素を添加したＣｕ合金を用いる。
して、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい元
素を添加したＣｕ合金を用いる。
【００１１】(2) 半導体基板上に形成する配線の材料と
して、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元
素を添加したＣｕ合金を用いる。
して、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元
素を添加したＣｕ合金を用いる。
【００１２】Ｃｕの電気陰性度は1.９、酸素は3.５であ
る。また、周知のように、二種の元素Ａ、Ｂからなる化
学結合〔Ａ−Ｂ〕において、ＡとＢとの電気陰性度の差
が大きくなる程、〔Ａ−Ｂ〕のイオン結合性が大きくな
る（すなわち、共有結合性が小さくなる）。
る。また、周知のように、二種の元素Ａ、Ｂからなる化
学結合〔Ａ−Ｂ〕において、ＡとＢとの電気陰性度の差
が大きくなる程、〔Ａ−Ｂ〕のイオン結合性が大きくな
る（すなわち、共有結合性が小さくなる）。
【００１３】従って、電気陰性度がＣｕと同等乃至Ｃｕ
よりも大きい元素（Ａ）を添加したＣｕ合金を用いて配
線を形成すると、その表面が酸化された際、〔Ｃｕ−
Ｏ〕よりも共有結合性が大きい化学結合〔Ａ−Ｏ〕のた
め、配線表面に緻密で安定な酸化被膜が生成し、これに
よって配線内部への酸化の進行が食い止められる。
よりも大きい元素（Ａ）を添加したＣｕ合金を用いて配
線を形成すると、その表面が酸化された際、〔Ｃｕ−
Ｏ〕よりも共有結合性が大きい化学結合〔Ａ−Ｏ〕のた
め、配線表面に緻密で安定な酸化被膜が生成し、これに
よって配線内部への酸化の進行が食い止められる。
【００１４】上記元素は、0.０１重量％以上〜１０重量
％未満の範囲で添加する。0.０１重量％未満では充分な
耐酸化性が得られず、１０重量％以上ではＣｕの特性が
損なわれる。また、上記元素は、Ｃｕ合金の電気抵抗率
が3.５〔μΩcm〕（＝Ａｌの電気抵抗率）、より好まし
くは2.７〔μΩcm〕を超えない範囲で添加することが望
ましい。
％未満の範囲で添加する。0.０１重量％未満では充分な
耐酸化性が得られず、１０重量％以上ではＣｕの特性が
損なわれる。また、上記元素は、Ｃｕ合金の電気抵抗率
が3.５〔μΩcm〕（＝Ａｌの電気抵抗率）、より好まし
くは2.７〔μΩcm〕を超えない範囲で添加することが望
ましい。
【００１５】電気陰性度がＣｕと同等乃至Ｃｕよりも大
きい元素の代表例、およびこれらの元素を0.５重量％添
加したＣｕ合金膜の表面に形成される酸化膜厚を下記の
表１に示す。この酸化膜は、Ｃｕ合金膜を５００℃の酸
素雰囲気中でアニールして形成したものである。
きい元素の代表例、およびこれらの元素を0.５重量％添
加したＣｕ合金膜の表面に形成される酸化膜厚を下記の
表１に示す。この酸化膜は、Ｃｕ合金膜を５００℃の酸
素雰囲気中でアニールして形成したものである。
【００１６】
【表１】
【００１７】表１から明らかなように、純Ｃｕ膜の表面
に形成される酸化膜厚が８００nmであるのに対し、電気
陰性度がＣｕと同等乃至Ｃｕよりも大きい元素を添加し
たＣｕ合金膜の表面に形成される酸化膜厚は、それより
も薄いことから、耐酸化性の改善されたことがわかる。
に形成される酸化膜厚が８００nmであるのに対し、電気
陰性度がＣｕと同等乃至Ｃｕよりも大きい元素を添加し
たＣｕ合金膜の表面に形成される酸化膜厚は、それより
も薄いことから、耐酸化性の改善されたことがわかる。
【００１８】また、特にＰｄ、Ｐｔ、ＡｕまたはＡｇの
添加は、耐酸化性を著しく改善することがわかる。
添加は、耐酸化性を著しく改善することがわかる。
【００１９】なお、本発明で使用する元素は、表１に例
示した元素に限定されるものではない。また、電気陰性
度がＣｕと同等乃至Ｃｕよりも大きい二種以上の元素を
同時に添加してもよい。元素の電気陰性度はポーリング
(L.Pauling) が求めており、例えば日本金属学会編「金
属データブック」Ｐ２３などに記載されている。
示した元素に限定されるものではない。また、電気陰性
度がＣｕと同等乃至Ｃｕよりも大きい二種以上の元素を
同時に添加してもよい。元素の電気陰性度はポーリング
(L.Pauling) が求めており、例えば日本金属学会編「金
属データブック」Ｐ２３などに記載されている。
【００２０】他方、一般に〔Ｓｉ−Ｓｉ〕および〔Ｓｉ
−Ｏ〕は、共有結合性が極めて大きいため、Ｓｉとの電
気陰性度の差が大きい元素（Ｂ）程、〔Ｓｉ−Ｂ〕のイ
オン結合性が大きくなり、Ｓｉに対する接着性が向上す
るものと考えられる。また、経験的にＳｉよりも電気陰
性度が小さい元素のほうがＳｉとの接着には有利である
と考えられる。
−Ｏ〕は、共有結合性が極めて大きいため、Ｓｉとの電
気陰性度の差が大きい元素（Ｂ）程、〔Ｓｉ−Ｂ〕のイ
オン結合性が大きくなり、Ｓｉに対する接着性が向上す
るものと考えられる。また、経験的にＳｉよりも電気陰
性度が小さい元素のほうがＳｉとの接着には有利である
と考えられる。
【００２１】従って、電気陰性度がＳｉと同等乃至Ｓｉ
よりも小さい元素を添加することにより、Ｃｕ配線とＳ
ｉ基板との接着性や、Ｃｕ配線とＳｉ系絶縁膜（ＳｉＯ
2 など）との接着性が向上する。
よりも小さい元素を添加することにより、Ｃｕ配線とＳ
ｉ基板との接着性や、Ｃｕ配線とＳｉ系絶縁膜（ＳｉＯ
2 など）との接着性が向上する。
【００２２】上記元素は、0.０１重量％以上〜１０重量
％未満の範囲で添加する。0.０１重量％未満では充分な
接着性が得られず、１０重量％以上ではＣｕの特性が損
なわれる。また、上記元素は、Ｃｕ合金の電気抵抗率が
3.５〔μΩcm〕、より好ましくは2.７〔μΩcm〕を超え
ない範囲で添加することが望ましい。
％未満の範囲で添加する。0.０１重量％未満では充分な
接着性が得られず、１０重量％以上ではＣｕの特性が損
なわれる。また、上記元素は、Ｃｕ合金の電気抵抗率が
3.５〔μΩcm〕、より好ましくは2.７〔μΩcm〕を超え
ない範囲で添加することが望ましい。
【００２３】電気陰性度がＳｉと同等乃至Ｓｉよりも小
さい元素の代表例、ならびにこれらの元素を0.５重量％
添加したＣｕ合金膜とＳｉＯ2 膜との界面の接着強度を
下記の表２に示す。なお、本発明で使用する元素は、表
２に例示した元素に限定されるものではない。また、電
気陰性度がＣｕと同等乃至Ｃｕよりも大きい二種以上の
元素を同時に添加してもよい。
さい元素の代表例、ならびにこれらの元素を0.５重量％
添加したＣｕ合金膜とＳｉＯ2 膜との界面の接着強度を
下記の表２に示す。なお、本発明で使用する元素は、表
２に例示した元素に限定されるものではない。また、電
気陰性度がＣｕと同等乃至Ｃｕよりも大きい二種以上の
元素を同時に添加してもよい。
【００２４】
【表２】
【００２５】表２から明らかなように、電気陰性度がＳ
ｉと同等乃至Ｓｉよりも小さい元素を添加したＣｕ合金
膜とＳｉＯ2 膜との界面の接着強度は、純Ｃｕ膜とＳｉ
Ｏ2 膜との界面の接着強度よりも大きくなっており、接
着性の改善されたことがわかる。
ｉと同等乃至Ｓｉよりも小さい元素を添加したＣｕ合金
膜とＳｉＯ2 膜との界面の接着強度は、純Ｃｕ膜とＳｉ
Ｏ2 膜との界面の接着強度よりも大きくなっており、接
着性の改善されたことがわかる。
【００２６】Ｃｕ配線の耐酸化性を向上させ、併せてＳ
ｉ基板やＳｉ系絶縁膜に対する接着性を向上させるため
には、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい元
素と、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元
素とを共に添加するのが有効である。
ｉ基板やＳｉ系絶縁膜に対する接着性を向上させるため
には、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい元
素と、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元
素とを共に添加するのが有効である。
【００２７】これら二種の元素の総添加量は、Ｃｕ合金
全量の２０重量％未満とする。また、これら二種の元素
は、Ｃｕ合金の電気抵抗率が3.５〔μΩcm〕、より好ま
しくは2.７〔μΩcm〕を超えない範囲で添加することが
望ましい。
全量の２０重量％未満とする。また、これら二種の元素
は、Ｃｕ合金の電気抵抗率が3.５〔μΩcm〕、より好ま
しくは2.７〔μΩcm〕を超えない範囲で添加することが
望ましい。
【００２８】半導体基板上に本発明のＣｕ配線を形成す
るには、上記した組成のＣｕ合金からなるターゲットを
用いたスパッタ法によって基板全面にＣｕ合金膜を堆積
し、次いでフォトレジスト膜をマスクにしたエッチング
でこのＣｕ合金膜をパターニングする。
るには、上記した組成のＣｕ合金からなるターゲットを
用いたスパッタ法によって基板全面にＣｕ合金膜を堆積
し、次いでフォトレジスト膜をマスクにしたエッチング
でこのＣｕ合金膜をパターニングする。
【００２９】上記エッチングは、例えば反応性イオンエ
ッチングで行う。また、エッチングガスには、例えばＣ
Ｃｌ4 ＋ＢＣｌ3 などの塩素系ガスを用いる。
ッチングで行う。また、エッチングガスには、例えばＣ
Ｃｌ4 ＋ＢＣｌ3 などの塩素系ガスを用いる。
【００３０】次に、上記Ｃｕ配線を２５０℃以上の温度
でアニールする。このアニールにより、配線内部の添加
元素が拡散し、配線表面に極く薄い高濃度合金層が形成
される。
でアニールする。このアニールにより、配線内部の添加
元素が拡散し、配線表面に極く薄い高濃度合金層が形成
される。
【００３１】これにより、Ｃｕ配線の耐酸化性や接着性
が改善されると共に、電気抵抗の小さなＣｕが配線の主
要な導電部をなすことにより、良好な電気伝導性を確保
することができる。
が改善されると共に、電気抵抗の小さなＣｕが配線の主
要な導電部をなすことにより、良好な電気伝導性を確保
することができる。
【００３２】次に、実施例を用いて本発明のＣｕ配線お
よびその製造方法を説明する。
よびその製造方法を説明する。
【００３３】
【実施例】図１は、本実施例のＣｕ配線１の断面図であ
る。このＣｕ配線１は、Ｓｉ単結晶からなる半導体基板
２の主面上に形成されたＳｉＯ2 膜３の上部に形成され
ている。また、Ｃｕ配線１の上部には、同じくＳｉＯ2
からなる層間絶縁膜４が形成されている。
る。このＣｕ配線１は、Ｓｉ単結晶からなる半導体基板
２の主面上に形成されたＳｉＯ2 膜３の上部に形成され
ている。また、Ｃｕ配線１の上部には、同じくＳｉＯ2
からなる層間絶縁膜４が形成されている。
【００３４】Ｃｕ配線１の表面には、極く薄い膜厚の高
濃度合金層５が形成されている。この高濃度合金層５
は、例えば電気陰性度がＣｕよりも大きい元素であるＰ
ｔと、電気陰性度がＳｉよりも小さい元素であるＭｇと
が高濃度に含有されたＣｕ合金からなる。また、この高
濃度合金層５の内側は、上記ＰｔとＭｇとが極く微量含
有されたＣｕ合金からなる。
濃度合金層５が形成されている。この高濃度合金層５
は、例えば電気陰性度がＣｕよりも大きい元素であるＰ
ｔと、電気陰性度がＳｉよりも小さい元素であるＭｇと
が高濃度に含有されたＣｕ合金からなる。また、この高
濃度合金層５の内側は、上記ＰｔとＭｇとが極く微量含
有されたＣｕ合金からなる。
【００３５】上記Ｃｕ配線１を形成するには、まず、図
２に示すように、スパッタ法を用いてＳｉＯ2 膜３の上
部にＣｕ合金膜１ａを堆積する。このとき用いるスパッ
タターゲットには、例えばＰｔとＭｇとをそれぞれ0.５
重量％程度含有する、電気抵率が2.７〔μΩcm〕以下の
Ｃｕ合金を用いる。
２に示すように、スパッタ法を用いてＳｉＯ2 膜３の上
部にＣｕ合金膜１ａを堆積する。このとき用いるスパッ
タターゲットには、例えばＰｔとＭｇとをそれぞれ0.５
重量％程度含有する、電気抵率が2.７〔μΩcm〕以下の
Ｃｕ合金を用いる。
【００３６】次に、図３に示すように、Ｃｕ合金膜１ａ
の上部にフォトレジスト膜６を形成し、これをエッチン
グのマスクにしてＣｕ合金膜１ａをパターニングする。
その後、上記フォトレジスト膜６をアッシングにより除
去する。
の上部にフォトレジスト膜６を形成し、これをエッチン
グのマスクにしてＣｕ合金膜１ａをパターニングする。
その後、上記フォトレジスト膜６をアッシングにより除
去する。
【００３７】次に、図４に示すように、Ｃｕ配線１を２
５０℃以上の温度でアニールする。
５０℃以上の温度でアニールする。
【００３８】このアニールにより、配線内部の添加元素
（Ｐｔ、Ｍｇ）が拡散し、表面に極く薄い高濃度合金層
５が形成される。
（Ｐｔ、Ｍｇ）が拡散し、表面に極く薄い高濃度合金層
５が形成される。
【００３９】その後、ＣＶＤ法を用いて上記Ｃｕ配線１
の上部に前記層間絶縁膜４を堆積する。
の上部に前記層間絶縁膜４を堆積する。
【００４０】本実施例のＣｕ配線１は、電気陰性度がＣ
ｕよりも大きい元素であるＰｔと、電気陰性度がＳｉよ
りも小さい元素であるＭｇとを添加したＣｕ合金で構成
されているため、従来のＣｕ配線に比べて耐酸化性が向
上すると共に、下地のＳｉＯ2 膜３や上部の層間絶縁膜
４に対する接着性も向上する。
ｕよりも大きい元素であるＰｔと、電気陰性度がＳｉよ
りも小さい元素であるＭｇとを添加したＣｕ合金で構成
されているため、従来のＣｕ配線に比べて耐酸化性が向
上すると共に、下地のＳｉＯ2 膜３や上部の層間絶縁膜
４に対する接着性も向上する。
【００４１】また、本実施例のＣｕ配線１は、添加元素
であるＰｔおよびＭｇを配線表面に拡散させ、配線内部
を高純度のＣｕで構成しているため、電気抵抗の小さな
Ｃｕが配線の主要な導電部をなしており、これにより、
良好な電気伝導性が確保されている。
であるＰｔおよびＭｇを配線表面に拡散させ、配線内部
を高純度のＣｕで構成しているため、電気抵抗の小さな
Ｃｕが配線の主要な導電部をなしており、これにより、
良好な電気伝導性が確保されている。
【００４２】図５は、上記層間絶縁膜４の上部に第二層
目のＣｕ配線１を形成し、層間絶縁膜４に開孔した接続
孔７を通じて第二層目のＣｕ配線１と第一層目のＣｕ配
線１とを電気的に接続した状態を示している。
目のＣｕ配線１を形成し、層間絶縁膜４に開孔した接続
孔７を通じて第二層目のＣｕ配線１と第一層目のＣｕ配
線１とを電気的に接続した状態を示している。
【００４３】第二層目のＣｕ配線１を形成するには、層
間絶縁膜４をエッチングして接続孔７を形成した後、層
間絶縁膜４の上部に前述した方法で第二層目のＣｕ配線
１を形成する。
間絶縁膜４をエッチングして接続孔７を形成した後、層
間絶縁膜４の上部に前述した方法で第二層目のＣｕ配線
１を形成する。
【００４４】上記接続孔７を形成する際、接続孔７の底
部に露出した第一層目のＣｕ配線１の表面の高濃度合金
層５をエッチングで除去してもよい。また、図６に示す
ように、接続孔７の内部にＣｕ合金膜１ａを埋込んで層
間絶縁膜４を平坦化した後、第二層目のＣｕ配線１を形
成してもよい。
部に露出した第一層目のＣｕ配線１の表面の高濃度合金
層５をエッチングで除去してもよい。また、図６に示す
ように、接続孔７の内部にＣｕ合金膜１ａを埋込んで層
間絶縁膜４を平坦化した後、第二層目のＣｕ配線１を形
成してもよい。
【００４５】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能であることは勿論である。
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能であることは勿論である。
【００４６】以上の説明では、本発明のＣｕ配線を半導
体基板上の配線に適用した場合について説明したが、こ
れに限定されず、単一の半導体素子、例えばパワートラ
ンジスタを搭載した単体構造の半導体装置や磁気センサ
ーなどの信号変換装置の配線に適用することもできる。
体基板上の配線に適用した場合について説明したが、こ
れに限定されず、単一の半導体素子、例えばパワートラ
ンジスタを搭載した単体構造の半導体装置や磁気センサ
ーなどの信号変換装置の配線に適用することもできる。
【００４７】また、本発明のＣｕ配線は、基板上に配線
層のみを形成した配線基板、例えばマザーボードやベビ
ーボードへの応用も可能である。
層のみを形成した配線基板、例えばマザーボードやベビ
ーボードへの応用も可能である。
【００４８】
【発明の効果】(1) 半導体基板上に形成する配線の材料
として、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい
元素を添加したＣｕ合金を用いることにより、耐酸化性
の高いＣｕ配線が得られる。
として、電気陰性度がＣｕと同等乃至Ｃｕよりも大きい
元素を添加したＣｕ合金を用いることにより、耐酸化性
の高いＣｕ配線が得られる。
【００４９】(2) 半導体基板上に形成する配線材料とし
て、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元素
を添加したＣｕ合金を用いることにより、Ｓｉ基板やＳ
ｉ系絶縁膜に対する接着強度が高いＣｕ配線が得られ
る。
て、電気陰性度がＳｉと同等乃至Ｓｉよりも小さい元素
を添加したＣｕ合金を用いることにより、Ｓｉ基板やＳ
ｉ系絶縁膜に対する接着強度が高いＣｕ配線が得られ
る。
【図１】本発明のＣｕ配線を形成した半導体基板の要部
断面図である。
断面図である。
【図２】このＣｕ配線の製造方法を示す半導体基板の要
部断面図である。
部断面図である。
【図３】このＣｕ配線の製造方法を示す半導体基板の要
部断面図である。
部断面図である。
【図４】このＣｕ配線の製造方法を示す半導体基板の断
面図である。
面図である。
【図５】本発明の他の実施例であるＣｕ配線を形成した
半導体基板の要部断面図である。
半導体基板の要部断面図である。
【図６】本発明の他の実施例であるＣｕ配線を形成した
半導体基板の要部断面図である。
半導体基板の要部断面図である。
１ Ｃｕ配線 １ａ Ｃｕ合金膜 ２ 半導体基板 ３ ＳｉＯ2 膜 ４ 層間絶縁膜 ５ 高濃度合金層 ６ フォトレジスト膜 ７ 接続孔
フロントページの続き (72)発明者 加藤 登季男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 佐原 政司 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴樹 正恭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 石田 進一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (8)
- 【請求項１】 半導体基板上にＣｕ配線を有する半導体
集積回路装置であって、前記Ｃｕ配線は、電気陰性度が
Ｃｕと同等乃至Ｃｕよりも大きい元素を0.０１重量％以
上、１０重量％未満の範囲で添加したＣｕ合金で構成さ
れていることを特徴とする半導体集積回路装置。 - 【請求項２】 前記Ｃｕ合金の電気抵抗率が3.５〔μΩ
cm〕以下であることを特徴とする請求項１記載の半導体
集積回路装置。 - 【請求項３】 電気陰性度がＣｕと同等乃至Ｃｕよりも
大きい元素を0.０１重量％以上、１０重量％未満の範囲
で添加したＣｕ合金膜を半導体基板上に堆積した後、前
記Ｃｕ合金膜をパターニングしてＣｕ配線を形成し、次
いで前記Ｃｕ配線を２５０℃以上の温度でアニールする
ことを特徴とする請求項１または２記載の半導体集積回
路装置の製造方法。 - 【請求項４】 半導体基板上にＣｕ配線を有する半導体
集積回路装置であって、前記Ｃｕ配線は、電気陰性度が
Ｓｉと同等乃至Ｓｉよりも小さい元素を0.０１重量％以
上、１０重量％未満の範囲で添加したＣｕ合金で構成さ
れていることを特徴とする半導体集積回路装置。 - 【請求項５】 前記Ｃｕ合金の電気抵抗率が3.５〔μΩ
cm〕以下であることを特徴とする請求項４記載の半導体
集積回路装置。 - 【請求項６】 電気陰性度がＳｉと同等乃至Ｓｉよりも
小さい元素を0.０１重量％以上、１０重量％未満の範囲
で添加したＣｕ合金膜を半導体基板上に堆積した後、前
記Ｃｕ合金膜をパターニングしてＣｕ配線を形成し、次
いで前記Ｃｕ配線を２５０℃以上の温度でアニールする
ことを特徴とする請求項４または５記載の半導体集積回
路装置の製造方法。 - 【請求項７】 半導体集積回路装置の製造に用いるスパ
ッタターゲットであって、電気陰性度がＣｕと同等乃至
Ｃｕよりも大きい元素を0.０１重量％以上、１０重量％
未満の範囲で添加したＣｕ合金で構成されていることを
特徴とするスパッタターゲット。 - 【請求項８】 半導体集積回路装置の製造に用いるスパ
ッタターゲットであって、電気陰性度がＳｉと同等乃至
Ｓｉよりも小さい元素を0.０１重量％以上、１０重量％
未満の範囲で添加したＣｕ合金で構成されていることを
特徴とするスパッタターゲット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171591A JPH0547760A (ja) | 1991-08-12 | 1991-08-12 | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171591A JPH0547760A (ja) | 1991-08-12 | 1991-08-12 | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547760A true JPH0547760A (ja) | 1993-02-26 |
Family
ID=16445732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20171591A Pending JPH0547760A (ja) | 1991-08-12 | 1991-08-12 | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547760A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719447A (en) * | 1993-06-03 | 1998-02-17 | Intel Corporation | Metal alloy interconnections for integrated circuits |
| US5891802A (en) * | 1997-07-23 | 1999-04-06 | Advanced Micro Devices, Inc. | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects |
| JP2000353762A (ja) * | 1999-06-11 | 2000-12-19 | Toppan Printing Co Ltd | 配線材料及びそれを用いた導体配線層 |
| US6396151B1 (en) | 1996-06-11 | 2002-05-28 | International Business Machines Corporation | Partially-overlapped interconnect structure and method of making |
| JP2006506682A (ja) * | 2002-11-19 | 2006-02-23 | サムスン エレクトロニクス カンパニー リミテッド | Ｌｃｄのｔｆｔ基板及びその製造方法 |
| WO2006025347A1 (ja) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | 銅合金及び液晶表示装置 |
| JP2007096241A (ja) * | 2005-08-30 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US7304384B2 (en) | 2004-02-27 | 2007-12-04 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film which contains manganese |
| WO2008041670A1 (fr) * | 2006-10-02 | 2008-04-10 | Tokyo Electron Limited | Appareil pour la fabrication d'un semi-conducteur, procédé de fabrication d'un dispositif semi-conducteur, support de stockage, et programme d'ordinateur |
| WO2008044757A1 (en) * | 2006-10-12 | 2008-04-17 | Ulvac, Inc. | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method |
| JP2009200162A (ja) * | 2008-02-20 | 2009-09-03 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| US7638829B2 (en) | 2005-09-09 | 2009-12-29 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| JP2010248627A (ja) * | 2009-03-27 | 2010-11-04 | Hitachi Metals Ltd | スパッタリングターゲット |
| US7940361B2 (en) | 2004-08-31 | 2011-05-10 | Advanced Interconnect Materials, Llc | Copper alloy and liquid-crystal display device |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| US8188599B2 (en) | 2006-02-28 | 2012-05-29 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| US8372745B2 (en) | 2006-02-28 | 2013-02-12 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| JP2020522118A (ja) * | 2017-04-20 | 2020-07-27 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 導電パターン構造及びその製造方法、アレイ基板、表示装置 |
-
1991
- 1991-08-12 JP JP20171591A patent/JPH0547760A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719447A (en) * | 1993-06-03 | 1998-02-17 | Intel Corporation | Metal alloy interconnections for integrated circuits |
| US6396151B1 (en) | 1996-06-11 | 2002-05-28 | International Business Machines Corporation | Partially-overlapped interconnect structure and method of making |
| US5891802A (en) * | 1997-07-23 | 1999-04-06 | Advanced Micro Devices, Inc. | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects |
| JP2000353762A (ja) * | 1999-06-11 | 2000-12-19 | Toppan Printing Co Ltd | 配線材料及びそれを用いた導体配線層 |
| USRE44817E1 (en) | 2001-08-31 | 2014-03-25 | Altiam Services Ltd. Llc | Copper alloy and liquid-crystal display device |
| JP2006506682A (ja) * | 2002-11-19 | 2006-02-23 | サムスン エレクトロニクス カンパニー リミテッド | Ｌｃｄのｔｆｔ基板及びその製造方法 |
| US8133813B2 (en) | 2004-02-27 | 2012-03-13 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film |
| US7304384B2 (en) | 2004-02-27 | 2007-12-04 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film which contains manganese |
| US7943517B2 (en) | 2004-02-27 | 2011-05-17 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film |
| US7940361B2 (en) | 2004-08-31 | 2011-05-10 | Advanced Interconnect Materials, Llc | Copper alloy and liquid-crystal display device |
| US7782433B2 (en) | 2004-08-31 | 2010-08-24 | Tohoku University | Copper alloy and liquid-crystal display device |
| US7626665B2 (en) | 2004-08-31 | 2009-12-01 | Tohoku University | Copper alloys and liquid-crystal display device |
| WO2006025347A1 (ja) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | 銅合金及び液晶表示装置 |
| JP2007096241A (ja) * | 2005-08-30 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP4523535B2 (ja) * | 2005-08-30 | 2010-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
| US7638829B2 (en) | 2005-09-09 | 2009-12-29 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| US7786523B2 (en) | 2005-09-09 | 2010-08-31 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US8188599B2 (en) | 2006-02-28 | 2012-05-29 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| US8372745B2 (en) | 2006-02-28 | 2013-02-12 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| WO2008041670A1 (fr) * | 2006-10-02 | 2008-04-10 | Tokyo Electron Limited | Appareil pour la fabrication d'un semi-conducteur, procédé de fabrication d'un dispositif semi-conducteur, support de stockage, et programme d'ordinateur |
| JP2008091645A (ja) * | 2006-10-02 | 2008-04-17 | Tokyo Electron Ltd | 半導体製造装置、半導体装置の製造方法及び記憶媒体 |
| WO2008044757A1 (en) * | 2006-10-12 | 2008-04-17 | Ulvac, Inc. | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method |
| JP2009200162A (ja) * | 2008-02-20 | 2009-09-03 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| US9082821B2 (en) | 2008-12-19 | 2015-07-14 | Advanced Interconnect Materials, Llc | Method for forming copper interconnection structures |
| JP2010248627A (ja) * | 2009-03-27 | 2010-11-04 | Hitachi Metals Ltd | スパッタリングターゲット |
| JP2020522118A (ja) * | 2017-04-20 | 2020-07-27 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 導電パターン構造及びその製造方法、アレイ基板、表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0547760A (ja) | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト | |
| JP4555540B2 (ja) | 半導体装置 | |
| JP3519632B2 (ja) | 半導体装置の製造方法 | |
| JP2005123576A5 (ja) | ||
| JP3091026B2 (ja) | 集積回路の配線 | |
| JPS61152042A (ja) | 半導体素子の金属化パターンおよびその方法 | |
| JP2534434B2 (ja) | 耐酸化性化合物およびその製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH065599A (ja) | 半導体装置及びその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JP3015491B2 (ja) | ＡｌＮ基板 | |
| JPH04309229A (ja) | 半導体集積回路装置 | |
| JPH03262125A (ja) | 半導体装置 | |
| JPH11312655A (ja) | Ｃｕ合金膜の形成方法および半導体装置の製造方法 | |
| TW388107B (en) | Diffusion barrier Cu metal layer process and diffusion barrier layer thereof | |
| JPS62244150A (ja) | 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 | |
| JPS59205739A (ja) | 半導体装置の製造法 | |
| JPH02206123A (ja) | 半導体装置 | |
| JPH10321621A (ja) | 金属薄膜形成方法 | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPH02206122A (ja) | 半導体装置 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 |