JPS59205739A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS59205739A JPS59205739A JP59024197A JP2419784A JPS59205739A JP S59205739 A JPS59205739 A JP S59205739A JP 59024197 A JP59024197 A JP 59024197A JP 2419784 A JP2419784 A JP 2419784A JP S59205739 A JPS59205739 A JP S59205739A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- silicon
- conductive layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 238000001465 metallisation Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 8
- 239000011856 silicon-based particle Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000011148 porous material Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical class O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置特に集積回路用の多レベル金属化
構体とその製造法に関する。特にこの発明はアルミニウ
ムを用い、各レベル間に良好なゝオーム接触を形成する
多レベル金属化構体′に関する０〔従来法の説明〕 半導体集積回路の製造では、回路機能当りの費用を低減
するため回路チップの単位面積当シの成分数を増大する
趨勢がある。この増大はその成分自体の寸法を小さくす
ることおよび（または）成分相互間の間隔を小さくする
ことによって得られる。し力・し、寸法と間隔の減少を
制限する因子の１つは所要の回路の各種成分の接続に用
いる金属接続体に必要な面積である。
構体とその製造法に関する。特にこの発明はアルミニウ
ムを用い、各レベル間に良好なゝオーム接触を形成する
多レベル金属化構体′に関する０〔従来法の説明〕 半導体集積回路の製造では、回路機能当りの費用を低減
するため回路チップの単位面積当シの成分数を増大する
趨勢がある。この増大はその成分自体の寸法を小さくす
ることおよび（または）成分相互間の間隔を小さくする
ことによって得られる。し力・し、寸法と間隔の減少を
制限する因子の１つは所要の回路の各種成分の接続に用
いる金属接続体に必要な面積である。
金属接続体の問題を解消する１つの方法は多レベル金属
化方式を用いることである。多レベル金属化方式では装
置の基板上の絶縁層を貫通して基板内のいくつ力・の成
分に達する開孔を形成する。
化方式を用いることである。多レベル金属化方式では装
置の基板上の絶縁層を貫通して基板内のいくつ力・の成
分に達する開孔を形成する。
その絶縁層上とその開孔内に第１の金属層を被着Ｌ、そ
の第１の金属層を画定して総金属接続系の一部を形成し
、その画定された第１の金属層の上に絶縁材料の第２の
層を被着し、この第２の絶縁層を貫通する開孔を形成す
る。この開孔のいくつかは絶縁層を完全に貫通して基板
内の成分のいくつかに達し得るが、いくつかは単に第２
の絶縁層を貫通して画定された第１の金属層に達してい
るだけである。この第２の絶縁層上と接触開孔内に第２
の金属層を被着し、これを画定して線接続系の残部を形
成し、このようにして画定された第２の金属層を基板内
の成分のいくつかと、画定された第１の金属層に接続す
る。回路が充分複雑でそれが必要なら、金属層全追加使
用することもできる。
の第１の金属層を画定して総金属接続系の一部を形成し
、その画定された第１の金属層の上に絶縁材料の第２の
層を被着し、この第２の絶縁層を貫通する開孔を形成す
る。この開孔のいくつかは絶縁層を完全に貫通して基板
内の成分のいくつかに達し得るが、いくつかは単に第２
の絶縁層を貫通して画定された第１の金属層に達してい
るだけである。この第２の絶縁層上と接触開孔内に第２
の金属層を被着し、これを画定して線接続系の残部を形
成し、このようにして画定された第２の金属層を基板内
の成分のいくつかと、画定された第１の金属層に接続す
る。回路が充分複雑でそれが必要なら、金属層全追加使
用することもできる。
集積回路における金属化に普通用いられる金属は、その
高導電度、被着の容易性および比較的安価のため、アル
ミニウムまたは少量のシリコンを含むアルミニウムであ
る。しかしアルミニウムの問題は被着直後に空気に曝さ
れると、アルミニウムの表面に酸化アルミニウムの薄膜
が形成されることである。アルミニウムを単一レベルの
金Ａ 化に用いるときはこの酸化アルミニウムは大した
問題ではないが、多レベル金属化の場合は問題である。
高導電度、被着の容易性および比較的安価のため、アル
ミニウムまたは少量のシリコンを含むアルミニウムであ
る。しかしアルミニウムの問題は被着直後に空気に曝さ
れると、アルミニウムの表面に酸化アルミニウムの薄膜
が形成されることである。アルミニウムを単一レベルの
金Ａ 化に用いるときはこの酸化アルミニウムは大した
問題ではないが、多レベル金属化の場合は問題である。
この酸化物層は２つの金属化層の間にその互いに接触す
る所に高抵抗を生ずる絶縁層となる。
る所に高抵抗を生ずる絶縁層となる。
接触面積を小さくして高い接触抵抗をできるだけ低くす
る試みが、両金属化層間の絶縁層の開孔の面積を画定さ
れた金属化層の線幅より大きくすることによシ為されて
来た。装置を約４００’Ｃに加熱して酸化アルミニウム
を破壊し、２つの層を焼結すると抵抗がさらに低下する
が、これでは酸化物が完全に除去されず、酸化物がない
場合、ｌ：りなお抵抗が高いことが判っている。さらに
誘電体層を過剰エツチングして過大の接触開孔を形成す
ると、誘電体層のアンダーカットを生じ、そのアンダー
カットの端縁のため次の被着層の段状被覆が悪くなる０ 〔発明の概要〕 半導体装＠け表面に絶縁材料の第１の層を持つ基板と、
その第１の絶縁層上の第１の導電層を含み、その第１の
導電層の上に絶縁材料の第２の層があり、その第２の絶
縁層には貫通開孔がある。
る試みが、両金属化層間の絶縁層の開孔の面積を画定さ
れた金属化層の線幅より大きくすることによシ為されて
来た。装置を約４００’Ｃに加熱して酸化アルミニウム
を破壊し、２つの層を焼結すると抵抗がさらに低下する
が、これでは酸化物が完全に除去されず、酸化物がない
場合、ｌ：りなお抵抗が高いことが判っている。さらに
誘電体層を過剰エツチングして過大の接触開孔を形成す
ると、誘電体層のアンダーカットを生じ、そのアンダー
カットの端縁のため次の被着層の段状被覆が悪くなる０ 〔発明の概要〕 半導体装＠け表面に絶縁材料の第１の層を持つ基板と、
その第１の絶縁層上の第１の導電層を含み、その第１の
導電層の上に絶縁材料の第２の層があり、その第２の絶
縁層には貫通開孔がある。
この第２の絶縁層上には第２の導電層があり、その開孔
全通って第１の導電層に接触している。第１の導電層は
シリコンを含むアルミニウムで、第２の導電層はアルミ
ニウムか第１の導電層重す少量のシリコンを含むアルミ
ニウムである。この半導体装置を製造するときは、第１
の絶縁層の上に第１の導電層を被着し、その第１の導電
層の上に第２の絶縁層を被着し、その第２の絶縁層に開
口全形成した後筒１の導電層の露出部全エツチング液で
エツチングするが、このエツチング液は露出面のアルミ
ニウムは除去するが、そのアルミニウム・シリコン導電
層に含まれる析出シリコン粒子を残すようになっている
。次に第２の導電層を被着し、その第２の導電層をその
開孔内の第１の導電層との界面のその第１の導電層まで
加熱焼鈍する○ 〔推奨実施例の詳細な説明〕 第１図はこの発明を実施した半導体装置の全体を１０で
示す。この半導体装置１０は主表面１４ヲ持つシリコン
のような単結晶半導体材料の基板１２ヲ含み、この基板
１２内には表面１４に沿ってトランジスタ、ダイオード
、抵抗等の各種能動装置や受動装置があって、これらが
互いに電気的に接続されて所要の回路を構成するように
なっている。これらの装置は例えば領域１６．１８で、
基板１２と異る導電型のこともあり、また同一導電型で
比抵抗が異ることもある。基板１２０表面には２酸化シ
リコンの、Ｊ：うな絶縁材料の第１の層２０があり、こ
の第１の絶縁層２０には領域１６．１８に通ずる１対の
開孔２２゜２４がある。第１の絶縁層２０の一部には箪
１の導電層２６があり、これが開孔２２に進入ｌ〜で領
域１６に接触している。この第１の絶縁層２６はシリコ
ンヲ含むアルミニウムで、そのシリコン含有量は約３％
以下がよい。
全通って第１の導電層に接触している。第１の導電層は
シリコンを含むアルミニウムで、第２の導電層はアルミ
ニウムか第１の導電層重す少量のシリコンを含むアルミ
ニウムである。この半導体装置を製造するときは、第１
の絶縁層の上に第１の導電層を被着し、その第１の導電
層の上に第２の絶縁層を被着し、その第２の絶縁層に開
口全形成した後筒１の導電層の露出部全エツチング液で
エツチングするが、このエツチング液は露出面のアルミ
ニウムは除去するが、そのアルミニウム・シリコン導電
層に含まれる析出シリコン粒子を残すようになっている
。次に第２の導電層を被着し、その第２の導電層をその
開孔内の第１の導電層との界面のその第１の導電層まで
加熱焼鈍する○ 〔推奨実施例の詳細な説明〕 第１図はこの発明を実施した半導体装置の全体を１０で
示す。この半導体装置１０は主表面１４ヲ持つシリコン
のような単結晶半導体材料の基板１２ヲ含み、この基板
１２内には表面１４に沿ってトランジスタ、ダイオード
、抵抗等の各種能動装置や受動装置があって、これらが
互いに電気的に接続されて所要の回路を構成するように
なっている。これらの装置は例えば領域１６．１８で、
基板１２と異る導電型のこともあり、また同一導電型で
比抵抗が異ることもある。基板１２０表面には２酸化シ
リコンの、Ｊ：うな絶縁材料の第１の層２０があり、こ
の第１の絶縁層２０には領域１６．１８に通ずる１対の
開孔２２゜２４がある。第１の絶縁層２０の一部には箪
１の導電層２６があり、これが開孔２２に進入ｌ〜で領
域１６に接触している。この第１の絶縁層２６はシリコ
ンヲ含むアルミニウムで、そのシリコン含有量は約３％
以下がよい。
第２の導電層２６とこれに蔽われていない第１の絶縁層
２００部分は第２の絶縁層２８に蔽われていもこの第２
の絶縁層２８は２酸化ンリコンまたは窒化シリコンのよ
うな無機材料またはポリイミドのような有機材料とする
ことができる０第２の絶縁層２８にも２つの開孔３０．
３２が貫通し、その開孔３２は領域１８に達する第１の
絶縁層２０の開孔２４と整合している。第２の絶縁層２
８の一部には第２の導電層３４があり、開孔３０ヲ通っ
て第１の導電層２６と接触すると共に整合開孔３２．２
４を通って領域１８に接触している。この第２の導電層
３４はアルミニウムか第１の導電層２６．Ｌ’！Ｊ少量
のシリコンを含むアルミニウムである。導電層２６．３
４は画定されて結線用導体となり、領域１６．１８のよ
うな基板−２内の各種装置を相互に接続すると共・に、
半導体装置１０の端子パッドに接続する。以下詳述する
ように、第２の導電層３４は第１の導電層２６と焼結界
面を形成し、その界面に隣接してその第２の導電層３４
の他の部分エリ多量のシリコンを含む領域を有する。こ
れにより２つの導電層２６．２８間に低抵抗の接触が与
えられている。
２００部分は第２の絶縁層２８に蔽われていもこの第２
の絶縁層２８は２酸化ンリコンまたは窒化シリコンのよ
うな無機材料またはポリイミドのような有機材料とする
ことができる０第２の絶縁層２８にも２つの開孔３０．
３２が貫通し、その開孔３２は領域１８に達する第１の
絶縁層２０の開孔２４と整合している。第２の絶縁層２
８の一部には第２の導電層３４があり、開孔３０ヲ通っ
て第１の導電層２６と接触すると共に整合開孔３２．２
４を通って領域１８に接触している。この第２の導電層
３４はアルミニウムか第１の導電層２６．Ｌ’！Ｊ少量
のシリコンを含むアルミニウムである。導電層２６．３
４は画定されて結線用導体となり、領域１６．１８のよ
うな基板−２内の各種装置を相互に接続すると共・に、
半導体装置１０の端子パッドに接続する。以下詳述する
ように、第２の導電層３４は第１の導電層２６と焼結界
面を形成し、その界面に隣接してその第２の導電層３４
の他の部分エリ多量のシリコンを含む領域を有する。こ
れにより２つの導電層２６．２８間に低抵抗の接触が与
えられている。
この発明の方法を用いて半導体装置１０ヲ作るときは、
イオン注入か拡散のような標準の半導体技術を用いて基
板１２に領域１６．１８ｉ形成した後、その表面１４に
第１の絶縁層２０を形成する。この第１の絶縁層２０は
、それが２酸化シリコンの場合は、約８００〜１２００
″Ｃの酸素または水蒸気に表面１４を露出することによ
り生長させることかできる。次にこの第１の絶縁層２０
に開孔２２ヲ形成する。これゝばその第１の絶縁層２０
の全表面にホトレジスト’ｃｌｌｉ着した後標準の写真
製版技法を用いて開孔２２全形成すべきところにそのバ
タン全形成し、第１の絶縁層２０の露出部を２酸化シリ
コン用の緩衝弗酸のような適当なエツチング液で除去す
ることにょ９行うことができる。
イオン注入か拡散のような標準の半導体技術を用いて基
板１２に領域１６．１８ｉ形成した後、その表面１４に
第１の絶縁層２０を形成する。この第１の絶縁層２０は
、それが２酸化シリコンの場合は、約８００〜１２００
″Ｃの酸素または水蒸気に表面１４を露出することによ
り生長させることかできる。次にこの第１の絶縁層２０
に開孔２２ヲ形成する。これゝばその第１の絶縁層２０
の全表面にホトレジスト’ｃｌｌｉ着した後標準の写真
製版技法を用いて開孔２２全形成すべきところにそのバ
タン全形成し、第１の絶縁層２０の露出部を２酸化シリ
コン用の緩衝弗酸のような適当なエツチング液で除去す
ることにょ９行うことができる。
次に第１の導電層２６を形成する。これは真空蒸着かス
パツタリングのような任意の標準被着法により第１の絶
縁層２０の全表面と開孔２２内にシリコン含有アルミニ
ウムの１倒を被着することにより行う。このシリコン含
有アルミニウム層の第１の導電層２６を形成すべき部分
に標準の写真製版法によりホトレジストのバタン層を形
成した後、そのシリコン含有アルミニウム層の露出部分
をプラズマエツチングかＨ２ＰＯ４２，０部とＨＮＯ３
１部から成る約５０°Ｃのエツチング液を用いた湿式化
学エツチングのような適当なエツチング法によυ除去す
−る。
パツタリングのような任意の標準被着法により第１の絶
縁層２０の全表面と開孔２２内にシリコン含有アルミニ
ウムの１倒を被着することにより行う。このシリコン含
有アルミニウム層の第１の導電層２６を形成すべき部分
に標準の写真製版法によりホトレジストのバタン層を形
成した後、そのシリコン含有アルミニウム層の露出部分
をプラズマエツチングかＨ２ＰＯ４２，０部とＨＮＯ３
１部から成る約５０°Ｃのエツチング液を用いた湿式化
学エツチングのような適当なエツチング法によυ除去す
−る。
第３図に示すように、次に第１の導電層２６と第１の絶
縁層２０の露出部の上に第２の絶縁層２８を被着する。
縁層２０の露出部の上に第２の絶縁層２８を被着する。
第２の絶縁層が２酸化シリコンや窒化シリコンのような
無機材料のときは、標準の化学蒸着法を用いて装置をそ
の第２の絶縁層の元素を含む気体に露出し、加熱によっ
て気体を反応させ、特定の材料を析出させることによシ
被着することができる。第２の絶縁層２８がポリイミド
のような有機材料のときは、これを塗布または回転法で
破着して硬化させることができる。次にこの第２の絶縁
層２８６τ開孔３０．３２を形成するために、その全表
面にホトレジスト層を被着し、標準の写真製版法ケ用い
てその開孔を形成する場所に・ぐタンを形成し、第２の
絶縁層２８に用いられた材料に適するエツチング液によ
りその露出部を除去する。第１の絶縁層２０の開孔２４
げその第２の絶縁層２８の開孔３２の底に露出した第１
の絶縁層２０の表面をエツチングすることにエリ形成す
ることができる。第２の絶縁層２８の材料が第１の絶縁
層２０と同じであれば、開孔３２を形成するときのエツ
チングで自動的に第１の絶縁層２０に開孔２４が形成さ
れるが、第２の絶縁層２８の材料が第１の絶ｗ層２０と
異るときは、開孔３２の形成後、適当なエツチング法を
用いて恥孔２４を形成する。
無機材料のときは、標準の化学蒸着法を用いて装置をそ
の第２の絶縁層の元素を含む気体に露出し、加熱によっ
て気体を反応させ、特定の材料を析出させることによシ
被着することができる。第２の絶縁層２８がポリイミド
のような有機材料のときは、これを塗布または回転法で
破着して硬化させることができる。次にこの第２の絶縁
層２８６τ開孔３０．３２を形成するために、その全表
面にホトレジスト層を被着し、標準の写真製版法ケ用い
てその開孔を形成する場所に・ぐタンを形成し、第２の
絶縁層２８に用いられた材料に適するエツチング液によ
りその露出部を除去する。第１の絶縁層２０の開孔２４
げその第２の絶縁層２８の開孔３２の底に露出した第１
の絶縁層２０の表面をエツチングすることにエリ形成す
ることができる。第２の絶縁層２８の材料が第１の絶縁
層２０と同じであれば、開孔３２を形成するときのエツ
チングで自動的に第１の絶縁層２０に開孔２４が形成さ
れるが、第２の絶縁層２８の材料が第１の絶ｗ層２０と
異るときは、開孔３２の形成後、適当なエツチング法を
用いて恥孔２４を形成する。
次に第２の絶縁層２８の開孔３０の底に露出した第１の
導電層２６０表面にアルミニウムを溶解するがシリコン
を溶解しないエツチング液を適用する。
導電層２６０表面にアルミニウムを溶解するがシリコン
を溶解しないエツチング液を適用する。
これにより第４図に示すように露出部のアルミニラムの
部分が溶解除去され、シリコン粒子３６が露出面から突
出して残る。このとき露出面から約１０００人だけアル
ミニウムが除去・れて突出シリコン粒子３６による粗面
が得られるのが好ましい。このために適当と見られるエ
ツチング液にはＨ３ＰＯ４とＨＮＯ３の混合物、緩衝弗
酸、稀弗酸、および１（２０、ＨＦ ｓ Ｃｕ Ｓ
Ｏ４の溶液がある。Ｃｕ５Ｏ４ｆ含む混液は、銅が露出
したシリコン粒子上にメッキさり１、シリコン粒子の犬
きをと密度に応じてアルミニウムのエツチングを制限す
るため極めて性能がよいことが判っている。この銅メッ
キ面は次Ｋ ＨＮＯ３に浸漬されると銅を除去・れて高
密度のシリコン粒子を持つ表面を露出する。このエツチ
ング段階で酸化アルミニウムはすべて露出面から除かれ
、同時に粗面が得られる。
部分が溶解除去され、シリコン粒子３６が露出面から突
出して残る。このとき露出面から約１０００人だけアル
ミニウムが除去・れて突出シリコン粒子３６による粗面
が得られるのが好ましい。このために適当と見られるエ
ツチング液にはＨ３ＰＯ４とＨＮＯ３の混合物、緩衝弗
酸、稀弗酸、および１（２０、ＨＦ ｓ Ｃｕ Ｓ
Ｏ４の溶液がある。Ｃｕ５Ｏ４ｆ含む混液は、銅が露出
したシリコン粒子上にメッキさり１、シリコン粒子の犬
きをと密度に応じてアルミニウムのエツチングを制限す
るため極めて性能がよいことが判っている。この銅メッ
キ面は次Ｋ ＨＮＯ３に浸漬されると銅を除去・れて高
密度のシリコン粒子を持つ表面を露出する。このエツチ
ング段階で酸化アルミニウムはすべて露出面から除かれ
、同時に粗面が得られる。
次に第２の絶縁層２８の全表面と開孔３０．３２．２４
内にアルミニウムまたは第１の導電層２６．１：ＩＪ少
量のシリコンを含むアルミニウムの層を被着し、この金
属層にホトレジス）Ｔｈ被着した後その必要部分だけ？
残してこれを除去し、その露出部を適当なエツチング法
で除去することに、ｒ、り第２の導電層３４を形成する
。
内にアルミニウムまたは第１の導電層２６．１：ＩＪ少
量のシリコンを含むアルミニウムの層を被着し、この金
属層にホトレジス）Ｔｈ被着した後その必要部分だけ？
残してこれを除去し、その露出部を適当なエツチング法
で除去することに、ｒ、り第２の導電層３４を形成する
。
次に装置１０を約４００°Ｃに加熱して第２の導電層３
４を第１の導電層２６に焼結（シンター）する。こ焼結
中に第１の導電層２６のシリコン粒子３６が第２の導電
層中に溶解し、追加のシリコンが第１の導電層２６カ・
らこれよりシリコン含有量の少ない第２の導電層３４に
拡散する。これ［，１：って２つの導電層間の界面の前
からシリコンがあった場所をアルミニウム・シリコン合
金が埋め、第５図に示すようにその界面に接する第２の
導電層３４内にシリコン含有量がその層３４の残部より
多い領域３４ａを形成する。この２つの導電層２６．３
４の焼結により、両者間に良好な電気接触が得られる上
、界面を介するシリコンの拡散により、露出アルミニウ
ム面に形成された酸化物がすべて破壊され、第１の導電
層２６の頂面に高密度のシリコン粒子が含まれているた
め、アルミニウムの露出して酸化される面が著しく減少
する。このような条件はすべて良好な低抵抗接触を形成
する作用をし、その低抵抗接触が極めて小面積の接触領
域で得られる。
４を第１の導電層２６に焼結（シンター）する。こ焼結
中に第１の導電層２６のシリコン粒子３６が第２の導電
層中に溶解し、追加のシリコンが第１の導電層２６カ・
らこれよりシリコン含有量の少ない第２の導電層３４に
拡散する。これ［，１：って２つの導電層間の界面の前
からシリコンがあった場所をアルミニウム・シリコン合
金が埋め、第５図に示すようにその界面に接する第２の
導電層３４内にシリコン含有量がその層３４の残部より
多い領域３４ａを形成する。この２つの導電層２６．３
４の焼結により、両者間に良好な電気接触が得られる上
、界面を介するシリコンの拡散により、露出アルミニウ
ム面に形成された酸化物がすべて破壊され、第１の導電
層２６の頂面に高密度のシリコン粒子が含まれているた
め、アルミニウムの露出して酸化される面が著しく減少
する。このような条件はすべて良好な低抵抗接触を形成
する作用をし、その低抵抗接触が極めて小面積の接触領
域で得られる。
以下の例はこの発明をさらに例証するためのもので、こ
の発明を峙許請求の範囲以上に制限するものではない。
の発明を峙許請求の範囲以上に制限するものではない。
例 １
それぞれの装でを次のようにして製造し、一群のテスト
バタン装置を準備した。まず単結晶シリコンの基板を水
蒸気中で約１１００ ’Ｃに加熱してその表面に２酸化
シリコンの層を形成し、この２酸化シＩＪコン層上にス
パッタリングにより第１の金属層を被着した後、これを
画定して３２μ×７０〃の金属の島状領域全４５個形成
した。次に大気圧における化学蒸着法により基板と第１
の金属島状領域子に３％重量の燐を含むシリカガラスの
層を被着した後、緩衝弗酸を用いてこの燐シリカガラス
に第１の金属島状領域に達する約１０μ平方の開孔９ｏ
個を形成した。この開孔は各金属島状領域に２個ずつ、
島状領域の内部においても相互間においても均一４の間
隔を持つように配置した。開孔のエツチングはその底に
おいて第１の金属島状領域の表面をエツチングするに足
るだけ長時間行った。次にガラス層の上と開孔の中にス
パッタリングにより第２の金属層を被着し、第１の島状
領域と接触させた。次にこの第２の金属層を画定してそ
れぞれ３２μ×７０μの島状領域を複数個形成し、各島
状領域が第１の島状領域の一方の開孔がら隣の第１の島
状領域の一方の開孔に延びるようにした。従ってこの第
２の島状領域はこれと第１の島状領域との間の接触を含
めて第１の島状領域を電気的に直列連結したことになる
。次にこの装置’１４５０’ｃで４時間加熱して第２の
島状領域を第１の島状領域に焼結（シンター）した。
バタン装置を準備した。まず単結晶シリコンの基板を水
蒸気中で約１１００ ’Ｃに加熱してその表面に２酸化
シリコンの層を形成し、この２酸化シＩＪコン層上にス
パッタリングにより第１の金属層を被着した後、これを
画定して３２μ×７０〃の金属の島状領域全４５個形成
した。次に大気圧における化学蒸着法により基板と第１
の金属島状領域子に３％重量の燐を含むシリカガラスの
層を被着した後、緩衝弗酸を用いてこの燐シリカガラス
に第１の金属島状領域に達する約１０μ平方の開孔９ｏ
個を形成した。この開孔は各金属島状領域に２個ずつ、
島状領域の内部においても相互間においても均一４の間
隔を持つように配置した。開孔のエツチングはその底に
おいて第１の金属島状領域の表面をエツチングするに足
るだけ長時間行った。次にガラス層の上と開孔の中にス
パッタリングにより第２の金属層を被着し、第１の島状
領域と接触させた。次にこの第２の金属層を画定してそ
れぞれ３２μ×７０μの島状領域を複数個形成し、各島
状領域が第１の島状領域の一方の開孔がら隣の第１の島
状領域の一方の開孔に延びるようにした。従ってこの第
２の島状領域はこれと第１の島状領域との間の接触を含
めて第１の島状領域を電気的に直列連結したことになる
。次にこの装置’１４５０’ｃで４時間加熱して第２の
島状領域を第１の島状領域に焼結（シンター）した。
すべての装置において第２の島状領域を形成する第２の
金属層にアルミニウム音用いたが、その厚さは一部の装
置で１μ、他は２〃とした。第１のゝ金属層は一部の装
置ではシリコンを１％含むアルミニウムとし、他はシリ
コン２％を含むアルミニウムとした。
金属層にアルミニウム音用いたが、その厚さは一部の装
置で１μ、他は２〃とした。第１のゝ金属層は一部の装
置ではシリコンを１％含むアルミニウムとし、他はシリ
コン２％を含むアルミニウムとした。
各装置について島状領域の直列連結の抵抗を測定し、そ
の測定値を第１および第２の島状部間の接触の数９０で
割って、測高状領域の界面の接触抵抗プラス各接触点間
の金属線路の抵抗の平均値を求めた。各装置に対するこ
の平均抵抗を表１に示す。
の測定値を第１および第２の島状部間の接触の数９０で
割って、測高状領域の界面の接触抵抗プラス各接触点間
の金属線路の抵抗の平均値を求めた。各装置に対するこ
の平均抵抗を表１に示す。
例 ２
例１と同様にして一群のテストバタン装置を作ったが、
燐シリカガラスの開孔を約１５μ平方とした。各装置に
対する平均抵抗を表２に示す。
燐シリカガラスの開孔を約１５μ平方とした。各装置に
対する平均抵抗を表２に示す。
例 ３
例１と同様にして一群のテストバタン装置ヲ作ったが、
燐シリカガラスの開孔を約２０μ平方とした。各装置に
対′する平均抵抗を表３に示す。
燐シリカガラスの開孔を約２０μ平方とした。各装置に
対′する平均抵抗を表３に示す。
以上の諸表からシリコン含有アルミニウムを第１の金属
層に用いた装置は両金属層をアルミニウムで形成したも
のより接触抵抗が低いことが判る。
層に用いた装置は両金属層をアルミニウムで形成したも
のより接触抵抗が低いことが判る。
また第１の金属層のシリコン含有量が多いほど抵触抵抗
が低くなる上、第２の金属層が厚いほど接触抵抗が低い
ことも判る。
が低くなる上、第２の金属層が厚いほど接触抵抗が低い
ことも判る。
第１図はこの発明を実施した半導体装置の断面図、第２
図ないし第５図は第１図を示す半導体装置を作るこの発
明の方法の各段階を示す断面図である。 １０・・・半導体装置、１２・・・基板、１４・・・基
板表面、２０・・・第１の絶縁層、２６・・・第１の導
電層、２８・・・第２．の絶縁層、３０・・・開孔、３
４・・・第２の導電層。 ’％許出出８人 アールシーニー コーポレーション代
理人清水 哲は〃・２名 〜１′。 手続補正書（方式） 昭和５９年６月、１２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 特願昭５９−２４１９’７号− ２、発明の名称 半導体装置とその製造法 ３、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国 ニューヨーク州 １００２
０ニユーヨーク ロックフェラー フラサ３０名 称
（７５７） アールシーニー コーポレーション４、
代理人 ５ 補正命令の日付 発送日 昭和５９年５月２９日 ６ 補正の対象 明Ｍ書の「発明の詳細な説明」の欄。 ７ 補正の内容 明細書第１５頁及び第１６頁を別紙のものと差しかえる
。 添付書類 明細書第１５頁及び第１６頁 各１通以 上 接触の数９０で割って、測高状領域の界面の接触抵抗プ
ラス各接触点間の金属線路の抵抗の平均値を求めた。各
装置に対するこの平均抵抗を表１に示す。 例 ２ 例１と同様にして一部のテストバタン装置を作ったが、
燐シリカガラスの開孔を約１５μ平方とした。各装置に
対する平均抵抗を表２に示す。 表 ２ 例 ３ 例１と同様にして一部のテストバタン装置ヲ作ったが、
燐シリカガラスの開孔を約２０μ平方とした。各装置に
対する平均抵抗を表３に示す。 以上の諸表からシリコン含有アルミニウムを第１の金属
層に用いた装置は両金属層をアルミニウムで形成したも
のより接触抵抗が低いことが判る。 また第１の金属層のシリコン含有量が多いほど抵１７Ｆ
図ないし第５図は第１図を示す半導体装置を作るこの発
明の方法の各段階を示す断面図である。 １０・・・半導体装置、１２・・・基板、１４・・・基
板表面、２０・・・第１の絶縁層、２６・・・第１の導
電層、２８・・・第２．の絶縁層、３０・・・開孔、３
４・・・第２の導電層。 ’％許出出８人 アールシーニー コーポレーション代
理人清水 哲は〃・２名 〜１′。 手続補正書（方式） 昭和５９年６月、１２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 特願昭５９−２４１９’７号− ２、発明の名称 半導体装置とその製造法 ３、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国 ニューヨーク州 １００２
０ニユーヨーク ロックフェラー フラサ３０名 称
（７５７） アールシーニー コーポレーション４、
代理人 ５ 補正命令の日付 発送日 昭和５９年５月２９日 ６ 補正の対象 明Ｍ書の「発明の詳細な説明」の欄。 ７ 補正の内容 明細書第１５頁及び第１６頁を別紙のものと差しかえる
。 添付書類 明細書第１５頁及び第１６頁 各１通以 上 接触の数９０で割って、測高状領域の界面の接触抵抗プ
ラス各接触点間の金属線路の抵抗の平均値を求めた。各
装置に対するこの平均抵抗を表１に示す。 例 ２ 例１と同様にして一部のテストバタン装置を作ったが、
燐シリカガラスの開孔を約１５μ平方とした。各装置に
対する平均抵抗を表２に示す。 表 ２ 例 ３ 例１と同様にして一部のテストバタン装置ヲ作ったが、
燐シリカガラスの開孔を約２０μ平方とした。各装置に
対する平均抵抗を表３に示す。 以上の諸表からシリコン含有アルミニウムを第１の金属
層に用いた装置は両金属層をアルミニウムで形成したも
のより接触抵抗が低いことが判る。 また第１の金属層のシリコン含有量が多いほど抵１７Ｆ
Claims (2)
- （１）表面に絶縁材料の第１の絶縁層を有する半導体材
料の基板と、上記第１の絶縁層の上に設けられた第１の
導電層と、この第１の導電層の上に設けられ、その第１
の導電層まで貫通する開孔全有する絶縁材料の第２の絶
縁層と、この第２の絶縁層の上に設けられ、上記開孔を
通って上記第１の導電層に接触する第２の導電層とを含
み、上記第１の導電層がシリコンを含むアルミニウムで
、上記第２の導電層がアルミニウムまたは上記第１の導
電層に含まれているよシ少量のシリコンを含むアルミニ
ウムであることを特徴とする半導体装置。 - （２）基板の表面に第１の金属化層を形成する段階と、
その第１の金属化層の上に絶縁材料の層を形成する段階
と、この絶縁層に上記第１の金属化層まで開孔を形成す
る段階と、上記絶縁層上と開孔内に第１の金属化層に接
触する第２の金属化層を形成する段階とを含み、上記第
１の金属化層がシリコンを含むア）ｖミニラムであり、
上記第２の金属化層がアルミニウムオたけ上記第７１の
金属化層に含まれているより少量のシリコンを含むアル
ミニウムであり、上記第１および第２の金属化層が加熱
により上記絶縁層の開孔内の両者間の接合部で焼結し、
上記第１の金属化層から若干のシリコンが第２の金属化
層内に拡散することを特徴とする基板上に多レベル金属
化構体を形成した半導体装置の製造法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US46564083A | 1983-02-10 | 1983-02-10 | |
| US465640 | 1983-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205739A true JPS59205739A (ja) | 1984-11-21 |
| JPH0666313B2 JPH0666313B2 (ja) | 1994-08-24 |
Family
ID=23848579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024197A Expired - Lifetime JPH0666313B2 (ja) | 1983-02-10 | 1984-02-09 | 半導体装置の製造法 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH0666313B2 (ja) |
| KR (1) | KR910008104B1 (ja) |
| CA (1) | CA1209281A (ja) |
| GB (1) | GB2135123B (ja) |
| IT (1) | IT1213136B (ja) |
| SE (1) | SE501466C2 (ja) |
| YU (1) | YU18284A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763064B2 (ja) * | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ｉｃ素子における配線接続方法 |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| USRE36475E (en) * | 1993-09-15 | 1999-12-28 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112292A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156365A (en) * | 1979-05-24 | 1980-12-05 | Toshiba Corp | Semiconductor device |
-
1984
- 1984-01-26 GB GB08402109A patent/GB2135123B/en not_active Expired
- 1984-01-31 CA CA000446407A patent/CA1209281A/en not_active Expired
- 1984-02-02 YU YU00182/84A patent/YU18284A/xx unknown
- 1984-02-06 SE SE8400592A patent/SE501466C2/sv unknown
- 1984-02-09 IT IT8419546A patent/IT1213136B/it active
- 1984-02-09 JP JP59024197A patent/JPH0666313B2/ja not_active Expired - Lifetime
- 1984-02-10 KR KR1019840000622A patent/KR910008104B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112292A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2135123B (en) | 1987-05-20 |
| YU18284A (en) | 1987-12-31 |
| SE8400592D0 (sv) | 1984-02-06 |
| GB8402109D0 (en) | 1984-02-29 |
| IT1213136B (it) | 1989-12-14 |
| KR840008215A (ko) | 1984-12-13 |
| KR910008104B1 (ko) | 1991-10-07 |
| IT8419546A0 (it) | 1984-02-09 |
| SE8400592L (sv) | 1984-08-11 |
| JPH0666313B2 (ja) | 1994-08-24 |
| CA1209281A (en) | 1986-08-05 |
| SE501466C2 (sv) | 1995-02-20 |
| GB2135123A (en) | 1984-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481283A (en) | Method of manufacturing an integrated capacitor and device obtained by this method | |
| US3751292A (en) | Multilayer metallization system | |
| CN1988083B (zh) | 薄膜电容器及其制造方法、电子器件和电路板 | |
| JP3137596B2 (ja) | 自己整合コネクタを含む半導体構造及びその製造方法 | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| EP0262575A2 (en) | Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits | |
| US4786523A (en) | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals | |
| JPH0547760A (ja) | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト | |
| US4520554A (en) | Method of making a multi-level metallization structure for semiconductor device | |
| JP2002016096A (ja) | 半導体装置とその製造方法 | |
| US6979644B2 (en) | Method of manufacturing electronic circuit component | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| JPS59205739A (ja) | 半導体装置の製造法 | |
| KR19990028850A (ko) | 두꺼운 도체를 갖는 모노리식 마이크로파 회로를 제조하는 방법 | |
| EP0147247A2 (en) | Method for forming hillock suppression layer in dual metal layer processing and structure formed thereby | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPS6230697B2 (ja) | ||
| JPH07170043A (ja) | 配線基板 | |
| JPS6216521A (ja) | 半導体装置の製造方法 |