JPH05129369A - 接着材層厚の規制構造 - Google Patents
接着材層厚の規制構造Info
- Publication number
- JPH05129369A JPH05129369A JP31989691A JP31989691A JPH05129369A JP H05129369 A JPH05129369 A JP H05129369A JP 31989691 A JP31989691 A JP 31989691A JP 31989691 A JP31989691 A JP 31989691A JP H05129369 A JPH05129369 A JP H05129369A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- layer
- bonding agent
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板上に接着材を介して電子部品を接着実装
するときに、容易に接着材層の厚さを規制できるように
する。 【構成】 基板５上に形成されたソルダレジスト層２１
の一部に、基板５に接着実装するＩＣチップ４の実装面
に当接する突起部２１ａを形成し、接着材１２の層の厚
さを規制する。
するときに、容易に接着材層の厚さを規制できるように
する。 【構成】 基板５上に形成されたソルダレジスト層２１
の一部に、基板５に接着実装するＩＣチップ４の実装面
に当接する突起部２１ａを形成し、接着材１２の層の厚
さを規制する。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に接着材を介し
て電子部品を接着実装するときに、接着材層の厚さを規
制する接着材層厚の規制構造に関する。
て電子部品を接着実装するときに、接着材層の厚さを規
制する接着材層厚の規制構造に関する。
【０００２】
【従来の技術】電子機器におけるＩＣの実装方法の１つ
として、多極のＩＣを高密度実装するのに好適で、小型
化、薄型化に有利なＴＡＢ実装技術がある。図５及び図
６に従来のＴＡＢ実装構造の一例を示す。図３に示すよ
うに４方向にそれぞれ複数本の銅箔などのリード１が形
成されたキャリアテープ２によって、ＩＣチップと基板
とが接続される。キャリアテープ２の中心にはＩＣチッ
プが装着される角孔２ａが形成されており、角孔２ａ内
にリード１のインナリード１ａが突出している。またキ
ャリアテープ２の角孔２ａの４方向の外側には、それぞ
れ長孔２ｂが形成されており、リード１のアウタリード
１ｂは長孔２ｂの外側に延設されている。そしてアウタ
リード１ｂの外側の端部にはそれぞれテストパッド３が
設けられている。
として、多極のＩＣを高密度実装するのに好適で、小型
化、薄型化に有利なＴＡＢ実装技術がある。図５及び図
６に従来のＴＡＢ実装構造の一例を示す。図３に示すよ
うに４方向にそれぞれ複数本の銅箔などのリード１が形
成されたキャリアテープ２によって、ＩＣチップと基板
とが接続される。キャリアテープ２の中心にはＩＣチッ
プが装着される角孔２ａが形成されており、角孔２ａ内
にリード１のインナリード１ａが突出している。またキ
ャリアテープ２の角孔２ａの４方向の外側には、それぞ
れ長孔２ｂが形成されており、リード１のアウタリード
１ｂは長孔２ｂの外側に延設されている。そしてアウタ
リード１ｂの外側の端部にはそれぞれテストパッド３が
設けられている。
【０００３】上記のキャリアテープ２の中央の角孔２ａ
内にＩＣチップ４を装着し、ＩＣチップ４の各ピンとイ
ンナリード１ａの内側の一端とをそれぞれ接続する。次
にテストパッド３によりＩＣチップ４及びその接続状態
を検査したのち、長孔２ｂの外側のキャリアテープ２を
切り捨てる。その後図６に示すようにアウタリード１ｂ
の外側の一端をそれぞれ基板５に形成された配線用銅パ
ターン６に接続する。次にインナリード１ａとＩＣチッ
プ４との接続部をインナコート樹脂７により被覆する。
なおインナコート樹脂７は図６に示すようにＩＣチップ
４の上面を全面被覆してもよく、接続部のみを被覆して
もよい。
内にＩＣチップ４を装着し、ＩＣチップ４の各ピンとイ
ンナリード１ａの内側の一端とをそれぞれ接続する。次
にテストパッド３によりＩＣチップ４及びその接続状態
を検査したのち、長孔２ｂの外側のキャリアテープ２を
切り捨てる。その後図６に示すようにアウタリード１ｂ
の外側の一端をそれぞれ基板５に形成された配線用銅パ
ターン６に接続する。次にインナリード１ａとＩＣチッ
プ４との接続部をインナコート樹脂７により被覆する。
なおインナコート樹脂７は図６に示すようにＩＣチップ
４の上面を全面被覆してもよく、接続部のみを被覆して
もよい。
【０００４】しかしながら上記のように構成された従来
のＴＡＢ実装構造によると、ＩＣチップ４の下面と基板
５とは直接接触しておらず、その間に熱伝導率の悪い空
気層が存在する。このためＩＣチップ４から基板５への
放熱は銅箔のリード１を介してわずかに行なわれるだけ
であり、放熱性が悪いという問題があった。この問題を
解決するために本発明者らは図７に示すようなＴＡＢ実
装構造を提案した。すなわち、基板５の表面でＩＣチッ
プ４に対向する部分に放熱用銅パターン１１を設け、Ｉ
Ｃチップ４の下面と放熱用銅パターン１１との間に熱伝
導性接着材１２を充填した。
のＴＡＢ実装構造によると、ＩＣチップ４の下面と基板
５とは直接接触しておらず、その間に熱伝導率の悪い空
気層が存在する。このためＩＣチップ４から基板５への
放熱は銅箔のリード１を介してわずかに行なわれるだけ
であり、放熱性が悪いという問題があった。この問題を
解決するために本発明者らは図７に示すようなＴＡＢ実
装構造を提案した。すなわち、基板５の表面でＩＣチッ
プ４に対向する部分に放熱用銅パターン１１を設け、Ｉ
Ｃチップ４の下面と放熱用銅パターン１１との間に熱伝
導性接着材１２を充填した。
【０００５】
【発明が解決しようとする課題】図７に示すＴＡＢ実装
構造において、ＩＣチップ４を構成するＳｉの熱膨張係
数は３乃至４ｐｐｍ／℃であり、基板５を構成する例え
ばガラエボ樹脂の熱膨張係数は１２乃至１６ｐｐｍ／℃
であって、約３乃至４倍と異なる。すなわちＩＣチップ
４を接着材１２により基板５に接着するときに、図８に
示すようにＩＣチップ４が矢印Ａで示す大きさの熱膨張
をするときに、基板５は矢印Ｂで示す大きさの熱膨張を
する。この結果熱膨張の差により機械的なストレスが発
生し、薄くて脆いＩＣチップ４にひび割れが発生するお
それがあった。
構造において、ＩＣチップ４を構成するＳｉの熱膨張係
数は３乃至４ｐｐｍ／℃であり、基板５を構成する例え
ばガラエボ樹脂の熱膨張係数は１２乃至１６ｐｐｍ／℃
であって、約３乃至４倍と異なる。すなわちＩＣチップ
４を接着材１２により基板５に接着するときに、図８に
示すようにＩＣチップ４が矢印Ａで示す大きさの熱膨張
をするときに、基板５は矢印Ｂで示す大きさの熱膨張を
する。この結果熱膨張の差により機械的なストレスが発
生し、薄くて脆いＩＣチップ４にひび割れが発生するお
それがあった。
【０００６】この問題を解決する方法として、弾力性の
ある接着材を用いて機械的ストレスを吸収する方法が考
えられる。この場合は接着材層はある一定以上の厚さが
必要であり、他に問題がなければ厚い程よい。絶縁性の
ある接着材を用い、絶縁耐圧を確保する場合にも、同様
に接着材層は厚い程よい。逆に導電性接着材などを用い
て導電接着する場合には、一般的には電気抵抗をより低
くしたいので、接着材層は薄い程よい。また図７に示す
ＴＡＢ実装の場合も、放熱性をよくするためには接着材
層をより薄くすることが効果的である。
ある接着材を用いて機械的ストレスを吸収する方法が考
えられる。この場合は接着材層はある一定以上の厚さが
必要であり、他に問題がなければ厚い程よい。絶縁性の
ある接着材を用い、絶縁耐圧を確保する場合にも、同様
に接着材層は厚い程よい。逆に導電性接着材などを用い
て導電接着する場合には、一般的には電気抵抗をより低
くしたいので、接着材層は薄い程よい。また図７に示す
ＴＡＢ実装の場合も、放熱性をよくするためには接着材
層をより薄くすることが効果的である。
【０００７】上述したように、機械的ストレスを吸収さ
せるためには接着材層は厚い程よく、放熱性をよくする
ためには薄い程よい。従って両者を同時に満足させるた
めには、接着材層の厚さをある一定範囲に規制する必要
がある。このような場合、従来は棒状やシート状などの
所定の形状をしたスペーサを被接着部材間に挟んで接着
を行なっていた。しかしながら接着材層の厚さを極く薄
くしたい場合には、このような方法で厚さ規制を行なう
ことは困難であった。従って半導体などのマイクロ・エ
レクトロニクス分野には応用できなかった。
せるためには接着材層は厚い程よく、放熱性をよくする
ためには薄い程よい。従って両者を同時に満足させるた
めには、接着材層の厚さをある一定範囲に規制する必要
がある。このような場合、従来は棒状やシート状などの
所定の形状をしたスペーサを被接着部材間に挟んで接着
を行なっていた。しかしながら接着材層の厚さを極く薄
くしたい場合には、このような方法で厚さ規制を行なう
ことは困難であった。従って半導体などのマイクロ・エ
レクトロニクス分野には応用できなかった。
【０００８】本発明は、このような状況に鑑みてなされ
たもので、基板上に接着材を介して電子部品を接着実装
するときに、容易に接着材層の厚さを規制することので
きる接着材層厚の規制構造を提供することを目的とす
る。
たもので、基板上に接着材を介して電子部品を接着実装
するときに、容易に接着材層の厚さを規制することので
きる接着材層厚の規制構造を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の接着材層厚の規
制構造は、被覆層であるソルダレジスト層２１や記号印
刷層３１が形成された基板５面に電子部品であるＩＣチ
ップ４を接着実装する接着材厚の規制構造において、被
覆層２１，３１の一部にＩＣチップ４の実装面に当接す
る突起部２１ａ，３１ａを形成したこと特徴とする。
制構造は、被覆層であるソルダレジスト層２１や記号印
刷層３１が形成された基板５面に電子部品であるＩＣチ
ップ４を接着実装する接着材厚の規制構造において、被
覆層２１，３１の一部にＩＣチップ４の実装面に当接す
る突起部２１ａ，３１ａを形成したこと特徴とする。
【００１０】
【作用】上記構成の接着材層厚の規制構造においては、
基板５を被覆するソルダレジスト層２１や記号印刷層３
１の一部に所定の高さの突起部２１ａ，３１ａを形成す
ることにより、基板５とＩＣチップ４の実装面との間隔
が一定となり、その間に充填される接着材層の厚さを一
定にすることができる。
基板５を被覆するソルダレジスト層２１や記号印刷層３
１の一部に所定の高さの突起部２１ａ，３１ａを形成す
ることにより、基板５とＩＣチップ４の実装面との間隔
が一定となり、その間に充填される接着材層の厚さを一
定にすることができる。
【００１１】
【実施例】以下、本発明の接着材層厚の規制構造の一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１２】図１及び図２に本発明の一実施例の構成を
示す。これらの図において、図７に示す従来例の部分と
対応する部分には同一の符号を付してあり、その説明は
適宜省略する。基板５、配線用銅パターン６及び放熱用
銅パターン１１のそれぞれの一部の上面には、所定のパ
ターンでソルダレジスト層２１が形成されており、ソル
ダレジスト層２１にはＩＣチップ４の下面に当接する複
数個の円形の突起部２１ａが一体に形成されている。突
起部２１ａの放熱用銅パターン１１上の高さは通常２０
乃至４０μｍである。
示す。これらの図において、図７に示す従来例の部分と
対応する部分には同一の符号を付してあり、その説明は
適宜省略する。基板５、配線用銅パターン６及び放熱用
銅パターン１１のそれぞれの一部の上面には、所定のパ
ターンでソルダレジスト層２１が形成されており、ソル
ダレジスト層２１にはＩＣチップ４の下面に当接する複
数個の円形の突起部２１ａが一体に形成されている。突
起部２１ａの放熱用銅パターン１１上の高さは通常２０
乃至４０μｍである。
【００１３】本実施例によれば、突起部２１ａはソルダ
レジスト層２１を印刷法または写真法で形成するとき
に、同時に寸法及び及び位置の精度を高くして一体に形
成することができる。従って工数が増えることはない。
そして突起部２１ａが形成された部分の基板５上に接着
材１２を塗布した後、ＩＣチップ４を接着材１２上に置
いて突起部２１ａに当るまで押し付けることにより、接
着材１２の層の厚さを一定に規制することができる。こ
の結果ＩＣチップ４から基板５への放熱性をよくすると
ともに、熱膨張率の差による機械的ストレスを吸収する
ことができる。
レジスト層２１を印刷法または写真法で形成するとき
に、同時に寸法及び及び位置の精度を高くして一体に形
成することができる。従って工数が増えることはない。
そして突起部２１ａが形成された部分の基板５上に接着
材１２を塗布した後、ＩＣチップ４を接着材１２上に置
いて突起部２１ａに当るまで押し付けることにより、接
着材１２の層の厚さを一定に規制することができる。こ
の結果ＩＣチップ４から基板５への放熱性をよくすると
ともに、熱膨張率の差による機械的ストレスを吸収する
ことができる。
【００１４】上記実施例では突起部２１ａの形状が円形
である場合について説明したが、円形に限定されるもの
ではなく、例えば楕円、角、線、帯状などであってもよ
い。なお突起部２１ａの形状を図３に示すように帯状と
し、放射状に設けると、接着材１２をＩＣチップ４で押
しつける場合に、余剰の接着材１２が外周に流れやすく
なる。
である場合について説明したが、円形に限定されるもの
ではなく、例えば楕円、角、線、帯状などであってもよ
い。なお突起部２１ａの形状を図３に示すように帯状と
し、放射状に設けると、接着材１２をＩＣチップ４で押
しつける場合に、余剰の接着材１２が外周に流れやすく
なる。
【００１５】図４に本発明の他の実施例の構成を示す。
図４において図１に示す実施例の部分と対応する部分に
は同一の符号を付してあり、その説明は適宜省略する。
本実施例はソルダレジスト層２１上にシルク印刷などで
文字や数字の記号印刷層３１を重ねて形成した場合であ
る。この場合もＩＣチップ４の下面に当接する複数個の
突起部３１ａが記号印刷層３１と一体に形成されてい
る。このときの突起部３１ａ放熱用銅パターン１１上の
高さは通常２０乃至５０μｍである。
図４において図１に示す実施例の部分と対応する部分に
は同一の符号を付してあり、その説明は適宜省略する。
本実施例はソルダレジスト層２１上にシルク印刷などで
文字や数字の記号印刷層３１を重ねて形成した場合であ
る。この場合もＩＣチップ４の下面に当接する複数個の
突起部３１ａが記号印刷層３１と一体に形成されてい
る。このときの突起部３１ａ放熱用銅パターン１１上の
高さは通常２０乃至５０μｍである。
【００１６】本実施例によっても前述した実施例と同様
の効果を得ることができる。
の効果を得ることができる。
【００１７】なお電子部品及び被覆層は上記各実施例に
示したものに限定されない。
示したものに限定されない。
【００１８】
【発明の効果】以上説明したように、本発明の接着材層
厚の規制構造によれば、基板面に形成された被覆層の一
部に、電子部品の実装面に当接する突起部を形成したの
で、基板上に接着材を介して電子部品を接着実装すると
きに、容易に接着材層の厚さを規制することができる。
厚の規制構造によれば、基板面に形成された被覆層の一
部に、電子部品の実装面に当接する突起部を形成したの
で、基板上に接着材を介して電子部品を接着実装すると
きに、容易に接着材層の厚さを規制することができる。
【図１】本発明の接着材層厚の規制構造の一実施例の構
成を示す縦断面図
成を示す縦断面図
【図２】図１の突起部の形状の一例を示す平面図
【図３】図１の突起部の形状の他の一例を示す平面図
【図４】本発明の他の実施例の構成を示す縦断面図
【図５】ＴＡＢ実装法に用いるキャリアテープの一例の
構成を示す平面図
構成を示す平面図
【図６】従来のＴＡＢ実装構造の一例の構成を示す縦断
面図
面図
【図７】改良されたＴＡＢ実装構造の一例の構成を示す
縦断面図
縦断面図
【図８】被接着部材の熱膨張の差の一例を示す説明図
４ ＩＣチップ（電子部品） ５ 基板 １２ 接着材 ２１ ソルダレジスト層（被覆層） ２１ａ 突起部 ３１ 記号印刷層（被覆層） ３１ａ 突起部
Claims (1)
- 【請求項１】 被覆層が形成された基板面に電子部品を
接着実装する接着材層厚の規制構造において、前記被覆
層の一部に前記電子部品の実装面に当接する突起部を形
成したことを特徴とする接着材層厚の規制構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31989691A JPH05129369A (ja) | 1991-11-07 | 1991-11-07 | 接着材層厚の規制構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31989691A JPH05129369A (ja) | 1991-11-07 | 1991-11-07 | 接着材層厚の規制構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129369A true JPH05129369A (ja) | 1993-05-25 |
Family
ID=18115445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31989691A Pending JPH05129369A (ja) | 1991-11-07 | 1991-11-07 | 接着材層厚の規制構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214291A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | フリップチップ実装方法 |
-
1991
- 1991-11-07 JP JP31989691A patent/JPH05129369A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214291A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | フリップチップ実装方法 |
| JP4659634B2 (ja) * | 2006-02-08 | 2011-03-30 | 富士通株式会社 | フリップチップ実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003828B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US7911050B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JPH05129369A (ja) | 接着材層厚の規制構造 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JP2714691B2 (ja) | 電子部品搭載用基板の製造方法 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| US8330049B2 (en) | Circuit board module and method of manufacturing the same | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JPH0888293A (ja) | 半導体実装装置およびこれを用いた半導体装置の実装方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04350958A (ja) | 半導体集積回路の放熱装置 | |
| JPH0997958A (ja) | 回路用金属基板及びその製造方法 | |
| JPH01137690A (ja) | 電気回路基板 | |
| JP2000208663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20000039152A (ko) | 반도체패키지용 인쇄회로기판 및 그 제조방법 | |
| JPS62101053A (ja) | 薄型電子回路ユニツト | |
| JPS61287132A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JPH0360191B2 (ja) | ||
| JPH0719858B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH06314707A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001225 |