[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7354464B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7354464B2
JP7354464B2 JP2022557331A JP2022557331A JP7354464B2 JP 7354464 B2 JP7354464 B2 JP 7354464B2 JP 2022557331 A JP2022557331 A JP 2022557331A JP 2022557331 A JP2022557331 A JP 2022557331A JP 7354464 B2 JP7354464 B2 JP 7354464B2
Authority
JP
Japan
Prior art keywords
conductive
semiconductor
semiconductor elements
input terminal
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022557331A
Other languages
English (en)
Other versions
JPWO2022080122A1 (ja
Inventor
健二 林
昂平 谷川
諒介 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2022080122A1 publication Critical patent/JPWO2022080122A1/ja
Priority to JP2023127195A priority Critical patent/JP7354475B1/ja
Priority to JP2023152332A priority patent/JP7382534B1/ja
Application granted granted Critical
Publication of JP7354464B2 publication Critical patent/JP7354464B2/ja
Priority to JP2023189566A priority patent/JP2023181544A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29575—Plural coating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本開示は、半導体モジュールに関する。
従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体モジュールが知られている。このような半導体モジュールは、産業機器から家電や情報端末、自動車用機器まで種々の電子機器に搭載される。特許文献１には、従来の半導体モジュール（パワーモジュール）が開示されている。特許文献１に記載の半導体モジュールは、半導体素子、および、支持基板（セラミック基板）を備えている。半導体素子は、たとえばＳｉ（シリコン）製のＩＧＢＴである。支持基板は、半導体素子を支持する。支持基板は、絶縁性の基材と、基材の両面に積層された導体層とを含む。基材は、たとえばセラミックからなる。各導体層は、たとえばＣｕ（銅）からなり、一方の導体層には、半導体素子が接合される。
特開２０１５－２２０３８２号公報
近年、電子機器の省エネルギー化、高性能化および小型化などが求められている。そのためには、電子機器に搭載する半導体モジュールの性能向上や小型化などが必要となる。
上記事情に鑑み、本開示は、主回路電流の経路における寄生インダクタンス成分の均等化および半導体素子への電流量の均等化を図る上で好ましいモジュール構造を有する半導体モジュールを提供することを一の課題とする。
本開示により提供される半導体モジュールは、厚さ方向に互いに離間した主面および裏面を有する導電基板と、前記主面に電気的に接合され且つスイッチング機能を有する少なくとも１つの半導体素子と、前記半導体素子によってスイッチングされる主回路電流の経路を構成する導通部材と、前記導電基板に対して前記厚さ方向に直交する第１方向の一方側に配置された第１入力端子および第２入力端子と、前記導電基板に対して前記第１方向の他方側に配置された少なくとも１つの出力端子とを備える。前記導電基板は、前記第１方向に互いに離間配置された第１導電部および第２導電部を含む。前記少なくとも１つの半導体素子は、前記第１導電部に電気的に接合された複数の第１半導体素子と、前記第２導電部に電気的に接合された複数の第２半導体素子とを含む。前記複数の第１半導体素子は、前記厚さ方向および前記第１方向の双方に直角である第２方向に沿って互いに離間配置されている。前記複数の第２半導体素子は、前記第２方向に沿って互いに離間配置されている。前記第１入力端子は、前記第１導電部に電気的に接続されている。前記第２入力端子は、前記第１入力端子とは極性が逆である。前記出力端子は、前記第２導電部に電気的に接続されている。前記導通部材は、前記複数の第１半導体素子と前記第２導電部とに接続された第１導通部材と、前記複数の第２半導体素子と前記第２入力端子とに接続された第２導通部材とを含む。
上述の構成によれば、主回路電流の経路における寄生インダクタンス成分の均等化および半導体素子への電流量の均等化を図る上で好ましいモジュール構造を提供することができる。
第１実施形態にかかる半導体モジュールの斜視図である。 図１の斜視図において、封止樹脂、樹脂部および樹脂充填部を省略した図である。 図２の斜視図において、導通部材を省略した図である。 第１実施形態にかかる半導体モジュールを示す平面図である。 図４の平面図において、封止樹脂、樹脂部および樹脂充填部を想像線で示した図である。 図５の一部を拡大した部分拡大図であって、封止樹脂、樹脂部および樹脂充填部の想像線を省略している。 図６の一部を拡大した部分拡大図である。 図５の平面図において、導通部材の一部を想像線で示した図である。 第１実施形態にかかる半導体モジュールを示す正面図である。 第１実施形態にかかる半導体モジュールを示す底面図である。 第１実施形態にかかる半導体モジュールを示す左側面図である。 第１実施形態にかかる半導体モジュールを示す右側面図である。 図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図５のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１４の一部を拡大した部分拡大図である。 図５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図５のＸＩＸ－ＸＩＸ線に沿う断面図である。 第１実施形態にかかる半導体モジュールの回路構成例である。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す平面図である。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す断面模式図である。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す平面図である。 第１実施形態にかかる製造方法の一工程を示す切断部端面図であって、図１３に示す断面に対応する。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す要部拡大断面図であって、図１３に示す断面の一部を拡大した図に対応する。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す要部拡大断面図であって、図１４に示す断面の一部を拡大した図に対応する。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す要部拡大断面図であって、図１４に示す断面の一部を拡大した図に対応する。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す要部拡大断面図であって、図１３に示す断面の一部を拡大した図に対応する。 第１実施形態にかかる半導体モジュールの製造方法の一工程を示す要部拡大断面図であって、図１４に示す断面の一部を拡大した図に対応する。 第２実施形態にかかる半導体モジュールを示す、図５と同様の平面図である。 図３０の一部を拡大した部分拡大図であって、封止樹脂、樹脂部および樹脂充填部の想像線を省略している。 図３１の一部を拡大した部分拡大図である。 第３実施形態にかかる半導体モジュールを示す、図５と同様の平面図である。 図３３のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。
本開示の半導体モジュールの好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。
図１～図２０は、第１実施形態にかかる半導体モジュールＡ１を示している。半導体モジュールＡ１は、複数の半導体素子１０、導電基板２、支持基板３、複数の入力端子４１～４３、複数の出力端子４４、複数の制御端子４５、制御端子支持体５、導通部材６、第１導電性接合材７１、第２導電性接合材７２、複数のワイヤ７３１～７３５、封止樹脂８、樹脂部８７および樹脂充填部８８を備えている。
図１は、半導体モジュールＡ１を示す斜視図である。図２は、図１の斜視図において、封止樹脂８、樹脂部８７および樹脂充填部８８を省略した図である。図３は、図２の斜視図において、導通部材６を省略した図である。図４は、半導体モジュールＡ１を示す平面図である。図５は、図４の平面図において、封止樹脂８、樹脂部８７および樹脂充填部８８を想像線で示した図である。図６は、図５の一部を拡大した部分拡大図である。図６においては、封止樹脂８、樹脂部８７および樹脂充填部８８の想像線を省略している。図７は、図６の一部を拡大した部分拡大図である。図８は、図５の平面図において、導通部材６の一部（後述の第２導通部材６２）を想像線で示した図である。図９は、半導体モジュールＡ１を示す正面図である。図１０は、半導体モジュールＡ１を示す底面図である。図１１は、半導体モジュールＡ１を示す左側面図である。図１２は、半導体モジュールＡ１を示す右側面図である。図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、図１４の一部を拡大した部分拡大図である。図１６は、図５のＸＶＩ－ＸＶＩ線に沿う断面図である。図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。なお、図２、図３、図７、図１４、図１８においては、複数のワイヤ７３１～７３５を省略している。図２０は、半導体モジュールＡ１の回路構成例である。図２０の回路図においては、複数の第１半導体素子１０Ａ（後述）および複数の第２半導体素子１０Ｂ（後述）のうちのそれぞれ１つずつのみを記載し、その他の第１半導体素子１０Ａおよびその他の第２半導体素子１０Ｂを省略している。
説明の便宜上、互いに直交する３つの方向、すなわちｘ方向、ｙ方向およびｚ方向を参照する。ｚ方向は、半導体モジュールＡ１の厚さ方向である。ｘ方向は、半導体モジュールＡ１の平面図（図４参照）における左右方向である。ｙ方向は、半導体モジュールＡ１の平面図（図４参照）における上下方向である。ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。これは、y方向およびz方向についても同様である。以下の説明において、「ｚ方向に見たとき」は、「平面視」とも言う。ｘ方向は「第１方向」の一例であり、ｙ方向は「第２方向」の一例である。
複数の半導体素子１０はそれぞれ、半導体モジュールＡ１の機能中枢である。各半導体素子１０の構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。各半導体素子１０は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成されたスイッチング機能部Ｑ１（図２０参照）を有する。スイッチング機能部Ｑ１は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴのようなバイポーラトランジスタなど、他のトランジスタであってもよい。各半導体素子１０は、いずれも同一素子である。各半導体素子１０は、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
各半導体素子１０は、図１５に示すように、素子主面１０１および素子裏面１０２を有する。各半導体素子１０において、素子主面１０１と素子裏面１０２とはｚ方向に離間する。素子主面１０１は、ｚ２方向を向き、素子裏面１０２は、ｚ１方向を向く。
複数の半導体素子１０は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを含む。本実施形態では、半導体モジュールＡ１は、３つの第１半導体素子１０Ａと３つの第２半導体素子１０Ｂとを備えているが、第１半導体素子１０Ａの数および第２半導体素子１０Ｂの数は、本構成に限定されず、半導体モジュールＡ１に要求される性能に応じて適宜変更される。図８の例では、第１半導体素子１０Ａおよび第２半導体素子１０Ｂがそれぞれ３個ずつ配置される。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、それぞれ１個または２個でもよく、それぞれ４個以上でもよい。第１半導体素子１０Ａの数と第２半導体素子１０Ｂの数とは、等しくてもよく、異なってもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、半導体モジュールＡ１が取り扱う電流容量によって決定される。
半導体モジュールＡ１は、図２０に示すように、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第１半導体素子１０Ａは、半導体モジュールＡ１の上アーム回路を構成し、複数の第２半導体素子１０Ｂは、下アーム回路を構成する。上アーム回路において、複数の第１半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の第２半導体素子１０Ｂは互いに並列に接続される。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、直列に接続され、ブリッジ層を構成する。
複数の第１半導体素子１０Ａはそれぞれ、図８および図１６などに示すように、導電基板２に搭載されている。図８に示す例では、複数の第１半導体素子１０Ａは、たとえばｙ方向に並んでおり、互いに離間している。各第１半導体素子１０Ａは、第２導電性接合材７２を介して、導電基板２（後述の第１導電部２Ａ）に導通接合されている。各第１半導体素子１０Ａは、第１導電部２Ａに接合された際、素子裏面１０２が第１導電部２Ａに対向する。
複数の第２半導体素子１０Ｂはそれぞれ、図８および図１７などに示すように、導電基板２に搭載されている。図８に示す例では、複数の第２半導体素子１０Ｂは、たとえばｙ方向に並んでおり、互いに離間している。各第２半導体素子１０Ｂは、第２導電性接合材７２を介して、導電基板２（後述の第２導電部２Ｂ）に導通接合されている。各第２半導体素子１０Ｂは、第２導電部２Ｂに接合された際、素子裏面１０２が第２導電部２Ｂに対向する。図８から理解されるように、ｘ方向に見て、複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、重なっているが、本開示がこれに限定されるわけではない。
複数の半導体素子１０（複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂ）はそれぞれ、第１主面電極１１、第２主面電極１２および裏面電極１５を有する。以下で説明する第１主面電極１１、第２主面電極１２および裏面電極１５の構成は、各半導体素子１０において共通する。第１主面電極１１および第２主面電極１２は、素子主面１０１に設けられている。第１主面電極１１および第２主面電極１２は、図示しない絶縁膜により絶縁されている。裏面電極１５は、素子裏面１０２に設けられている。
第１主面電極１１は、たとえばゲート電極であって、半導体素子１０を駆動させるための駆動信号（たとえばゲート電圧）が入力される。各半導体素子１０において、第２主面電極１２は、たとえばソース電極であって、ソース電流が流れる。裏面電極１５は、たとえばドレイン電極であって、ドレイン電流が流れる。裏面電極１５は、素子裏面１０２の略全域を覆っている。裏面電極１５は、たとえばＡｇめっきにより構成される。
各半導体素子１０は、上記スイッチング機能部Ｑ１により、第１主面電極１１（ゲート電極）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。この導通状態と遮断状態とが切り替わる動作をスイッチング動作という。導通状態では、裏面電極１５（ドレイン電極）から第２主面電極１２（ソース電極）に電流が流れ、遮断状態では、この電流が流れない。つまり、各半導体素子１０は、スイッチング機能部Ｑ１により、スイッチング動作を行う。半導体モジュールＡ１は、複数の半導体素子１０のスイッチング機能部Ｑ１により、１つの入力端子４１と２つの入力端子４２，４３との間に入力される第１電源電圧（直流電圧）をたとえば第２電源電圧（交流電圧）に変換して、出力端子４４から第２電源電圧を出力する。入力端子４１～４３と出力端子４４とは、いずれも電源電圧を取り扱う電源端子である。入力端子４１～４３は、第１電源電圧が入力される第１電源端子である。出力端子４４は、第２電源電圧を出力する第２電源端子である。
複数の半導体素子１０のうちのいくつか（図８に示す例では２つ）は、上記スイッチング機能部Ｑ１の他に、ダイオード機能部Ｄ１（図２０参照）をさらに有する。半導体モジュールＡ１においては、複数の第１半導体素子１０Ａのうちの１つ（図８の最もｙ２方向側に配置された第１半導体素子１０Ａ）と複数の第２半導体素子１０Ｂのうちの１つ（図８の最もｙ１方向側に配置された第２半導体素子１０Ｂ）とが、スイッチング機能部Ｑ１の他、ダイオード機能部Ｄ１を含んでいる。ダイオード機能部Ｄ１について、その機能や役割は特に限定されないが、たとえば温度検出用ダイオードが挙げられる。なお、図２０に示すダイオードＤ２は、たとえばスイッチング機能部Ｑ１の寄生ダイオード成分である。
ダイオード機能部Ｄ１を有する当該半導体素子１０は、図８に示すように、第１主面電極１１、第２主面電極１２、裏面電極１５の他に、第３主面電極１３、第４主面電極１４および第５主面電極１６をさらに有する。以下で説明する第３主面電極１３、第４主面電極１４および第５主面電極１６の各構成は、ダイオード機能部Ｄ１を有する各半導体素子１０において共通する。第３主面電極１３、第４主面電極１４および第５主面電極１６は、素子主面１０１に形成されている。第３主面電極１３および第４主面電極１４は、ダイオード機能部Ｄ１を有する半導体素子１０において、ダイオード機能部Ｄ１に導通する。第５主面電極１６は、たとえばソースセンス電極であって、スイッチング機能部Ｑ１におけるソース電流が流れる。
各第１半導体素子１０Ａは、図７に示すように、平面視において、第１辺１９１、第２辺１９２、第３辺１９３および第４辺１９４を有する。図７では、ｙ方向に並ぶ複数の第１半導体素子１０Ａのうちのｙ方向中央に配置された第１半導体素子１０Ａを示しているが、その他の第１半導体素子１０Ａも同様に、第１辺１９１、第２辺１９２、第３辺１９３および第４辺１９４を有する。第１辺１９１と第２辺１９２とはそれぞれ、ｙ方向に延びる。第１辺１９１は、平面視におけるｘ２方向側の端縁であり、第２辺１９２は、平面視におけるｘ１方向側の端縁である。第３辺１９３と第４辺１９４とはそれぞれ、ｘ方向に延びる。第３辺１９３は、平面視におけるｙ２方向側の端縁であり、第４辺１９４は、平面視におけるｙ１方向側の端縁である。各第１半導体素子１０Ａが平面視矩形状であることから、第１辺１９１、第２辺１９２、第３辺１９３および第４辺１９４によって形成される四隅は、平面視において略直角である。当該四隅は、図７に示すように、平面視において、導通部材６（後述の第１導通部材６１および第２導通部材６２）に重ならない。第３辺１９３および第４辺１９４の長さは、第１辺１９１および第２辺１９２の長さよりも大きい。
導電基板２は、リードフレームとも呼ばれる。導電基板２は、複数の半導体素子１０を支持する。導電基板２は、支持基板３上に第１導電性接合材７１を介して接合されている。導電基板２は、たとえば平面視矩形状である。導電基板２は、導通部材６とともに、複数の半導体素子１０によってスイッチングされる主回路電流の経路を構成する。
導電基板２は、第１導電部２Ａおよび第２導電部２Ｂを含む。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、金属製の板状部材である。この金属は、たとえばＣｕ（銅）あるいはＣｕ合金である。第１導電部２Ａおよび第２導電部２Ｂは、複数の入力端子４１～４３および複数の出力端子４４とともに、複数の半導体素子１０への導通経路を構成している。第１導電部２Ａおよび第２導電部２Ｂはそれぞれが、図１３～図１８に示すように、第１導電性接合材７１を介して支持基板３上に接合されている。第１導電部２Ａには、第２導電性接合材７２を介して複数の第１半導体素子１０Ａがそれぞれ接合されている。第２導電部２Ｂには、第２導電性接合材７２を介して複数の第２半導体素子１０Ｂがそれぞれ接合されている。第１導電部２Ａおよび第２導電部２Ｂは、図３、図８、図１３および図１４に示すように、ｘ方向に離間する。これらの図に示す例では、第１導電部２Ａは、第２導電部２Ｂよりもｘ２方向に位置する。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえば平面視矩形状である。第１導電部２Ａおよび第２導電部２Ｂは、ｘ方向に見て重なる。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえばｘ方向の寸法が１５ｍｍ～２５ｍｍ（好ましくは２０ｍｍ程度）であり、たとえばｙ方向の寸法が３０ｍｍ～４０ｍｍ（好ましくは３５ｍｍ程度）であり、ｚ方向の寸法が１．５ｍｍ～３．０ｍｍ（好ましくは２．０ｍｍ程度）である。
導電基板２は、主面２０１および裏面２０２を有する。主面２０１および裏面２０２は、図１３、図１４および図１６～図１８に示すように、ｚ方向に離間する。主面２０１は、ｚ２方向を向き、裏面２０２は、ｚ１方向を向く。主面２０１は、第１導電部２Ａの上面と第２導電部２Ｂの上面とを合わせたものである。裏面２０２は、第１導電部２Ａの下面と第２導電部２Ｂの下面とを合わせたものである。裏面２０２は、支持基板３に対向するように支持基板３に接合されている。図５、図８および図１３に示すように、主面２０１には、複数の凹部２０１ａが形成されている。各凹部２０１ａは、主面２０１からｚ方向に窪んだ部分である。各凹部２０１ａの窪み度合い（深さ）は、たとえば０μｍを超えて１００μｍ以下である。各凹部２０１ａは、たとえば後述するモールド成形時に形成される。複数の凹部２０１ａには、第１導電部２Ａにおける主面２０１に形成されたものと第２導電部２Ｂにおける主面２０１に形成されたものとがある。第１導電部２Ａの主面２０１に形成された２つの凹部２０１ａは、ｙ方向に離間しており、ｙ方向に見て重なる。第２導電部２Ｂの主面２０１に形成された２つの凹部２０１ａは、ｙ方向に離間しており、ｙ方向に見て重なる。
導電基板２（第１導電部２Ａおよび第２導電部２Ｂのそれぞれ）は、互いに積層された基材２１、主面接合層２２および裏面接合層２３を含む。基材２１は、金属製の板状部材である。この金属は、ＣｕあるいはＣｕ合金である。主面接合層２２は、基材２１の上面に形成されている。主面接合層２２は、導電基板２のｚ２方向側の表層である。主面接合層２２の上面は、導電基板２の主面２０１に相当する。主面接合層２２は、たとえばＡｇめっきである。裏面接合層２３は、基材２１の下面に形成されている。裏面接合層２３は、導電基板２のｚ１方向側の表層である。裏面接合層２３の下面は、導電基板２の裏面２０２に相当する。裏面接合層２３は、主面接合層２２と同様にたとえばＡｇめっきである。
支持基板３は、導電基板２を支持する。支持基板３は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。支持基板３は、絶縁層３１、第１金属層３２、第１接合層３２１および第２金属層３３を含む。
絶縁層３１は、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）がある。絶縁層３１は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁層３１は、たとえば平面視矩形状である。
第１金属層３２は、絶縁層３１の上面（ｚ２方向を向く面）に形成されている。第１金属層３２の構成材料は、たとえばＣｕを含む。当該構成材料はＣｕではなくＡｌを含んでいてもよい。第１金属層３２は、第１部３２Ａおよび第２部３２Ｂを含む。第１部３２Ａおよび第２部３２Ｂは、ｘ方向に離間する。第１部３２Ａは、第２部３２Ｂのｘ２方向側に位置する。第１部３２Ａは、第１導電部２Ａが接合され、第１導電部２Ａを支持する。第２部３２Ｂは、第２導電部２Ｂが接合され、第２導電部２Ｂを支持する。第１部３２Ａおよび第２部３２Ｂはそれぞれ、たとえば平面視矩形状である。
第１接合層３２１は、第１金属層３２（第１部３２Ａおよび第２部３２Ｂの各々）の上面に形成されている。第１接合層３２１は、たとえばＡｇめっきである。第１接合層３２１は、第１導電性接合材７１との固相拡散による接合を良好にするために設けられる。
第２金属層３３は、絶縁層３１の下面（ｚ１方向を向く面）に形成されている。第２金属層３３の構成材料は、第１金属層３２の構成材料と同じである。第２金属層３３の下面（後述の底面３０２）は、図１０に示す例では、たとえば封止樹脂８から露出する。当該下面は、封止樹脂８から露出せず、封止樹脂８に覆われていてもよい。第２金属層３３は、平面視において、第１部３２Ａおよび第２部３２Ｂの双方に重なる。
支持基板３は、図１３～図１８に示すように、支持面３０１および底面３０２を有する。支持面３０１と底面３０２とは、ｚ方向に離間する。支持面３０１は、ｚ２方向を向き、底面３０２は、ｚ１方向を向く。底面３０２は、図１０に示すように、封止樹脂８から露出する。支持面３０１は、第１接合層３２１の上面であり、第１部３２Ａの上面と第２部３２Ｂの上面とをあわせたものである。支持面３０１は、導電基板２に対向し、導電基板２が接合されている。底面３０２は、第２金属層３３の下面である。底面３０２には、図示しない放熱部材（たとえばヒートシンク）などが取り付け可能である。支持基板３のｚ方向の寸法（支持面３０１から底面３０２までのｚ方向に沿う距離）は、たとえば０．７ｍｍ～２．０ｍｍである。
複数の入力端子４１～４３および複数の出力端子４４はそれぞれ、板状の金属板からなる。この金属板の構成材料は、たとえばＣｕまたはＣｕ合金である。図１～図５、図８および図１０に示す例では、半導体モジュールＡ１は、３つの入力端子４１～４３および２つの出力端子４４を備えている。
３つの入力端子４１～４３との間には、電源電圧が印加される。本実施形態では、入力端子４１は正極（Ｐ端子）であり、２つの入力端子４２，４３はそれぞれ負極（Ｎ端子）である。なお、これに代えて、入力端子４１が負極（Ｎ端子）で２つの入力端子４２，４３がそれぞれ正極（Ｐ端子）であってもよい。この場合には、端子の極性を変更したことに合わせて、パッケージ内部の配線を適宜変更すればよい。３つの入力端子４１～４３および２つの出力端子４４はそれぞれ、封止樹脂８に覆われた部分と封止樹脂８の樹脂側面から露出した部分とを含む。
入力端子４１は、図１４に示すように、第１導電部２Ａと一体的に形成されている。本構成と異なり、入力端子４１は、第１導電部２Ａと分離され、第１導電部２Ａに導通接合されていてもよい。入力端子４１は、図８などに示すように、複数の第１半導体素子１０Ａおよび第１導電部２Ａ（導電基板２）に対して、ｘ２方向側に位置する。入力端子４１は、第１導電部２Ａに導通し、かつ、第１導電部２Ａを介して、各第１半導体素子１０Ａの裏面電極１５（ドレイン電極）に導通する。入力端子４１は「第１入力端子」の一例である。
入力端子４１は、入力側接合面４１１および入力側側面４１２を有する。入力側接合面４１１は、ｚ２方向を向き、ｘ２方向側に延びている。入力側側面４１２は、ｚ方向に見て入力側接合面４１１の周縁に位置しており、入力側接合面４１１と交差する方向を向く。本実施形態では、入力側側面４１２は、先端面４１３および一対の側方面４１４を含む。先端面４１３は、入力端子４１のｘ２方向側端に位置し、ｘ２方向を向く。一対の側方面４１４は、入力端子４１のｙ方向両端に位置し、ｙ１方向およびｙ２方向を向く。入力側側面４１２において、先端面４１３および一対の側方面４１４のうち少なくともいずれか一つは、入力側加工痕を有する。当該入力側加工痕は、後述するリードフレームの切断加工により形成される。
２つの入力端子４２，４３はそれぞれ、図８に示すように、第１導電部２Ａから離間している。２つの入力端子４２，４３はそれぞれ、第２導通部材６２が接合されている。２つの入力端子４２，４３はそれぞれ、図８などに示すように、複数の第１半導体素子１０Ａおよび第１導電部２Ａ（導電基板２）に対して、ｘ２方向側に位置する。２つの入力端子４２，４３はそれぞれ、第２導通部材６２に導通し、かつ、第２導通部材６２を介して、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）に導通する。入力端子４２は「第２入力端子」の一例であり、入力端子４３は「第３入力端子」の一例である。
入力端子４２，４３は、入力側接合面４２１，４３１および入力側側面４２２，４３２を有する。入力側接合面４２１，４３１は、ｚ２方向を向き、ｘ２方向側に延びている。入力側側面４２２，４３２は、ｚ方向に見て入力側接合面４２１，４３１の周縁に位置しており、入力側接合面４２１，４３１と交差する方向を向く。本実施形態では、入力側側面４２２は、先端面４２３および一対の側方面４２４を含む。先端面４２３は、入力端子４２のｘ２方向側端に位置し、ｘ２方向を向く。一対の側方面４２４は、入力端子４２のｙ方向両端に位置し、ｙ１方向およびｙ２方向を向く。入力側側面４２２において、先端面４２３および一対の側方面４２４のうち少なくともいずれか一つは、入力側加工痕を有する。当該入力側加工痕は、後述するリードフレームの切断加工により形成される。入力側側面４３２は、先端面４３３および一対の側方面４３４を含む。先端面４３３は、入力端子４３のｘ２方向側端に位置し、ｘ２方向を向く。一対の側方面４３４は、入力端子４３のｙ方向両端に位置し、ｙ１方向およびｙ２方向を向く。入力側側面４３２において、先端面４３３および一対の側方面４３４のうち少なくともいずれか一つは、入力側加工痕を有する。当該入力側加工痕は、後述するリードフレームの切断加工により形成される。
図１～図５、図８および図１０などに示すように、３つの入力端子４１～４３はそれぞれ、半導体モジュールＡ１において、封止樹脂８からｘ２方向に突き出ている。３つの入力端子４１～４３は互いに離間している。２つの入力端子４２，４３は、ｙ方向において入力端子４１を挟んで互いに反対側に位置する。入力端子４２は、入力端子４１のｙ２方向側に位置し、入力端子４３は、入力端子４１のｙ１方向側に位置する。３つの入力端子４１～４３は、ｙ方向に見て互いに重なる。
２つの出力端子４４はそれぞれ、図８および図１４から理解されるように、第２導電部２Ｂと一体的に形成されている。本構成と異なり、出力端子４４は、第２導電部２Ｂと分離され、第２導電部２Ｂに導通接合されていてもよい。２つの出力端子４４はそれぞれ、図８などに示すように、複数の第２半導体素子１０Ｂおよび第２導電部２Ｂ（導電基板２）に対して、ｘ１方向側に位置する。各出力端子４４は、第２導電部２Ｂに導通し、かつ、第２導電部２Ｂを介して、各第２半導体素子１０Ｂの裏面電極１５（ドレイン電極）に導通する。上記２つの出力端子４４は、それぞれ「第１出力端子」および「第２出力端子」の一例である。
出力端子４４は、出力側接合面４４１および出力側側面４４２を有する。出力側接合面４４１は、ｚ２方向を向き、ｘ１方向側に延びている。出力側側面４４２は、ｚ方向に見て出力側接合面４４１の周縁に位置しており、出力側接合面４４１と交差する方向を向く。本実施形態では、出力側側面４４２は、先端面４４３および一対の側方面４４４を含む。先端面４４３は、出力端子４４のｘ１方向側端に位置し、ｘ１方向を向く。一対の側方面４４４は、出力端子４４のｙ方向両端に位置し、ｙ１方向およびｙ２方向を向く。出力側側面４４２において、先端面４４３および一対の側方面４４４のうち少なくともいずれか一つは、出力側加工痕を有する。当該出力側加工痕は、後述するリードフレームの切断加工により形成される。なお、出力端子４４の数は、２つに限定されず、たとえば１つであってもよいし、３つ以上であってもよい。たとえば、出力端子４４が１つである場合、第２導電部２Ｂのｙ方向における中央部分に繋がっていることが望ましい。
複数の制御端子４５はそれぞれ、各半導体素子１０を制御するためのピン状の端子である。複数の制御端子４５は、複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄを含む。複数の第１制御端子４６Ａ～４６Ｅは、各第１半導体素子１０Ａの制御に用いられる。複数の第２制御端子４７Ａ～４７Ｄは、各第２半導体素子１０Ｂの制御に用いられる。
複数の第１制御端子４６Ａ～４６Ｅは、ｙ方向に間隔を隔てて配置されている。各第１制御端子４６Ａ～４６Ｅは、図８および図１４などに示すように、制御端子支持体５（後述の第１支持部５Ａ）を介して、第１導電部２Ａに支持される。各第１制御端子４６Ａ～４６Ｅは、図５および図８に示すように、ｘ方向において、複数の第１半導体素子１０Ａと３つの入力端子４１～４３との間に位置する。
第１制御端子４６Ａは、複数の第１半導体素子１０Ａの駆動信号入力用の端子（ゲート端子）である。第１制御端子４６Ａには、複数の第１半導体素子１０Ａを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。
第１制御端子４６Ｂは、複数の第１半導体素子１０Ａのソース信号検出用の端子（ソースセンス端子）である。第１制御端子４６Ｂから、複数の第１半導体素子１０Ａの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。
第１制御端子４６Ｃおよび第１制御端子４６Ｄは、ダイオード機能部Ｄ１に導通する端子である。第１制御端子４６Ｃには、ダイオード機能部Ｄ１を有する第１半導体素子１０Ａの第３主面電極１３に導通し、第１制御端子４６Ｄには、ダイオード機能部Ｄ１を有する第１半導体素子１０Ａの第４主面電極１４に導通する。
第１制御端子４６Ｅは、複数の第１半導体素子１０Ａのドレイン信号検出用の端子（ドレインセンス端子）である。第１制御端子４６Ｅから、複数の第１半導体素子１０Ａの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出される。
複数の第２制御端子４７Ａ～４７Ｄは、ｙ方向に間隔を隔てて配置されている。各第２制御端子４７Ａ～４７Ｄは、図５および図１８などに示すように、制御端子支持体５（後述の第２支持部５Ｂ）を介して、第２導電部２Ｂに支持される。各第２制御端子４７Ａ～４７Ｄは、図５および図８に示すように、ｘ方向において、複数の第２半導体素子１０Ｂと２つの出力端子４４との間に位置する。
複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）はそれぞれ、ホルダ４５１および金属ピン４５２を含む。
ホルダ４５１は、導電性材料からなる。ホルダ４５１は、図１５に示すように、導電性接合材４５９を介して、制御端子支持体５（後述の第１金属層５２）に接合されている。ホルダ４５１は、筒状部、上端鍔部および下端鍔部を含む。上端鍔部は、筒状部の上方に繋がり、下端鍔部は、筒状部の下方に繋がる。ホルダ４５１のうちの少なくとも上端鍔部および筒状部に、金属ピン４５２が挿通されている。上端鍔部の上面は、封止樹脂８（後述の第２突出部８５２）から露出し、樹脂部８７に覆われている。
金属ピン４５２は、ｚ方向に延びる棒状部材である。金属ピン４５２は、ホルダ４５１に圧入されることで支持されている。金属ピン４５２は、少なくともホルダ４５１を介して、制御端子支持体５（後述の第１金属層５２）に導通する。図１５に示す例のように、金属ピン４５２の下端（ｚ１方向側の端部）がホルダ４５１の挿通孔内で導電性接合材４５９に接している場合には、金属ピン４５２は、導電性接合材４５９を介して、制御端子支持体５に導通する。
制御端子支持体５は、複数の制御端子４５を支持する。制御端子支持体５は、主面２０１（導電基板２）と複数の制御端子４５との間に介在する。
制御端子支持体５は、第１支持部５Ａおよび第２支持部５Ｂを含む。第１支持部５Ａは、導電基板２の第１導電部２Ａ上に配置され、複数の制御端子４５のうちの複数の第１制御端子４６Ａ～４６Ｅを支持する。第１支持部５Ａは、図１５に示すように、接合材５９を介して、第１導電部２Ａに接合されている。接合材５９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２支持部５Ｂは、導電基板２の第２導電部２Ｂ上に配置され、複数の制御端子４５のうちの複数の第２制御端子４７Ａ～４７Ｄを支持する。第２支持部５Ｂは、接合材５９を介して、第２導電部２Ｂに接合されている。
制御端子支持体５（第１支持部５Ａおよび第２支持部５Ｂのそれぞれ）は、たとえばＤＢＣ基板で構成される。制御端子支持体５は、互いに積層された絶縁層５１、第１金属層５２および第２金属層５３を有する。
絶縁層５１は、たとえばセラミックスからなる。絶縁層５１は、たとえば平面視矩形状である。
第１金属層５２は、図１５などに示すように、絶縁層５１の上面に形成されている。各制御端子４５は、第１金属層５２上に立設されている。第１金属層５２は、たとえばＣｕまたはＣｕ合金である。図８などに示すように、第１金属層５２は、第１部５２１、第２部５２２、第３部５２３、第４部５２４および第５部５２５を含む。第１部５２１、第２部５２２、第３部５２３、第４部５２４および第５部５２５は、互いに離間し、絶縁されている。
第１部５２１は、複数のワイヤ７３１が接合され、各ワイヤ７３１を介して、各半導体素子１０の第１主面電極１１（ゲート電極）に導通する。図８に示すように、第１支持部５Ａの第１部５２１には、第１制御端子４６Ａが接合されており、第２支持部５Ｂの第１部５２１には、第２制御端子４７Ａが接合されている。
第２部５２２は、複数のワイヤ７３２が接合され、各ワイヤ７３２を介して、各半導体素子１０の第２主面電極１２（ソース電極）に導通する。図８に示すように、第１支持部５Ａの第２部５２２には、第１制御端子４６Ｂが接合されており、第２支持部５Ｂの第２部５２２には、第２制御端子４７Ｂが接合されている。
第３部５２３は、ワイヤ７３３が接合され、ワイヤ７３３を介して、ダイオード機能部Ｄ１を有する半導体素子１０の第３主面電極１３に導通する。図８に示すように、第１支持部５Ａの第３部５２３には、第１制御端子４６Ｃが接合されており、第２支持部５Ｂの第３部５２３には、第２制御端子４７Ｃが接合されている。
第４部５２４は、ワイヤ７３４が接合され、ワイヤ７３４を介して、ダイオード機能部Ｄ１を有する半導体素子１０の第４主面電極１４に導通する。図８に示すように、第１支持部５Ａの第４部５２４には、第１制御端子４６Ｄが接合されており、第２支持部５Ｂの第４部５２４には、第２制御端子４７Ｄが接合されている。
第１支持部５Ａの第５部５２５は、ワイヤ７３５が接合され、ワイヤ７３５を介して、第１導電部２Ａに導通する。第２支持部５Ｂの第５部５２５は、他の構成部位とは導通していない。図８に示すように、第１支持部５Ａの第５部５２５には、第１制御端子４６Ｅが接合されている。
第２金属層５３は、図１５などに示すように、絶縁層５１の下面に形成されている。第１支持部５Ａの第２金属層５３は、図１５に示すように、接合材５９を介して、第１導電部２Ａに接合される。第２支持部５Ｂの第２金属層５３は、接合材５９を介して、第２導電部２Ｂに接合される。
導通部材６は、導電基板２とともに、複数の半導体素子１０によってスイッチングされる主回路電流の経路を構成する。導通部材６は、主面２０１（導電基板２）からｚ２方向に離間し、かつ、平面視において主面２０１に重なる。本実施形態では、導通部材６は、金属製の板材により構成される。当該金属は、たとえばＣｕまたはＣｕ合金である。具体的には、導通部材６は、折り曲げられた金属製の板材である。これに限らず、金属製の箔材によって導通部材６を構成してもよい。本実施形態では、導通部材６は、複数の第１導通部材６１および第２導通部材６２を含む。主回路電流は、第１主回路電流と第２主回路電流とを含む。第１主回路電流は、入力端子４１と出力端子４４との間を経路とする電流である。第２主回路電流は、出力端子４４と入力端子４２，４３との間を経路とする電流である。
複数の第１導通部材６１はそれぞれ、各第１半導体素子１０Ａの第２主面電極１２（ソース電極）と第２導電部２Ｂとに接合され、各第１半導体素子１０Ａの第２主面電極１２と第２導電部２Ｂとを導通させる。各第１導通部材６１と各第１半導体素子１０Ａの第２主面電極１２（図８参照）と、および、各第１導通部材６１と第２導電部２Ｂとは、それぞれ、導電性接合材６９を介して接合される。導電性接合材６９は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。各第１導通部材６１は、図８に示すように、平面視においてｘ方向に沿って延びる帯状である。
本実施形態では、図６等に示すように、各第１導通部材６１において、各第１半導体素子１０Ａと第２導電部２Ｂとを繋ぐ矩形の部分には、開口６１ｈが形成される。開口６１ｈは、平面視において矩形の中央部に形成されることが好ましく、たとえばｚ方向に貫通する貫通孔である。開口６１ｈは、封止樹脂を形成するために流動性の樹脂材料を注入する際に、各第１導通部材６１の付近において上側（ｚ２方向側）と下側（ｚ１方向側）との間で樹脂材料を流動しやすくするために形成される。開口６１ｈの平面形状は真円であってもよく、楕円形、矩形などの他の形状であってもよい。第１導通部材６１の形状は、本構成に限定されず、たとえば開口６１ｈが形成されていなくてもよい。
本実施形態では、複数の第１導通部材６１は、第１半導体素子１０Ａの数に対応して３個設けられている。変形例として、複数の第１半導体素子１０Ａの数に依存せず、複数の第１半導体素子１０Ａに対して共通する１個の第１導通部材６１を使用してもよい。
第２導通部材６２は、各第２半導体素子１０Ｂの第２主面電極１２と各入力端子４２，４３とを導通させる。第２導通部材６２は、ｘ方向の最大寸法がたとえば２５ｍｍ～４０ｍｍ（好ましくは３２ｍｍ程度）であり、ｙ方向の最大寸法がたとえば３０ｍｍ～４５ｍｍ（好ましくは３８ｍｍ程度）である。第２導通部材６２は、図６に示すように、第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含む。
第１配線部６２１は、入力端子４２に接続される。第１配線部６２１と入力端子４２とは、導電性接合材６９により接合される。第１配線部６２１は、平面視において、ｘ方向に延びる帯状の部位である。
第２配線部６２２は、入力端子４３に接続される。第２配線部６２２と入力端子４３とは、導電性接合材６９により接合される。第２配線部６２２は、平面視において、ｘ方向に延びる帯状の部位である。第１配線部６２１と第２配線部６２２とは、ｙ方向に離間しており、略平行に配置されている。第２配線部６２２は、第１配線部６２１に対して、ｙ１方向に位置する。
第３配線部６２３は、第１配線部６２１および第２配線部６２２の双方に繋がる。第３配線部６２３は、平面視においてｙ方向に延びる帯状の部位である。第３配線部６２３は、図６から理解されるように、平面視において複数の第２半導体素子１０Ｂに重なる。第３配線部６２３は、図１７に示すように、各第２半導体素子１０Ｂに接続される。第３配線部６２３は、複数の凹状領域６２３ａを有する。各凹状領域６２３ａは、図１７に示すように、第３配線部６２３の他の部位よりもｚ１方向に突き出ている。第３配線部６２３のうち各凹状領域６２３ａは、各第２半導体素子１０Ｂに接合されている。第３配線部６２３の各凹状領域６２３ａと各第２半導体素子１０Ｂの第２主面電極１２（図８参照）とは、導電性接合材６９を介して接合される。
第４配線部６２４は、第１配線部６２１および第２配線部６２２の双方に繋がる。また、第４配線部６２４は、第３配線部６２３に繋がる。第４配線部６２４は、第３配線部６２３よりもｘ２方向側に位置する。第４配線部６２４は、図６から理解されるように、平面視において、複数の第１半導体素子１０Ａに重なる。第４配線部６２４は、第１帯状部６２５および複数の第２帯状部６２６を含む。
第１帯状部６２５は、ｘ方向において第３配線部６２３と離間し、第４配線部６２４のうち、平面視において帯状の部位である。第１帯状部６２５は、第１配線部６２１および第２配線部６２２の双方に繋がる。第１帯状部６２５は、平面視において複数の第１半導体素子１０Ａに重なる。第１帯状部６２５は、複数の凸状領域６２５ａを有する。各凸状領域６２５ａは、図１６に示すように、第１帯状部６２５の他の部位よりもｚ２方向に突き出ている。各凸状領域６２５ａは、図６に示すように、平面視において各第１半導体素子１０Ａに重なる。第１帯状部６２５が複数の凸状領域６２５ａを有することから、図１６に示すように、各第１半導体素子１０Ａ上に各第１導通部材６１を接合する領域を設けている。これにより、第１帯状部６２５が各第１導通部材６１に接触することを抑制している。
複数の第２帯状部６２６はそれぞれ、第１帯状部６２５と第３配線部６２３とに繋がる。各第２帯状部６２６は、平面視においてｘ方向に延びる帯状である。複数の第２帯状部６２６は、ｙ方向に離間しており、略平行に配置されている。複数の第２帯状部６２６はそれぞれ、平面視において、第１帯状部６２５のうちのｙ方向に隣接する２つの第１半導体素子１０Ａの間に一端が繋がり、第３配線部６２３のうちのｙ方向に隣接する２つの第２半導体素子１０Ｂの間に他端が繋がる。
第１帯状部６２５は、第１端縁６２７および第２端縁６２８を有する。第１端縁６２７は、図７に示すように、平面視において第１辺１９１よりもｘ１方向に位置し、かつ、ｙ方向において少なくとも第３辺１９３から第４辺１９４まで延びている。これにより、平面視において、各第１半導体素子１０Ａのｘ２方向側の２つの角１７１，１７２がそれぞれ、第２導通部材６２に重ならない。当該２つの角は、第１辺１９１と第３辺１９３とがなす角１７１、および、第１辺１９１と第４辺１９４とがなす角１７２である。したがって、各第１半導体素子１０Ａにおいては、平面視において（詳細には図７に示すように視た場合において。以下同じ。）、当該各角１７１，１７２を挟む２辺それぞれの一部が見えている。第２端縁６２８は、図７に示すように、平面視において、第２辺１９２よりもｘ２方向に位置し、かつ、ｙ方向において少なくとも第３辺１９３から１９４まで延びている。これにより、平面視において、各第１半導体素子１０Ａのｘ１方向側の２つの角１７３，１７４がそれぞれ、第２導通部材６２に重ならない。当該２つの角は、第２辺１９２と第３辺１９３とがなす角１７３、および、第２辺１９２と第４辺１９４とがなす角１７４である。したがって、各第１半導体素子１０Ａにおいては、平面視において、当該各角１７３，１７４を挟む２辺それぞれの一部が見えている。
上記各角１７１，１７２，１７３，１７４において、当該各角１７１，１７２，１７３，１７４を挟む２辺については、平面視において０μｍを超えて２００μｍ以下の長さで見えていればよい。また、平面視において、各角１７１，１７２，１７３，１７４を挟む２辺において見える部分の長さは、それぞれ５μｍ以上１５０μｍ以下であることが好ましい。各角１７１，１７２，１７３，１７４を挟む２辺において見える部分の長さが２μｍ以上の場合、第１半導体素子１０Ａの角を検出でき、上記２辺において見える部分の長さが５μｍ以上の場合、確実に第１半導体素子１０Ａの角を検出できる。なお、上記２辺において見える部分の長さが２００μｍを超える場合には、第１導通部材６１と第１半導体素子１０Ａとの接合面積が必要以上に小さくなるので、好ましくない。上記２辺において見える部分の長さの上限が１５０μｍ以下であれば、第１導通部材６１と第１半導体素子１０Ａとの接合面積が小さくなりすぎることが避けられるので、好ましい。
図６に示すように、導通部材６（第１導通部材６１および第２導通部材６２）は、第１部６０１を有する。第１部６０１は、平面視において、半導体素子１０（複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂのいずれか）と重なる領域である。第２導通部材６２においては、第４配線部６２４の一部（平面視において複数の第１半導体素子１０Ａに重なる領域）および第３配線部６２３の一部（平面視において複数の第２半導体素子１０Ｂに重なる領域）が、第１部６０１を構成する。
図６、図８に示すように、第１半導体素子１０Ａ（ダイオード機能部Ｄ１を有する第１半導体素子１０Ａ）の主面電極１１，１３，１４，１６は、第１半導体素子１０Ａのｘ２方向側の端に、ｙ方向に沿って並んで配置されている。平面視において、第１導通部材６１および第２導通部材６２は、第１半導体素子１０Ａの主面電極１１，１３，１４，１６およびｘ２方向側の角１７１，１７２のいずれとも重ならない。また、平面視において、第１導通部材６１および第２導通部材６２は、第１半導体素子１０Ａのｘ１方向側（主面電極が配置される側とは反対側）における角１７３，１７４のうち少なくとも１個に重ならない。これらにより、平面視において、半導体素子１０Ａの４個の角１７１，１７２，１７３，１７４のうち少なくとも３個の角が見えている。このことにより、半導体素子１０Ａ、第１導通部材６１および第２導通部材６２が導電基板２に装着された状態において、半導体素子１０Ａが正しく装着されたかどうかを、自動外観検査によって検査することができる。平面視において、半導体素子１０Ａの４個の角１７１，１７２，１７３，１７４がすべて見えていてもよい。なお、上記した第１半導体素子１０Ａの主面電極１１，１３，１４，１６は、「一方側主面電極」の一例である。
なお、図６に示すように、各第２半導体素子１０Ｂについても、第１半導体素子１０Ａと同様に平面視矩形状であり、第１半導体素子１０Ａの４つの角１７１，１７２，１７３，１７４に対応する４つの角１８１，１８２，１８３，１８４を有する。上述した、各第１半導体素子１０Ａの４つの角１７１，１７２，１７３，１７４と第１導通部材６１および第２導通部材６２との平面視における関係は、各第２半導体素子１０Ｂの４つの角１８１，１８２，１８３，１８４と第２導通部材６２との平面視における関係においても同じである。
第２導通部材６２は、図５に示すように、第１部６２Ａおよび第２部６２Ｂを含む。第１部６２Ａは、平面視において導電基板２の主面２０１（第１導電部２Ａあるいは第２導電部２Ｂの主面２０１）と重なり、かつ平面視において複数の半導体素子１０のいずれとも重ならない。第２部６２Ｂは、平面視において主面２０１と重なり、かつ平面視において複数の半導体素子１０のいずれかと重なっている。図５において、第１部６２Ａには右上がりのハッチングを付しており、第２部６２Ｂには右下がりのハッチングを付している。第１部６２Ａは、開口６３を有する。開口６３は、図５および図１３などに示すように、平面視に見て部分的に切除された部位である。本実施形態では、開口６３は、平面視において第１導電部２Ａ（導電基板２）の主面２０１に重なり、かつ、平面視において複数の半導体素子１０に重ならない位置にある。開口６３は、たとえばｚ方向に貫通する貫通孔である。開口６３は、第１配線部６２１に形成されたものと第２配線部６２２に形成されたものとがある。開口６３は、平面視において、導電基板２の四隅のうち少なくとも２つの角部近傍に設けられており、たとえば、第１配線部６２１および第２配線部６２２のそれぞれにおいて、ｘ２方向側寄りに設けられている。なお、開口６３の平面形状は限定されず、本実施形態のように孔であってもよく、本実施形態とは異なり切り欠きであってもよい。開口６３は、たとえば電鋳などによって製作されてもよい。この場合には、第２導通部材６２は、除去された部位からなる開口６３ではなく、金属が電着されなかった部位からなる開口６３を有する。
第２導通部材６２において、平面視において各第１半導体素子１０Ａに重なる矩形の部分には、開口６２５ｈが形成される。本実施形態において、開口６２５ｈは、平面視において各第１半導体素子１０Ａの中央部に重なって形成されることが好ましい。開口６２５ｈは、たとえば上記第１帯状部６２５（第４配線部６２４）の各凸状領域６２５ａに形成された貫通孔である（図６参照）。開口６２５ｈは、第１導通部材６１と第１半導体素子１０Ａとを接合する際に、その接合の状況を上側から光学的に確認するために使用される。
第２導通部材６２において、平面視において各第２半導体素子１０Ｂに重なる矩形の部分には、開口６２３ｈが形成される。本実施形態において、開口６２３ｈは、平面視において第２半導体素子１０Ｂの中央部に重なって形成されることが好ましい。開口６２３ｈは、たとえば上記第３配線部６２３の各凹状領域６２３ａに形成された貫通孔である。開口６２３ｈは、導電基板２に対して第２導通部材６２を位置決めする際に使用される。上記２種類の開口６２３ｈ，６２５ｈの平面形状は真円であってもよく、楕円形、矩形などの他の形状であってもよい。
第２導通部材６２の形状は、本構成に限定されず、たとえば第４配線部６２４を含んでいなくてもよい。ただし、第２導通部材６２に流れる電流によるインダクタンス値を低減させる上で、第２導通部材６２に第４配線部６２４を設けることが好ましい。
第１導電性接合材７１は、導電基板２と支持基板３との間に介在し、導電基板２と支持基板３とを導通接合させる。第１導電性接合材７１は、第１導電部２Ａを第１部３２Ａに導通接合させるものと、第２導電部２Ｂを第２部３２Ｂに導通接合させるものとがある。第１導電性接合材７１は、図１５に示すように、互いに積層された第１基層７１１、第１層７１２および第２層７１３を有する。
図１５に示すように、第１導電性接合材７１の側面と支持基板３の最上層である第１金属層３２の側面とは、面一であることが最も好ましい。平面視において第１金属層３２の側面が第１導電性接合材７１の側面よりもわずかに内側に位置することが好ましい。つまり、平面視において、第１金属層３２の側面は、第１導電性接合材７１の側面より外側にはみ出さないように接合される。平面視において第１金属層３２の側面が第１導電性接合材７１の側面よりも外側にはみ出す場合には、第１金属層３２と第２金属層３３との間の沿面距離が小さくなるため、好ましくない。なお、平面視において、第１金属層３２の側面は、導電基板２が有する基材２１の側面よりは外側に配置されている。
第１基層７１１は金属製であり、当該金属はたとえばＡｌ（アルミニウム）あるいはＡｌ合金である。第１基層７１１は、シート材である。第１基層７１１の構成材料であるＡｌのヤング率は、７０．３ＧＰａである。
第１層７１２は、第１基層７１１の上面に形成されている。第１層７１２は、第１基層７１１と導電基板２（第１導電部２Ａおよび第２導電部２Ｂのそれぞれ）との間に介在する。第１層７１２は、たとえばＡｇめっきである。第１層７１２は、たとえば金属の固相拡散により、第１導電部２Ａおよび第２導電部２Ｂの各裏面接合層２３に接合されている。即ち、第１層７１２と第１導電部２Ａおよび第２導電部２Ｂの各裏面接合層２３とが、固相拡散接合によって接合されている。これにより、第１層７１２と各裏面接合層２３とが、接合界面で互いに直接接した状態で接合されている。なお、本開示において、「ＡとＢとが、固相拡散接合によって接合されている」とは、固相拡散接合が施された結果、ＡとＢとが、接合界面において直接接する状態で互いに固定されている態様を意味し、ＡとＢとによって固相拡散接合層が構成されていると言える。理想的な条件で固相拡散接合が施された場合、接合界面は、金属元素の拡散によって明瞭には存在しない場合がありうる。一方、ＡとＢとの表層に酸化皮膜等の介在物が存在したり、ＡとＢとの間に空隙が存在したりする場合、接合界面にこれらの介在物や空隙が存在する場合がありうる。
第２層７１３は、第１基層７１１の下面に形成されている。第２層７１３は、第１基層７１１と支持基板３（第１部３２Ａおよび第２部３２Ｂのそれぞれ）との間に介在する。第２層７１３は、たとえばＡｇめっきである。第２層７１３は、たとえば金属の固相拡散により、第１部３２Ａ上および第２部３２Ｂ上のそれぞれに形成された第１接合層３２１に接合されている。即ち、第２層７１３と第１接合層３２１とが、固相拡散接合によって接合されており、接合界面で互いに直接接した状態で接合されている。第１層７１２および第２層７１３の構成材料であるＡｇ（銀）のヤング率は、８２．７ＧＰａである。
第１導電性接合材７１において、第１基層７１１の構成材料と第１層７１２および第２層７１３の各構成材料とが上記したものであることから、第１基層７１１のヤング率は、第１層７１２および第２層７１３のヤング率よりも小さい。第１基層７１１の厚さ（ｚ方向寸法）は、第１層７１２および第２層７１３の各厚さよりも大きい。
第１導電性接合材７１において、ＡｌあるいはＡｌ合金である第１基層７１１の端面には、Ａｇめっきが形成されておらず、第１基層７１１の端面が露出している。ただし、第１基層７１１の端面にはＡｇめっきが形成されていてもよい。第１導電性接合材７１の製造コストを削減するという観点からは、大面積のシート材の両面にＡｇめっきを形成した後に、Ａｇめっき付シート材を切断することによって第１導電性接合材７１を製作することが好ましい。この観点からは、第１基層７１１の端面にはＡｇめっきが形成されていないほうが好ましい。
第２導電性接合材７２は、導電基板２と各半導体素子１０との間に介在し、導電基板２と各半導体素子１０とを導通接合させる。第２導電性接合材７２は、各第１半導体素子１０Ａを第１導電部２Ａに導通接合させるものと、各第２半導体素子１０Ｂを第２導電部２Ｂに導通接合させるものとがある。第２導電性接合材７２は、図１５に示すように、互いに積層された第２基層７２１、第３層７２２および第４層７２３を含む。
第２基層７２１は金属製であり、当該金属はたとえばＡｌあるいはＡｌ合金である。第２基層７２１は、シート材である。
第３層７２２は、第２基層７２１の上面に形成されている。第３層７２２は、第２基層７２１と各半導体素子１０との間に介在する。第３層７２２は、たとえばＡｇめっきである。第３層７２２は、たとえば金属の固相拡散により、各半導体素子１０の裏面電極１５に接合されている。即ち、第３層７２２と裏面電極１５とが、固相拡散接合によって接合されており、接合界面で互いに直接接した状態で接合されている。
第４層７２３は、第２基層７２１の下面に形成されている。第４層７２３は、第２基層７２１と導電基板２（第１導電部２Ａおよび第２導電部２Ｂのそれぞれ）との間に介在する。第４層７２３は、たとえばＡｇめっきである。第４層７２３は、たとえば金属の固相拡散により、第１導電部２Ａおよび第２導電部２Ｂの各主面接合層２２に接合されている。即ち、第４層７２３と各主面接合層２２とが、固相拡散接合によって接合されており、接合界面で互いに直接接した状態で接合されている。
第２導電性接合材７２において、第２基層７２１の構成材料と第３層７２２および第４層７２３の各構成材料とが上記したものであることから、第２基層７２１のヤング率は、第３層７２２および第４層７２３のヤング率よりも小さい。第２基層７２１の厚さ（ｚ方向寸法）は、第３層７２２および第４層７２３の各厚さよりも大きい。
第２導電性接合材７２において、ＡｌあるいはＡｌ合金である第２基層７２１の端面には、Ａｇめっきが形成されておらず、第２基層７２１の端面が露出している。ただし、第２基層７２１の端面にはＡｇめっきが形成されていてもよい。第２導電性接合材７２の製造コストを削減するという観点からは、大面積のシート材の両面にＡｇめっきを形成した後に、Ａｇめっき付シート材を切断することによって第２導電性接合材７２を製作することが好ましい。この観点からは、第２基層７２１の端面にはＡｇめっきが形成されていないほうが好ましい。
複数のワイヤ７３１～７３５はそれぞれ、互いに離間する２つの部位間を導通させるものである。複数のワイヤ７３１～７３５はそれぞれ、たとえばボンディングワイヤである。複数のワイヤ７３１～７３５の各構成材料は、たとえばＡｕ（金）、ＡｌあるいはＣｕのいずれかを含む。
複数のワイヤ７３１はそれぞれ、図８に示すように、各半導体素子１０の第１主面電極１１（ゲート電極）と各制御端子支持体５の第１部５２１（第１金属層５２）とに接合され、これらを導通させる。図８に示すように、複数のワイヤ７３１は、複数の第１ワイヤ７３１ａおよび複数の第２ワイヤ７３１ｂを含む。複数の第１ワイヤ７３１ａはそれぞれ、各第１半導体素子１０Ａの第１主面電極１１（ゲート電極）と第１支持部５Ａの第１部５２１（第１金属層５２）とに接続される。これにより、第１制御端子４６Ａは、各第１ワイヤ７３１ａを介して、各第１半導体素子１０Ａの第１主面電極１１（ゲート電極）に導通する。複数の第２ワイヤ７３１ｂはそれぞれ、各第２半導体素子１０Ｂの第１主面電極１１（ゲート電極）と第２支持部５Ｂの第１部５２１（第１金属層５２）とに接続される。これにより、第２制御端子４７Ａは、各第２ワイヤ７３１ｂを介して、各第２半導体素子１０Ｂの第１主面電極１１（ゲート電極）に導通する。
複数のワイヤ７３２はそれぞれ、図８に示すように、各半導体素子１０の第２主面電極１２（ソース電極）と各制御端子支持体５の第２部５２２（第１金属層５２）とに接合され、これらを導通させる。ただし、ダイオード機能部Ｄ１を有する各半導体素子１０においては、各ワイヤ７３２は、第２主面電極１２（ソース電極）の代わりに、第５主面電極１６（ソースセンス電極）に接合されている。
複数のワイヤ７３３はそれぞれ、図８に示すように、ダイオード機能部Ｄ１を有する各半導体素子１０の第３主面電極１３と各制御端子支持体５の第３部５２３（第１金属層５２）とに接合され、これらを導通させる。
複数のワイヤ７３４はそれぞれ、図８に示すように、ダイオード機能部Ｄ１を有する各半導体素子１０の第４主面電極１４と各制御端子支持体５の第４部５２４（第１金属層５２）とに接合され、これらを導通させる。
ワイヤ７３５は、図８に示すように、第１導電部２Ａ（導電基板２）における主面２０１と第１支持部５Ａ（制御端子支持体５）の第５部５２５（第１金属層５２）とに接合され、これらを導通させる。
封止樹脂８は、複数の半導体素子１０、導電基板２、支持基板３（底面３０２を除く）、複数の入力端子４１～４３の一部ずつ、複数の出力端子４４の一部ずつ、複数の制御端子４５の一部ずつ、制御端子支持体５、導通部材６および複数のワイヤ７３１～７３５をそれぞれ覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂８は、たとえば後述するモールド成形により形成される。封止樹脂８は、たとえばｘ方向の寸法が３５ｍｍ～６０ｍｍ程度であり、たとえばｙ方向の寸法が３５ｍｍ～５０ｍｍ程度であり、たとえばｚ方向の寸法が４ｍｍ～１５ｍｍ程度である。これらの寸法は、各方向に沿う最大部分の大きさである。封止樹脂８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。
樹脂主面８１と樹脂裏面８２とは、図９、図１１および図１２などに示すように、ｚ方向に離間する。樹脂主面８１は、ｚ２方向を向き、樹脂裏面８２は、ｚ１方向を向く。樹脂主面８１から複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）が突き出ている。樹脂裏面８２は、図１０に示すように、平面視において支持基板３の底面３０２（第２金属層３３の下面）を囲む枠状である。支持基板３の底面３０２は、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一である。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方に繋がり、かつ、ｚ方向においてこれらに挟まれている。図４などに示すように、樹脂側面８３１と樹脂側面８３２とはｘ方向に離間する。樹脂側面８３１はｘ１方向を向き、樹脂側面８３２は、ｘ２方向を向く。樹脂側面８３１から２つの出力端子４４が突き出ており、樹脂側面８３２から３つの入力端子４１～４３が突き出ている。図４などに示すように、樹脂側面８３３と樹脂側面８３４とは、ｙ方向に離間する。樹脂側面８３３は、ｙ１方向を向き、樹脂側面８３４は、ｙ２方向を向く。
樹脂側面８３２には、図４に示すように、複数の凹部８３２ａが形成されている。各凹部８３２ａは、平面視においてｘ方向に窪んだ部位である。複数の凹部８３２ａは、平面視において、入力端子４１と入力端子４２との間に形成されたものと、入力端子４１と入力端子４３との間に形成されたものとがある。複数の凹部８３２ａは、入力端子４１と入力端子４２との樹脂側面８３２に沿う沿面距離、および、入力端子４１と入力端子４３との樹脂側面８３２に沿う沿面距離を大きくするために設けられている。
封止樹脂８は、図１３および図１４などに示すように、複数の第１突出部８５１、複数の第２突出部８５２および樹脂空隙部８６を有する。
複数の第１突出部８５１はそれぞれ、樹脂主面８１からｚ方向に突出している。複数の第１突出部８５１は、平面視において封止樹脂８の四隅付近に配置されている。各第１突出部８５１の先端（ｚ２方向の端部）には、第１突出端面８５１ａが形成されている。複数の第１突出部８５１における各第１突出端面８５１ａは、樹脂主面８１と略平行であり、かつ、同一平面（ｘ－ｙ平面）上にある。各第１突出部８５１は、たとえば有底中空の円錐台状である。複数の第１突出部８５１は、半導体モジュールＡ１によって生成された電源を利用する機器において、その機器が有する制御用の回路基板などに半導体モジュールＡ１が搭載される際に、スペーサーとして利用される。複数の第１突出部８５１は、それぞれ、凹部８５１ｂと、当該凹部８５１ｂに形成された内壁面８５１ｃとを有する。各第１突出部８５１の形状は柱状であればよく、円柱状であることが好ましい。凹部８５１ｂの形状は円柱状であって、平面視において内壁面８５１ｃは単一の真円状であることが好ましい。
半導体モジュールＡ１は、制御用の回路基板などに対して、ねじ止めなどの方法によって機械的に固定される場合がある。この場合には、複数の第１突出部８５１における凹部８５１ｂの内壁面８５１ｃに、めねじのねじ山を形成することができる。複数の第１突出部８５１における凹部８５１ｂにインサートナットを埋め込んでもよい。
複数の第２突出部８５２は、図１４などに示すように、樹脂主面８１からｚ方向に突出している。複数の第２突出部８５２は、平面視において複数の制御端子４５に重なる。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２の上端面から、ホルダ４５１の一部（上端鍔部の上面）が露出している。各第２突出部８５２は、円錐台状である。各第２突出部８５２上に樹脂部８７が配置されている。
樹脂空隙部８６は、図１３に示すように、ｚ方向において、樹脂主面８１から、導電基板２の主面２０１に形成された凹部２０１ａに通じる。樹脂空隙部８６は、樹脂主面８１から凹部２０１ａにｚ方向に向かうにつれて断面積が小さくなるテーパー状に形成されている。樹脂空隙部８６において主面２０１と接する樹脂空隙部端縁８６１と、凹部２０１ａにおいて主面２０１と接する凹部端縁２０１ｂとは、互いに一致する。樹脂空隙部８６は、後述するモールド成形時に形成され、当該モールド成形時に封止樹脂８が形成されない部分である。
樹脂部８７は、封止樹脂８の第２突出部８５２上に設けられている。樹脂部８７は、各制御端子４５において、封止樹脂８から露出するホルダ４５１の一部（上端鍔部の上面）と、金属ピン４５２の一部とを覆う。樹脂部８７は、たとえば封止樹脂８と同様にエポキシ樹脂からなるが、封止樹脂８と異なる材料であってもよい。
樹脂充填部８８は、樹脂空隙部８６を埋めるように、樹脂空隙部８６に充填されている。樹脂充填部８８は、たとえば封止樹脂８と同様にエポキシ樹脂からなるが、封止樹脂８と異なる材料であってもよい。
次に、半導体モジュールＡ１の製造方法について、図２１～図２９を参照して説明する。図２１は、半導体モジュールＡ１の製造方法の一工程を示す平面図である。図２２は、半導体モジュールＡ１の製造方法の一工程を示す断面模式図である。図２３は、半導体モジュールＡ１の製造方法の一工程を示す平面図である。図２４は、半導体モジュールＡ１の製造方法の一工程を示す切断部端面図である。図２４は、図１３に示す断面に対応する。図２５および図２８は、半導体モジュールＡ１の製造方法の一工程を示す要部拡大断面図であって、図１３に示す断面の一部を拡大した図に対応する。図２６、図２７および図２９は、半導体モジュールＡ１の製造方法の一工程を示す要部拡大断面図であって、図１４に示す断面の一部を拡大した図に対応する。
まず、複数の半導体素子１０、導電基板２、支持基板３、複数の入力端子４１～４３、および、複数の出力端子４４を準備する。複数の半導体素子１０、導電基板２および支持基板３の各構成は、上述の通りである。これらを準備する段階では、複数の半導体素子１０、導電基板２および支持基板３はそれぞれ、個別に準備され、互いに接合されていない。また、導電基板２、複数の入力端子４１～４３および複数の出力端子４４は、図２１に示すように、互いに繋がっており、たとえば同一のリードフレームで構成される。さらに、図２１に示すように、導電基板２の主面２０１には、凹部２０１ａは形成されていない。
次いで、図２２に示すように、支持基板３上に第１導電性接合材７１を挟んで導電基板２を載置し、そして、導電基板２上に第２導電性接合材７２を挟んで各半導体素子１０を載置する。その後、支持基板３の下面と各半導体素子１０の上面とを挟持しつつ（図２２の太い矢印参照）、熱を加えることで、各半導体素子１０と導電基板２とを固相拡散により接合するとともに、導電基板２と支持基板３とを固相拡散により接合する。具体的には、第１金属層３２上の第１接合層３２１（支持基板３）と第２層７１３（第１導電性接合材７１）とを、第１層７１２（第１導電性接合材７１）と裏面接合層２３（導電基板２）とを、第４層７２３（第２導電性接合材７２）と主面接合層２２（導電基板２）とを、および、第３層７２２（第２導電性接合材７２）と各半導体素子１０の裏面電極１５とを、一括して固相拡散により互いに接合する。固相拡散の条件において、接合時の加熱温度は２００℃以上３５０℃以下の範囲であればよく、また、接合時に加圧する圧力（上記挟持する力）は１ＭＰａ以上１００ＭＰａ以下の範囲であればよい。固相拡散は、大気中で行う場合を想定しているが、真空中で行ってもよい。これにより、導電基板２が第１導電性接合材７１を介して支持基板３に接合され、各半導体素子１０が第２導電性接合材７２を介して導電基板２に接合される。なお、導電基板２と支持基板３との接合、および、導電基板２と各半導体素子１０との接合は、一括ではなく、別々に処理してもよい。ただし、一括して処理する方が、製造効率を向上させる上で好ましい。
導電基板２上に第２導電性接合材７２を挟んで各半導体素子１０を載置する際には、図１６および図１７に示されるように、各半導体素子１０に対応する個別の第２導電性接合材７２を配置する。これに限らず、図１６に示す３個の半導体素子１０に共通して対応する１個の第２導電性接合材７２を配置してもよい。
次いで、図２３に示すように、制御端子支持体５の接合、複数の制御端子４５の各ホルダ４５１の接合、複数のワイヤ７３１～７３５のワイヤボンディング、複数の第１導通部材６１の接合、および、第２導通部材６２の接合を行う。なお、これらの処理順序は限定されない。
次いで、封止樹脂８を形成する。封止樹脂８の形成は、たとえばモールド成形による。図２４に示すように、モールド成形で用いる金型９１には、押さえ部材としての押さえピン９１１が設けられている。押さえピン９１１は、先端が導電基板２の主面２０１に接している。このとき、押さえピン９１１による主面２０１への押圧力により、主面２０１に凹部２０１ａが形成される。当該押圧力の大きさなどにより、凹部２０１ａの窪み度合い（深さ）が変わる。また、第１導電部２Ａにおける主面２０１に接する押さえピン９１１は、第２導通部材６２の開口６３に挿通されている。そして、金型９１のキャビティ空間９１９に、樹脂流路および樹脂注入口（いずれも図示略）を順次経由して流動性の樹脂材料を注入する。注入された流動性の樹脂材料が固化することで、封止樹脂８が形成される。形成された封止樹脂８は、図２５および図２６に示すように、上記第１突出部８５１、上記第２突出部８５２および上記樹脂空隙部８６を有する。図２５に示すように、樹脂空隙部８６において主面２０１と接する樹脂空隙部端縁８６１と、凹部２０１ａにおいて主面２０１と接する凹部端縁２０１ｂとは、互いに一致する。図２６に示すように、ホルダ４５１の上面は、第２突出部８５２から露出し、第２突出部８５２の上面と面一である。また、図２４および図２５から理解されるように、樹脂空隙部８６は、押さえピン９１１によって、流動性の樹脂材料が充填されなかったことで形成されている。なお、押さえピン９１１は可動ピンであってもよい。この場合には、押さえピン９１１は、金型９１に形成された穴部に設けられ、弾性支持されていることが好ましい。ピン状の押え部材に限らず、ブロック状の押さえ部材を使用してもよい。
次いで、金型９１を型開きして、導電基板２を含むリードフレームと封止樹脂８とを含む成形体を取り出す。その後に、封止樹脂８と、樹脂流路および樹脂注入口において固化した樹脂と、を分離する。この工程において、封止樹脂８におけるｘ１方向側の樹脂側面８３１において、次のいずれかの位置に樹脂分離痕が形成される。第１の位置は、図１に示された樹脂側面８３１におけるｙ方向の両端に近い２つの位置のうち、または、両端の角部のうちの少なくとも一方である。両端の角部に樹脂分離痕が形成された場合には、角部に形成された面（平面視においてＣ面取りされた部分）に樹脂分離痕が形成される。上述した斜面は、封止樹脂８におけるｘ１方向側の樹脂側面８３１に含まれる。第２の位置は、図１に示された樹脂側面８３１における２個の出力端子４４の間である。これらの樹脂分離痕は、金型９１の樹脂注入口の位置に対応しており、封止樹脂８と樹脂注入口において固化した樹脂とを分離することによって形成される。樹脂の回り込みの偏りを抑制するためにはy方向における中央位置から樹脂注入することが好ましい。この場合、２個の出力端子４４の間に樹脂分離痕が形成される。
次いで、図２７に示すように、複数の制御端子４５の各金属ピン４５２を各ホルダ４５１に圧入する。具体的には、各ホルダ４５１が有する筒状部（図２６参照）の内径よりもわずかに大きい断面寸法を有する各金属ピン４５２を、挿入圧力を加えながら挿入する。これにより、各ホルダ４５１と各金属ピン４５２とは、機械的に固定され、かつ、電気的に接続される。各ホルダ４５１と各金属ピン４５２とを、たとえばはんだを使用して電気的に接続してもよい。その後に、図２８および図２９に示すように、樹脂部８７および樹脂充填部８８を形成する。樹脂部８７および樹脂充填部８８の形成は、たとえばポッティングによる。
次いで、上記リードフレームを適宜切断することで、複数の入力端子４１～４３および出力端子４４を分離させる。図２１に示した入力端子４１～４３および出力端子４４において、各端子とリードフレームの外枠部との接続部付近（図２１において破線で示された部分）を、金型などを使用して切断すればよい。ここで、入力端子４１～４３には、それぞれ入力側加工痕としての先端面４１３，４２３，４３３が形成される。出力端子４４には、出力側加工痕としての先端面４４３が形成される。リードフレームにおいて、ｙ方向に隣接する各端子をｙ方向に繋ぐタイバーを有する場合、当該タイバーを金型などを使用して切断してもよい。この場合には、各端子においてｙ方向に向く２つの側面に加工痕が形成される。以上の工程を経ることで、図１～図２０に示す半導体モジュールＡ１が製造される。
半導体モジュールＡ１は、制御用の回路基板などに実装される。ここで、各金属ピン４５２は、半導体モジュールＡ１が実装される回路基板のピン穴に挿入されて、ピン穴周辺の端子に接続される。入力端子４１、４２，４３は、それぞれｚ方向の一方側（ｚ２方向）に向く入力側接合面４１１，４２１，４３１を有する。各出力端子４４は、ｚ方向の一方側（ｚ２方向側）に向く出力側接合面４４１を有する。入力側接合面４１１，４２１，４３１および出力側接合面４４１は、たとえばはんだを使用して、半導体モジュールＡ１が実装される回路基板の端子に接続される。
本実施形態の半導体モジュールＡ１において、入力端子４１から出力端子４４までの電流の経路について以下に説明する。入力端子４１、第１導電部２Ａ、各第１半導体素子１０Ａ、第１導通部材６１、第２導電部２Ｂ、各出力端子４４という経路で、第１主回路電流が流れる。各第１半導体素子１０Ａの第２主面電極１２と第２導電部２Ｂとの間に、各第１導通部材６１を経由して、ｘ方向に沿って第１主回路電流が流れる。第２導電部２Ｂにおいて、各第１導通部材６１が接合された部分と各出力端子４４との間に、ｘ方向およびｘ方向からわずかに傾いた方向に沿って第１主回路電流が流れる。
出力端子４４から入力端子４２および入力端子４３までの電流の経路について以下に説明する。出力端子４４、第２導電部２Ｂ、各第２半導体素子１０Ｂ、第２導通部材６２、入力端子４２および入力端子４３という経路で、第２主回路電流が流れる。第２主回路電流の経路は第２導通部材６２が有しており、ｙ方向に延びる第３配線部６２３と、第３配線部６２３の両端に繋がりｘ２方向に延びる第１配線部６２１および第２配線部６２２の双方とに、第２主回路電流が流れる。さらに、第２主回路電流は、第１配線部６２１と第２配線部６２２との間に配置されｘ方向に延びる２個の第２帯状部６２６と、第１配線部６２１と第２配線部６２２との間に配置されｙ方向に延びる第１帯状部６２５とを経路にして、第１配線部６２１と第２配線部６２２に流れる。
入力端子４２および入力端子４３と各第２半導体素子１０Ｂの第２主面電極１２との間に、各第２導通部材６２に含まれる第１配線部６２１および第２配線部６２２と第３配線部６２３、２個の第２帯状部６２６および第１帯状部６２５とを経由して、第２主回路電流が流れる。第１配線部６２１、第２配線部６２２および２個の第２帯状部６２６においては、ｘ方向に沿って第２主回路電流が流れる。第１主回路電流が流れる方向と第２主回路電流が流れる方向とは逆である。
第１導通部材６１において第１主回路電流が流れる方向と、第２導通部材６２に含まれる第１配線部６２１および第２配線部６２２および２個の第２帯状部６２６において第２主回路電流が流れる方向とは、いずれもｘ方向である。
半導体モジュールＡ１の作用効果は、次の通りである。
半導体モジュールＡ１は、導電基板２、複数の入力端子４１～４３、出力端子４４および導通部材６を備えている。導電基板２は、複数の第１半導体素子１０Ａが接合された第１導電部２Ａおよび複数の第２半導体素子１０Ｂが接合された第２導電部２Ｂを含む。入力端子４１は、第１導電部２Ａに繋がり、第１導電部２Ａを介して複数の第１半導体素子１０Ａに導通する。入力端子４２および入力端子４３は、第２導通部材６２（導通部材６）を介して複数の第２半導体素子１０Ｂに導通する。出力端子４４は、第２導電部２Ｂに繋がり、第２導電部２Ｂを介して複数の第２半導体素子１０Ｂに導通する。導通部材６は、各第１半導体素子１０Ａと第２導電部２Ｂとを導通する第１導通部材６１と、各第２半導体素子１０Ｂと各入力端子４２，４３とを導通する第２導通部材６２とを含む。複数の入力端子４１～４３は、導電基板２に対してｘ２方向側に配置され、出力端子４４は、導電基板２に対してｘ１方向に配置されている。そして、２つの入力端子４２，４３は、入力端子４１を挟んで、ｙ方向において互いに反対側に配置されている。半導体モジュールＡ１とは異なる構成の半導体モジュールにおいて、入力端子４３を備えず、入力端子４１と入力端子４２とがｙ方向に並んで配置された場合、入力端子４１から各第１半導体素子１０Ａを介して出力端子４４に流れる電流の経路のばらつきが生じつつ、出力端子４４から各第２半導体素子１０Ｂを介して各入力端子４２に流れる電流の経路のばらつきが生じる可能性がある。そこで、半導体モジュールＡ１では２つの入力端子４２，４３を備え、２つの入力端子４２，４３で入力端子４１を挟むことで、入力端子４１から各第１半導体素子１０Ａを介して出力端子４４に流れる電流の経路のばらつきを低減するとともに、出力端子４４から各第２半導体素子１０Ｂを介して各入力端子４２，４３に流れる電流の経路のばらつきを低減することが可能となる。これにより、半導体モジュールＡ１の寄生インダクタンス成分を低減できる。つまり、半導体モジュールＡ１は、寄生インダクタンス成分を低減する上で、好ましいパッケージ構造をなす。
半導体モジュールＡ１は、上アーム電流経路と下アーム電流経路とが、平面視において重なる。上アーム電流経路は、入力端子４１から第１導電部２Ａ、各第１半導体素子１０Ａ、各第１導通部材６１および第２導電部２Ｂを介して、各出力端子４４に流れる電流の経路であって、本実施形態では、図５から理解されるように、ｘ２方向側からｘ１方向側に沿う。下アーム電流経路は、出力端子４４から各第２半導体素子１０Ｂおよび第２導通部材６２を介して、入力端子４２に流れる電流の経路であって、本実施形態では、図５から理解されるように、ｘ１方向側からｘ２方向側に沿う。この構成によると、上アーム電流経路に沿う電流によって生じる磁界と、下アーム電流経路に沿う電流によって生じる磁界とが、互いに打ち消し合うため、寄生インダクタンス成分を低減することができる。特に、半導体モジュールＡ１では、導通部材６（複数の第１導通部材６１および第２導通部材６２のそれぞれ）を金属製の板材で構成することで、上アーム電流経路と下アーム電流経路とが、平面視において重なる領域を適度に確保できる。つまり、半導体モジュールＡ１は、寄生インダクタンス成分を低減する上で、好ましいパッケージ構造をなす。
半導体モジュールＡ１では、下アーム電流経路を構成する第２導通部材６２は、第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含む。第１配線部６２１および第２配線部６２２は、入力端子４１を挟んでｙ方向において互いに反対側に配置された入力端子４２，４３にそれぞれ接続されるとともに、ｘ方向に延びている。第３配線部６２３は、第１配線部６２１および第２配線部６２２の双方に繋がってｙ方向に延びており、複数の第２半導体素子１０Ｂそれぞれに接続されている。第４配線部６２４は、第１配線部６２１および第２配線部６２２の双方に繋がり、平面視において複数の第１半導体素子１０Ａと重なる。上記第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含んで構成された第２導通部材６２は、主面２０１（導電基板２）からｚ方向に離間して配置されており、平面視において主面２０１の広い範囲と重なっている。このような構成によれば、出力端子４４から各第２半導体素子１０Ｂを介して各入力端子４２，４３に流れる電流の経路のばらつきが適切に低減され、寄生インダクタンス成分を低減するのに適している。
複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、ｘ方向に見て互いに重なっている。このような構成によれば、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂが配置される導電基板２（第１導電部２Ａおよび第２導電部２Ｂ）のｙ方向の寸法が大きくなるのを抑制することができ、半導体モジュールＡ１の小型化を図ることができる。
第２導通部材６２の第４配線部６２４は、第１帯状部６２５および複数の第２帯状部６２６を有する。第１帯状部６２５は、第１配線部６２１および第２配線部６２２の双方に繋がってｙ方向に延びており、平面視において複数の第１半導体素子１０Ａと重なる部分である。複数の第２帯状部６２６はそれぞれ、第１帯状部６２５と第３配線部６２３とに繋がり、平面視においてｘ方向に延びる帯状である。複数の第２帯状部６２６は、ｙ方向に離間しており、略平行に配置されている。複数の第２帯状部６２６はそれぞれ、平面視において、第１帯状部６２５のうちのｙ方向に隣接する２つの第１半導体素子１０Ａの間に一端が繋がり、第３配線部６２３のうちのｙ方向に隣接する２つの第２半導体素子１０Ｂの間に他端が繋がる。このような構成によれば、第４配線部６２４（第２導通部材６２）の平面視におけるサイズをより大きく確保することができる。このことは、寄生インダクタンス成分を低減する上でより好ましい。
第１帯状部６２５は、他の部位よりもｚ２方向に突き出た複数の凸状領域６２５ａを有する。各凸状領域６２５ａは、平面視において各第１半導体素子１０Ａに重なる。第１帯状部６２５が複数の凸状領域６２５ａを有する構成によれば、第１半導体素子１０Ａ上に接合された第１導通部材６１に第１帯状部６２５が不当に接触するのを回避することができる。
第３配線部６２３は、他の部位よりもｚ１方向に突き出た複数の凹状領域６２３ａを有する。各凹状領域６２３ａは、複数の第２半導体素子１０Ｂのいずれかと接合されている。このような構成によれば、第３配線部６２３（第２導通部材６２）と複数の第２半導体素子１０Ｂとを適切に導通させつつ、第３配線部６２３（第２導通部材６２）の平面視におけるサイズを大きく確保することができる。
半導体モジュールＡ１においては、上記構成の導通部材６（第１導通部材６１および第２導通部材６２）を具備することに加え、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを制御するための複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄを備える。複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄは、各々、導電基板２の主面２０１上においてｚ方向に沿って延びるように配置されている。このような構成の半導体モジュールＡ１は、平面視における小型化が可能であるので、寄生インダクタンス成分の低減を図りつつ平面視における小型化を図るのに適する。
複数の第１制御端子４６Ａ～４６Ｅは、第１導電部２Ａに支持されており、複数の第１半導体素子１０Ａよりもｘ２方向側に配置される。複数の第２制御端子４７Ａ～４７Ｄは、第２導電部２Ｂに支持されており、複数の第２半導体素子１０Ｂよりもｘ１方向側に配置される。複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄは、それぞれ、ｙ方向に間隔を隔てて配置されている。これにより、複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄは、上アーム回路を構成する複数の第１半導体素子１０Ａおよび下アーム回路を構成する複数の第２半導体素子１０Ｂそれぞれに対応した領域に適切に配置される。かかる構成の半導体モジュールＡ１は、寄生インダクタンス成分の低減を図りつつ小型化を図る上で、より好ましい。
第１半導体素子１０Ａおよび第２半導体素子１０Ｂは、それぞれｚ２方向を向く第１主面電極１１（ゲート電極）を有する。第１制御端子４６Ａは、各第１ワイヤ７３１ａを介して、各第１半導体素子１０Ａの第１主面電極１１（ゲート電極）に接続されている。第２制御端子４７Ａは、各第２ワイヤ７３１ｂを介して、各第２半導体素子１０Ｂの第１主面電極１１（ゲート電極）に接続されている。これにより、スイッチング機能を有する第１半導体素子１０Ａ（第２半導体素子１０Ｂ）を駆動させるための駆動信号は、第１制御端子４６Ａ（第２制御端子４７Ａ）、第１ワイヤ７３１ａ（第２ワイヤ７３１ｂ）を介して第１主面電極１１に適宜入力させることができる。
半導体モジュールＡ１が回路基板に実装される際、各金属ピン４５２は、半導体モジュールＡ１が実装される回路基板のピン穴に挿入されて、ピン穴周辺の端子に接続される。入力端子４１、４２，４３は、それぞれｚ方向の一方側（ｚ２方向）に向く入力側接合面４１１，４２１，４３１を有する。各出力端子４４は、ｚ方向の一方側（ｚ２方向側）に向く出力側接合面４４１を有する。入力側接合面４１１，４２１，４３１および出力側接合面４４１は、たとえばはんだを使用して、半導体モジュールＡ１が実装される回路基板の端子に接続される。上述した構成により、入力端子４１～４３および出力端子４４が接続される電力系回路基板と、各金属ピン４５２が接続される制御系回路基板とを、ｚ方向に離して配置することができる。これらにより、第１に、半導体モジュールＡ１における信号端子の配置に関する自由度が向上する。第２に、半導体モジュールＡ１における信号配線の引き回しおよびその長さに関する自由度が向上する。第３に、半導体モジュールＡ１を使用する際に、使用者による回路基板の配置に関する自由度が向上する。
半導体モジュールＡ１では、各制御端子４５が、樹脂主面８１から突出し、ｚ方向に沿って延びている。半導体モジュールＡ１と異なる構成において、各制御端子４５がｚ方向に直交する平面（ｘ－ｙ平面）に沿って延びるように配置される場合がある。この構成では、平面視における小型化に限度がある。そこで、半導体モジュールＡ１のように、各制御端子４５をｚ方向に沿って延びるように配置することで、半導体モジュールＡ１の平面視における小型化が可能である。つまり、半導体モジュールＡ１は、平面視における小型化を図る上で好ましいパッケージ構造をなす。
本実施形態の半導体モジュールＡ１では、各制御端子４５と主面２０１（導電基板２）との間には、制御端子支持体５が介在する。制御端子支持体５は絶縁層５１を有し、各制御端子４５は、制御端子支持体５を介して導電基板２に支持されている。このような制御端子支持体５を具備する構成によれば、導電基板２との間で絶縁を確保しつつ、制御端子４５を導電基板２上に適切に支持させることができる。
制御端子支持体５は、互いに積層された絶縁層５１、第１金属層５２および第２金属層５３を有する積層構造体である。制御端子４５は、導電性接合材４５９を介して、制御端子支持体５の上面に形成された第１金属層５２に接合される。このような構成によれば、制御端子支持体５として既製の積層構造体（たとえばＤＢＣ基板など）を利用しつつ、制御端子４５を制御端子支持体５（第１金属層５２）に導通接合することが可能である。
半導体素子１０は、ｚ２方向を向く素子主面１０１、およびｚ１方向を向く素子裏面１０２を有する。素子主面１０１には第１主面電極１１（ゲート電極）が配置されている。各半導体素子１０の第１主面電極１１と第１金属層５２（第１部５２１）とは、導電性のワイヤ７３１により接続される。これにより、スイッチング機能を有する半導体素子１０を駆動させるための駆動信号は、制御端子４５、第１金属層５２、ワイヤ７３１を介して第１主面電極１１に適宜入力させることができる。
各制御端子４５は、ホルダ４５１および金属ピン４５２を含む。ホルダ４５１は、導電性材料からなり、筒状部を含んで構成される。金属ピン４５２は、ｚ方向に延びる棒状部材であり、ホルダ４５１に圧入されている。また、ホルダ４５１の一部（上端鍔部の上面）は、封止樹脂８から露出している。このような構成によれば、封止樹脂８の形成（モールド成形）により、ホルダ４５１はその一部（上端面）を除いて封止樹脂８に覆われとともに、ホルダ４５１の上端面は封止樹脂８から露出する。これにより、封止樹脂８の形成後に金属ピン４５２をホルダ４５１に挿し込むことが可能である。したがって、制御端子４５が上記のホルダ４５１および金属ピン４５２を含む構成によれば、モールド成形で用いる金型９１が複雑になるのを回避することができ、半導体モジュールＡ１を効率よく製造するのに適する。
本実施形態の半導体モジュールＡ１は、封止樹脂８に接合された樹脂部８７を具備する。樹脂部８７は、封止樹脂８から露出するホルダ４５１の一部（上端鍔部の上面）と、金属ピン４５２の一部とを覆う。このような構成によれば、ホルダ４５１と金属ピン４５２の接続部への異物の侵入を防止することができる。上記構成の半導体モジュールＡ１は、耐久性および信頼性を向上させるうえで好ましい。
封止樹脂８は、樹脂主面８１から突出する複数の第２突出部８５２を有する。複数の第２突出部８５２は、平面視において複数の制御端子４５を取り囲む。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２上に樹脂部８７が配置されている。このような構成によれば、互いに隣接する制御端子４５の樹脂主面８１に沿う沿面距離を大きくすることができる。隣接する制御端子４５の耐電圧を高める上で好ましい。
導電基板２は、ｘ方向に互いに離間する第１導電部２Ａおよび第２導電部２Ｂを含む。第１導電部２Ａは、第２導電部２Ｂよりもｘ２方向に位置する。複数の半導体素子１０は、第１導電部２Ａに接合された第１半導体素子１０Ａと、第２導電部２Ｂに接合された第２半導体素子１０Ｂと、を含む。複数の制御端子４５は、第１制御端子４６Ａ～４６Ｅおよび第２制御端子４７Ａ～４７Ｄを含む。第１制御端子４６Ａ～４６Ｅは、第１導電部２Ａに支持されており、ｘ方向において第１半導体素子１０Ａと入力端子４１，４２等との間に位置する。第２制御端子４７Ａ～４７Ｄは、ｘ方向において第２半導体素子１０Ｂと出力端子４４との間に位置する。このような構成によれば、複数の制御端子４５（第１制御端子４６Ａ～４６Ｅおよび第２制御端子４７Ａ～４７Ｄ）は、上アーム回路を構成する第１半導体素子１０Ａおよび下アーム回路を構成する第２半導体素子１０Ｂそれぞれに対応した領域に適切に配置される。かかる構成は、半導体モジュールＡ１の小型化を図る上でより好ましい。
封止樹脂８は、樹脂主面８１から突出する複数の第１突出部８５１を有する。各第１突出部８５１の先端には、第１突出端面８５１ａが形成されている。複数の第１突出部８５１における各第１突出端面８５１ａは、樹脂主面８１と略平行であり、かつ、同一平面（ｘ－ｙ平面）上にある。このような構成によれば、半導体モジュールＡ１によって生成された電源を利用する機器において、半導体モジュールＡ１が搭載される制御用の回路基板の表面と樹脂主面８１との間に所定の隙間を確保することができる。これにより、上記制御用の回路基板において半導体モジュールＡ１との対向面に種々の機能部品が実装された場合でも、当該機能部品が封止樹脂８に不当に接触することが回避される。
半導体モジュールＡ１では、各半導体素子１０が接合された導電基板２を備えている。この構成によると、各半導体素子１０の通電によって発生する熱が導電基板２に伝達され、導電基板２で各半導体素子１０から伝達された熱が拡散される。したがって、半導体モジュールＡ１は、各半導体素子１０の熱の放熱性を向上させる上で好ましいパッケージ構造をなす。
半導体モジュールＡ１では、導電基板２と支持基板３とが第１導電性接合材７１を介して接合されている。第１導電性接合材７１は、第１層７１２および第２層７１３を含む。第１層７１２は、導電基板２と金属の固相拡散により接合され、接合界面で互いに直接接した状態で接合されている。第２層７１３は、支持基板３と金属の固相拡散により接合され、接合界面で互いに直接接した状態で接合されている。この構成によると、導電基板２と支持基板３とが、たとえばはんだなどの接合材により接合された場合よりも、導電基板２と支持基板３との接合強度を高めることができる。したがって、半導体モジュールＡ１は、導電基板２と支持基板３との剥離を抑制する上で好ましいパッケージ構造をなす。
半導体モジュールＡ１では、各半導体素子１０と導電基板２とが第２導電性接合材７２を介して接合されている。第２導電性接合材７２は、第３層７２２および第４層７２３を含む。第３層７２２は、各半導体素子１０（裏面電極１５）と金属の固相拡散により接合され、接合界面で互いに直接接した状態で接合されている。第４層７２３は、導電基板２と金属の固相拡散により接合され、接合界面で互いに直接接した状態で接合されている。この構成によると、各半導体素子１０と導電基板２とが、たとえばはんだなどの接合材により接合された場合よりも、各半導体素子１０と導電基板２との接合強度を高めることができる。したがって、半導体モジュールＡ１は、各半導体素子１０と導電基板２との剥離を抑制する上で好ましいパッケージ構造をなす。
本実施形態の半導体モジュールＡ１では、第１導電性接合材７１における第１基層７１１のヤング率は、第１層７１２および第２層７１３の各々の構成材料のヤング率よりも小である。このような構成によれば、第１導電性接合材７１を導電基板２と支持基板３とに固相拡散により接合する際、相対的に軟らかい第１基層７１１によって応力が緩和され、接合境界部の平滑化を図ることができる。これにより、第１層７１２と導電基板２、および第２層７１３と支持基板３は、固相拡散によってより強固に接合される。
また、本実施形態では第１基層７１１の厚さが第１層７１２および第２層７１３の各々の厚さよりも大である。これにより、固相拡散による接合の際、第１層７１２と導電基板２（裏面接合層２３）の境界部、および第２層７１３と支持基板３（第１接合層３２１）の境界部のそれぞれに作用する押圧力がより均一となる。したがって、第１層７１２と導電基板２、および第２層７１３と支持基板３は、それぞれより強固な導通接合状態となり得る。
第１層７１２および第２層７１３の各々の構成材料は、銀を含む。このような構成によれば、第１導電性接合材７１を用いた固相拡散による接合の際、第１層７１２および第２層７１３の酸化が抑制され、良好な固相拡散接合が可能となる。また、第１層７１２および第２層７１３と接合される裏面接合層２３および第１接合層３２１の各々についても銀を含むため、より良好な固相拡散接合が可能となる。
本実施形態では、第２導電性接合材７２における第２基層７２１のヤング率は、第３層７２２および第４層７２３の各々の構成材料のヤング率よりも小である。このような構成によれば、第２導電性接合材７２を半導体素子１０（裏面電極１５）と導電基板２とに固相拡散により接合する際、相対的に軟らかい第２基層７２１によって応力が緩和され、接合境界部の平滑化を図ることができる。これにより、第３層７２２と半導体素子１０（裏面電極１５）、および第４層７２３と導電基板２は、固相拡散によってより強固に接合される。
また、本実施形態では第２基層７２１の厚さが第３層７２２および第４層７２３の各々の厚さよりも大である。これにより、固相拡散による接合の際、第３層７２２と半導体素子１０（裏面電極１５）の境界部、および第４層７２３と導電基板２（主面接合層２２）の境界部のそれぞれに作用する押圧力がより均一となる。したがって、第３層７２２と半導体素子１０（裏面電極１５）、および第４層７２３と導電基板２は、それぞれより強固な導通接合状態となり得る。
第３層７２２および第４層７２３の各々の構成材料は、銀を含む。このような構成によれば、第２導電性接合材７２を用いた固相拡散による接合の際、第３層７２２および第４層７２３の酸化が抑制され、良好な固相拡散接合が可能となる。また、第３層７２２および第４層７２３と接合される裏面電極１５および主面接合層２２の各々についても銀を含むため、より良好な固相拡散接合が可能となる。
第１導電性接合材７１は、Ａｌを含むシート材からなる第１基層７１１の表面（両面）にＡｇめっき層である第１層７１２および第２層７１３が積層された構成である。また、第２導電性接合材７２についても、Ａｌを含むシート材からなる第２基層７２１の表面（両面）にＡｇめっき層である第３層７２２および第４層７２３が積層された構成である。このような構成によれば、第１導電性接合材７１や第２導電性接合材７２を容易に準備することができる。
半導体モジュールＡ１では、第２導通部材６２には開口６３が形成されている。開口６３は、平面視において主面２０１（導電基板２）に重なり、かつ、平面視において、各半導体素子１０に重ならない。この構成によると、半導体モジュールＡ１の製造工程のうちのモールド成形（封止樹脂８を形成する工程）において、金型９１に設けられた押さえピン９１１を開口６３に挿通できる。これにより、第２導通部材６２に干渉することなく、当該押さえピン９１１で導電基板２を押さえることができるため、導電基板２が接合される支持基板３の反りを抑制できる。当該反りは、たとえば支持基板３のｙ方向の両外側がｙ方向の中央側よりも上方に位置するように生じる。仮に、支持基板３に反りが発生した場合、導電基板２と支持基板３との接合強度が低下する虞がある。また、モールド成形時において、樹脂漏れにより、封止樹脂８の一部が底面３０２上に形成されることがあり、底面３０２に接合されうる放熱部材（たとえばヒートシンク）の接合不良の原因である。したがって、半導体モジュールＡ１は、支持基板３の反りを抑制することで、導電基板２と支持基板３との接合強度の向上を図る上で好ましいパッケージ構造であるとともに、封止樹脂８の意図せぬ位置への樹脂漏れを抑制する上で好ましいパッケージ構造をなす。
導電基板２は、複数の第１半導体素子１０Ａが接合された第１導電部２Ａおよび複数の第２半導体素子１０Ｂが接合された第２導電部２Ｂを含む。第１導電部２Ａおよび第２導電部２Ｂはｘ方向に離間しており、第１導電部２Ａは、第２導電部２Ｂよりもｘ２方向に位置する。第２導通部材６２は、複数の第２半導体素子１０Ｂと入力端子４２，４３とに接続されており、第２導通部材６２に設けられた開口６３は、平面視において第１導電部２Ａの主面２０１と重なる。このような構成によれば、第２導通部材６２の平面視におけるサイズを大きく確保する場合であっても、封止樹脂８の形成時（モールド成形時）には、第２導通部材６２との干渉を回避しつつ、金型９１に設けられた押さえピン９１１で導電基板２を押さえることができる。なお、第２導通部材６２の平面視におけるサイズを大きくすることで、主回路電流の経路を構成する第２導通部材６２（導通部材６）の寄生抵抗成分を抑制することが可能である。
第２導通部材６２は、第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含む。第１配線部６２１および第２配線部６２２は、入力端子４１を挟んでｙ方向において互いに反対側に配置された入力端子４２，４３にそれぞれ接続されるとともに、ｘ方向に延びている。第３配線部６２３は、第１配線部６２１および第２配線部６２２の双方に繋がってｙ方向に延びており、複数の第２半導体素子１０Ｂそれぞれに接続されている。開口６３は、第１配線部６２１および第２配線部６２２それぞれにおけるｘ２方向寄りに形成されている。これにより、開口６３は、平面視において、導電基板２（第１導電部２Ａ）のｙ方向両外側の２つの角部の近傍に設けられている。したがって、開口６３は、平面視において、導電基板２（第１導電部２Ａ）を支持する支持基板３のｙ方向両外側の２つの角部の近傍に設けられている。このような構成によれば、第２導通部材６２の平面視におけるサイズを比較的大きく確保しつつ、封止樹脂８の形成時（モールド成形時）には、金型９１に設けられた押さえピン９１１を開口６３に挿通させて、導電基板２（第１導電部２Ａ）のｙ方向両外側の角部の近傍を押さえることができる。上述のように、導電基板２が接合される支持基板３の反りは支持基板３のｙ方向の両外側がｙ方向の中央側よりも上方に位置するように生じるところ、上記構成によればモールド成形時の支持基板３の反りを効果的に抑制することができる。
本実施形態において、導通部材６（第１導通部材６１および第２導通部材６２）は、金属製の板材により構成されている。これにより、第２導通部材６２に開口６３を容易に形成することができる。また、金属板材からなる導通部材６（第１導通部材６１および第２導通部材６２）については、種々な形状やサイズへの対応が容易であり、他の部位との接合面積を十分に確保することで他の部位との接合部の信頼性が高められる。
導電基板２（第１導電部２Ａ）の主面２０１のうち平面視において各開口６３と重なる部位には、凹部２０１ａが形成されている。各凹部２０１ａは、モールド成形時に押さえピン９１１によって主面２０１へ押圧力を付与した痕跡である。本実施形態では、第２導通部材６２およびこれに形成された開口６３の配置を工夫することにより、モールド成形時には、半導体素子１０などの機能素子との干渉を避けつつ導電基板２（第１導電部２Ａ）の適所を押さえピン９１１で押さえることができる。
封止樹脂８には、樹脂主面８１から凹部２０１ａに通じる樹脂空隙部８６が形成されている。樹脂空隙部８６はテーパー状であり、樹脂主面８１から凹部２０１ａに向かうにつれて断面積が小さくなる。このような樹脂空隙部８６は、モールド成形時（封止樹脂８の形成時）に形成されたものである。モールド形成後において、導電基板２の主面２０１のうち凹部２０１ａの表面は、封止樹脂８から露出する。また、本実施形態では、樹脂空隙部８６を埋めるようにして、当該樹脂空隙部８６に樹脂充填部８８が充填されている。このような構成によれば、封止樹脂８から露出する凹部２０１ａへの異物（水分を含む）の侵入を防止することができる。上記構成の半導体モジュールＡ１は、耐久性および信頼性を向上させるうえで好ましい。
本実施形態では、第２導通部材６２（導通部材６）に形成された各開口６３は、ｚ方向に貫通する貫通孔である。このような構成によれば、主回路電流の経路を構成する第２導通部材６２（導通部材６）において、開口６３の形成による電流経路の偏りは抑制される。
半導体モジュールＡ１は、導通部材６を備えている。導通部材６は、各半導体素子１０によってスイッチングされる主回路電流の経路を構成する。導通部材６は、各第１半導体素子１０Ａに接続された各第１導通部材６１と、各第２半導体素子１０Ｂに接続された第２導通部材６２とを含む。導通部材６（各第１導通部材６１および第２導通部材６２のそれぞれ）は、金属製の板材により構成される。上記主回路電流は、比較的な大きな値であることがある。この場合、主回路電流の経路である導通部材６における寄生抵抗成分を抑制することは、半導体モジュールＡ１の消費電力の低減する上で好ましい。そこで、半導体モジュールＡ１では、上述の通り、導通部材６をボンディングワイヤではなく金属製の板材で構成することで、導通部材６における寄生抵抗成分を抑制している。つまり、半導体モジュールＡ１は、寄生抵抗成分の抑制を図る上で好ましいパッケージ構造をなす。
半導体モジュールＡ１では、各第１半導体素子１０Ａは、平面視において矩形状であり、平面視における第１半導体素子１０Ａの四隅は、第２導通部材６２に重ならない。この構成によると、半導体モジュールＡ１の製造工程において、封止樹脂８を形成する工程の前に、各第１半導体素子１０Ａが適切に接合されているか否かの外観検査が可能である。つまり、半導体モジュールＡ１は、製造途中（たとえば図２３に示す状態）において各第１半導体素子１０Ａの接合状態の外観検査を行うことできるため、各第１半導体素子１０Ａが適切に接合されているか否かを判断できる。たとえばレーザ測距法により、第１半導体素子１０Ａの四隅における距離を測定し、測定した四隅における距離差が小さければ、第１半導体素子１０Ａが適切に接合されていると判断することができる。したがって、半導体モジュールＡ１は、製造途中において外観検査を実施できるため、信頼性の向上を図る上で好ましいパッケージ構造をなす。なお、外観検査を行う際、平面視における第１半導体素子１０Ａの四隅のうち少なくとも３つの角部が確認できればよいため、当該３つの角部が第２導通部材６２に重ならないように構成されていればよい。また、図５に示すように、各第２半導体素子１０Ｂにおいても同様に、平面視における各第２半導体素子１０Ｂの四隅が第２導通部材６２に重ならないため、半導体モジュールＡ１の製造工程において、封止樹脂８を形成する工程の前に、各第２半導体素子１０Ｂが適切に接合されているか否かの外観検査が可能である。外観検査は、撮像および画像処理を使用する自動外観検査であってもよい。
第２導通部材６２は、第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含む。第１配線部６２１および第２配線部６２２は、入力端子４１を挟んでｙ方向において互いに反対側に配置された入力端子４２，４３にそれぞれ接続されるとともに、ｘ方向に延びている。第３配線部６２３は、第１配線部６２１および第２配線部６２２の双方に繋がってｙ方向に延びており、複数の第２半導体素子１０Ｂそれぞれに接続されている。第４配線部６２４は、第１配線部６２１および第２配線部６２２の双方に繋がる。第４配線部６２４は、第３配線部６２３に対してｘ２方向側に位置し、平面視において複数の第１半導体素子１０Ａと重なる。上記第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含んで構成された第２導通部材６２は、平面視において主面２０１の広い範囲と重なっており、平面視におけるサイズが比較的大きい。このように第２導通部材６２の平面視におけるサイズを大きくすることは、主回路電流の経路を構成する第２導通部材６２（導通部材６）の寄生抵抗成分を抑制する上で、より好ましい。
各第１半導体素子１０Ａは、平面視において、第１辺１９１、第２辺１９２、第３辺１９３および第４辺１９４を有する。第１辺１９１と第２辺１９２とはそれぞれ、ｙ方向に延びる。第１辺１９１は、平面視におけるｘ２方向側の端縁であり、第２辺１９２は、平面視におけるｘ１方向側の端縁である。第３辺１９３と第４辺１９４とはそれぞれ、ｘ方向に延びる。第３辺１９３は、平面視におけるｙ２方向側の端縁であり、第４辺１９４は、平面視におけるｙ１方向側の端縁である。各第１半導体素子１０Ａが平面視矩形状であることから、第１辺１９１、第２辺１９２、第３辺１９３および第４辺１９４によって形成される四隅は、平面視において略直角である。一方、第２導通部材６２の第４配線部６２４（第１帯状部６２５）は、第１端縁６２７および第２端縁６２８を有する。第１端縁６２７は、第４配線部６２４においてｘ２方向に位置する端縁であり、平面視において第１辺１９１よりもｘ１方向に位置する。第１端縁６２７はまた、ｙ方向において少なくとも第３辺１９３から第４辺１９４まで延びている。これにより、平面視において、各第１半導体素子１０Ａのｘ２方向側の２つの角１７１，１７２がそれぞれ、第２導通部材６２に重ならない。第２端縁６２８は、第４配線部６２４（第１帯状部６２５）においてｘ１方向に位置する端縁であり、平面視において第２辺１９２よりもｘ２方向に位置する。第２端縁６２８はまた、ｙ方向において少なくとも第３辺１９３から第４辺１９４まで延びている。これにより、平面視において、各第１半導体素子１０Ａのｘ１方向側の２つの角１７３，１７４がそれぞれ、第２導通部材６２に重ならない。このような構成では、平面視において第４配線部６２４のうち各第１半導体素子１０Ａと重なる領域を確保することで第２導通部材６２の平面視におけるサイズを大きくしつつ、平面視における第１半導体素子１０Ａの四隅が、第２導通部材６２に重ならない。したがって、第２導通部材６２（導通部材６）の寄生抵抗成分を効果的に抑制するとともに、半導体モジュールＡ１の製造途中において各第１半導体素子１０Ａの接合状態の外観検査を行うことができる。
第４配線部６２４（第１帯状部６２５）は、他の部位よりもｚ２方向に突き出た複数の凸状領域６２５ａを有する。各凸状領域６２５ａは、平面視において各第１半導体素子１０Ａに重なる。第４配線部６２４が複数の凸状領域６２５ａを有する構成によれば、第１半導体素子１０Ａ上に接合された第１導通部材６１に第４配線部６２４が不当に接触するのを回避することができる。
第３配線部６２３は、他の部位よりもｚ１方向に突き出た複数の凹状領域６２３ａを有する。各凹状領域６２３ａは、複数の第２半導体素子１０Ｂのいずれかと接合されている。このような構成によれば、第３配線部６２３（第２導通部材６２）と複数の第２半導体素子１０Ｂとを適切に導通させつつ、第３配線部６２３（第２導通部材６２）の平面視におけるサイズを大きく確保することができる。
複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、ｘ方向に見て互いに重なっている。このような構成によれば、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂが配置される導電基板２（第１導電部２Ａおよび第２導電部２Ｂ）のｙ方向の寸法が大きくなるのを抑制することができ、半導体モジュールＡ１の小型化を図ることができる。
半導体モジュールＡ１は、導電基板２、２つの入力端子４１，４２（または２つの入力端子４１，４３）、出力端子４４および導通部材６を備えている。導電基板２は、平面視において、ｘ方向に並んだ第１導電部２Ａおよび第２導電部２Ｂを含む。第１導電部２Ａには、複数の第１半導体素子１０Ａが電気的に接合されている。また、第２導電部２Ｂには、複数の第２半導体素子１０Ｂが電気的に接合されている。複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、ｙ方向に沿って間隔を隔てて配置されている。２つの入力端子４１，４２（または２つの入力端子４１，４３）は、第１導電部２Ａに対して、ｘ２方向に位置する。入力端子４１は、正極であり、第１導電部２Ａに繋がる。入力端子４２（または入力端子４３）は、負極である。出力端子４４は、第２導電部２Ｂに対してｘ１方向に位置する。導通部材６は、複数の第１半導体素子１０Ａと第２導電部２Ｂとに接続された第１導通部材６１、および、複数の第２半導体素子１０Ｂと入力端子４２（または入力端子４３）に接続された第２導通部材６２とを含む。この構成によると、複数の半導体素子１０（複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂ）によってスイッチングされる主回路電流の経路が平面視においてｘ方向に沿うように構成されるとともに、半導体モジュールＡ１の平面構造における対称軸（図５の補助線Ｌ１参照）が平面視においてｙ方向に沿うように構成される。つまり、上記対称軸と、上記主回路電流の経路とが直交する。これにより、２つの入力端子４１，４２（または２つの入力端子４１，４３）から入力され、出力端子４４から出力される主回路電流において、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂへの電流経路の差を小さくできる。つまり、半導体モジュールＡ１における寄生インダクタンス成分のばらつきや電流ばらつきを抑制できる。したがって、半導体モジュールＡ１は、主回路電流の経路における寄生インダクタンス成分の均等化および各半導体素子１０への電流量の均等化を図る上で、好ましいパッケージ構造をなす。
各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、ｘ方向に離間している。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、それぞれｙ方向に沿って並ぶ。したがって、各半導体素子１０が並ぶ方向と、第１主回路電流または第２主回路電流が流れる方向とは、直交する。これにより、本実施形態のように複数のスイッチング素子を並列に接続して用いる場合において、３つの第１半導体素子１０Ａの間で第１主回路電流の電流経路の長さの差が生じることが抑制される。これにより、主回路電流の経路である導通部材６における寄生抵抗成分を抑制することができる。
第１主回路電流が流れる領域と、第２主回路電流が流れる領域とは、平面視において重なるように構成されている。即ち、第２主回路電流を流すために出力端子４４と負極端子である第１入力端子４２および第２入力端子４３とを接続する第２導通部材６２を、第１主回路電流が流れる領域（第１導電部２Ａ、第１導通部材６１、第２導電部２Ｂ）の上方に配置している。第１主回路電流が流れる方向と第２主回路電流が流れる方向とは逆である。したがって、上述した配置により、第１主回路電流によって生ずる磁界と第２主回路電流によって生ずる磁界とを打ち消しあうことができるので、インダクタンスを低減できる。
本実施形態の半導体モジュールＡ１は、２つの入力端子４２，４３を備える。これら入力端子４２，４３は、いずれも負極であり、ｙ方向において入力端子４１を挟んでいる。また、２つの入力端子４２，４３には、第２導通部材６２が接続されている。このような構成によれば、出力端子４４から各第２半導体素子１０Ｂおよび第２導通部材６２を介して各入力端子４２，４３に流れる電流の経路のばらつきを、より低減することが可能である。
半導体モジュールＡ１では、第２導通部材６２は、第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含む。第１配線部６２１および第２配線部６２２は、入力端子４１を挟んでｙ方向において互いに反対側に配置された入力端子４２，４３にそれぞれ接続されるとともに、ｘ方向に延びている。第３配線部６２３は、第１配線部６２１および第２配線部６２２の双方に繋がってｙ方向に延びており、複数の第２半導体素子１０Ｂそれぞれに接続されている。第４配線部６２４は、第４配線部６２４は、第３配線部６２３に対してｘ２方向側に位置し、第１配線部６２１、第２配線部６２２および第３配線部６２３のいずれにも繋がっている。上記第１配線部６２１、第２配線部６２２、第３配線部６２３および第４配線部６２４を含んで構成された第２導通部材６２は、平面視において主面２０１の広い範囲と重なっており、平面視におけるサイズを大きく確保することができる。このような構成によれば、出力端子４４から各第２半導体素子１０Ｂおよび第２導通部材６２を介して各入力端子４２，４３に流れる電流の経路のばらつきが適切に低減される。したがって、本実施形態の半導体モジュールＡ１は、主回路電流の経路（第２導通部材６２）における寄生インダクタンス成分の均等化および各第２半導体素子１０Ｂへの電流量の均等化を図る上で、より好ましい。
第４配線部６２４は、第１配線部６２１および第２配線部６２２の双方に繋がり、平面視において複数の第１半導体素子１０Ａと重なる。また、第４配線部６２４（第１帯状部６２５）は、他の部位よりもｚ２方向に突き出た複数の凸状領域６２５ａを有する。各凸状領域６２５ａは、平面視において各第１半導体素子１０Ａに重なる。このような構成によれば、第４配線部６２４（第２導通部材６２）の平面視におけるサイズを大きく確保しつつ、第１半導体素子１０Ａ上に接合された第１導通部材６１に第４配線部６２４が不当に接触するのを回避することができる。
複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、ｘ方向に見て互いに重なっている。このような構成によれば、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂが配置される導電基板２（第１導電部２Ａおよび第２導電部２Ｂ）のｙ方向の寸法が大きくなるのを抑制することができ、半導体モジュールＡ１の小型化を図ることができる。
図３０～図３２は、第２実施形態にかかる半導体モジュールを示している。本実施形態の半導体モジュールＡ２においては、第２導通部材６２の構成が上記実施形態の半導体モジュールＡ１と異なっている。
本実施形態においては、第２導通部材６２の第４配線部６２４の占める領域が上記実施形態と異なる。具体的には、第１帯状部６２５のｘ方向の寸法が上記半導体モジュールＡ１よりも大きくされている。図３１、図３２に示すように、第１帯状部６２５の第２端縁６２８の位置が上記半導体モジュールＡ１と比べてｘ１方向側に位置する。第２端縁６２８は、図３２に示すように、平面視において第１半導体素子１０Ａの第２辺１９２よりもｘ１方向に位置する。これにより、平面視において各第１半導体素子１０Ａのｘ１方向側の２つの角がそれぞれ、第２導通部材６２（第１帯状部６２５）に重なっている。
本実施形態の半導体モジュールＡ２においても、上記実施形態の半導体モジュールＡ１と同様の作用効果を奏する。また、半導体モジュールＡ２において、第４配線部６２４の第１帯状部６２５（第２導通部材６２）の平面視におけるサイズをより大きく確保することができる。このことは、寄生インダクタンス成分を低減する上でより好ましい。
図３３および図３４は、第３実施形態にかかる半導体モジュールを示している。本実施形態の半導体モジュールＡ３においては、主に第２導通部材６２の構成が上記実施形態の半導体モジュールＡ１と異なっている。
半導体モジュールＡ３では、上記実施形態と異なり、第２導通部材６２は開口６３を有さない。半導体モジュールＡ３を製造する際、封止樹脂８の形成（モールド成形）に用いる金型９１は押さえピン９１１を具備していない。これにより、図３４に示すように、封止樹脂８には樹脂空隙部８６が形成されず、導電基板２（第１導電部２Ａおよび第２導電部２Ｂ）の主面２０１には、凹部２０１ａが形成されない。また、封止樹脂８において樹脂空隙部８６が形成されないので、上記実施形態において樹脂空隙部８６を埋めるのに用いられた樹脂充填部８８についても、本実施形態の半導体モジュールＡ３は具備しない。
本実施形態の半導体モジュールＡ３においても、上記実施形態の半導体モジュールＡ１と同様の作用効果を奏する。
本開示にかかる半導体モジュールは、上記した実施形態に限定されるものではない。本開示の半導体モジュールの各部の具体的な構成は、種々に設計変更自在である。
上記実施形態では、２つの入力端子４２，４３（Ｎ端子）を具備し、これら入力端子４２，４３に第２導通部材６２が接続された構成について説明したが、これに限定されない。１つの入力端子４２（Ｎ端子）のみを備え、当該入力端子４２に第２導通部材６２が接続された構成としてもよい。
上記実施形態では、複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）について、各制御端子４５がｚ方向に沿って延びるように配置されていたが、これに限定されない。たとえば、各制御端子４５がｚ方向に直交する平面（ｘ－ｙ平面）に沿って延びるように配置された構成であってもよい。
上記実施形態では第２導通部材６２に２個の第２帯状部６２６や第１帯状部６２５を設けた例を示したが、２個の第２帯状部６２６や第１帯状部６２５はなくてもよい。しかし、２個の第２帯状部６２６や第１帯状部６２５を設けることにより、２個の第２帯状部６２６や第１帯状部６２５を設けない構成と比較して、複数の半導体素子１０間のずれを抑制できるとともに、インダクタンスをより低減することができる。
本開示は、以下の付記に記載された構成を含む。
付記１．
厚さ方向に互いに離間した主面および裏面を有する導電基板と、
前記主面に電気的に接合され且つスイッチング機能を有する少なくとも1つの半導体素子と、
前記半導体素子によってスイッチングされる主回路電流の経路を構成する導通部材と、
前記導電基板に対して前記厚さ方向に直交する第１方向の一方側に配置された第１入力端子および第２入力端子と、
前記導電基板に対して前記第１方向の他方側に配置された少なくとも１つの出力端子と、を備え、
前記導電基板は、前記第１方向に互いに離間配置された第１導電部および第２導電部を含み、
前記少なくとも１つの半導体素子は、複数の第１半導体素子および複数の第２半導体素子を含み、前記複数の第１半導体素子は、前記第１導電部に電気的に接合され、かつ前記厚さ方向および前記第１方向の双方に直角である第２方向に互いに離間配置されており、前記複数の第２半導体素子は、前記第２導電部に電気的に接合され、かつ前記第２方向に互いに離間配置されており、
前記第１入力端子は、前記第１導電部に電気的に接続されており、
前記第２入力端子は、前記第１入力端子とは極性が逆であり、
前記出力端子は、前記第２導電部に電気的に接続されており、
前記導通部材は、前記複数の第１半導体素子と前記第２導電部とに接続された第１導通部材と、前記複数の第２半導体素子と前記第２入力端子とに接続された第２導通部材と、を含む、半導体モジュール。
付記２．
前記主回路電流の経路は、前記第１入力端子と前記出力端子との間の第１主回路電流の経路と、前記出力端子と前記第２入力端子との間の第２主回路電流の経路と、を含み、
前記第１主回路電流の方向と前記第２主回路電流の方向とは逆である、付記１に記載の半導体モジュール。
付記３．
前記複数の第１半導体素子および前記複数の第２半導体素子によってスイッチングされる前記主回路電流の経路が前記厚さ方向に見て前記第１方向に沿うように構成されている、付記１または２に記載の半導体モジュール。
付記４．
前記第１導通部材は、前記複数の第１半導体素子とそれぞれ対応する複数の導通部分を含む、付記１ないし３のいずれかに記載の半導体モジュール。
付記５．
前記第１半導体素子に対して前記第１方向一方側に位置し、かつ前記第２導通部材が接続された第３入力端子をさらに備え、
前記第１入力端子は、前記第２方向において、前記第２入力端子および前記第３入力端子の間に配置されている、付記１ないし４のいずれかに記載の半導体モジュール。
付記６．
前記第２導通部材は、前記第２入力端子に接続され、かつ前記第１方向に延びる第１配線部と、前記第３入力端子に接続され、かつ前記第１方向に延びる第２配線部と、前記第１配線部および前記第２配線部の双方に繋がり、前記第２方向に延びており、かつ前記複数の第２半導体素子それぞれに接続される第３配線部と、前記第３配線部に対して前記第１方向一方側に位置し、前記第１配線部、前記第２配線部および前記第３配線部のいずれにも繋がる第４配線部と、を含む、付記５に記載の半導体モジュール。
付記７．
前記第４配線部は、前記厚さ方向に見て前記複数の第１半導体素子と重なる、付記６に記載の半導体モジュール。
付記８．
前記第４配線部は、当該第４配線部の他の部位よりも前記厚さ方向に突き出た複数の凸状領域を有し、各凸状領域は、前記厚さ方向に見て、前記複数の第１半導体素子のうち対応する１つと重なる、付記７に記載の半導体モジュール。
付記９．
前記複数の第１半導体素子および前記複数の第２半導体素子は、それぞれ、前記厚さ方向に互いに離間配置されたソース電極およびドレイン電極を有しており、
前記第１導通部材は、各第１半導体素子の前記ソース電極に接続されており、
前記第１導電部は、各第１半導体素子の前記ドレイン電極に接続されており、
前記第３配線部は、各第２半導体素子の前記ソース電極に接続されており、
前記第２導電部は、各第２半導体素子の前記ドレイン電極に接続されている、付記６ないし８のいずれかに記載の半導体モジュール。
付記１０．
前記複数の第１半導体素子と前記複数の第２半導体素子とは、前記第１方向に見て互いに重なる、付記９に記載の半導体モジュール。
付記１１．
前記第１入力端子、前記第２入力端子および前記第３入力端子は、前記第２方向に見て互いに重なる、付記５ないし１０のいずれかに記載の半導体モジュール。
付記１２．
前記第１導通部材および前記第２導通部材は、金属製の板材により構成される、付記１ないし１１のいずれかに記載の半導体モジュール。
付記１３．
前記複数の第１半導体素子および前記複数の第２半導体素子のうちの１つに接続された制御端子をさらに備え、
前記制御端子は、前記主面上に配置され、かつ前記厚さ方向に沿って延びる、付記１に記載の半導体モジュール。
付記１４．
前記第１入力端子および前記第２入力端子は、それぞれ、前記第１方向の一方側に向かって延び、かつ前記厚さ方向の一方側に向く入力側接合面を含み、
前記出力端子は、前記第１方向の他方側に向かって延び、かつ、前記厚さ方向の一方側に向く出力側接合面を含む、付記１ないし１３のいずれかに記載の半導体モジュール。
付記１５．
前記第１入力端子および前記第２入力端子は、それぞれ、前記厚さ方向に見て前記入力側接合面の周縁に位置し、かつ当該入力側接合面の法線と交差する方向を向く入力側側面と、当該入力側側面に形成された入力側加工痕と、を有し、
前記出力端子は、前記厚さ方向に見て前記出力側接合面の周縁に位置し、かつ当該出力側接合面の法線と交差する方向を向く出力側側面と、当該出力側側面に形成された出力側加工痕と、を有する、付記１４に記載の半導体モジュール。
付記１６．
前記第１および第２導電部の各々の少なくとも一部と、前記複数の第１半導体素子と、前記複数の第２半導体素子と、前記第１導通部材と、前記第２導通部材とを覆う封止樹脂をさらに備える、付記１ないし１５のいずれかに記載の半導体モジュール。
付記１７．
前記封止樹脂は、前記第１方向に互いに離間した第１樹脂側面および第２樹脂側面を有し、前記第２樹脂側面は、前記第１樹脂側面よりも前記第２導電部に近い位置にあり、前記第２樹脂側面は、前記第２方向に互いに離間した２つの端部を有し、少なくともそのうちの１つの端部に樹脂分離痕が形成されている、付記１６に記載の半導体モジュール。
付記１８．
前記少なくとも１つの出力端子は、第１出力端子と第２出力端子とを含み、
前記封止樹脂は、前記第１出力端子と前記第２出力端子との間において樹脂分離痕が形成された樹脂側面を有する、付記１６に記載の半導体モジュール。
付記１９．
厚さ方向互いに離間した主面および裏面を有する導電基板と、
前記主面に電気的に接合され、スイッチング機能を有する少なくとも１つの半導体素子と、
前記半導体素子によってスイッチングされる主回路電流の経路を構成し、前記主面から前記厚さ方向に離間する導通部材と、
前記導電基板に対し、前記厚さ方向に直交する第１方向の一方側に配置された第１入力端子および第２入力端子と、
前記導電基板に対して前記第１方向の他方側に配置された出力端子と、を備え、
前記導電基板は、前記厚さ方向に直交する第１方向において互いに離間した第１導電部および第２導電部を含み、
前記少なくとも１つの半導体素子は、前記第１導電部に電気的に接合された複数の第１半導体素子と、前記第２導電部に電気的に接合された複数の第２半導体素子と、を含み、
前記複数の第１半導体素子は、前記厚さ方向および前記第１方向の双方に直角である第２方向に沿って互いに離間配置されており、
前記複数の第２半導体素子は、前記第２方向に沿って互いに離間配置されており、
前記第１入力端子は、前記第１導電部に繋がった正極であり、
前記第２入力端子は負極であり、
前記出力端子は、前記第２導電部に繋がっており、
前記導通部材は、前記複数の第１半導体素子と前記第２導電部とに接続された第１導通部材と、前記複数の第２半導体素子と前記第２入力端子とに接続された第２導通部材と、を含む、半導体モジュール。
付記２０．
前記複数の第１半導体素子および前記複数の第２半導体素子によってスイッチングされる前記主回路電流の経路が前記厚さ方向に見て前記第１方向に沿うように構成されており、
前記厚さ方向に見て、前記複数の第１半導体素子および前記複数の第２半導体素子は、前記第１方向に直交する軸に関して互いに対称に配置されている、付記１９に記載の半導体モジュール。
付記２１．
前記複数の第１半導体素子に対して前記第１方向一方側に位置し、かつ前記第２導通部材が接続された、負極である第３入力端子をさらに備え、
前記第２入力端子および前記第３入力端子は、前記第１入力端子を挟んで前記第２方向の一方側および他方側にそれぞれ配置されている、付記１９または２０に記載の半導体モジュール。
付記２２．
前記第２導通部材は、前記第２入力端子に接続され、かつ前記第１方向に延びる第１配線部と、前記第３入力端子に接続され、かつ前記第１方向に延びる第２配線部と、前記第１配線部および前記第２配線部の双方に繋がり、前記第２方向に延びており、かつ前記複数の第２半導体素子それぞれに接続される第３配線部と、前記第３配線部に対して前記第１方向一方側に位置し、かつ前記第１配線部、前記第２配線部および前記第３配線部のいずれにも繋がる第４配線部と、を含む、付記２１に記載の半導体モジュール。
付記２３．
前記第４配線部は、前記厚さ方向に見て前記複数の第１半導体素子と重なる、付記２２に記載の半導体モジュール。
付記２４．
前記第４配線部は、当該第４配線部の他の部位よりも前記厚さ方向に突き出た複数の凸状領域を有しており、各凸状領域は、前記厚さ方向に見て、前記複数の第１半導体素子のうちの対応する１つと重なる、付記２３に記載の半導体モジュール。
付記２５．
前記複数の第１半導体素子および前記複数の第２半導体素子は、各々、前記厚さ方向に互いに離間したソース電極およびドレイン電極を有しており、
前記第１導通部材は、各第１半導体素子の前記ソース電極に接続されており、
前記第１導電部は、各第１半導体素子の前記ドレイン電極に接続されており、
前記第３配線部は、各第２半導体素子の前記ソース電極に接続されており、
前記第２導電部は、各第２半導体素子の前記ドレイン電極に接続されている、付記２２ないし２４のいずれかに記載の半導体モジュール。
付記２６．
前記複数の第１半導体素子と前記複数の第２半導体素子とは、前記第１方向に見て互いに重なる、付記２５に記載の半導体モジュール。
付記２７．
前記第１入力端子、前記第２入力端子および前記第３入力端子は、前記第２方向に見て互いに重なる、付記２１ないし２６のいずれかに記載の半導体モジュール。
付記２８．
前記第１導通部材および前記第２導通部材は、金属製の板材により構成される、付記１９ないし２７のいずれかに記載の半導体モジュール。
Ａ１，Ａ２，Ａ３：半導体モジュール １０：半導体素子
１０Ａ：第１半導体素子 １０Ｂ：第２半導体素子
１０１：素子主面 １０２：素子裏面
１１：第１主面電極（ゲート電極）
１２：第２主面電極（ソース電極）
１３：第３主面電極 １４：第４主面電極
１５：裏面電極（ドレイン電極） １６：第５主面電極
１７１，１７２，１７３，１７４：角
１８１，１８２，１８３，１８４：角
１９１：第１辺 １９２：第２辺
１９３：第３辺 １９４：第４辺
２：導電基板 ２Ａ：第１導電部
２Ｂ：第２導電部 ２０１：主面
２０１ａ：凹部 ２０１ｂ：凹部端縁
２０２：裏面 ２１：基材
２２：主面接合層 ２３：裏面接合層
３：支持基板 ３０１：支持面
３０２：底面 ３１：絶縁層
３２：第１金属層 ３２Ａ：第１部
３２Ｂ：第２部 ３２１：第１接合層
３３：第２金属層 ４１：第１入力端子
４１１：入力側接合面 ４１２：入力側側面
４１３：先端面 ４１４：側方面
４２：第２入力端子 ４２１：入力側接合面
４２２：入力側側面 ４２３：先端面
４２４：側方面 ４３：第３入力端子
４３１：入力側接合面 ４３２：入力側側面
４３３：先端面 ４３４：側方面
４４：出力端子 ４４１：出力側接合面
４４２：出力側側面 ４４３：先端面
４４４：側方面 ４５：制御端子
４５１：ホルダ ４５２：金属ピン
４５９：導電性接合材
４６Ａ，４６Ｂ，４６Ｃ，４６Ｄ，４６Ｅ：第１制御端子
４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ：第２制御端子
５：制御端子支持体 ５１：絶縁層
５２：第１金属層 ５２１：第１部
５２２：第２部 ５２３：第３部
５２４：第４部 ５２５：第５部
５３：第２金属層 ５９：接合材
６：導通部材 ６０１：第１部
６１：第１導通部材 ６１ｈ：開口
６２：第２導通部材 ６２Ａ：第１部
６２Ｂ：第２部 ６２１：第１配線部
６２２：第２配線部 ６２３：第３配線部
６２３ａ：凹状領域 ６２３ｈ：開口
６２４：第４配線部 ６２５：第１帯状部
６２５ａ：凸状領域 ６２５ｈ：開口
６２６：第２帯状部 ６２７：第１端縁
６２８：第２端縁 ６３：開口
６９：導電性接合材 ７１：第１導電性接合材
７１１：第１基層 ７１２：第１層
７１３：第２層 ７２：第２導電性接合材
７２１：第２基層 ７２２：第３層
７２３：第４層 ７３１：ワイヤ
７３１ａ：第１ワイヤ ７３１ｂ：第２ワイヤ
７３２，７３３，７３４，７３５：ワイヤ
８：封止樹脂 ８１：樹脂主面
８２：樹脂裏面 ８３１，８３２：樹脂側面
８３２ａ：凹部 ８３３，８３４：樹脂側面
８５１：第１突出部 ８５１ａ：第１突出端面
８５１ｂ：凹部 ８５１ｃ：内壁面
８５２：第２突出部 ８６：樹脂空隙部
８６１：樹脂空隙部端縁 ８７：樹脂部
８８：樹脂充填部 ９１：金型
９１１：押さえピン

Claims (17)

  1. 厚さ方向に互いに離間した主面および裏面を有する導電基板と、
    前記主面に電気的に接合され且つスイッチング機能を有する少なくとも１つの半導体素子と、
    前記半導体素子によってスイッチングされる主回路電流の経路を構成する導通部材と、
    前記導電基板に対して前記厚さ方向に直交する第１方向の一方側に配置された第１入力端子および第２入力端子と、
    前記導電基板に対して前記第１方向の他方側に配置された少なくとも１つの出力端子と、を備え、
    前記導電基板は、前記第１方向に互いに離間配置された第１導電部および第２導電部を含み、
    前記少なくとも１つの半導体素子は、前記第１導電部に電気的に接合された複数の第１半導体素子と、前記第２導電部に電気的に接合された複数の第２半導体素子と、を含み、
    前記複数の第１半導体素子は、前記厚さ方向および前記第１方向の双方に直角である第２方向に沿って互いに離間配置されており、
    前記複数の第２半導体素子は、前記第２方向に沿って互いに離間配置されており、
    前記第１入力端子は、前記第１導電部に電気的に接続されており、
    前記第２入力端子は、前記第１入力端子とは極性が逆であり、
    前記出力端子は、前記第２導電部に電気的に接続されており、
    前記導通部材は、前記複数の第１半導体素子と前記第２導電部とに接続された第１導通部材と、前記複数の第２半導体素子と前記第２入力端子とに接続された第２導通部材と、を含んでおり、
    前記複数の第１半導体素子に対して前記第１方向一方側に位置し、かつ前記第２導通部材に接続された第３入力端子をさらに備え、
    前記第２入力端子および前記第３入力端子は、前記第１入力端子を挟んで前記第２方向の一方側および他方側にそれぞれ配置されている、半導体モジュール。
  2. 前記主回路電流の経路は、前記第１入力端子と前記出力端子との間の第１主回路電流の経路と、前記出力端子と前記第２入力端子との間の第２主回路電流の経路と、を含み、
    前記第１主回路電流の方向と前記第２主回路電流の方向とは逆である、請求項１に記載の半導体モジュール。
  3. 前記複数の第１半導体素子および前記複数の第２半導体素子によってスイッチングされる前記主回路電流の経路が前記厚さ方向に見て前記第１方向に沿うように構成されている、請求項１に記載の半導体モジュール。
  4. 前記第１導通部材は、前記複数の第１半導体素子にそれぞれ対応する複数の導通部分を含む、請求項１に記載の半導体モジュール。
  5. 前記第２導通部材は、前記第２入力端子に接続され、かつ前記第１方向に延びる第１配線部と、前記第３入力端子に接続され、かつ前記第１方向に延びる第２配線部と、前記第１配線部および前記第２配線部の双方に繋がり、前記第２方向に延びており、かつ前記複数の第２半導体素子それぞれに接続される第３配線部と、前記第３配線部に対して前記第１方向一方側に位置し、かつ前記第１配線部、前記第２配線部および前記第３配線部のいずれにも繋がる第４配線部と、を含む、請求項１に記載の半導体モジュール。
  6. 前記第４配線部は、前記厚さ方向に見て前記複数の第１半導体素子と重なる、請求項５に記載の半導体モジュール。
  7. 前記第４配線部は、当該第４配線部の他の部位よりも前記厚さ方向に突き出た複数の凸状領域を有し、各凸状領域は、前記厚さ方向に見て前記複数の第１半導体素子のうちの対応する１つと重なる、請求項６に記載の半導体モジュール。
  8. 前記複数の第１半導体素子および前記複数の第２半導体素子は、各々、前記厚さ方向に互いに離間配置されたソース電極およびドレイン電極を有しており、
    前記第１導通部材は、各第１半導体素子の前記ソース電極に接続されており、
    前記第１導電部は、各第１半導体素子の前記ドレイン電極に接続されており、
    前記第３配線部は、各第２半導体素子の前記ソース電極に接続されており、
    前記第２導電部は、各第２半導体素子の前記ドレイン電極に接続されている、請求項５に記載の半導体モジュール。
  9. 前記複数の第１半導体素子と前記複数の第２半導体素子とは、前記第１方向に見て互いに重なる、請求項８に記載の半導体モジュール。
  10. 前記第１入力端子、前記第２入力端子および前記第３入力端子は、前記第２方向に見て互いに重なる、請求項１に記載の半導体モジュール。
  11. 前記第１導通部材および前記第２導通部材は、金属製の板材により構成される、請求項１ないし１０のいずれかに記載の半導体モジュール。
  12. 前記複数の第１および第２半導体素子のうちの１つに接続された制御端子をさらに備え、
    前記制御端子は、前記主面上に配置され、かつ前記厚さ方向に沿って延びる、請求項１ないし１０のいずれかに記載の半導体モジュール。
  13. 前記第１入力端子および前記第２入力端子は、それぞれ、前記第１方向の一方側に向かって延び、かつ前記厚さ方向の一方側に向く入力側接合面を含み、
    前記出力端子は、前記第１方向の他方側に向かって延び、かつ、前記厚さ方向の一方側に向く出力側接合面を含む、請求項１ないし１０のいずれかに記載の半導体モジュール。
  14. 前記第１入力端子および前記第２入力端子は、それぞれ、前記厚さ方向に見て前記入力側接合面の周縁に位置し、かつ当該入力側接合面の法線と交差する方向を向く入力側側面と、当該入力側側面に形成された入力側加工痕と、を有し、
    前記出力端子は、前記厚さ方向に見て前記出力側接合面の周縁に位置し、かつ当該出力側接合面の法線と交差する方向を向く出力側側面と、当該出力側側面に形成された出力側加工痕と、を有する、請求項１３に記載の半導体モジュール。
  15. 前記第１導電部の少なくとも一部と、前記第２導電部の少なくとも一部と、前記複数の第１半導体素子と、前記複数の第２半導体素子と、前記第１導通部材と、前記第２導通部材とを覆う封止樹脂をさらに備える、請求項１ないし１０のいずれかに記載の半導体モジュール。
  16. 前記第１方向に互いに離間した第１樹脂側面および第２樹脂側面を有し、前記第２樹脂側面は、前記第１樹脂側面よりも前記第２導電部に近い位置にあり、前記第２樹脂側面は、前記第２方向に互いに離間した２つの端部を有し、少なくともそのうちの１つの端部に樹脂分離痕が形成されている、請求項１５に記載の半導体モジュール。
  17. 前記少なくとも１つの出力端子は、第１出力端子と第２出力端子とを含み、
    前記封止樹脂は、前記第１出力端子と前記第２出力端子との間において樹脂分離痕が形成された樹脂側面を有する、請求項１５に記載の半導体モジュール。
JP2022557331A 2020-10-14 2021-09-27 半導体モジュール Active JP7354464B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023127195A JP7354475B1 (ja) 2020-10-14 2023-08-03 半導体モジュール
JP2023152332A JP7382534B1 (ja) 2020-10-14 2023-09-20 半導体モジュール
JP2023189566A JP2023181544A (ja) 2020-10-14 2023-11-06 半導体モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020173339 2020-10-14
JP2020173339 2020-10-14
PCT/JP2021/035261 WO2022080122A1 (ja) 2020-10-14 2021-09-27 半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023127195A Division JP7354475B1 (ja) 2020-10-14 2023-08-03 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2022080122A1 JPWO2022080122A1 (ja) 2022-04-21
JP7354464B2 true JP7354464B2 (ja) 2023-10-02

Family

ID=81208038

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2022557331A Active JP7354464B2 (ja) 2020-10-14 2021-09-27 半導体モジュール
JP2023127195A Active JP7354475B1 (ja) 2020-10-14 2023-08-03 半導体モジュール
JP2023152332A Active JP7382534B1 (ja) 2020-10-14 2023-09-20 半導体モジュール
JP2023189566A Pending JP2023181544A (ja) 2020-10-14 2023-11-06 半導体モジュール

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2023127195A Active JP7354475B1 (ja) 2020-10-14 2023-08-03 半導体モジュール
JP2023152332A Active JP7382534B1 (ja) 2020-10-14 2023-09-20 半導体モジュール
JP2023189566A Pending JP2023181544A (ja) 2020-10-14 2023-11-06 半導体モジュール

Country Status (5)

Country Link
US (5) US20230307411A1 (ja)
JP (4) JP7354464B2 (ja)
CN (4) CN116825768B (ja)
DE (4) DE202021004377U1 (ja)
WO (1) WO2022080122A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029274A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置
WO2024057847A1 (ja) * 2022-09-15 2024-03-21 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185834A (ja) 2014-03-26 2015-10-22 株式会社デンソー 半導体装置
JP2020072106A (ja) 2018-10-29 2020-05-07 ローム株式会社 半導体装置

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927563A (ja) 1982-08-07 1984-02-14 Mitsubishi Electric Corp 半導体装置
JPH0540903A (ja) * 1991-08-07 1993-02-19 Canon Inc 磁界発生装置
JP2993278B2 (ja) 1992-06-26 1999-12-20 富士電機株式会社 半導体装置
US5408141A (en) 1993-01-04 1995-04-18 Texas Instruments Incorporated Sensed current driving device
US5544412A (en) 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
US5532512A (en) 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
JPH09148523A (ja) 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JPH104167A (ja) 1996-06-18 1998-01-06 Toshiba Corp 半導体装置
JP3491481B2 (ja) 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
TW408453B (en) 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
JP3547333B2 (ja) 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
JP4220094B2 (ja) 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール
JP3630070B2 (ja) 2000-03-30 2005-03-16 株式会社デンソー 半導体チップおよび半導体装置
US6703703B2 (en) * 2000-01-12 2004-03-09 International Rectifier Corporation Low cost power semiconductor module without substrate
JP4465906B2 (ja) * 2001-04-18 2010-05-26 株式会社日立製作所 パワー半導体モジュール
JP4177571B2 (ja) 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
DE10231091A1 (de) 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP2004107728A (ja) 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
US6992283B2 (en) 2003-06-06 2006-01-31 Micromass Uk Limited Mass spectrometer
JP2005136264A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP4004460B2 (ja) 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP4196001B2 (ja) 2004-02-17 2008-12-17 パナソニック株式会社 半導体パワーモジュール
JP2006108247A (ja) 2004-10-01 2006-04-20 Ryosan Co Ltd 液冷ヒートシンク
JP2006190972A (ja) 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4429251B2 (ja) 2005-10-17 2010-03-10 三菱電機株式会社 電力変換装置
JP4450230B2 (ja) 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
US8680666B2 (en) 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US8129836B2 (en) 2006-06-09 2012-03-06 Honda Motor Co., Ltd. Semiconductor device
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5252819B2 (ja) 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
JP4250191B2 (ja) * 2007-11-05 2009-04-08 株式会社ルネサステクノロジ Ｄｃ／ｄｃコンバータ用半導体装置
JP4924411B2 (ja) 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
EP2340560B1 (en) 2008-01-25 2013-07-10 Letrika Lab d.o.o. Power switching module
JP4683059B2 (ja) * 2008-02-21 2011-05-11 富士電機システムズ株式会社 樹脂封止型半導体装置の設置方法
JP2009200416A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4988665B2 (ja) * 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP4766162B2 (ja) 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
JP2011086889A (ja) 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
CN102802846B (zh) 2010-03-15 2017-05-24 同和电子科技有限公司 接合材料及使用其的接合方法
JP5319601B2 (ja) 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
WO2012018073A1 (ja) 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路
JP5601376B2 (ja) 2010-12-01 2014-10-08 株式会社安川電機 電力変換装置
JP5464159B2 (ja) 2011-03-08 2014-04-09 三菱電機株式会社 パワーモジュール
JP5287919B2 (ja) 2011-04-01 2013-09-11 トヨタ自動車株式会社 ヒートシンク、およびヒートシンク付き電子部品
CN102201396A (zh) * 2011-05-31 2011-09-28 常州瑞华电力电子器件有限公司 一种大规格igbt模块及其封装方法
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP5642022B2 (ja) 2011-06-17 2014-12-17 カルソニックカンセイ株式会社 半導体装置および半導体装置の製造方法
JP2013183023A (ja) 2012-03-01 2013-09-12 Toyota Industries Corp 電力変換装置
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP5924164B2 (ja) 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
EP2899757B1 (en) * 2012-09-20 2023-01-11 Rohm Co., Ltd. Power module semiconductor device and inverter device, power module semiconductor device producing method, and mold
JP2012248907A (ja) 2012-09-21 2012-12-13 Mitsubishi Electric Corp 電力半導体装置
JP6195767B2 (ja) * 2013-09-09 2017-09-13 新電元工業株式会社 半導体装置の端子案内部材、半導体装置及び半導体装置の製造方法
US9508700B2 (en) 2013-12-04 2016-11-29 Mitsubishi Electric Corporation Semiconductor device module with solder layer
JP2014135527A (ja) 2014-04-30 2014-07-24 Rohm Co Ltd 半導体パワーモジュールおよびその製造方法
JP6300633B2 (ja) 2014-05-20 2018-03-28 三菱電機株式会社 パワーモジュール
JP2016039202A (ja) 2014-08-06 2016-03-22 スズキ株式会社 インバータ装置
EP3276661B1 (en) 2015-03-23 2021-01-13 Hitachi, Ltd. Semiconductor device
DE112016005570T5 (de) * 2016-01-05 2018-10-25 Hitachi Automotive Systems, Ltd. Leistungshalbleitervorrichtung
JP6920790B2 (ja) 2016-05-24 2021-08-18 ローム株式会社 インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
JP6834462B2 (ja) 2016-12-22 2021-02-24 住友金属鉱山株式会社 放熱基板
US10074590B1 (en) 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
JP6717270B2 (ja) 2017-07-27 2020-07-01 株式会社デンソー 半導体モジュール
DE112018005978T5 (de) * 2017-11-20 2020-08-06 Rohm Co., Ltd. Halbleitervorrichtung
JP6836201B2 (ja) * 2017-12-19 2021-02-24 株式会社デンソー 電力変換装置
WO2019235146A1 (ja) * 2018-06-08 2019-12-12 ローム株式会社 半導体モジュール
WO2020044668A1 (ja) * 2018-08-31 2020-03-05 ローム株式会社 半導体装置
US11621802B2 (en) * 2018-10-01 2023-04-04 John Mezzalingua Associates, LLC Turbo decoder with reduced processing and minimal re-transmission
CN112997298B (zh) 2018-10-24 2024-03-01 罗姆股份有限公司 半导体装置
JP2020092108A (ja) 2018-12-03 2020-06-11 ローム株式会社 半導体装置
WO2020116116A1 (ja) 2018-12-03 2020-06-11 ローム株式会社 半導体装置
DE112021002383B4 (de) 2020-10-14 2024-07-04 Rohm Co., Ltd. Halbleitermodul

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185834A (ja) 2014-03-26 2015-10-22 株式会社デンソー 半導体装置
JP2020072106A (ja) 2018-10-29 2020-05-07 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7354475B1 (ja) 2023-10-02
CN116825768B (zh) 2024-02-23
US20240170441A1 (en) 2024-05-23
JP2023168644A (ja) 2023-11-27
CN116195051A (zh) 2023-05-30
US20230411339A1 (en) 2023-12-21
US11955451B2 (en) 2024-04-09
CN117525033A (zh) 2024-02-06
US11955452B2 (en) 2024-04-09
CN116825768A (zh) 2023-09-29
JP2023145716A (ja) 2023-10-11
DE202021004377U1 (de) 2024-01-05
JPWO2022080122A1 (ja) 2022-04-21
US20230402421A1 (en) 2023-12-14
CN116845058A (zh) 2023-10-03
US20230307411A1 (en) 2023-09-28
JP7382534B1 (ja) 2023-11-16
DE112021002942T5 (de) 2023-04-20
JP2023181544A (ja) 2023-12-21
DE212021000238U1 (de) 2022-05-19
WO2022080122A1 (ja) 2022-04-21
US20240321811A1 (en) 2024-09-26
CN116845058B (zh) 2024-08-27
US12057426B2 (en) 2024-08-06
DE202021004375U1 (de) 2023-12-21

Similar Documents

Publication Publication Date Title
JP7352763B1 (ja) 半導体モジュール
JP7352753B2 (ja) 半導体モジュール
JP7382534B1 (ja) 半導体モジュール
WO2022080072A1 (ja) 半導体モジュール
WO2022080114A1 (ja) 半導体モジュール
WO2022080100A1 (ja) 半導体モジュール、および半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230704

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7354464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150