[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4465906B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP4465906B2
JP4465906B2 JP2001118999A JP2001118999A JP4465906B2 JP 4465906 B2 JP4465906 B2 JP 4465906B2 JP 2001118999 A JP2001118999 A JP 2001118999A JP 2001118999 A JP2001118999 A JP 2001118999A JP 4465906 B2 JP4465906 B2 JP 4465906B2
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
circuit pattern
lead frame
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001118999A
Other languages
English (en)
Other versions
JP2002314038A (ja
Inventor
昭浩 丹波
隆一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001118999A priority Critical patent/JP4465906B2/ja
Publication of JP2002314038A publication Critical patent/JP2002314038A/ja
Application granted granted Critical
Publication of JP4465906B2 publication Critical patent/JP4465906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴ，ＩＧＢＴ(Insulated gate bipolar transistor）等、高発熱パワー半導体素子を有するモジュール、及び、このモジュールを備えたインバータに関する。
【０００２】
【従来の技術】
ハイブリッド電気自動車用モータ等、大出力モータを制御する大容量インバータに使用する従来技術のパワー半導体モジュールの断面構造模式図を図２に示す。
【０００３】
図２に示すように、ＩＧＢＴチップ２０，ＦＷＤチップ２１を高温はんだ293で窒化アルミ基板２９の銅パターンに接着し、ＩＧＢＴチップを搭載した窒化アルミ基板を、ニッケルメッキ銅ベース２６に共晶はんだ２９４で接着している。本構造で、ＩＧＢＴチップ２０，ＦＷＤチップ２１とモジュール取付板でもある銅ベース２６は電気的に絶縁され、同時にチップの熱は、銅ベース２６に固着される放熱装置で、窒化アルミ基板２９，銅ベース２６を通して放熱される。窒化アルミ基板が搭載された銅ベース２６には、主端子２９１，空隙２４，上ナット２２，制御端子２９０、及び、それに付随した配線がケース中に一体成型した、いわゆるインサートケース２３を、シリコーン接着材２５で接着する。しかる後、チップと各端子はアルミニウムワイヤ２９２で電気的に接続する。チップの封止は、いわゆる軟質レジンであるシリコーンゲル２８で行い、モジュールのカバーを、蓋２７をシリコーン接着材２５で接着する。銅ベース２６は、図２では平板であるが、より大容量のモジュールで、さらに熱抵抗を低下する必要がある場合には、フィンを形成する。
【０００４】
この従来技術では、窒化アルミ基板２９の線膨張係数αが約４ppm ／℃であり、シリコンの線膨張係数α３ppm ／℃に近く、チップ下はんだ２９３のはんだ歪みが小さい。さらに、絶縁モジュールのため、例えばインバータ等への取付時に、電気的絶縁に配慮しなくても良い。このことは、銅ベース２６に直接冷却水を当てて冷却する場合、絶縁への配慮無しに、銅ベース２６で水路を強固に塞ぐことができる。
【０００５】
図１４に、定格電圧／電流，６００Ｖ／１５Ａクラスの別の従来技術による小容量３相ＩＧＢＴモジュールを示す。図示していないが、リードフレーム（Ｌ／Ｆ）上に、ＩＧＢＴ，ＦＷＤチップを接着し、このリードフレームを、樹脂で絶縁したヒートシンクとともに、エポキシ樹脂１４０でトランスファモールド封止している。主端子、及び、制御端子１４１は、リードフレームを切断して形成されている。本モジュールは取付穴１４２部をネジで固定して、フィンが形成されたヒートシンクに固着される。
【０００６】
【発明が解決しようとする課題】
前記従来のパワー半導体モジュールの構造、及び、その水冷構造には、冷却性能，信頼性の面で以下の問題がある。図２の従来技術の場合、窒化アルミ基板とシリコンの線膨張係数αが近い為、チップ下はんだの高命が長い。しかし、銅ベースの線膨張係数αは約１８ppm ／℃のため、窒化アルミ基板とのミスマッチが大きく、窒化アルミ基板下はんだ２９４は高歪みとなる。さらに、チップから冷媒への熱抵抗、Ｒｔｈ（ｊ−ａ）を低減するために、銅ベース２６にフィン等を形成し、冷却水を当てて直接水冷したとしても、窒化アルミ基板の熱抵抗が高いため全体の熱抵抗が下がらない。
【０００７】
図１４に示す従来技術のトランスファモールドパッケージ（ＴＭ ＰＫＧ）は、端子をトランスファモールドパッケージ側面より出した構造であるため、金属製の冷却装置に取り付けた場合、絶縁距離の確保が困難であり、大容量パワー半導体モジュールに適用することが困難である。
【０００８】
本発明の目的は、信頼性が高く、特に水冷に適した、絶縁型トランスファモールドパッケージを提供することである。
【０００９】
【課題を解決するための手段】
本発明のパワー半導体モジュールでは、図１に示すように制御端子１３、及び、主端子１４を搭載する為の開口部１１，１２をトランスファモールドパッケージ１７上面に設け、この開口部に別部品である制御端子１３、及び、主端子１４を、リードフレーム１５で構成した回路パターンに電気的に接着し、端子をパッケージ上面に配置した。
【００１０】
本発明のパワー半導体モジュールの内部構造は、図３に示すように、リードフレーム１５で回路パターンを形成し、ＩＧＢＴ，ＦＷＤ等のパワー半導体チップを、リードフレームに電気的に接着し、絶縁をリードフレーム１５下面に接着した絶縁層３３で行う。
【００１１】
トランスファモールドパッケージ１７裏面に直接冷却水を当てて冷却する場合、水路をパッケージ１７底面で塞ぐ必要がある為、ネジ締め等で、冷却装置に強固に取り付ける。本発明のパワー半導体モジュールでは、パッケージ外周底面にリードフレーム１０を配置し、本リードフレーム１０と冷却装置を、パッケージ１７の４隅の取付穴１６部をネジで強固に締め付ける。
【００１２】
【発明の実施の形態】
本発明の実施例を、以下図面を使用して詳細に説明する。
（実施例１）
本実施例を、図１，図３から図８、及び図１５から図１７を用いて説明する。本実施例は、定格電圧／電流，６００Ｖ／２００ＡのＩＧＢＴ、及び、ＦＷＤチップを、各々２チップ並列接続した、定格電圧／電流，６００Ｖ／４００Ａの１アームモジュール（パッケージ）である。図１は本実施例のパッケージ(ＰＫＧ)外観模式図であって、図３〜図５はパッケージ製造工程を示す説明図、図６，図７はパッケージに接着される端子の模式図、図８は図１の断面図である。
【００１３】
図３は本実施例のＩＧＢＴモジュールであって、ＩＧＢＴチップ２０，ＦＷＤチップ２１，チップ抵抗３０各２チップを、共晶はんだ２９３でリードフレーム（Ｌ／Ｆ）１５へ接着し、アルミニウムワイヤ２９２，３６，３７でチップとリードフレーム１５間の接続を行った後の平面図、及び断面図である。図３で、ＩＧＢＴ２０，ＦＷＤ２１のチップサイズは各々概略１０mm×１０mm，１０mm×６mmであり、チップ厚は約０.５mmである。共晶はんだ２９３の膜厚は、０.１mmである。
【００１４】
本実施例では、スクリーン印刷が容易な共晶はんだ２９３のペーストをチップ接着に使用し工程を簡素化した。もし、端子はんだ付け等で、封止後にパッケージを１８０℃以上に加熱する場合があれば、チップ接着はんだを、高温はんだとしても良い。アルミニウムワイヤの線径は３００μｍφで、ゲートワイヤ３６，補助エミッタワイヤ３７を除くアルミニウムワイヤ数は、ＩＧＢＴ２０，ＦＷＤ２１各チップ２４本である。なお、ゲートワイヤ３６，補助エミッタワイヤ３７以外のアルミニウムワイヤは、図面の簡略化のため、一対のＩＧＢＴ２０，FWD２１チップのみについて示す。
【００１５】
リードフレーム１５の大きさは、７０mm×６０mm、材質は無酸素銅（Ｃ1020)で表面にニッケルメッキを３〜６μｍ形成しており、板厚は１mmである。IGBT20，ＦＷＤ２１は、リードフレーム１５のコレクタパターン３１に接着され、エミッタは、同じくエミッタパターン３２へアルミニウムワイヤ２９２で接続される。補助エミッタワイヤ３７は、リードフレームパターン３４へ接続される。リードフレームパターン３５に接着された、ゲートに接続されるチップ抵抗３０は並列接続されたＩＧＢＴ２０の発振を防止する為の抵抗である。冷却に重要な大きさであるコレクタパターン３１の大きさは約５０mm×２５mmである。
【００１６】
リードフレームパターン３１の裏面には、電気的絶縁用に、ビスマス酸化物系ガラス３３（熱伝導率：３Ｗ／ｍ・℃）を膜厚２０μｍ塗布している。リードフレーム１５の４隅には、パッケージ取付用穴１６を形成しており、本取付穴１６は、各工程の位置決め用としても使用する。
【００１７】
アルミニウムワイヤボンディング後、タイバー４５の内側を、エポキシ樹脂でトランスファモールドする（第１トランスファモールド(１ｓｔ ＴＭ)、図４）。使用した樹脂は、日立化成工業製エポキシ樹脂，ＣＥＬ−９２００である。樹脂の種類は、パッケージの反り，応力等を考慮して、最適な線膨張係数のものを選択する。
【００１８】
パッケージ４０形状は約５０mm×４０mmで、リードフレーム下面からの厚さは約７mmであって、この厚さが厚くなると、樹脂の硬化に長時間を要し、製造タクトが悪くなるのでできるだけ薄くする。パッケージ表面には、リードフレーム表面が露出した、コレクタ電極はんだ接着用開口部４１，エミッタ電極接着用切り欠き部４２が形成される。さらに、タイバー４５とパッケージ切断後、制御用エミッタ端子接着部４３、及び、ゲート端子接着部４４が形成される。コレクタ電極はんだ接着用開口部４１の大きさは、約１７mm×１７mmである。
【００１９】
タイバー４５と切り離されたパッケージを、再び、タイバー４５とともにトランスファモールドする（図５）。エポキシ樹脂で形成されたパッケージ５０表面には、前述の開口部４１，切り欠き部４２、及び、制御端子接続部４３，４４と同じ位置に、コレクタ端子接着用開口部５２，エミッタ端子接着用開口部５１，補助エミッタ端子接着用開口部５３，ゲート端子接着用開口部５４が形成される。冷却装置に全面が固着されるパッケージ外周底面のリードフレーム部５８、及び、冷却水が当てられるリードフレーム部５７を除き、パッケージ全体はエポキシ樹脂で封止される。パッケージ５０裏面に回り込んだ樹脂部５５の厚みを加えた、パッケージの厚さは約８.５mm である。樹脂部５５は、リードフレーム５７をしっかりとかしめるため、リードフレーム５７上へ、オーバーラップした構造である。本実施例では、オーバーラップ部の長さ５６は１.５mm とした。この長さは、長いほどしっかりとかしめることができるので、パッケージの防水性は向上するが、熱伝達面積が減少して熱抵抗が上昇するので、防水性，熱抵抗の両者から長さ５６を決定する。図３に示すリードフレーム１５外周の切り欠き部３８は、リードフレーム１５を樹脂でしっかりとかしめるためのものである。
【００２０】
図６は本実施例のモジュールの主端子（コレクタ，エミッタ端子）の模式図（斜視図，断面図）である。端子６０は、ネジ締め用の貫通穴６４が形成された厚さ１.５mm のニッケルメッキ無酸素銅（Ｃ１０１０）製銅板６１と、ナット６３とを、熱可塑性樹脂であるポリフェニレンサルファイド（ＰＰＳ）樹脂でインサート成型して製造される。樹脂中には、ネジ逃げ用空隙６２が形成され、端子６０底面にははんだ接着用の端子露出部６５が形成されている。
【００２１】
図７は、本実施例のモジュールの制御端子７０の模式図(斜視図，断面図)であって、図６の主端子と同じく、厚さ１.５mm の無酸素銅製制御ピン７１がＰＰＳ樹脂でインサート成型されている。端子下面には、はんだ接着用露出部７２が形成されている。
【００２２】
上記、図６，図７に示した端子を図５に示したパッケージにはんだ接着して、モジュール（パッケージ）として完成させたのが、図１である。図１のＢ−Ｂ断面を図８に示す。エミッタ端子８０，コレクタ端子８１がリードフレーム上に共晶はんだ８２で接着されている。本端子に、バスバーがネジ締めされる。この際、端子にも締め付けトルクが加えられる、この力が、はんだ８２に直接加えられると、はんだにクラックが発生することもあるので、本実施例では、パッケージと端子８０，８１の隙間に端子接着用硬質レジン８３を流して、接着しクラック発生を回避している。図示していないが、制御端子部にも同じ樹脂がポッティングされている。
【００２３】
以上、主端子，制御端子が接続され、完成したパッケージ１７を冷却装置に接続した断面図を図１５に示す。様々な回路部品が搭載される回路ケース１５０に、ガスケット１５１を配置し、このガスケットでパッケージ１７底面の周囲に配置されたパッケージ取付リードフレーム１０と回路ケース１５０を固着させて、パッケージ１７底面と水路カバー１５２とで水路１５３を形成する。この水路幅１５４は５mmである。使用する樹脂製ガスケット１５１の平面図を図１６に示す。モジュール取付部１６０以外の幅は５mmである。パッケージをネジで締め付けて冷却水をシールする場合、締付けネジ間のパッケージがたわむと冷却水が漏洩し易くなる。トランスファモールド樹脂でリードフレーム１０を補強して、取付部の剛性を増大させると漏洩防止に効果がある。
【００２４】
上記のように構成した水路１５３に、エチレングリコールを主成分とした冷却水を流し、漏水試験をした。２００ＫＰａの水圧を印加し、数分経過しても水路外への冷却水の漏洩はなかった。さらに、パッケージ１７の全端子と回路ケース間の絶縁耐圧が３.５ＫＶｒｍｓ／１ 分以上であることを確認し、併せて素子のリーク電流増加も全く見られないことや、パッケージ中への冷却水浸入も全く問題ないことを確認した。ハイブリッド自動車用等への応用では、現実的なポンプ能力は、数１０ＫＰａであるので、本実施例のパッケージ構造は、実際の水冷用パッケージとして十分である。またＩＧＢＴチップジャンクションから冷却水への熱抵抗、Ｒｔｈ（ｊ−ｗ）は、０.１８℃／Ｗ(冷却水流速：３ｍ／ｓ）と低い値であった。
【００２５】
図１７は、本パッケージで構成した３相インバータの断面図である。図１７ではインンバータの入出力端子は省略している。インバータケース兼水路カバー１７０４に本実施例のパッケージ１７を６個固着して水路１７０を構成している。絶縁板１７０７をＮバスバー１７３，Ｐバスバー１７４でサンドイッチして低インダクタンス配線とし、ネジ１７０８でパッケージ１７に固着している。出力配線１７５も同様にネジ１７０８でパッケージに固着され、カレントトランス１７０２に接続される。スナバコンデンサである電解コンデンサ１７７をインバータケース１７０４底面に熱伝導シート等で固着する。電解コンデンサ１７７，ゲートドライバー１７００，トランス１７８等が搭載された、電源回路及びゲート回路基板であるプリント回路基板１７２は、パッケージの制御端子に、前記バスバー上に配置されてスルーホールはんだ接着してある。マイコン１７９等が搭載されたプリント回路基板１７１は、インバータ底蓋１７０３に固定され、インタフェースケーブル１７０１で電源回路及びゲート回路基板１７２に接続される。インバータ上蓋１７０５，インバータケース１７０４，底蓋１７０３は全てネジ１７０６で固着される。なお、各ケースの締付けには、必要に応じメタルガスケットが使用される。以上の構成で、パワー回路，制御回路とも熱的に問題無い構造が実現できた。
【００２６】
（実施例２）
図９に本実施例を示す。本実施例では、ＩＧＢＴ２０，ＦＷＤ２１チップを搭載するパターンをリードフレームではなく、窒化アルミ基板９０に形成し、この基板に高温はんだ９２でチップを接着する。リードフレーム９１はタイバー４５，エミッタ配線パターン３２，補助エミッタパターン３４，ゲートパターン３５，パッケージ取付穴１６を備えており、窒化アルミ基板９０を取り囲む。チップ抵抗３０は、チップ接着と同時に高温はんだでリードフレームに接着される。窒化アルミ基板９０とリードフレーム９１の裏面は同一面となるように配置され、アルミニウムワイヤ２９２，３６，３７で電気的な配線をする。封止は、前記図４，図５と同様な構造であり、パッケージサイズも同一である。本実施例で、冷却水が当たる面９３は、窒化アルミ基板９０の裏面銅板であり、この銅板にはニッケルメッキが３〜６μｍ施されている。従って、冷却水に対する腐食問題が無い。さらに、窒化アルミの熱伝導率は１７０℃／ｍ・Ｗであり、熱抵抗も十分小さく、実施例１と同じ、流速３ｍ／ｓの冷却水の条件測定したＲｔｈ（ｊ−ｗ）は０.１８℃／Ｗ である。また、冷却装置への取付は実施例１と同じくタイバー４５で行い、冷却水の十分なシール性を確認した。
【００２７】
（実施例３）
冷却水の純度を上昇させたり、冷却媒体に絶縁性のオイルを使用すれば、パッケージ外で絶縁できるため、絶縁層は削除することができる。本実施例は、非絶縁モジュールの実施例であって、実施例１のガラス層３３を削除している以外はパッケージ４０，１００の形状を含め、実施例１と同一である。本実施例では、冷却水の純度管理が重要であるが、熱抵抗は、上記二つの実施例よりも低減できた。実施例１と同条件で測定したＲｔｈ（ｊ−ｗ）は０.１６℃／Ｗ であった。
【００２８】
（実施例４）
主端子も制御端子と同様に、ピンのはんだ接着とした本実施例を図１１に示す。図１，図８のコレクタ，エミッタ端子形状が、コレクタ端子１１０，エミッタ端子１１１に代わっている以外は、実施例１と同じである。端子１１０，１１１のピンの断面形状は制御端子１３と同一であり、電流容量を考慮して、各６本のピンをＰＰＳ樹脂でインサート成型して端子としている。この構造で、端子の抵抗は、実施例１の端子８０，８１とほぼ同じであった。バスバーへの接続は、例えば、制御回路基板であるプリント回路基板（ＰＣＢＢ）に、主電流用の厚い銅板を接着して、この銅板、及び、プリント回路基板にスルーホールを形成して共晶はんだでスルーホールはんだ接着すれば良い。
【００２９】
（実施例５）
本実施例は、第２モールドをトランスファモールドでなく、熱硬化型硬質レジンのポッティング封止とした。図１２に第２モールド前の平面構造模式図、図１３にポッティング後の平面図、及び側面図を示す。図１２は図４に示した第１トランスファモールドパッケージに、主端子８０，８１、制御端子１３をはんだ接着した形状を示す。実施例１ではタイバー４５もトランスファモールド封止後に端子を接着しているが、本実施例では、第２モールド実施前に接着していて、信頼性に全く問題の無い構造である。
【００３０】
本実施例では、第２モールドをＰＰＳ等の熱可塑性樹脂で封止しても良い。さらに、リードフレーム形状によっては、第１，２モールドに分けずに一回のポッティングで封止しても良い。
【００３１】
【発明の効果】
本発明によれば、熱抵抗が低く、信頼性が高いトランスファモールド型半導体モジュールを容易に実現できる。
【図面の簡単な説明】
【図１】実施例１の半導体モジュールの説明図である。
【図２】従来技術の半導体モジュールの断面模式図である。
【図３】実施例１の半導体モジュールの製造工程の説明図である。
【図４】実施例１の半導体モジュールの製造工程の説明図である。
【図５】実施例１の半導体モジュールの製造工程の説明図である。
【図６】実施例１の半導体モジュールの主端子の説明図である。
【図７】実施例１の半導体モジュールの制御端子の説明図である。
【図８】実施例１の半導体モジュールの断面模式図である。
【図９】実施例２の半導体モジュールの断面模式図である。
【図１０】実施例３の半導体モジュールの断面模式図である。
【図１１】実施例４の半導体モジュールの断面模式図である。
【図１２】実施例５の半導体モジュールの平面図である。
【図１３】実施例５の半導体モジュールのポッティング封止の説明図である。
【図１４】従来技術のトランスファモールドパッケージの説明図である。
【図１５】実施例１の半導体モジュールを実装し、水路を形成した説明図である。
【図１６】図１６の水路を形成する際に用いるガスケットの模式図である。
【図１７】実施例１の半導体モジュールを用いた水冷インバータの断面図である。
【符号の説明】
１０，５８…パッケージ（ＰＫＧ）取付け用リードフレーム（Ｌ／Ｆ）、１１…制御端子接着用開口部、１２…主端子接着用開口部、１３，７０…制御端子、１４，６０…主端子、１５，９１…リードフレーム、１６…パッケージ取付穴、１７…トランスファーモールドパッケージ（ＴＭ ＰＫＧ）、２０…ＩＧＢＴチップ、２１…ＦＷＤチップ、２２，６３…主端子取付け用ナット、２３…インサートケース、２４，６２…ネジ逃げ用空隙、２５…シリコーン接着材、２６…銅ベース、２７…モジュール蓋、２８…シリコーンゲル、２９，９０…窒化アルミ基板、３０…チップ抵抗、３１…リードフレームコレクタパターン、３２…リードフレームエミッタパターン、３３…ガラス層、３４…リードフレーム補助エミッタパターン、３５…リードフレームゲートパターン、３６…ゲートアルミニウムワイヤ、３７…補助エミッタアルミニウムワイヤ、３８…リードフレーム切り欠き部、４０…第１トランスファモールドパッケージ、４１…コレクタ端子はんだ接着用開口部、４２…エミッタ端子はんだ接着用切り欠き部、４３…補助エミッタ端子接着部、４４…ゲート端子接着部、４５…タイバー、５０，１００…第２トランスファモールドパッケージ、５１…エミッタ端子接着用開口部、５２…コレクタ端子接着用開口部、５３…補助エミッタ端子接着用開口部、５４…ゲート端子接着用開口部、５５…パッケージ裏面封止樹脂、５６…リードフレームコレクタパターン／樹脂オーバーラップ長さ、５７…放熱用リードフレーム部、６１…主端子用銅板、６４…ネジ締付け用穴、６５，７２…接着用端子露出部、７１…制御端子銅ピン、８０，１１１…エミッタ端子、８１，１１０…コレクタ端子、８２…端子接着用はんだ、８３…端子接着用硬質レジン、９２，２９３…チップ接着はんだ、９３…冷却面、１３０…パッケージ（ポッティングで形成）、１４０…従来のトランスファモールドパッケージ、１４１…主端子、及び、制御端子、１４２…パッケージ取付穴、１５０…回路ケース、１５１…ガスケット、１５２…水路カバー、１５３，１７０…水路、１５４…水路幅、１６０…パッケージ取付部穴、１７１，１７２…プリント回路基板、１７３…Ｎ（グランド）バスバー配線、１７４…Ｐ（電源）バスバー配線、１７５…出力配線、１７６，１７７…電解コンデンサ、１７８…トランス、１７９…マイコン、２９０…制御端子、２９１…主端子、２９２…アルミワイヤ、２９４…基板接着はんだ、1700…ゲートドライバー、１７０１…インタフェースケーブル、１７０２…カレントトランス、１７０３…インバータ底蓋、１７０４…インバータケース兼水路カバー、１７０５…インバータ上蓋、１７０６…ケース取付ネジ、１７０７…Ｐ，Ｎバスバー絶縁板。

Claims (19)

  1. パワー半導体チップと、該パワー半導体チップが接着される回路パターンと、該パワー半導体チップの電流を外部へ通電する主端子と、該パワー半導体チップを制御する制御端子、とを備え、熱硬化性樹脂によるトランスファモールドパッケージで封止されたパワー半導体モジュールにおいて、
    前記パワー半導体モジュール上面に、前記回路パターンが露出した開口部を設け、前記主端子、及び、制御端子を前記回路部へ接着することにより全端子を前記パワー半導体モジュール上面に配置し、前記パワー半導体モジュール底面には、前記回路パターンを取り囲む位置に金属板が露出しており、該金属板を水冷装置へ取り付けることにより、前記パワー半導体モジュール底面で冷却水をシールしてパワー半導体を冷却することを特徴とするパワー半導体モジュール。
  2. 請求項１において、前記回路パターン、及び、前記パワー半導体モジュール底面の金属板が、リードフレームで構成されていることを特徴とするパワー半導体モジュール。
  3. 請求項２において、前記リードフレームは、アルミニウム、又は、銅、又は、それらの合金であることを特徴とするパワー半導体モジュール。
  4. 請求項２において、前記冷却水シール用リードフレームを除く前記回路パターンを、第１の熱硬化性樹脂のトランスファモールドパッケージ（第１トランスファモールドパッケージ）に内蔵し、該第１トランスファモールドパッケージを、前記冷却水シール用リードフレームとともに第２の熱硬化性樹脂のトランスファモールドパッケージに内蔵したことを特徴とするパワー半導体モジュール。
  5. 請求項４において、前記トランスファモールドパッケージ上面開口部と、前記接着された端子のギャップを、熱硬化性樹脂で接着することを特徴とするパワー半導体モジュール。
  6. 請求項２において、前記冷却水シール用リードフレームを除く前記回路パターンを第１の熱硬化性樹脂のトランスファモールドパッケージ（第１トランスファモールドパッケージ）に内蔵し、該第１トランスファモールドパッケージ上面の前記開口部に前記主端子、及び、制御端子を配置し、該端子付き第１トランスファモールドパッケージを、前記冷却水シール用リードフレームとともに第２の熱硬化性樹脂のポッティングパッケージに内蔵したことを特徴とするパワー半導体モジュール。
  7. 請求項２において、前記冷却水シール用リードフレームが、前記回路パターン用リードフレームの周囲を取り囲むタイバーであることを特徴とするパワー半導体モジュール。
  8. 請求項２において、前記冷却水シール用リードフレームを除く前記回路パターンを第１の熱硬化性樹脂のトランスファモールドパッケージ（第１トランスファモールドパッケージ）に内蔵し、該第１トランスファモールドパッケージ上面の前記開口部に前記主端子、及び、制御端子を配置し、該端子付き第１トランスファモールドパッケージを、前記冷却水シール用リードフレームとともに熱可塑性樹脂で一体パッケージとしたことを特徴とするパワー半導体モジュール。
  9. 請求項８において、前記熱可塑性樹脂が、ポリフェニレンサリファイド樹脂であることを特徴とするパワー半導体モジュール。
  10. パワー半導体チップと、該パワー半導体チップが接着される回路パターンと、該パワー半導体チップの電流を外部へ通電する主端子と、該パワー半導体チップを制御する制御端子、とを備えたパワー半導体モジュールにおいて、
    前記回路パターンに前記主端子及び制御端子が接着され、前記全端子が前記パワー半導体モジュール上面に配置されるように、全体を熱硬化性樹脂で一体のポッティングモールドパッケージとし、該パッケージ底面には、前記回路パターンを取り囲む位置に金属板を露出させ、該金属板を水冷装置へ取り付けることにより、冷却水をシールすることを特徴とするパワー半導体モジュール。
  11. 請求項１において、前記回路パターンは、リードフレーム、及び、金属回路パターン／セラミクス／金属パターンの積層構造からなる基板、又は、金属回路パターン／セラミクス／金属パターンの積層構造からなる基板で構成されていて、前記パワー半導体モジュール底面の金属板が、リードフレームから構成され、該リードフレーム底面と、前記金属製回路パターン／セラミクス／金属パターンの積層構造からなる基板底面が同一面であることを特徴とするパワー半導体モジュール。
  12. 請求項１１において、前記セラミクスが、窒化アルミニウムであることを特徴とするパワー半導体モジュール。
  13. 請求項２において、前記回路パターン中、パワー半導体素子が接着されるパターン裏面に、絶縁層がコーティングされていることを特徴とするパワー半導体モジュール。
  14. 請求項１３において、前記絶縁層が、エポキシ樹脂を主成分とする樹脂層、若しくは低融点ガラスの何れかであることを特徴とするパワー半導体モジュール。
  15. 請求項２において、前記主端子、及び、制御端子が、熱可塑性樹脂で封止された端子部品であることを特徴とするパワー半導体モジュール。
  16. 請求項１５において、前記主端子は、ネジ締め手段を有する構造、制御端子は、スルーホールはんだ接着手段を有することを特徴とするパワー半導体モジュール。
  17. パワー半導体チップと、該パワー半導体チップが接着される回路パターンと、該パワー半導体チップの電流を外部へ通電する主端子と、該パワー半導体チップを制御する制御端子、とを備えていて、熱硬化性樹脂によるトランスファモールドパッケージで封止されたパワー半導体モジュールにおいて、
    前記回路パターン底面と、該回路パターンを取り囲む位置に配置された金属板底面とを同一面とし、前記回路パターンと金属板とを樹脂で絶縁し、前記金属板を前記パッケージ底面へ露出させて水冷装置へ取り付けることにより、前記パワー半導体モジュール底面で冷却水をシールしてパワー半導体を冷却することを特徴とするパワー半導体モジュール。
  18. 請求項１７において、前記回路パターン、及び、前記パッケージ底面の金属板はリードフレームであって、前記パッケージ底面の金属板はリードフレームのタイバーであることを特徴とするパワー半導体モジュール。
  19. 請求項１記載のパワー半導体モジュールでスイッチング素子を構成した３相インバータ装置。
JP2001118999A 2001-04-18 2001-04-18 パワー半導体モジュール Expired - Fee Related JP4465906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001118999A JP4465906B2 (ja) 2001-04-18 2001-04-18 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001118999A JP4465906B2 (ja) 2001-04-18 2001-04-18 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2002314038A JP2002314038A (ja) 2002-10-25
JP4465906B2 true JP4465906B2 (ja) 2010-05-26

Family

ID=18969286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001118999A Expired - Fee Related JP4465906B2 (ja) 2001-04-18 2001-04-18 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4465906B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4622911B2 (ja) * 2006-03-29 2011-02-02 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
JP5252819B2 (ja) 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
CN103430306B (zh) * 2011-03-16 2016-06-29 富士电机株式会社 半导体模块及其制造方法
JP5728126B2 (ja) 2012-02-27 2015-06-03 日鉄住金マイクロメタル株式会社 パワー半導体装置及びその製造方法並びにボンディングワイヤ
CN103779294A (zh) * 2014-01-24 2014-05-07 嘉兴斯达微电子有限公司 一种利用水冷散热器双面散热的模块功率封装结构
CN107978530B (zh) * 2017-11-28 2024-03-26 西安中车永电电气有限公司 一种减少ipm模块注塑溢料的方法和dbc基板
JP6918225B2 (ja) * 2018-05-14 2021-08-11 三菱電機株式会社 電力変換装置
TWI853006B (zh) 2019-03-13 2024-08-21 日商日鐵新材料股份有限公司 接合線
WO2020184655A1 (ja) 2019-03-13 2020-09-17 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
JP7138596B2 (ja) * 2019-05-21 2022-09-16 三菱電機株式会社 半導体装置
CN110828395A (zh) * 2019-09-30 2020-02-21 全球能源互联网研究院有限公司 一种功率半导体器件结构及其封装方法
WO2021065551A1 (ja) 2019-10-01 2021-04-08 日鉄マイクロメタル株式会社 Ａｌ配線材
CN110648986B (zh) * 2019-11-05 2023-04-07 汉斯自动化科技(江苏)有限公司 一种igbt模块的封装组件
CN115280475A (zh) 2020-03-13 2022-11-01 日铁新材料股份有限公司 Al接合线
WO2021192121A1 (ja) 2020-03-25 2021-09-30 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
JPWO2022045133A1 (ja) 2020-08-31 2022-03-03
EP4207256A4 (en) 2020-08-31 2024-09-25 Nippon Micrometal Corporation ALUMINUM WIRING MATERIAL
US20230307411A1 (en) * 2020-10-14 2023-09-28 Rohm Co., Ltd. Semiconductor module
TW202239983A (zh) 2021-02-05 2022-10-16 日商日鐵新材料股份有限公司 鋁配線材料
EP4289984A1 (en) 2021-02-05 2023-12-13 Nippon Micrometal Corporation Al wiring material
TW202239982A (zh) 2021-02-05 2022-10-16 日商日鐵新材料股份有限公司 半導體裝置用Al接合線

Also Published As

Publication number Publication date
JP2002314038A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4465906B2 (ja) パワー半導体モジュール
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
US8674492B2 (en) Power module
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
KR102675634B1 (ko) 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법
US10163752B2 (en) Semiconductor device
JP2000164800A (ja) 半導体モジュール
JP2012009568A (ja) 半導体モジュール
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
WO2014097798A1 (ja) 半導体装置
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JP2009536458A (ja) 半導体モジュール及びその製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
CN111696936A (zh) 一种集成散热器的功率模块及其制作方法
US20200227333A1 (en) Power Semiconductor Device and Power Conversion Apparatus Including the Same
CN110914975B (zh) 功率半导体模块
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
CN111587528B (zh) 功率半导体装置
JP4051027B2 (ja) パワー半導体デバイスモジュール
JP3829641B2 (ja) パワー半導体モジュール
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
CN112968027A (zh) 智能功率模块
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees