[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7113874B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7113874B2
JP7113874B2 JP2020147931A JP2020147931A JP7113874B2 JP 7113874 B2 JP7113874 B2 JP 7113874B2 JP 2020147931 A JP2020147931 A JP 2020147931A JP 2020147931 A JP2020147931 A JP 2020147931A JP 7113874 B2 JP7113874 B2 JP 7113874B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
layer
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020147931A
Other languages
English (en)
Other versions
JP2021007153A (ja
Inventor
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021007153A publication Critical patent/JP2021007153A/ja
Priority to JP2022118495A priority Critical patent/JP7358577B2/ja
Application granted granted Critical
Publication of JP7113874B2 publication Critical patent/JP7113874B2/ja
Priority to JP2023165206A priority patent/JP2023165894A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体素子及び半導体装置に関する。
シリコンを半導体層として用いたトランジスタなどの半導体素子（以下、シリコン半導体
素子と略記する）は、様々な半導体装置に用いられており、半導体装置を作製する上で必
要不可欠な技術となっている。また、大型の半導体装置を作製するためには、基板として
ガラスなどの大版化に適した材料を用い、半導体層として大面積への形成が可能な薄膜シ
リコンを用いる方法が広く採用されている。
このような薄膜シリコンを用いた半導体素子では、基板の耐熱温度以下で半導体層を形成
する必要があるため、比較的低温で形成することのできるアモルファスシリコンやポリシ
リコンが広く用いられている。
アモルファスシリコンは大面積への成膜が可能であり、比較的安価に且つ簡単な加工で、
均一な素子特性を有する半導体素子を形成できるといった長所を有するため、太陽電池な
どの大面積が必要な半導体装置にて広く用いられている。反面、非晶質構造であるが故に
結晶粒界で電子が散乱されるため、電子の移動度が低いという短所を有している。
この短所を補うため、アモルファスシリコンにレーザ等を照射して局所的に溶解、再結晶
化することで結晶化を行う、触媒元素を用いることで結晶化を行う、といった処理を施し
て移動度を向上させたものがポリシリコンであり、面積及びキャリア移動度を両立する必
要がある液晶ディスプレイなどの半導体装置にて広く用いられている。
これに加え近年では、ポリシリコンの長所である高移動度と、アモルファスシリコンの長
所である均一素子特性とを兼ね備えた新たな半導体層材料として、半導体特性を示す金属
酸化物である酸化物半導体が注目されている。
酸化物半導体を半導体層に用いたトランジスタなどの半導体素子（以下、酸化物半導体素
子と略記する）としては、例えば特許文献１及び特許文献２のように、酸化錫、酸化イン
ジウム、酸化亜鉛などを用いた薄膜型のトランジスタが提案されている。
このように、様々な長所を有する酸化物半導体素子ではあるが、一方で、光照射により閾
値電圧に変化が生じるという現象が起こるため、信頼性に問題があるといえる。この原因
として最近では、酸化物半導体層中の酸素欠損や水素が、光照射による閾値電圧変化に影
響を及ぼしている事が議論されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
上述の問題を解決する方法の一つとして、酸化物半導体層を加熱して結晶化させる方法が
ある。結晶化した酸化物半導体層は非晶質の酸化物半導体層と比較して、金属と酸素の結
合が秩序化しており、金属原子における酸素原子の配位数はほぼ一定となる。このため、
微視的な酸素の欠損が抑制できる。また、結晶化のために行う加熱処理により酸化物半導
体中から水素が脱離し、膜中水素濃度を低減できる。したがって、光照射による閾値電圧
変化を減少させる効果がある。
しかし、結晶化した酸化物半導体層は、膜表面に多くの未結合手が存在する。この、多く
の未結合手が存在する膜表面を含む領域にチャネル領域が形成された場合、未結合手によ
るキャリアトラップなどに起因した移動度の低下が生じる。
しかし、一方で、酸化物半導体素子には、今後更に高い移動度が求められることは明らか
である。
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明は、
半導体層に結晶性を有する酸化物半導体を用いた、光照射により閾値電圧に変化が生じる
ことがなく、且つ移動度の高い酸化物半導体素子を提供することを課題の一とする。
また、上述の酸化物半導体素子を少なくとも一部に用いて作製した、動作速度の速い半導
体装置を提供することを課題の一とする。
上記課題を解決するためには、チャネル領域が形成される領域における未結合手を減少さ
せる必要がある。そこで、本発明では、結晶性を有する酸化物半導体膜を積層させること
によりお互いの未結合手を結合させ、積層界面での未結合手を減少させた。さらに、未結
合手を減少させた界面を含む領域にチャネル領域が形成されるように、積層させる酸化物
半導体膜のバンドギャップ値に差を持たせた。具体的には、第１の酸化物半導体膜及び、
第１の酸化物半導体膜に接して第１の酸化物半導体膜よりバンドギャップが大きい第２の
酸化物半導体膜の積層構造を有する層を酸化物半導体層として用いた。
また、上述のように、第１の酸化物半導体膜と第１の酸化物半導体膜よりバンドギャップ
が大きい第２の酸化物半導体膜を接して形成することにより、チャネル領域は、第２の酸
化物半導体膜と接する第１の酸化物半導体膜の界面近傍（つまり、バンドギャップが小さ
い酸化物半導体膜の界面近傍）に形成される。
したがって、第２の酸化物半導体膜と接する第１の酸化物半導体膜の界面近傍に形成され
るチャネル領域では、未結合手による電子トラップなどに起因した移動度の低下を低減で
きる。したがって、光照射により閾値電圧に変化が生じることがなく、且つ移動度の高い
酸化物半導体素子を提供できる。
また、上記の特徴を有する酸化物半導体素子を少なくとも一部に用いて半導体装置を作製
することにより、動作速度の速い半導体装置を提供できる。
すなわち、本発明の一態様は、絶縁表面上に形成された酸化物半導体層と、酸化物半導体
層上に形成されたゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重畳する領域
に形成されたゲート電極と、酸化物半導体層と電気的に接続された一対のソース電極及び
ドレイン電極を有し、酸化物半導体層は第１の酸化物半導体膜及び第２の酸化物半導体膜
の積層構造を有し、第１の酸化物半導体膜及び前記第２の酸化物半導体膜は結晶性を有し
、第２の酸化物半導体膜はソース電極とドレイン電極の間隙においてゲート絶縁層及び第
１の酸化物半導体膜に挟持され、ソース電極とドレイン電極の間隙がゲート電極と重畳し
、第１の酸化物半導体膜のバンドギャップ値が第２の酸化物半導体膜のバンドギャップ値
より小さいことを特徴とする酸化物半導体素子である。
上記本発明の一態様によれば、第２の酸化物半導体膜と接する第１の酸化物半導体膜の界
面近傍の未結合手の少ない領域にチャネル領域が形成される。このため、光照射により閾
値電圧に変化が生じることがなく、且つ移動度の高い酸化物半導体素子を提供できる。
また、本発明の一態様は、絶縁表面上に形成されたゲート電極と、ゲート電極上に形成さ
れたゲート絶縁層と、ゲート絶縁層上に形成された酸化物半導体層と、酸化物半導体層と
電気的に接続された一対のソース電極及びドレイン電極を有し、酸化物半導体層は第１の
酸化物半導体膜及び第２の酸化物半導体膜の積層構造を有し、第１の酸化物半導体膜及び
第２の酸化物半導体膜は結晶性を有し、第２の酸化物半導体膜はソース電極とドレイン電
極の間隙においてゲート絶縁層及び第１の酸化物半導体膜に挟持され、ソース電極とドレ
イン電極の間隙がゲート電極と重畳し、第１の酸化物半導体膜のバンドギャップ値が第２
の酸化物半導体膜のバンドギャップ値より小さいことを特徴とする酸化物半導体素子であ
る。
上記本発明の一態様によれば、第２の酸化物半導体膜と接する第１の酸化物半導体膜の界
面近傍の未結合手の少ない領域にチャネル領域が形成される。このため、光照射により閾
値電圧に変化が生じることがなく、且つ移動度の高い酸化物半導体素子を提供できる。
また、本発明の一態様は、絶縁表面に一方の面を接して形成された酸化物半導体層と、前
記酸化物半導体層の側面に接し、前記絶縁表面に一方の面を接して形成された一対の低抵
抗領域と、酸化物半導体層の他方の面及び一対の低抵抗領域の他方の面に接して形成され
たゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重畳する領域に形成されたゲ
ート電極と、一対の低抵抗領域と電気的に接続された一対のソース電極及びドレイン電極
を有し、酸化物半導体層の他方の面と一対の低抵抗領域の他方の面は同一平面であり、酸
化物半導体層は第１の酸化物半導体膜及び第２の酸化物半導体膜の積層構造を有し、第１
の酸化物半導体膜及び第２の酸化物半導体膜は結晶性を有し、第２の酸化物半導体膜はゲ
ート絶縁層及び第１の酸化物半導体膜に挟持され、第１の酸化物半導体膜のバンドギャッ
プ値は第２の酸化物半導体膜のバンドギャップ値より小さく、低抵抗領域の抵抗率が１×
１０－４Ω・ｃｍ以上３Ω・ｃｍ以下であることを特徴とする酸化物半導体素子である。
上記本発明の一態様によれば、第２の酸化物半導体膜と接する第１の酸化物半導体膜の界
面近傍の未結合手の少ない領域にチャネル領域が形成される。このため、光照射により閾
値電圧に変化が生じることがなく、且つ移動度の高い酸化物半導体素子を提供できる。
更に、ソース電極及びドレイン電極が低抵抗領域に接しており、ソース電極－チャネル領
域間及びドレイン電極－チャネル領域間に電流は、酸化物半導体層と比較して抵抗値の低
い低抵抗領域を流れるため、ＯＮ電流値の低下を抑制できる。したがって、ＯＮ／ＯＦＦ
比の高い酸化物半導体素子を提供できる。
また、本発明の一態様は、第２の酸化物半導体膜のバンドギャップ値が第１の酸化物半導
体膜のバンドギャップ値より０．２ｅＶ以上大きいことを特徴とする酸化物半導体素子で
ある。
上記本発明の一態様によれば、チャネル領域以外を流れるリーク電流を抑制できるため、
酸化物半導体素子の消費電力を抑制できる。
また、本発明の一態様は、前述の酸化物半導体素子を少なくとも一部に用いることを特徴
とする半導体装置である。
上記本発明の一態様によれば、動作速度の速い半導体装置を提供できる。
なお、本明細書等において、「Ａの上にＢが形成されている」、あるいは、「Ａ上にＢが
形成されている」、と明示的に記載する場合は、Ａの上にＢが直接接して形成されている
ことに限定されない。直接接してはいない場合、つまり、ＡとＢとの間に別の対象物が介
在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば装置、素子、回路、配
線、電極、端子、膜、又は層など）であるとする。
したがって、例えば、層Ａの上又は層Ａ上に層Ｂが形成されていると明示的に記載されて
いる場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して
別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成され
ている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよ
いし、複層でもよい。
また、本明細書等において「第１」又は「第２」等の数詞の付く用語は、要素を区別する
ために便宜的に用いているものであり、数的に限定するものではなく、また配置及び段階
の順序を限定するものでもない。
本発明によれば、半導体層に結晶性を有する酸化物半導体を用いた、光照射により閾値電
圧に変化が生じることがなく、且つ移動度の高い酸化物半導体素子を提供できる。
また、本発明によれば、動作速度の速い半導体装置を提供できる。
実施の形態１に記載の酸化物半導体素子の構成を説明する図。 実施の形態１に記載の酸化物半導体素子の作製方法を説明する図。 実施の形態１に記載の酸化物半導体素子の作製方法を説明する図。 実施の形態２に記載の酸化物半導体層の作製方法を説明する図。 実施の形態３に記載の酸化物半導体層の作製方法を説明する図。 実施の形態４に記載の酸化物半導体素子の構成を説明する図。 実施の形態４に記載の酸化物半導体素子の作製方法を説明する図。 実施の形態５に記載の酸化物半導体素子の構成を説明する図。 実施の形態５に記載の酸化物半導体素子の作製方法を説明する図。 実施の形態５に記載の酸化物半導体素子の作製方法を説明する図。 実施の形態６に記載の半導体装置の形態例を説明する図。 バンド図を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る酸化物半導体素子の作製方法について、
図１乃至図３を用いて説明する。
＜本実施の形態における酸化物半導体素子の作製方法＞
図１は、本実施の形態の方法にて作製された半導体装置の構成の一例である、トップゲー
ト構造のトランジスタ１２０の図であり、図１（Ａ）及び図１（Ｂ）はそれぞれトランジ
スタ１２０の上面図及び断面図である。なお、図１（Ａ）では、煩雑になることを避ける
ため、構成要素の一部（例えば、基板１００など）を省略している。本実施の形態では、
トランジスタ１２０はキャリアが電子であるｎチャネル型のトランジスタであるものとし
て作製方法を説明するが、ｎチャネル型に限定されるものではない。
トランジスタ１２０の作製方法について図２および図３を用いて以下の文章にて説明する
。
まず、基板１００上に、絶縁層１０２を形成した後に、第１の酸化物半導体膜１０４を形
成する（図２（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、アルミノシリケートガラス
、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の無アルカリガラス基板を用
いればよい。これらのガラス基板は大面積化に適しており、Ｇ１０サイズ（２８５０ｍｍ
×３０５０ｍｍ）やＧ１１サイズ（３０００ｍｍ×３３２０ｍｍ）なども作製されている
ため、本発明の一態様に係る半導体装置を低コストで大量生産することができる。他にも
、基板１００として、石英基板、サファイア基板等の絶縁体でなる絶縁性基板、シリコン
等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等
の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。
絶縁層１０２は基板１００からの不純物拡散を防止するものであり、ＣＶＤ法やスパッタ
法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミ
ニウム膜、酸化ハフニウム膜、酸化タンタル膜などを形成すればよい。なお、絶縁層１０
２は、単層構造、積層構造のどちらであってもよく、積層構造とする場合は、前述の膜を
組み合わせて形成すればよい。
なお、絶縁層１０２は、加熱により酸素の一部が脱離する酸化物絶縁膜を用いて形成する
ことが好ましい。加熱により酸素の一部が脱離する酸化物絶縁膜として、化学量論比を満
たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。該酸化物絶縁膜
と酸化物半導体膜とを接して設け、加熱処理を行うことで、該酸化物絶縁膜から酸化物半
導体膜へ酸素を拡散させることができる。絶縁層１０２から脱離した酸素を酸化物半導体
膜に拡散させることで、絶縁層１０２と第１の酸化物半導体膜１０４との界面準位を低減
することができる。この結果、トランジスタの動作などに起因して生じうる電荷などが、
上述の絶縁層１０２と第１の酸化物半導体膜１０４との界面に捕獲されることを抑制する
ことができる。これにより、トランジスタの電界効果移動度を向上させることができる。
また、しきい値電圧のバラツキや変動を抑制することができる。加熱により酸素の一部が
脱離する酸化物絶縁膜として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、酸化ガリウム、酸化ハフニウム、酸化イットリウムなどが挙げられる。
ここで、「加熱により酸素の一部が脱離する酸化物絶縁膜」とは、ＴＤＳ（Ｔｈｅｒｍａ
ｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて
、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であるものをいう。
絶縁層１０２の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とする
ことが好ましい。１０ｎｍより薄い膜厚では、成膜装置に起因した基板面内の膜厚分布に
より、絶縁層１０２が形成されない領域が発生する可能性がある。また、５００ｎｍより
厚い膜厚は、成膜時間や生産コストの観点から好ましくない。なお、絶縁層１０２を設け
ない構成とすることも可能である。
第１の酸化物半導体膜１０４は、単結晶、多結晶（ポリクリスタルともいう。）などの状
態をとる。
好ましくは、第１の酸化物半導体膜１０４は、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする
。
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、成膜されたＣＡＡＣ－ＯＳ膜を加工した場合（例えば島状の半導体層を形成した場合
。）などにおいても、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形
成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜する
ことにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
第１の酸化物半導体膜１０４に用いる酸化物半導体としては、少なくともインジウム（Ｉ
ｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい
。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタ
ビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、ス
タビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとして
ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、
イットリウム（Ｙ）から選ばれた一種又は複数種が含まれていることが好ましい。また、
他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）
、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ
）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム
（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウ
ム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｚｒ－Ｚｎ系酸化
物、Ｉｎ－Ｔｉ－Ｚｎ系酸化物、Ｉｎ－Ｓｃ－Ｚｎ系酸化物、Ｉｎ－Ｙ－Ｚｎ系酸化物、
Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉ
ｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ
－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－
Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙ
ｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－
Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化
物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－
Ａｌ－Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物
という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の
金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す
。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）
で表記される材料を用いてもよい。
一例として、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１
／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数
比のＩｎ－Ｇａ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるい
は、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝
２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１
／４：１／８：５／８）の原子数比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化
物を用いるとよい。
しかし、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含む酸化物半導体はこれ
らに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な
組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や
不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なも
のとすることが好ましい。例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動
度が得られる。しかしながら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低く
することにより移動度を上げることができる。
ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好
ましくは９９．９％以上とする。相対密度の高い酸化物半導体ターゲットを用いることに
より、緻密な膜が形成される。
第１の酸化物半導体膜１０４の成膜に用いるスパッタガスは、窒素、リンのうち少なくと
も一種類以上を含むガスを用いればよい。窒素、リン以外にも、希ガス（代表的にはアル
ゴン）、酸素、または、希ガスと酸素との混合ガスが含まれてもよい。また、水素、水、
水酸基、水素化物などの不純物が、濃度ｐｐｍ程度（望ましくは濃度ｐｐｂ程度）にまで
除去された高純度ガスを用いることが好ましい。本実施の形態では、スパッタガスとして
窒素を用い、４０ｓｃｃｍの流量でスパッタ装置に供給を行いながら成膜を行う。
スパッタガスとして窒素、リンのうち少なくとも一種類以上を含むガスを用いることによ
り、後の工程にて行う第１の加熱処理により、第１の酸化物半導体膜１０４は、窒素やリ
ンが含有されないスパッタガスを用いて形成した場合と比較して、バンドギャップ値を小
さくすることができる。例えば、表１に示すように、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝
１：１：２［ｍｏｌ数比］の金属酸化物ターゲットを用い、酸素流量を４０ｓｃｃｍとし
て成膜した膜のバンドギャップ値は３．２ｅＶであるのに対し、窒素流量を４０ｓｃｃｍ
として成膜した膜のバンドギャップ値は１．８ｅＶとなることが実験により確認されてい
る。
Figure 0007113874000001
第１の酸化物半導体膜１０４を形成する際には、例えば、減圧状態に保持された処理室内
に基板を保持し、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００
℃以下にする。そして、処理室内の残留水分を除去しつつ水素、水、水酸基、水素化物な
どの不純物が除去された高純度ガスを導入し、金属酸化物をターゲットとして第１の酸化
物半導体膜１０４を形成する。基板１００を高温に保持した状態で、第１の酸化物半導体
膜１０４を形成することにより、第１の酸化物半導体膜１０４の水素濃度を低減すること
ができる。また、形成時に基板を上述の温度で加熱することにより、第１の酸化物半導体
膜１０４を、ＣＡＡＣ－ＯＳ膜とすることができる。
なお、ＣＡＡＣ－ＯＳ膜は、以下の三つの方法によって形成することができる。一つ目は
、形成温度を２００℃以上４５０℃以下として第１の酸化物半導体膜１０４の形成を行う
方法である。二つ目は、酸化物半導体膜を薄い膜厚（例えば、数ｎｍ程度）で形成した後
、２００℃以上７００℃以下の加熱処理を行う方法である。三つ目は、酸化物半導体膜を
薄い膜厚（例えば、数ｎｍ程度）で形成した後、２００℃以上７００℃以下の加熱処理を
行い、さらに酸化物半導体膜を形成する方法である。本実施の形態に記載する第１の酸化
物半導体膜１０４の形成方法は、上述の二つ目の方法に該当する。
ターゲットとして、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩ
ｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系酸化物、Ｓ
ｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の酸化物であ
るＩｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、
Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｚｒ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ
－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－
Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔ
ｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ
－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－
Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ
－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸
化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物などのターゲ
ットを用いることができる。
ターゲットの一例として、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットを、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比とする。また、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、また
はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲ
ット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するタ
ーゲットを用いることもできる。また、Ｉｎ２Ｏ３：ＺｎＯ＝２５：１［ｍｏｌ数比］～
１：４の組成比を有するターゲットを用いることもできる。
第１の酸化物半導体膜１０４の成膜を行う前に、スパッタ装置に残存している水分などを
除去するためにプリヒート処理を行うと良い。プリヒート処理としては処理室内を減圧下
で２００℃以上６００℃以下に加熱する方法や、加熱しながら窒素や不活性ガスの導入と
排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタ装置を冷
却した後、大気に触れさせることなく成膜を行う。この場合のターゲット冷却液は、水で
はなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が
得られるが、加熱しながら行うとなお良い。
更に、第１の酸化物半導体膜１０４の成膜を行う前、または成膜中、または成膜後に、ス
パッタ装置に残存している水分などを除去する方法としては、処理室に設置する真空ポン
プに吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポン
プ、チタンサブリメーションポンプなどを用いればよい。また、ターボポンプにコールド
トラップを加えたものを用いてもよい。前述のポンプを用いて排気した処理室は、水素や
水などが除去されているため、第１の酸化物半導体膜１０４の不純物濃度を低減できる。
第１の酸化物半導体膜１０４の形成条件としては、例えば、スパッタリング装置を使用し
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有する金属酸
化物ターゲットを用い、ターゲットと基板間との距離が１７０ｍｍ、圧力が０．４Ｐａ、
直流（ＤＣ）電力が０．５ｋＷ、雰囲気が窒素および酸素の混合雰囲気（例えば、窒素流
量比率５０％）、といった条件を適用することができる。なお、直流（ＤＣ）パルス電源
を用いると、パーティクルが軽減でき、膜厚分布も均一となるため好ましい。ただし、適
用する酸化物半導体材料や用途などにより適切な厚さは異なるため、その厚さは、用いる
材料や用途などに応じて適宜選択すればよい。
次に、第１の酸化物半導体膜１０４を成膜後、当該膜に第１の加熱処理を行い、第１の酸
化物半導体膜１０４をＣＡＡＣ－ＯＳ膜とする。また、当該加熱処理により、第１の酸化
物半導体膜１０４中の水（水酸基を含む）や水素などの不純物を除去することができる。
第１の加熱処理は、窒素、希ガス、酸素、窒素又は希ガスと酸素の混合ガス、または乾燥
空気から選ばれた雰囲気で行えばよい。第１の加熱処理の温度は、４００℃以上８００℃
以下、好ましくは５５０℃以上７５０℃以下とする。また、加熱時間は１分以上２４時間
以下とする。本実施の形態では、第１の加熱処理として、窒素雰囲気下で７００℃、１時
間の熱処理を行い、脱水化または脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気
にすることで酸化物半導体膜内部に酸素を供給し、上述の水や水素などの除去により生じ
る酸素欠損を補填することができるため、第１の酸化物半導体膜１０４を、ｉ型化または
実質的にｉ型化することができる。
なお、第１の加熱処理で用いる、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希
ガスには、水素、水、水酸基、水素化物などの不純物が含まれないことが好ましい。また
は、加熱処理装置に導入する窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好まし
い。また、水が２０ｐｐｍ以下の超乾燥空気中で、さらに好ましくは水が１ｐｐｍ以下の
超乾燥空気中で、第１の加熱処理を行ってもよい。このような第１の加熱処理によって第
１の酸化物半導体膜中の水（水酸基を含む）や水素などを除去することができる。
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体か
らの熱伝導または熱輻射によって、被処理物を加熱する装置などを用いることができる。
例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装
置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装
置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアーク
ランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の
輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱
処理を行う装置である。
上述の工程を経て形成された第１の酸化物半導体膜１０４は、酸素欠損が少なく、また、
膜中の水素や水が除去されたＣＡＡＣ－ＯＳ膜となる。なお、本実施の形態では第１の酸
化物半導体膜１０４としてＣＡＡＣ－ＯＳ膜の形成例を記載したが、勿論これに限定され
ることはない。なお、第１の酸化物半導体膜１０４は、少なくとも表面（つまり、後の工
程にて形成される第２の酸化物半導体膜１０６との界面）から厚さ方向に対して３ｎｍ以
上の範囲、望ましくは５ｎｍ以上の範囲が結晶化していることが好ましい。
次に、第１の酸化物半導体膜１０４上に、第２の酸化物半導体膜１０６を形成する（図２
（Ｂ）参照）。
第１の酸化物半導体膜１０４上に成膜される第２の酸化物半導体膜１０６は、前述した第
１の酸化物半導体膜１０４と同様の材料を用いることができる。
ここで成膜する第２の酸化物半導体膜１０６は、第１の酸化物半導体膜１０４を構成する
元素から、窒素、リン、または窒素とリンを除いた構成の膜を用いることが好ましい。こ
れにより、第２の酸化物半導体膜１０６は第１の酸化物半導体膜１０４を種結晶として結
晶成長を行いやすくできるため、格子定数を近接したもの（ミスマッチが１％以下、好ま
しくは０．７％以下）にでき、両者の界面に存在する未結合手を効果的に減少させること
ができる。ただし、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６の界面が
、同一の軸配向性を持ち、近接した格子定数（ミスマッチが１％以下）を有していれば、
第１の酸化物半導体膜１０４と異なる材料（異なるターゲット）を用いても良い。
なお、第２の酸化物半導体膜１０６は、バンドギャップ値を第１の酸化物半導体膜１０４
のバンドギャップ値より０．２ｅＶ以上大きくする必要があり、望ましくは０．４ｅＶ以
上大きくすることが好ましい。また、第１の酸化物半導体膜１０４の伝導帯準位を第２の
酸化物半導体膜１０６の伝導帯準位より低い状態とする。このように、第２の酸化物半導
体膜１０６のバンドギャップ値を第１の酸化物半導体膜１０４のバンドギャップ値と比較
して差を持たせることにより、図１２に示すバンド図のように、第２の酸化物半導体膜１
０６と接する第１の酸化物半導体膜１０４の界面近傍（つまり、バンドギャップが小さい
酸化物半導体膜の界面近傍）にキャリア（図１２の黒丸部分）が流れる。なお、第２の酸
化物半導体膜１０６の膜種は、第１の酸化物半導体膜１０４のバンドギャップ値を参考に
、バンドギャップ値が０．２ｅＶ以上大きな膜、好ましくはバンドギャップ値が０．４ｅ
Ｖ以上大きな膜の中から、適宜選定すればよい。
第１の酸化物半導体膜１０４を構成する元素から、窒素、リン、または窒素とリンを除い
た構成の膜を、第２の酸化物半導体膜１０６として成膜した場合、第１の酸化物半導体膜
１０４を種結晶として結晶成長を行いやすくなる。また、実質的な膜厚を増加させること
ができるため、パワーデバイスなどの用途には好適である。さらに、密着性などの界面物
性や電気的特性も良好となる。
本実施の形態では、第２の酸化物半導体膜１０６をスパッタ法で作製するためのターゲッ
トとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有す
る金属酸化物ターゲットを用いる。スパッタ法による成膜は、前述した基板１００上への
第１の酸化物半導体膜１０４の成膜と同様に行えばよいが、使用ガスについては、希ガス
（代表的にはアルゴン）、酸素、または、希ガス（代表的にはアルゴン）と酸素との混合
ガスを用いて成膜する。なお、水素、水、水酸基、水素化物などの不純物が、濃度ｐｐｍ
程度（望ましくは濃度ｐｐｂ程度）にまで除去された高純度ガスを用いることが好ましい
。本実施の形態では、スパッタガスとして酸素を用い、４０ｓｃｃｍの流量でスパッタ装
置に供給を行いながら成膜を行った。
そして、第１の酸化物半導体膜１０４と同様に、第２の酸化物半導体膜１０６に対して第
２の熱処理を行い、第２の酸化物半導体膜１０６を、酸素欠損が少なく、また、膜中の水
素や水が除去されたＣＡＡＣ－ＯＳ膜とする。
第２の加熱処理は、４００℃以上８００℃以下の温度と、窒素、希ガス、酸素、窒素又は
希ガスと酸素の混合ガス、または乾燥空気からそれぞれ選ばれた温度と雰囲気の組み合わ
せからなる一つ又は複数の加熱処理条件で行う。第２の酸化物半導体膜を結晶化させるた
めの加熱時間は１分以上２４時間以下とし、電気炉等の熱処理装置を用いる場合は、好ま
しくは５時間以上２０時間以下とし、代表的には１０時間とする。また、ＲＴＡ装置等の
急速熱処理装置を用いる場合は、１分以上３０分以下、好ましくは１分以上１０分以下と
し、代表的には５分とする。
なお、本実施の形態では、第２の酸化物半導体膜１０６の結晶化と脱水化または脱水素化
を促進させるための第１のステップと、結晶化した第２の酸化物半導体膜１０６の酸素欠
損を補填するための第２のステップの２段階で第２の加熱処理を行う。この場合、第１の
ステップの温度は５５０℃以上８００℃以下が好ましく、６００℃以上７５０℃以下がよ
り好ましい。また、第２のステップの温度は４００℃以上６００℃以下が好ましく、４５
０℃以上５５０℃以下がより好ましい。
第１のステップでは、雰囲気を窒素とし、ＲＴＡ装置を用いて６５０℃で６分間の加熱処
理を行う。第２のステップでは酸素と窒素の混合ガス雰囲気下で４５０℃、６０分間の加
熱処理を行う。ステップ数は、この２回に限らず適宜条件を整えて増やしても良い。例え
ば、第１のステップ条件と第２のステップ条件を繰り返しても良い。ただし、窒素や希ガ
ス雰囲気での高温の加熱処理は酸素欠損を増加させることがあるため、酸素を含む雰囲気
を用いた加熱処理条件で終えると良い。また、酸素を含む雰囲気を用いた加熱処理条件で
は、雰囲気中の酸素濃度を加熱処理時間の経過とともに増加させても良い。また、第１の
ステップの雰囲気に酸素を含むガスを用い、酸素欠損を補いながら結晶化及び脱水化また
は脱水素化の促進を行っても良く、その場合は、第２のステップ以降を省いても良い。
この様に酸素を含む雰囲気下で一定温度での熱処理を行うことにより、酸化物半導体中の
酸素欠損に酸素を効率良く補填することができる。
なお、第２の加熱処理においても、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、とすることが好ましい。また、水が２０ｐｐｍ以下の超乾燥空気中で、さ
らに好ましくは、水が１ｐｐｍ以下の超乾燥空気中で、第２の加熱処理を行っても良い。
このような第２の加熱処理によって第２の酸化物半導体膜１０６中の酸素欠損を補填する
ことができる。よって、ｉ型化または実質的にｉ型化された第２の酸化物半導体膜１０６
を形成できる。
また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素又は酸素を含む雰囲気とする方法を用いてもよい。窒素雰囲気で結晶化及び脱水化又は
脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第２の酸化物半導体
膜１０６内部に酸素を供給することができる。
この様に、第２の加熱処理を行うことにより、第１の酸化物半導体膜１０４を種結晶とし
て、第１の酸化物半導体膜１０４上に形成された第２の酸化物半導体膜１０６が結晶化し
やすくなる。また、第２の加熱処理によって、第１の酸化物半導体膜１０４をさらに高い
配向性を有する結晶膜とすることができる。なお、第２の酸化物半導体膜１０６は、必ず
しも膜全体が結晶化される必要はなく、少なくとも第１の酸化物半導体膜１０４との界面
から厚さ方向に対して３ｎｍ以上の範囲、望ましくは５ｎｍ以上の範囲が結晶化している
ことが好ましい。
また、第１の酸化物半導体膜１０４が絶縁層１０２との界面に非晶質領域を有するような
構造の場合、第２の加熱処理を行うことにより、第１の酸化物半導体膜１０４の表面に形
成されている結晶領域から第１の酸化物半導体膜の下面に向かって結晶成長が行われ、該
非晶質領域が結晶化される場合もある。なお、絶縁層１０２を構成する材料や、熱処理の
条件などによっては、該非晶質領域が残存する場合もある。
第１の酸化物半導体膜１０４を構成する元素から、窒素、リン、または窒素とリンを除い
た構成の膜を、第２の酸化物半導体膜１０６として成膜した場合、第１の酸化物半導体膜
１０４上に形成された第２の酸化物半導体膜１０６は、第１の酸化物半導体膜１０４を結
晶成長の種として、第２の酸化物半導体膜１０６の表面に向かって上方に結晶成長する傾
向がある。
なお、第２の加熱処理に用いる加熱処理装置には第１の加熱処理と同様の条件を用いるこ
とができる。
このように、第１の酸化物半導体膜１０４上に第２の酸化物半導体膜１０６を接して形成
することにより、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６の界面にお
いて、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６が有する未結合手が
結合し合う。更に、本実施の形態のように、第１の酸化物半導体膜１０４を構成する元素
から、窒素、リン、または窒素とリンを除いた構成の膜を、第２の酸化物半導体膜１０６
として用いることで、第１の酸化物半導体膜１０４の結晶領域を種として第２の酸化物半
導体膜１０６が形成されるため結晶成長を行いやすく、界面における未結合手がより効率
的に結合される。
なお、本実施の形態では、第１の酸化物半導体膜１０４を種結晶として第２の酸化物半導
体膜１０６を形成する内容を記載したが、第１の酸化物半導体膜１０４を必ずしも種結晶
として用いる必要はない。
次に、フォトレジストマスクを用いたエッチングなどの方法によって第１の酸化物半導体
膜１０４及び第２の酸化物半導体膜１０６を加工して、島状の第１の酸化物半導体膜１０
４ａ及び島状の第２の酸化物半導体膜１０６ａの積層構造を有する酸化物半導体層１０８
を形成する（図２（Ｃ）参照）。
上記のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い
。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状
にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング
液、エッチング時間、温度等）は適宜設定する。
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（
塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス
、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフ
ルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）や、これらのガス
にヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良
い。
また、ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝
酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：
水＝５：２：２）などがある。また、ＩＴＯ－０７Ｎ（関東化学社製）などのエッチング
液を用いてもよい。
次に、第２の酸化物半導体膜１０６ａに接するように導電層１１０を形成する（図２（Ｄ
）参照）。
導電層１１０は、スパッタ法などのＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用い
て形成することができる。また、導電層１１０は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合
金等を用いて形成することができる。また、導電層１１０は、マンガン、マグネシウム、
ジルコニウム、ベリリウムのいずれか一つまたは複数を含む材料を用いてもよい。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素を一つ又は複数含有させた材料を用いてもよい。また、導電
層１１０の他の材料として、窒化チタン、窒化タンタルなどのバリア性の高い材料を用い
てもよい。窒化チタン膜や窒化タンタル膜などのバリア性の高い材料を、第２の酸化物半
導体膜１０６ａと接する部分に用いることで、第２の酸化物半導体膜１０６ａへの不純物
の侵入を抑制し、トランジスタ特性への悪影響を抑えることができる。
また、導電層１１０は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化
物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物（ＩＴＯと略記す
る場合がある）、インジウム亜鉛酸化物、または、これらの金属酸化物材料にシリコン若
しくは酸化シリコンを含有させたものを用いることができる。
導電層１１０は、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層
された三層の積層構造とすることが好ましい。また、導電層１１０はアルミニウム層とタ
ングステン層を積層した二層の積層構造、銅層とタングステン層を積層した二層の積層構
造、アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論
、単層、または４層以上の積層構造としてもよい。本実施の形態では、チタン膜の単層構
造を適用する。チタン膜の単層構造を用いると、後のエッチングの際に良好なテーパー形
状を形成するエッチングを実現することができる。
次に、導電層１１０を選択的にエッチングして、ソース電極層１１０ａ、及びドレイン電
極層１１０ｂを形成する（図２（Ｅ）参照）。なお、本明細書では図２（Ｅ）のように、
左側に形成された電極をソース電極層１１０ａ、右側に形成された電極をドレイン電極層
１１０ｂとしているが、逆であっても問題ない。
エッチングに用いるフォトレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光や
ＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光
を行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ
Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行うのが好適である。超紫外線に
よる露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチ
ャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能である。こ
のような方法でチャネル長を小さくすることにより、動作速度を向上させることもできる
。また、上記酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、微細化
による消費電力の増大を抑制できる。
導電層１１０のエッチングの際には、第２の酸化物半導体膜１０６ａが除去されないよう
に、それぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング
条件によっては、当該工程において、第２の酸化物半導体膜１０６ａの一部がエッチング
され、溝部（凹部）を有する酸化物半導体層となることもある。
また、第１の酸化物半導体膜１０４ａおよび第２の酸化物半導体膜１０６ａの側面におい
て、ソース電極層１１０ａ、またはドレイン電極層１１０ｂと接する部分が非晶質状態と
なることもある。
次に、第２の酸化物半導体膜１０６ａに接するゲート絶縁層１１２を形成する（図３（Ａ
）参照）。ゲート絶縁層１１２は、プラズマＣＶＤ法やスパッタ法等を用いて形成するこ
とができる。また、ゲート絶縁層１１２は、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸
化アルミニウム、酸化ハフニウム、酸化タンタルなどを用いて形成することが好ましい。
なお、ゲート絶縁層１１２は、単層構造としても良いし、積層構造としても良い。積層構
造とする場合は、酸化物半導体と接する層を上記材料とし、その上に窒化珪素膜を積層す
ることもできる。ゲート絶縁層１１２の厚さは特に限定されないが、例えば、１０ｎｍ以
上５００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下とすることができる。
本実施の形態では、スパッタ法により、酸素雰囲気下で酸化珪素膜を成膜してゲート絶縁
層１１２を形成する。ゲート絶縁層１１２の成膜時に第２の酸化物半導体膜１０６ａの一
部に対して酸素を供給することができる。
また、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる高密度プラズマ装置を用い
、緻密で絶縁耐圧の高い高品質なゲート絶縁層１１２を形成してもよい。
その後、不活性ガス雰囲気下、または酸素雰囲気下で第３の加熱処理を行ってもよい。第
３の加熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以
下とする。例えば、酸素を含む雰囲気下で２５０℃、１時間の熱処理を行えばよい。第３
の加熱処理を行うと、第２の酸化物半導体膜１０６ａに酸素が供給され、第２の酸化物半
導体膜１０６ａ中の酸素欠損を補填することができる。
次に、ゲート絶縁層１１２を介して第１の酸化物半導体膜１０４ａ及び第２の酸化物半導
体膜１０６ａと重畳する領域に、ゲート電極１１４を形成する（図３（Ｂ）参照）。ゲー
ト電極１１４は、ゲート絶縁層１１２上に導電層を形成した後に、当該導電層を選択的に
エッチングすることによって形成することができる。
上記導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて形成することができる。また、導電層は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合
金等を用いて形成することができる。また、上述した元素の窒化物である、窒化チタン、
窒化タンタルなどを用いて形成しても良い。マンガン、マグネシウム、ジルコニウム、ベ
リリウムのいずれか一つまたは複数を含む材料を用いてもよい。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた元素を一つまたは複数含有させた材料を用いてもよい。
次に、ゲート絶縁層１１２およびゲート電極１１４上に、第１の層間絶縁層１１６を形成
する（図３（Ｃ）参照）。第１の層間絶縁層１１６は、プラズマＣＶＤ法などを用いて形
成することができる。本実施の形態では、プラズマＣＶＤ法により得られる窒化物絶縁層
の一つである窒化珪素膜を用いる。
なお、第１の層間絶縁層１１６形成後に、第４の加熱処理を行ってもよい。第４の加熱処
理は、窒素雰囲気下、１５０℃以上４５０℃以下、好ましくは２５０℃以上４４０℃以下
で行う。また、第４の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気、希ガス雰囲
気、乾燥空気雰囲気で行えばよい。
以上の工程により、開示する発明の一態様に係る、トップゲート構造のトランジスタ１２
０を形成できる。
なお、第１の層間絶縁層１１６上に更に第２の層間絶縁層１１８を形成して平坦化処理を
行ってもよい（図３（Ｄ）参照）。第２の層間絶縁層１１８は、ＰＶＤ法やＣＶＤ法など
を用いて酸化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化
タンタル等の無機絶縁材料を含む材料を用いて形成する。また、平坦化処理に用いる層間
絶縁層の材料として、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、
エポキシ等の有機樹脂を用いることもできる。なお、本実施の形態では、第１の層間絶縁
層１１６と第２の層間絶縁層１１８の積層構造としているが、本発明の一態様はこれに限
定されない。１層としても良いし、３層以上の積層構造としても良い。
第２の層間絶縁層１１８により平坦化処理を行うことで、トランジスタ１２０上に電極や
配線などを好適に形成することができる。
図１（Ｂ）に示すトランジスタ１２０は、基板１００上に絶縁層１０２を介して設けられ
た、第１の酸化物半導体膜１０４ａ及び第２の酸化物半導体膜１０６ａを有する酸化物半
導体層１０８と、酸化物半導体層１０８上に形成されたゲート絶縁層１１２と、ゲート絶
縁層１１２を介して酸化物半導体層１０８と重畳する領域に形成されたゲート電極１１４
と、酸化物半導体層１０８と電気的に接続された一対のソース電極層１１０ａ及びドレイ
ン電極層１１０ｂを有する。
なお、図示されていないが、ソース電極層１１０ａ、ドレイン電極層１１０ｂは、ゲート
絶縁層１１２、第１の層間絶縁層１１６及び第２の層間絶縁層１１８の一部を開口して形
成されたコンタクトホールを用い、導電性を有する配線層を介して第２の層間絶縁層１１
８上に電気的に取り出されてもよい。また、ゲート電極１１４についても、第１の層間絶
縁層１１６及び第２の層間絶縁層１１８の一部を開口して形成されたコンタクトホールを
用い、導電性を有する配線層を介して第２の層間絶縁層１１８上に電気的に取り出されて
もよい。
また、第１の酸化物半導体膜１０４ａおよび第２の酸化物半導体膜１０６ａでは、一般的
なシリコンウェハにおけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分
に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．
４５×１０１０／ｃｍ３未満）をとる。また、ドレイン電圧が１Ｖから１０Ｖの範囲のい
ずれかの電圧において、オフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソース
ドレイン間に流れる電流）が、チャネル長１０μｍであり、酸化物半導体層の合計膜厚３
０ｎｍの場合において、１×１０－１３Ａ以下、またはオフ電流密度（オフ電流をトラン
ジスタのチャネル幅で除した数値）は１０ａＡ（ａ（アト）は１０－１８倍を示す）／μ
ｍ以下、好ましくは１ａＡ／μｍ以下、更に好ましくは１００ｚＡ（ｚ（ゼプト）は１０
－２１倍を示す）／μｍ以下にすることができる。なお、オフ電流とドレイン電圧との値
が分かればオームの法則からトランジスタがオフのときの抵抗値（オフ抵抗Ｒ）を算出す
ることができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式
（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω
・ｍ以上（又は１×１０１０Ω・ｍ以上）が好ましい。ここで、断面積Ａは、チャネル形
成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる
。
また、加熱して第１の層間絶縁層１１６に含まれる水素を、第１の酸化物半導体膜１０４
ａおよび第２の酸化物半導体膜１０６ａに拡散させるため、水素の拡散する量によっては
、キャリア濃度の値が１×１０１４／ｃｍ３以上１×１０１８／ｃｍ３未満をとりうる。
アモルファスシリコンのトランジスタのオフ電流が１０－１２Ａ程度であるのに対し、酸
化物半導体を用いたトランジスタのオフ電流は、その１００００分の１以下である。この
ように、高品質化されたバンドギャップの大きい酸化物半導体を用いることで、極めて優
れたオフ電流特性のトランジスタ１２０を得ることができる。
また、酸化物半導体層のうち、チャネル領域となる領域は、少なくとも平坦面を有してい
ることが好ましい。また、第１の酸化物半導体膜と第２の酸化物半導体膜は、同じｃ軸配
向をしている非単結晶体である。なお、第２の酸化物半導体膜表面の高低差は、ゲート電
極層と重畳する領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．２ｎｍ
以下）であることが好ましい。
なお、上述のトップゲート構造のトランジスタ（酸化物半導体素子）の作製方法では、ソ
ース電極層１１０ａ及びドレイン電極層１１０ｂは、酸化物半導体層１０８の第２の酸化
物半導体膜１０６ａの上側に接して形成されているが、第１の酸化物半導体膜１０４ａの
下側に接して形成されてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、実施の形態１にて記載した酸化物半導体層１０８の、異なる作製方法
について図４を用いて説明する。
＜本実施の形態における酸化物半導体層１０８の作製方法＞
まず、基板１００上に、絶縁層１０２を形成した後に、絶縁層１０２上に第１の酸化物半
導体膜１０４を成膜し、第１の加熱処理によって少なくとも第１の酸化物半導体膜１０４
の表面を含む領域を結晶化させる（図４（Ａ）参照）。図４（Ａ）は、実施の形態１の図
２（Ａ）に相当する。ここまでの処理については、実施の形態１と同様であるため、ここ
では説明を省略する。
次に、第１の酸化物半導体膜１０４に対して不純物添加処理４０５を行い（図４（Ｂ）参
照）、第１の酸化物半導体膜１０４の表面（後の工程にて、ゲート絶縁層１１２を形成す
る面）を含む膜中に、第２の酸化物半導体膜１０６として機能する不純物添加領域を形成
する（図４（Ｃ）参照）。なお、添加する不純物は、酸素、ボロン、アルミニウムのうち
少なくとも一種類以上を用いればよい。
当該不純物添加処理は、イオンドーピング装置やイオン注入装置を用いて行うことができ
る。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成され
た全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラ
ズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イ
オン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を
質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、不純物添加処理４０５として、イオンドーピング装置を用いて酸素（
Ｏ）ガスを第１の酸化物半導体膜１０４に照射する例について説明する。
酸素を原料ガスにする場合、加速電圧を１０ｋＶ～１００ｋＶの範囲で、ドーズ量を１×
１０１５ｉｏｎｓ／ｃｍ２～１×１０１７ｉｏｎｓ／ｃｍ２の範囲で不純物添加処理を行
い、第１の酸化物半導体膜１０４中に第２の酸化物半導体膜１０６を形成すればよい。
以上の工程により、実施の形態１の図２（Ｂ）と同様に、第１の酸化物半導体膜１０４及
び第２の酸化物半導体膜１０６の積層構造が形成される。その後の工程については、実施
の形態１と同様の方法にて進めればよいため、ここでは説明を省略する。
（実施の形態３）
本実施の形態では、実施の形態１にて記載した酸化物半導体層１０８の、異なる作製方法
について図５を用いて説明する。
＜本実施の形態における酸化物半導体層１０８の作製方法＞
まず、基板１００上に、絶縁層１０２を形成した後に、絶縁層１０２上に第２の酸化物半
導体膜１０６を成膜し、第２の加熱処理によって第２の酸化物半導体膜１０６を結晶化さ
せる（図５（Ａ）参照）。なお、実施の形態１と同じ符号を用いている構成要素について
は、成膜条件、使用材料及び加工方法などについては、実施の形態１と同じである。した
がって、ここでは説明を省略する。
次に、第２の酸化物半導体膜１０６に対して不純物添加処理５０５を行い（図５（Ｂ）参
照）、第２の酸化物半導体膜１０６の裏面（絶縁層１０２と接する面）を含む膜中に、第
１の酸化物半導体膜１０４として機能する不純物添加領域を形成する（図５（Ｃ）参照）
。なお、添加する不純物は、窒素、リンのうち少なくとも一種類以上を用いればよい。
当該不純物添加処理は、イオンドーピング装置やイオン注入装置を用いて行うことができ
る。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成され
た全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラ
ズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イ
オン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を
質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、不純物添加処理５０５として、イオンドーピング装置を用いて窒素（
Ｎ）ガスを第２の酸化物半導体膜１０６に照射する例について説明する。
窒素を原料ガスにする場合、加速電圧を１０ｋＶ～１００ｋＶの範囲で、ドーズ量を１×
１０１５ｉｏｎｓ／ｃｍ２～１×１０１７ｉｏｎｓ／ｃｍ２の範囲で不純物添加処理を行
い、第２の酸化物半導体膜１０６中に第１の酸化物半導体膜１０４を形成すればよい。
なお、窒素は不活性ガスであるため、イオン照射時の気体雰囲気制御や温度制御が容易で
あり、作業効率や安全性を向上させることができる。
以上の工程により、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６の積層
構造が形成される。その後の工程については、実施の形態１と同様の方法にて進めればよ
いため、ここでは説明を省略する。
（実施の形態４）
本実施の形態では、実施の形態１とは異なる形態の酸化物半導体素子およびその作製方法
について、図６乃至図７を用いて説明する。
＜本実施の形態における酸化物半導体素子の作製方法＞
図６は、本実施の形態の方法にて作製された半導体装置の構成の一例である、ボトムゲー
ト構造のトランジスタ４２０の図であり、図６（Ａ）及び図６（Ｂ）はそれぞれトランジ
スタ４２０の上面図及び断面図である。なお、図６（Ａ）では、煩雑になることを避ける
ため、構成要素の一部（例えば、基板１００など）を省略している。本実施の形態では、
トランジスタ４２０はキャリアが電子であるｎチャネル型のトランジスタであるものとし
て作製方法を説明するが、ｎチャネル型に限定されるものではない。
トランジスタ４２０の作製方法について図７を用いて以下の文章にて説明する。
まず、基板１００上に絶縁層１０２を形成し、絶縁層１０２上にゲート電極１１４を形成
し、ゲート電極１１４上にゲート絶縁層１１２を形成し、ゲート絶縁層１１２上にソース
電極層１１０ａ及びドレイン電極層１１０ｂを形成する（図７（Ａ）参照）。なお、実施
の形態１と同じ符号を用いている構成要素については、成膜条件、使用材料及び加工方法
などについては、実施の形態１と同じである。したがって、ここでは説明を省略する。
次に、ゲート絶縁層１１２上に、実施の形態１に記載した第２の酸化物半導体膜１０６を
成膜した後に第２の加熱処理を行い、少なくとも第２の酸化物半導体膜１０６の表面を含
む領域を結晶化させる。その後、実施の形態１に記載した第１の酸化物半導体膜１０４を
成膜した後に第１の加熱処理を行う。更に、第１の酸化物半導体膜１０４および第２の酸
化物半導体膜１０６に対してパターン形成を行い、島状の第１の酸化物半導体膜１０４ａ
及び島状の第２の酸化物半導体膜１０６ａを有する酸化物半導体層１０８を形成する（図
７（Ｂ）参照）。なお、実施の形態１と同じ符号を用いている構成要素については、成膜
条件、使用材料及び加工方法などについては、実施の形態１と同じである。したがって、
ここでは説明を省略する。
次に、酸化物半導体層１０８上に、第１の層間絶縁層１１６を形成することで開示する発
明の一態様に係る、ボトムゲート構造のトランジスタ４２０を形成できる。更に、実施の
形態１と同様に、第１の層間絶縁層１１６に接して平坦化を目的とした第２の層間絶縁層
１１８を形成してもよい（図７（Ｃ）参照）。なお、実施の形態１と同じ符号を用いてい
る構成要素については、成膜条件、使用材料及び加工方法などについては、実施の形態１
と同じである。したがって、ここでは説明を省略する。
図６に示すトランジスタ４２０は、基板１００上に絶縁層１０２を介して設けられたゲー
ト電極１１４と、ゲート電極１１４上に形成されたゲート絶縁層１１２と、ゲート絶縁層
１１２上に形成された、島状の第１の酸化物半導体膜１０４ａ及び島状の第２の酸化物半
導体膜１０６ａを有する酸化物半導体層１０８と、酸化物半導体層１０８と電気的に接続
された一対のソース電極層１１０ａ及びドレイン電極層１１０ｂを有する。
なお、図示されていないが、ソース電極層１１０ａ、ドレイン電極層１１０ｂは、第１の
層間絶縁層１１６及び第２の層間絶縁層１１８の一部を開口して形成されたコンタクトホ
ールを用い、導電性を有する配線層を介して第２の層間絶縁層１１８上に電気的に取り出
されてもよい。また、ゲート電極１１４は、ゲート絶縁層１１２、第１の層間絶縁層１１
６及び第２の層間絶縁層１１８の一部を開口して形成されたコンタクトホールを用い、導
電性を有する配線層を介して第２の層間絶縁層１１８上に電気的に取り出されてもよい。
また、第１の酸化物半導体膜１０４ａおよび第２の酸化物半導体膜１０６ａでは、一般的
なシリコンウェハにおけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分
に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．
４５×１０１０／ｃｍ３未満）をとる。また、ドレイン電圧が１Ｖから１０Ｖの範囲のい
ずれかの電圧において、オフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソース
ドレイン間に流れる電流）が、チャネル長１０μｍであり、酸化物半導体層の合計膜厚３
０ｎｍの場合において、１×１０－１３Ａ以下、またはオフ電流密度（オフ電流をトラン
ジスタのチャネル幅で除した数値）は１０ａＡ（ａ（アト）は１０－１８倍を示す）／μ
ｍ以下、好ましくは１ａＡ／μｍ以下、更に好ましくは１００ｚＡ（ｚ（ゼプト）は１０
－２１倍を示す）／μｍ以下にすることができる。なお、オフ電流とドレイン電圧との値
が分かればオームの法則からトランジスタがオフのときの抵抗値（オフ抵抗Ｒ）を算出す
ることができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式
（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω
・ｍ以上（又は１×１０１０Ω・ｍ以上）が好ましい。ここで、断面積Ａは、チャネル形
成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる
。
また、加熱して第１の層間絶縁層１１６に含まれる水素を、第１の酸化物半導体膜１０４
ａ及び第２の酸化物半導体膜１０６ａに拡散させるため、水素の拡散する量によっては、
キャリア濃度の値が１×１０１４／ｃｍ３以上１×１０１８／ｃｍ３未満をとりうる。
アモルファスシリコンのトランジスタのオフ電流が１０－１２Ａ程度であるのに対し、酸
化物半導体を用いたトランジスタのオフ電流は、その１００００分の１以下である。この
ように、高品質化されたバンドギャップの大きい酸化物半導体を用いることで、極めて優
れたオフ電流特性のトランジスタ４２０を得ることができる。
なお、上述のボトムゲート構造のトランジスタ（酸化物半導体素子）の作製方法では、ソ
ース電極層１１０ａ及びドレイン電極層１１０ｂは、第２の酸化物半導体膜１０６ａの下
側に接して形成されているが、第１の酸化物半導体膜１０４ａの上側に接して形成されて
もよい。
本実施の形態では、酸化物半導体層１０８を形成した後にパターン形成工程を行わないた
め、酸化物半導体層１０８は、パターン形成時のエッチング処理などによるダメージの影
響を受けることがない。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、実施の形態１とは異なる形態の酸化物半導体素子およびその作製方法
について、図８乃至図１０を用いて説明する。
＜本実施の形態における酸化物半導体素子の作製方法＞
図８は、本実施の形態の方法にて作製された半導体装置の構成の一例である、トランジス
タ７２０の図であり、図８（Ａ）及び図８（Ｂ）はそれぞれトランジスタ７２０の上面図
及び断面図である。なお、図８（Ａ）では、煩雑になることを避けるため、構成要素の一
部（例えば、基板１００など）を省略している。本実施の形態では、トランジスタ７２０
はキャリアが電子であるｎチャネル型のトランジスタであるものとして作製方法を説明す
るが、ｎチャネル型に限定されるものではない。
まず、基板１００上に、絶縁層１０２を形成した後に、絶縁層１０２上に第１の酸化物半
導体膜１０４を成膜し、第１の加熱処理によって少なくとも第１の酸化物半導体膜１０４
の表面を含む領域を結晶化させ、第１の酸化物半導体膜１０４上に第２の酸化物半導体膜
１０６を成膜し、第２の加熱処理によって第２の酸化物半導体膜１０６を結晶化させ、第
１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６をフォトレジストマスクを用
いたエッチングなどの方法によって加工して、島状の第１の酸化物半導体膜１０４ａ及び
島状の第２の酸化物半導体膜１０６ａの積層構造を有する酸化物半導体層１０８を形成す
る。（図９（Ａ）参照）。図９（Ａ）は、実施の形態１の図２（Ｃ）に相当する。ここま
での処理については、実施の形態１と同様であるため、ここでは省略する。
次に、ゲート絶縁層１１２を形成し、ゲート絶縁層１１２を介して第１の酸化物半導体膜
１０４ａ及び第２の酸化物半導体膜１０６ａと重畳する領域に、ゲート電極１１４を形成
する（図９（Ｂ）参照）。なお、実施の形態１と同じ符号を用いている構成要素について
は、成膜条件、使用材料及び加工方法などについては、実施の形態１と同じである。した
がって、ここでは説明を省略する。
次に、酸化物半導体層１０８を含む領域に対して不純物添加処理７０５を行う。これによ
り、酸化物半導体層１０８のうち、上部にゲート電極が形成されていない領域に対しては
ゲート絶縁層１１２を介して不純物が添加され、低抵抗領域７０７が形成される。また、
上部にゲート電極が形成されている領域については、ゲート電極１１４により不純物は添
加が遮られるため、低抵抗領域に側面を接する第１の酸化物半導体膜７０４ａ及び低抵抗
領域と側面を接する第２の酸化物半導体膜７０６ａを有する酸化物半導体層７０８が形成
される（図９（Ｃ）参照）。なお、添加する不純物は、アルゴン（Ａｒ）、クリプトン（
Ｋｒ）、キセノン（Ｘｅ）などの希ガス、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アン
チモン（Ｓｂ）などの第１５族元素から選択される元素のうち少なくとも一種類以上を用
いればよい。
当該不純物添加処理は、イオンドーピング装置やイオン注入装置を用いて行うことができ
る。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成され
た全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラ
ズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イ
オン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を
質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、不純物添加処理として、イオンドーピング装置を用いてアルゴン（Ａ
ｒ）ガスを酸化物半導体層７０８の形成部分を含む領域に対して照射する例について説明
する。
アルゴンを原料ガスにする場合、加速電圧を０．１ｋＶ～１００ｋＶの範囲で、ドーズ量
を１×１０１４ｉｏｎｓ／ｃｍ２～１×１０１７ｉｏｎｓ／ｃｍ２の範囲で照射して低抵
抗領域７０７を形成する。低抵抗領域７０７の抵抗率は、１×１０－４Ω・ｃｍ以上３Ω
・ｃｍ以下、望ましくは１×１０－３Ω・ｃｍ以上３×１０－１Ω・ｃｍ以下が好ましい
。また、ゲート電極１１４下部には低抵抗領域と側面を接する第１の酸化物半導体膜７０
４ａ及び低抵抗領域と側面を接する第２の酸化物半導体膜７０６ａを有する酸化物半導体
層７０８が自己整合的に形成される。
上述のように、低抵抗領域７０７及び酸化物半導体層７０８は、不純物添加処理７０５を
行うことにより、１つの膜（つまり、第１の酸化物半導体膜１０４ａ及び第２の酸化物半
導体膜１０６ａの積層膜）から自己整合的に形成される。このため、低抵抗領域７０７と
ゲート絶縁層１１２の界面及び酸化物半導体層７０８とゲート絶縁層１１２の界面は同一
平面である。
上述の低抵抗領域７０７の抵抗率の下限範囲は、イオンドーピング装置などを用いた不純
物注入により形成できる現実的な下限範囲であり、装置技術の進歩と共に下限値は更に小
さくなってもよい。また、低抵抗領域７０７の抵抗率を上述の上限範囲内に収めることに
より、後の工程にて形成されるソース電極層１１０ａ及びドレイン電極層１１０ｂとチャ
ネル形成領域の間の抵抗値を低く抑えることができるため、ソース電極層１１０ａとチャ
ネル領域間及びドレイン電極層１１０ｂとチャネル領域間におけるＯＮ電流値の低下を抑
制できる。したがって、ＯＮ／ＯＦＦ比の高い酸化物半導体素子を提供できる。
なお、アルゴンは不活性ガスであるため、イオン照射時の気体雰囲気制御や温度制御が容
易であり、作業効率や安全性を向上させることができる。
次に、フォトレジストマスクを用いたエッチングなどの方法によって、低抵抗領域７０７
上に形成されたゲート絶縁層１１２の一部に開口部７０９を形成する（図９（Ｄ）参照）
。
上記のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い
。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状
にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング
液、エッチング時間、温度等）は適宜設定する。
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（
塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス
、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフ
ルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）や、これらのガス
にヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良
い。
また、ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝
酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：
水＝５：２：２）などがある。また、ＩＴＯ－０７Ｎ（関東化学社製）などのエッチング
液を用いてもよい。
次に、導電層を成膜し、導電層を選択的にエッチングして、ソース電極層１１０ａ、及び
ドレイン電極層１１０ｂを形成する（図１０（Ａ）参照）。これにより、低抵抗領域７０
７に接してソース電極層１１０ａ、及びドレイン電極層１１０ｂが形成される。なお、本
明細書では図１０（Ａ）のように、左側に形成された電極をソース電極層１１０ａ、右側
に形成された電極をドレイン電極層１１０ｂとしているが、逆であっても問題ない。なお
、実施の形態１と同じ符号を用いている構成要素については、成膜条件、使用材料及び加
工方法などについては、実施の形態１と同じである。したがって、ここでは説明を省略す
る。
次に、ソース電極層１１０ａ、ドレイン電極層１１０ｂ、ゲート絶縁層１１２及びゲート
電極１１４上に、第１の層間絶縁層１１６を形成する。以上の工程により、開示する発明
の一態様に係る、トランジスタ７２０を形成できる。また、第１の層間絶縁層１１６上に
更に第２の層間絶縁層１１８を形成して平坦化処理を行ってもよい（図１０（Ｂ）参照）
。なお、実施の形態１と同じ符号を用いている構成要素については、成膜条件、使用材料
及び加工方法などについては、実施の形態１と同じである。したがって、ここでは説明を
省略する。
図８（Ｂ）に示すトランジスタ７２０は、基板１００上に絶縁層１０２を介して設けられ
た、第１の酸化物半導体膜７０４ａ及び第２の酸化物半導体膜７０６ａを有する酸化物半
導体層７０８と、酸化物半導体層７０８の側面に接して形成された低抵抗領域７０７と、
酸化物半導体層７０８及び低抵抗領域７０７上に形成されたゲート絶縁層１１２と、ゲー
ト絶縁層１１２を介して酸化物半導体層７０８と重畳する領域に形成されたゲート電極１
１４と、低抵抗領域７０７と電気的に接続された一対のソース電極層１１０ａ及びドレイ
ン電極層１１０ｂを有する。
なお、図示されていないが、ソース電極層１１０ａ、ドレイン電極層１１０ｂ及びゲート
電極１１４は、第１の層間絶縁層１１６及び第２の層間絶縁層１１８の一部を開口して形
成されたコンタクトホールを用い、導電性を有する配線層を介して第２の層間絶縁層１１
８上に電気的に取り出されてもよい。
また、第１の酸化物半導体膜１０４ａおよび第２の酸化物半導体膜１０６ａでは、一般的
なシリコンウェハにおけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分
に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．
４５×１０１０／ｃｍ３未満）をとる。また、ドレイン電圧が１Ｖから１０Ｖの範囲のい
ずれかの電圧において、オフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソース
ドレイン間に流れる電流）が、チャネル長１０μｍであり、酸化物半導体層の合計膜厚３
０ｎｍの場合において、１×１０－１３Ａ以下、またはオフ電流密度（オフ電流をトラン
ジスタのチャネル幅で除した数値）は１０ａＡ（ａ（アト）は１０－１８倍を示す）／μ
ｍ以下、好ましくは１ａＡ／μｍ以下、更に好ましくは１００ｚＡ（ｚ（ゼプト）は１０
－２１倍を示す）／μｍ以下にすることができる。なお、オフ電流とドレイン電圧との値
が分かればオームの法則からトランジスタがオフのときの抵抗値（オフ抵抗Ｒ）を算出す
ることができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式
（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω
・ｍ以上（又は１×１０１０Ω・ｍ以上）が好ましい。ここで、断面積Ａは、チャネル形
成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる
。
また、加熱して第１の層間絶縁層１１６に含まれる水素を、第１の酸化物半導体膜７０４
ａおよび第２の酸化物半導体膜７０６ａに拡散させるため、水素の拡散する量によっては
、キャリア濃度の値が１×１０１４／ｃｍ３以上１×１０１８／ｃｍ３未満をとりうる。
アモルファスシリコンのトランジスタのオフ電流が１０－１２Ａ程度であるのに対し、酸
化物半導体を用いたトランジスタのオフ電流は、その１００００分の１以下である。この
ように、高品質化されたバンドギャップの大きい酸化物半導体を用いることで、極めて優
れたオフ電流特性のトランジスタ７２０を得ることができる。
なお、本実施の形態では、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６の
材料を同じ材料としたが、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６の
材料を異なるものとしても良い。第１の酸化物半導体膜１０４と第２の酸化物半導体膜１
０６の材料を異なるものとする場合（いわゆるヘテロエピタキシャル成長の場合）には、
例えば、第１の酸化物半導体膜１０４に二元系金属酸化物であるＩｎ－Ｚｎ－Ｏを用い、
第２の酸化物半導体膜１０６に三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏを用いる構
成などを採用することができる。
また、酸化物半導体層のうち、チャネル領域となる部分は、少なくとも平坦面を有してい
ることが好ましい。なお、第２の酸化物半導体膜表面の高低差は、ゲート電極層と重畳す
る領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．２ｎｍ以下）である
ことが好ましい。
本実施の形態を用いることにより、第２の酸化物半導体膜７０６ａと接する第１の酸化物
半導体膜７０４ａの界面近傍の、未結合手の少ない領域にチャネル領域が形成される。こ
のため、光照射により閾値電圧に変化が生じることがなく、且つ移動度の高い酸化物半導
体素子を提供できる。
さらに、本実施の形態では、ソース電極層１１０ａ及びドレイン電極層１１０ｂとチャネ
ル形成領域の間の抵抗値を低く抑えることができるため、ソース電極層１１０ａとチャネ
ル領域間及びドレイン電極層１１０ｂとチャネル領域間におけるＯＮ電流値の低下を抑制
できる。したがって、ＯＮ／ＯＦＦ比の高い酸化物半導体素子を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本明細書に開示する酸化物半導体素子は、さまざまな電子機器（遊技機も含む）に適用す
ることができる。電子機器としては、例えば、テレビジョン装置、コンピュータ用などの
モニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、
携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響
再生装置、パチンコ機などの大型ゲーム機などが挙げられる。前述の実施の形態で説明し
た酸化物半導体素子を具備する電子機器の一例を図１１を用いて説明する。
図１１（Ａ）は、携帯型の情報端末であり、筐体１００１、筐体１００２、第１の表示部
１００３ａ、第２の表示部１００３ｂなどによって構成されている。第１の表示部１００
３ａおよび第２の表示部１００３ｂはタッチ入力機能を有するパネルとなっており、例え
ば図１１（Ａ）の左図のように、第１の表示部１００３ａに表示される選択ボタン１００
４により入力方法を選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世
代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、
図１１（Ａ）の右図のように第１の表示部１００３ａにはキーボード１００５が表示され
る。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能と
なる。
また、図１１（Ａ）に示す携帯型の情報端末は、図１１（Ａ）の右図のように、第１の表
示部１００３ａを備える筐体１００１と、第２の表示部１００３ｂを備える筐体１００２
を分離することができる。このため、必要に応じて筐体１００１のみ、または筐体１００
２のみを取り外して、より軽量な携帯型の情報端末として用いることができる。
図１１（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１１（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
さらに、図１１（Ａ）に示す筐体１００２にアンテナやマイク機能や無線機能を持たせ、
携帯電話として用いてもよい。
図１１（Ｂ）は、画像表示装置の一形態を示している。図１１（Ｂ）に示す画像表示装置
は、タッチ入力機能を備えた表示部１１０１を有しており、表示部１１０１は窓ガラスと
して機能している。本明細書に開示する酸化物半導体素子を用いて作製した画像表示装置
は、外部の光景が目視可能となるだけの十分な可視光透過率（例えば、５０％以上の可視
光透過率）を有して形成できる。このため、例えば図１１（Ｂ）の左図のように、表示部
１１０１は通常状態では窓ガラスとして機能しているが、表示部１１０１の表面に触れる
ことにより、図１１（Ｂ）の右図のように、必要な情報を表示部１１０１に表示すること
ができる。
また、表示部１１０１の一部に無線で情報を送受信できる機構を設けてもよい。例えば、
圧電振動子１１０２を表示部１１０１の一部に設置し、表示部１１０１に設けられた無線
機構により音信号を圧電振動子１１０２に送信し、圧電振動子１１０２に備えられた無線
機構により音信号を受信することにより、表示部１１０１を振動させて安定した大きさの
音を周囲にまんべんなく放射することができる。
図１１（Ｃ）は、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）の一形態を示
している。図１１（Ｃ）に示すゴーグル型ディスプレイは、眼鏡本体部１２０１に左目用
パネル１２０２ａ、右目用パネル１２０２ｂ及び画像表示ボタン１２０３が設けられてい
る。本明細書に開示する酸化物半導体素子を用いて作製した左目用パネル１２０２ａ及び
右目用パネル１２０２ｂは、外部の光景が目視可能となるだけの十分な可視光透過率（例
えば、５０％以上の可視光透過率）を有しているため、通常時は図１１（Ｃ）の左下図の
ように、使用者は通常の眼鏡と同様に周囲の風景を見ることができる。また、使用者が必
要な情報を得たい場合に画像表示ボタン１２０３を押すことにより、図１１（Ｃ）の右下
図のように、左目用パネル１２０２ａ、右目用パネル１２０２ｂの一方又は両方に画像が
表示される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１００ 基板
１０２ 絶縁層
１０４ 第１の酸化物半導体膜
１０４ａ 第１の酸化物半導体膜
１０６ 第２の酸化物半導体膜
１０６ａ 第２の酸化物半導体膜
１０８ 酸化物半導体層
１１０ 導電層
１１０ａ ソース電極層
１１０ｂ ドレイン電極層
１１２ ゲート絶縁層
１１４ ゲート電極
１１６ 第１の層間絶縁層
１１８ 第２の層間絶縁層
１２０ トランジスタ
４０５ 不純物添加処理
５０５ 不純物添加処理
４２０ トランジスタ
７０４ａ 第１の酸化物半導体膜
７０６ａ 第２の酸化物半導体膜
７０５ 不純物添加処理
７０７ 低抵抗領域
７０８ 酸化物半導体層
７０９ 開口部
７２０ トランジスタ
１００１ 筐体
１００２ 筐体
１００３ａ 第１の表示部
１００３ｂ 第２の表示部
１００４ 選択ボタン
１００５ キーボード
１１０１ 表示部
１１０２ 圧電振動子
１２０１ 眼鏡本体部
１２０２ａ 左目用パネル
１２０２ｂ 右目用パネル
１２０３ 画像表示ボタン

Claims (4)

  1. ゲート電極層と、
    前記ゲート電極層上の、酸化珪素を含む第１の層および窒化珪素を含む第２の層を有するゲート絶縁層と、
    前記第１の層の上面に接し、インジウムとガリウムと亜鉛と錫とを有し、かつ結晶性を有する第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上の、前記第１の酸化物半導体膜と異なる材料を有し、かつ結晶性を有する第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜の上面に接する領域を有し、チタンを有する第３の層と、前記第３の層上のアルミニウムを有する第４の層と、前記第４の層上のチタンを有する第５の層と、を有するソース電極層およびドレイン電極層と、
    前記第２の酸化物半導体膜上、前記ソース電極層上、および前記ドレイン電極層上の窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層上の有機樹脂を含む第２の絶縁層と、
    前記第１の絶縁層の開口および前記第２の絶縁層の開口を介して、前記ソース電極層または前記ドレイン電極層と電気的に接続された導電層と、を有する半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上の、酸化珪素を含む第１の層および窒化珪素を含む第２の層を有するゲート絶縁層と、
    前記第１の層の上面に接し、インジウムとガリウムと亜鉛と錫とを有し、かつｃ軸配向した結晶を有する第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上の、前記第１の酸化物半導体膜と異なる材料を有し、かつｃ軸配向した結晶を有する第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜の上面に接する領域を有し、チタンを有する第３の層と、前記第３の層上のアルミニウムを有する第４の層と、前記第４の層上のチタンを有する第５の層と、を有するソース電極層およびドレイン電極層と、
    前記第２の酸化物半導体膜上、前記ソース電極層上、および前記ドレイン電極層上の窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層上の有機樹脂を含む第２の絶縁層と、
    前記第１の絶縁層の開口および前記第２の絶縁層の開口を介して、前記ソース電極層または前記ドレイン電極層と電気的に接続された導電層と、を有する半導体装置。
  3. 請求項１又は２において、
    前記第１の酸化物半導体膜のバンドギャップの値は、前記第２の酸化物半導体膜のバンドギャップの値より０．２ｅＶ以上大きい半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１の酸化物半導体膜は、前記第２の酸化物半導体膜との界面から厚さ方向に３ｎｍ以上の範囲が結晶化している半導体装置。
JP2020147931A 2011-01-20 2020-09-03 半導体装置 Active JP7113874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022118495A JP7358577B2 (ja) 2011-01-20 2022-07-26 半導体装置
JP2023165206A JP2023165894A (ja) 2011-01-20 2023-09-27 酸化物半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011009745 2011-01-20
JP2011009745 2011-01-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019124899A Division JP6761080B2 (ja) 2011-01-20 2019-07-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022118495A Division JP7358577B2 (ja) 2011-01-20 2022-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2021007153A JP2021007153A (ja) 2021-01-21
JP7113874B2 true JP7113874B2 (ja) 2022-08-05

Family

ID=46543518

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012008743A Active JP5897910B2 (ja) 2011-01-20 2012-01-19 半導体装置の作製方法
JP2016031984A Active JP6174737B2 (ja) 2011-01-20 2016-02-23 半導体装置の作製方法
JP2016067612A Active JP6219433B2 (ja) 2011-01-20 2016-03-30 半導体装置
JP2017185588A Active JP6374584B2 (ja) 2011-01-20 2017-09-27 半導体装置
JP2018135783A Active JP6553782B2 (ja) 2011-01-20 2018-07-19 半導体装置
JP2019124899A Active JP6761080B2 (ja) 2011-01-20 2019-07-04 半導体装置
JP2020147931A Active JP7113874B2 (ja) 2011-01-20 2020-09-03 半導体装置
JP2022118495A Active JP7358577B2 (ja) 2011-01-20 2022-07-26 半導体装置
JP2023165206A Pending JP2023165894A (ja) 2011-01-20 2023-09-27 酸化物半導体素子

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2012008743A Active JP5897910B2 (ja) 2011-01-20 2012-01-19 半導体装置の作製方法
JP2016031984A Active JP6174737B2 (ja) 2011-01-20 2016-02-23 半導体装置の作製方法
JP2016067612A Active JP6219433B2 (ja) 2011-01-20 2016-03-30 半導体装置
JP2017185588A Active JP6374584B2 (ja) 2011-01-20 2017-09-27 半導体装置
JP2018135783A Active JP6553782B2 (ja) 2011-01-20 2018-07-19 半導体装置
JP2019124899A Active JP6761080B2 (ja) 2011-01-20 2019-07-04 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022118495A Active JP7358577B2 (ja) 2011-01-20 2022-07-26 半導体装置
JP2023165206A Pending JP2023165894A (ja) 2011-01-20 2023-09-27 酸化物半導体素子

Country Status (3)

Country Link
US (3) US8916867B2 (ja)
JP (9) JP5897910B2 (ja)
KR (5) KR101942701B1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716292B2 (ja) * 1988-08-12 1995-02-22 株式会社テック ワイヤ駆動装置
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI581431B (zh) 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102484987B1 (ko) * 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
WO2014061567A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
JP6220641B2 (ja) * 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102061306B1 (ko) 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
WO2017216682A1 (ja) * 2016-06-17 2017-12-21 株式会社半導体エネルギー研究所 スパッタリング装置およびトランジスタ
TWI811761B (zh) * 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
JP6665719B2 (ja) 2016-07-11 2020-03-13 株式会社デンソー 電源制御装置、及び電源システム
CN109791950A (zh) * 2016-10-21 2019-05-21 株式会社半导体能源研究所 半导体装置
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
JP7190443B2 (ja) 2017-11-24 2022-12-15 株式会社半導体エネルギー研究所 半導体材料
WO2019175698A1 (ja) 2018-03-12 2019-09-19 株式会社半導体エネルギー研究所 金属酸化物、及び金属酸化物を有するトランジスタ
US11552111B2 (en) 2018-04-20 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法
JPWO2021009620A1 (ja) * 2019-07-18 2021-01-21
JP7412924B2 (ja) 2019-08-26 2024-01-15 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
KR20210032739A (ko) 2019-09-17 2021-03-25 (주)모토닉 차단밸브 및 그가 적용된 레귤레이터
US11450748B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
DE102020130131A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren herstellungsverfahren
KR20230139545A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 메모리 셀

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152506A1 (en) 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20090224238A1 (en) 2008-03-07 2009-09-10 Samsung Electronics Co., Ltd. Transistor and method of manufacturing the same
JP2009275236A (ja) 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010186994A (ja) 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2523019B2 (ja) * 1989-06-30 1996-08-07 株式会社半導体エネルギー研究所 電界効果型半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3949193B2 (ja) 1996-08-13 2007-07-25 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4104701B2 (ja) 1997-06-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置
JP4236722B2 (ja) 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7318948B1 (en) * 2002-04-30 2008-01-15 United States Of America As Represented By The Secretary Of The Air Force Light transmissive films
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20130181210A1 (en) 2007-10-30 2013-07-18 Moxtronics, Inc. High-performance heterostructure fet devices and methods
JP2009224356A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102509736B (zh) * 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5371467B2 (ja) 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5791934B2 (ja) * 2010-04-02 2015-10-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009275236A (ja) 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
US20090152506A1 (en) 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009167087A (ja) 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
US20090224238A1 (en) 2008-03-07 2009-09-10 Samsung Electronics Co., Ltd. Transistor and method of manufacturing the same
JP2009218562A (ja) 2008-03-07 2009-09-24 Samsung Electronics Co Ltd トランジスタ及びその製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010186994A (ja) 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2022141904A (ja) 2022-09-29
JP6553782B2 (ja) 2019-07-31
JP7358577B2 (ja) 2023-10-10
KR20190133654A (ko) 2019-12-03
JP2019165262A (ja) 2019-09-26
US20160233342A1 (en) 2016-08-11
US9917206B2 (en) 2018-03-13
US9337347B2 (en) 2016-05-10
US20120187395A1 (en) 2012-07-26
JP2016136629A (ja) 2016-07-28
JP2018186295A (ja) 2018-11-22
KR101942701B1 (ko) 2019-01-29
KR20210071907A (ko) 2021-06-16
JP6761080B2 (ja) 2020-09-23
KR20120084678A (ko) 2012-07-30
KR20190009406A (ko) 2019-01-28
KR102194373B1 (ko) 2020-12-24
JP6374584B2 (ja) 2018-08-15
JP2018014530A (ja) 2018-01-25
JP2023165894A (ja) 2023-11-17
JP6219433B2 (ja) 2017-10-25
JP2012164978A (ja) 2012-08-30
KR20200141975A (ko) 2020-12-21
JP2016154251A (ja) 2016-08-25
JP5897910B2 (ja) 2016-04-06
US20150102347A1 (en) 2015-04-16
US8916867B2 (en) 2014-12-23
KR102264976B1 (ko) 2021-06-16
JP2021007153A (ja) 2021-01-21
JP6174737B2 (ja) 2017-08-02

Similar Documents

Publication Publication Date Title
JP7113874B2 (ja) 半導体装置
JP6750075B2 (ja) 半導体装置
JP7038238B2 (ja) 半導体装置
US9779937B2 (en) Manufacturing method of semiconductor device
JP6081838B2 (ja) 半導体装置、及び当該半導体装置を有する電子機器
JP5838059B2 (ja) 電子装置及びその作製方法
JP5940268B2 (ja) 結晶性酸化物半導体膜の作製方法
JP2014212309A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150