[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7190443B2 - 半導体材料 - Google Patents

半導体材料 Download PDF

Info

Publication number
JP7190443B2
JP7190443B2 JP2019555090A JP2019555090A JP7190443B2 JP 7190443 B2 JP7190443 B2 JP 7190443B2 JP 2019555090 A JP2019555090 A JP 2019555090A JP 2019555090 A JP2019555090 A JP 2019555090A JP 7190443 B2 JP7190443 B2 JP 7190443B2
Authority
JP
Japan
Prior art keywords
oxide
conductor
insulator
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019555090A
Other languages
English (en)
Other versions
JPWO2019102314A1 (ja
Inventor
舜平 山崎
正太 三本菅
靖正 山根
佑太 遠藤
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019102314A1 publication Critical patent/JPWO2019102314A1/ja
Priority to JP2022194011A priority Critical patent/JP7493576B2/ja
Application granted granted Critical
Publication of JP7190443B2 publication Critical patent/JP7190443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体材料、ならびに半導体装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、および記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３－１８６ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０ Ｓ．Ｉｔｏ ｅｔ ａｌ．，"Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１３，ｐ．１５１－１５４ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ ３，ｉｓｓｕｅ ９，ｐ．Ｑ３０１２－Ｑ３０２２ Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ ６４，ｉｓｓｕｅ １０，ｐ．１５５－１６４ Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ ５１，ｐ．０２１２０１－１－０２１２０１－７ Ｓ．Ｍａｔｓｕｄａ ｅｔ ａｌ．，"２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６－Ｔ２１７ Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ ４１，ｉｓｓｕｅ １，ｐ．６２６－６２９
酸化物半導体のキャリアは、酸素欠損内に取り込まれた水素によって主に形成されるといわれている。よって、酸化物半導体に存在する酸素欠損および水素の量を低減することで、該酸化物半導体のキャリア濃度を低減することができる、つまり、酸化物半導体を真性半導体にすることができる。
酸化物半導体中の水素を低減するには、脱水素化処理または脱水処理を行うことが有効である。しかしながら、当該処理を行うと、酸化物半導体中に酸素欠損が形成される。よって、酸化物半導体に存在する酸素欠損および水素の量を同時に制御するのは困難である。
上述の問題を鑑み、本発明の一態様は、新規な半導体材料を提供することを課題の一とする。また、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一とする。また、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、金属元素と、窒素と、を含む酸化物であって、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸化物の酸素欠損内に取り込まれている、または、金属元素の原子と結合している半導体材料である。
上記半導体材料において、酸化物のキャリア濃度は、５×１０１７ｃｍ－３未満であることが好ましい。また、上記半導体材料において、酸化物中の窒素の原子数の比率が、１．２ａｔｏｍｉｃ％未満であることが好ましい。
また、上記半導体材料において、酸化物に対して電子を照射した場合において、電子の累積照射線量が３．６×１０８ｅ－／ｎｍ２以下である場合に、酸化物の構造変化が観察されないことが好ましい。
また、上記半導体材料において、酸化物は、セリウム（Ｃｅ）を含むことが好ましい。
また、本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、酸化物と、酸化物上の第１の絶縁体と、第１の絶縁体上の導電体と、を有し、酸化物は金属元素と、窒素と、を含み、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸素欠損内に取り込まれている、または、金属元素の原子と結合している。
上記半導体装置において、酸化物のキャリア濃度は、５×１０１７ｃｍ－３未満であることが好ましい。また、上記半導体装置において、酸化物中の窒素の原子数の比率が、１．２ａｔｏｍｉｃ％未満であることが好ましい。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、第１の酸化物は、第１の領域、第２の領域、および第１の領域と第２の領域とに接する第３の領域を有し、第１の領域は、第１の導電体と重畳し、第２の領域は、第２の導電体と重畳し、第３の領域は、第１の絶縁体、および第２の酸化物を介して、第３の導電体と重畳する領域を有し、第２の絶縁体は、第１の導電体の側面、第２の導電体の側面、および第３の領域を露出する開口を有し、第３の導電体は、第２の酸化物、および第１の絶縁体を介して、開口内に配置され、第１の酸化物は金属元素と、窒素と、を含み、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸素欠損内に取り込まれている、または、金属元素の原子と結合している。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、を有し、第１の酸化物は、第１の領域、第２の領域、および第１の領域と第２の領域とに接する第３の領域を有し、第１の領域は、第１の導電体と重畳し、第２の領域は、第２の導電体と重畳し、第３の領域は、第１の絶縁体、および第２の酸化物を介して、第３の導電体と重畳する領域を有し、第２の絶縁体は、第３の絶縁体を介して、第１の導電体、および第２の導電体と重畳し、かつ、第１の導電体の側面、第２の導電体の側面、および第３の領域を露出する開口を有し、第３の導電体は、第３の絶縁体、第２の酸化物、および第１の絶縁体を介して、開口内に配置され、第１の酸化物は金属元素と、窒素と、を含み、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸素欠損内に取り込まれている、または、金属元素の原子と結合している。
上記半導体装置において、第１の酸化物は、セリウム（Ｃｅ）を含む。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の酸化物と、第２の酸化物と、第３の酸化物と、第４の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、第１の酸化物は、第１の領域、第２の領域、および第１の領域と第２の領域とに接する第３の領域を有し、第１の領域は、第３の酸化物を介して、第１の導電体と重畳し、第２の領域は、第４の酸化物を介して、第２の導電体と重畳し、第３の領域は、第１の絶縁体、および第２の酸化物を介して、第３の導電体と重畳する領域を有し、第２の絶縁体は、第３の領域を露出する開口を有し、開口の側面と、第１の導電体、または第２の導電体の側面は、同一平面上であり、第３の導電体は、第２の酸化物、および第１の絶縁体を介して、開口内に配置され、第１の酸化物は金属元素と、窒素と、を含み、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸素欠損内に取り込まれている、または、金属元素の原子と結合している。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の酸化物と、第２の酸化物と、第３の酸化物と、第４の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、を有し、第１の酸化物は、第１の領域、第２の領域、および第１の領域と第２の領域とに接する第３の領域を有し、第１の領域は、第３の酸化物を介して、第１の導電体と重畳し、第２の領域は、第４の酸化物を介して、第２の導電体と重畳し、第３の領域は、第１の絶縁体、および第２の酸化物を介して、第３の導電体と重畳する領域を有し、第２の絶縁体は、第３の絶縁体を介して、第１の導電体、および第２の導電体と重畳し、かつ、第１の導電体の側面、第２の導電体の側面、および第３の領域を露出する開口を有し、第３の導電体は、第３の絶縁体、第２の酸化物、および第１の絶縁体を介して、開口内に配置され、第１の酸化物は金属元素と、窒素と、を含み、金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、窒素は、酸素欠損内に取り込まれている、または、金属元素の原子と結合している。
上記半導体装置において、第３の酸化物、および第４の酸化物は、第１の酸化物よりも、セリウム（Ｃｅ）の含有量が多い。
上記半導体装置において、第１の酸化物のキャリア濃度は、５×１０１７ｃｍ－３未満である。
上記半導体装置において、第１の酸化物において、窒素の原子数の比率が、１．２ａｔｏｍｉｃ％未満である。
上記半導体装置において、第１の酸化物に対して電子を照射した場合において、電子の累積照射線量が３．６×１０８ｅ－／ｎｍ２以下である場合に、酸化物の構造変化が観察されない。
本発明の一態様により、新規な半導体材料を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
キャリア濃度とスピン密度の推移を説明する図。 ＩｎＧａＺｎＯ４結晶モデルを説明する図。 原子緩和を行った後の原子配置を説明する図。 酸素欠損内に取り込まれた窒素を有する場合の状態密度図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の作製方法を示す断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る半導体装置の模式図。 本発明の一態様に係る記憶装置の模式図。 本発明の一態様に係る電子機器を示す図。 試料Ｂ１乃至試料Ｂ４のキャリア濃度を説明する図。 試料Ｃ１の高分解能断面ＴＥＭ像を示す図。 試料Ｃ２の高分解能断面ＴＥＭ像を示す図。 試料Ｃ３の高分解能断面ＴＥＭ像を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる形態で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された以外の接続関係も、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
本明細書において、酸化物、金属酸化物、化合物などを構成する元素の原子数比を示す場合、特段断りが無い限りは、その原子数比の近傍も含まれる場合がある。ここで、原子数比の近傍とは、各原子数を示す値の５０％以上１５０％以下の値を含めるものとする。例えば、元素Ａおよび元素Ｂの原子数比が［Ａ］：［Ｂ］＝２：１の場合、［Ａ］の比率の近傍として、１以上３以下を含み、［Ｂ］の比率の近傍として、０．５以上１．５以下を含むものとする。また、原子数比の近傍とは、各原子数を示す値の８０％以上１２０％以下の値を含めるものとする。例えば、元素Ａおよび元素Ｂの原子数比が［Ａ］：［Ｂ］＝２：１の場合、［Ａ］の比率の近傍として、１．６以上２．４以下を含み、［Ｂ］の比率の近傍として、０．８以上１．２以下を含むものとする。また、原子数比の近傍とは、各原子数を示す値の９０％以上１１０％以下の値を含めるものとする。例えば、元素Ａおよび元素Ｂの原子数比が［Ａ］：［Ｂ］＝２：１の場合、［Ａ］の比率の近傍として、１．８以上２．２以下を含み、［Ｂ］の比率の近傍として、０．９以上１．１以下を含むものとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
なお、本明細書等において、窒素を含む酸化物半導体も酸化物半導体と総称する場合がある。また、窒素を含む酸化物半導体を、酸窒化物半導体と呼称してもよい。
（実施の形態１）
以下では、本発明の一態様である酸化物半導体について、図１乃至図４を用いて説明する。
トランジスタは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態においてリーク電流が極めて小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
酸化物半導体をトランジスタのチャネル形成領域に用いる場合、キャリア濃度が低い、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることが好ましい。キャリア濃度が低い酸化物半導体をトランジスタのチャネル形成領域に用いることで、該トランジスタのオフ電流を小さく抑えることができる、または、該トランジスタの信頼性を向上させることができる。したがって、酸化物半導体のキャリア濃度を低減することは重要である。
酸化物半導体のキャリア（ｎ型半導体の場合は電子）は、酸素欠損内に取り込まれた水素、別言すると、酸素のサイトに位置した水素（ここでは、ＶＯＨまたはＨＯと表記する。）によって主に形成される。つまり、酸素欠損内に取り込まれた水素は、ドナーとして機能する。したがって、水素が酸素欠損内に取り込まれることで、トランジスタのしきい値電圧がマイナス側へシフトし、ノーマリーオンの特性となる。ここで、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことをいう。なお、酸素欠損内に取り込まれた水素とキャリア濃度の関係については、後述する。
酸化物半導体のキャリア濃度を低減するには、酸素欠損内に取り込まれた水素の量を低減するとよい。酸素欠損内に取り込まれた水素の量を低減することで、酸化物半導体をｉ型化または実質的にｉ型化することができる。なお、酸素欠損内に取り込まれた水素の量を低減するには、酸化物半導体に存在する酸素欠損または水素を低減するとよい。
酸素欠損内に取り込まれた水素の量を低減するには、酸化物半導体に存在する酸素欠損の量を低減するとよい。酸化物半導体に存在する酸素欠損の量を低減することで、酸化物半導体に存在する水素が酸素欠損内に取り込まれるのを防ぐことができる。酸素欠損を低減する方法として、例えば、酸化物半導体に酸素を供給する方法が挙げられる。
しかしながら、酸化物半導体に供給された酸素により、全ての酸素欠損が補償されるとは限らない。酸素欠損の大きさは、酸素原子の大きさよりも小さくなる場合があるためである。酸素欠損の大きさが酸素原子の大きさよりも小さい場合、酸化物半導体に供給された酸素が酸素欠損の近傍まで拡散しても、酸素欠損を補償し難くなる。なお、酸素欠損の大きさについては、後述する。
また、酸素欠損内に取り込まれた水素の量を低減するには、酸化物半導体に存在する水素の量、あるいは酸化物半導体近傍に存在する水素の量を低減するとよい。酸化物半導体に存在する水素は、酸素欠損内に位置する以外に、格子サイトでないところに位置する。水素原子の大きさは、酸素原子の大きさよりも小さいことから、格子サイトでないところに位置する水素は、酸化物半導体中を拡散しやすい。該水素は、酸素欠損の近傍まで拡散すると、酸素欠損内に取り込まれる場合がある。したがって、酸素欠損内に取り込まれた水素の量を低減するには、酸素欠損内に位置する水素、および格子サイトでないところに位置する水素を低減する必要がある。
酸化物半導体に存在する水素の量を低減するためには、脱水素化処理または脱水処理を行うことが有効である。しかしながら、当該処理を行うと、酸化物半導体中に酸素欠損が形成される。さらに、該処理では加熱処理を行うため、格子サイトでないところに位置する水素が酸化物半導体中を拡散する。該水素は、形成された酸素欠損の近傍まで拡散すると、酸素欠損内に取り込まれる場合がある。結果として、酸素欠損内に取り込まれた水素の量を低減することができない可能性がある。
酸化物半導体近傍に存在する水素の量を低減するためには、酸化物半導体近傍に位置する絶縁体または導電体の水素を低減すればよい。例えば、酸化物半導体近傍に絶縁体が位置する場合、当該絶縁体中の水素が酸化物半導体に拡散し、酸化物半導体中の酸素欠損内に取り込まれる場合がある。
以上より、酸化物半導体に存在する酸素欠損および水素の量を同時に制御するのは困難である。
そこで、酸化物半導体に窒素（Ｎ）を導入する。そうすることで、窒素が酸化物半導体に存在する酸素欠損内に取り込まれる場合がある。以降では、酸素欠損内に取り込まれた窒素をＶＯＮあるいはＮＯと表記する場合がある。酸素欠損内に取り込まれた窒素はキャリアを生成しない、つまり、酸素欠損内に取り込まれた窒素はドナーとして機能しない。したがって、窒素が酸素欠損内に取り込まれることで、酸化物半導体中のキャリア濃度を低減することができ、チャネル形成領域に当該酸化物半導体を用いたトランジスタをノーマリーオフの特性とすることができる。なお、酸素欠損内に取り込まれた窒素がキャリアを生成しないことについては後述する。
酸素欠損内に取り込まれた窒素の周りには、酸化物半導体を構成している金属元素の原子が存在する。つまり、酸素欠損内に取り込まれた窒素は、当該酸素欠損近傍に位置する金属原子と結合している。窒素原子と金属原子の結合は、例えば、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて評価することができる。なお、酸化物半導体に含まれる窒素の量によっては、窒素原子と金属原子の結合を示すピークが検出されない場合がある。
また、酸化物半導体に窒素を導入することで、酸素欠損内に取り込まれた水素の量を低減することができる。金属原子と水素原子との結合エネルギーと比べて、金属原子と窒素原子との結合エネルギーは大きい傾向がある。よって、酸素欠損内に取り込まれた水素は窒素と置換しやすく、酸素欠損内に取り込まれた窒素は水素と置換しにくい。したがって、酸化物半導体に導入した窒素が、酸素欠損内に取り込まれた水素と置換することで、酸素欠損内に取り込まれた水素の量を低減することができる。さらに、酸素欠損内に取り込まれた水素と比べて、酸素欠損内に取り込まれた窒素は熱などに対して安定である。
さらに、窒素が酸素欠損内に取り込まれることで、酸素欠損が拡散することを抑制することができる。酸素欠損は、半導体装置の製造工程における熱処理により拡散する場合がある。窒素が酸素欠損内に取り込まれることで、窒素が酸素欠損近傍に位置する金属原子と結合し、該酸素欠損が拡散することを抑制することができる。酸素欠損の拡散を抑制することで、酸素欠損および酸素欠損内に取り込まれた水素の存在する領域が拡大することを抑制することができる。なお、本明細書中では、窒素が酸素欠損内に取り込まれることで、酸素欠損の拡散を抑制することを、凍結（ｆｒｅｅｚｉｎｇ）と呼ぶ場合がある。
以上のように、酸化物半導体に窒素を導入することで、該酸化物半導体のキャリア濃度を低くすることができる。該酸化物半導体をトランジスタのチャネル形成領域に用いることで、該トランジスタのオフ電流を小さく抑えることができる、または、該トランジスタの信頼性を向上させることができる。さらに、該酸化物半導体中の酸素欠損および酸素欠損内に取り込まれた窒素は拡散しにくいため、該酸化物半導体を用いたトランジスタは、サーマルバジェットに対して安定であり、設計の自由度を高めることができる。サーマルバジェットとは、半導体装置の製造工程において、該半導体装置に加える温度の時間積分値のことをいう。
酸化物半導体中の窒素濃度を制御することで、金属酸化物のキャリア濃度を１×１０１８ｃｍ－３未満、好ましくは１×１０１７ｃｍ－３未満にすることができ、さらには１×１０１６ｃｍ－３以下になりうる。なお、酸化物半導体のキャリア濃度は、Ｈａｌｌ効果測定により評価することができる。
酸化物半導体中の窒素濃度は、窒素を導入してない酸化物半導体のキャリア濃度と同等またはそれ以上であることが好ましい。キャリア濃度を低くするには、酸素欠損内に取り込まれた水素の量を減らすことが有効である。酸化物半導体に導入された窒素は、酸素欠損内に取り込まれた水素と置換しやすい。しかしながら、導入した窒素の全てが、酸素欠損内に取り込まれた水素と置換するとは限らない。したがって、酸化物半導体中の窒素濃度は、窒素を導入してない酸化物半導体のキャリア濃度と同等またはそれ以上であることが好ましい。
また、酸化物半導体中の窒素濃度は、酸化物半導体中の水素濃度と同程度またはそれ以上であることが好ましい。酸化物半導体に導入された窒素は、酸素欠損内に取り込まれた水素と置換しやすい。よって、導入する窒素の量が酸素欠損内に取り込まれた水素の量よりも多いことで、酸素欠損内に取り込まれた水素の量を減らすことができる。さらに、格子サイトでないところに位置する水素が酸素欠損内に取り込まれるのを抑制するために、格子サイトでないところに位置する水素の量を低減した方が好ましい。したがって、酸化物半導体中の窒素濃度は、酸化物半導体中の水素濃度より高いことが好ましい。なお、格子サイトでないところに位置する水素は、酸素欠損内に取り込まれた窒素と結合してもキャリアを生成しない。したがって、酸化物半導体中の窒素濃度は、酸化物半導体中の水素濃度と同程度であってもよい。
酸化物半導体中の窒素濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上４×１０２１ａｔｏｍｓ／ｃｍ３以下が好ましい。さらには、１×１０１９ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下が好ましい。さらには、５×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３未満が好ましい。
または、酸化物半導体中の窒素の原子数の比率は、０．００１ａｔｏｍｉｃ％以上５ａｔｏｍｉｃ％以下が好ましい。さらには、０．０１ａｔｏｍｉｃ％以上３ａｔｏｍｉｃ％以下が好ましい。さらには、０．０５ａｔｏｍｉｃ％以上１．２ａｔｏｍｉｃ％未満が好ましい。本明細書等において、窒素の原子数の比率［ａｔｏｍｉｃ％］は、酸化物半導体を構成する金属元素、酸素、窒素それぞれの原子数の合計に対する、窒素の原子数の比率を示す。
窒素が導入された酸化物半導体は、結晶性を有することが好ましい。該酸化物半導体が結晶性を有することで、酸化物半導体としての物理的性質が安定するため、熱に強く、信頼性が高い酸化物半導体を提供することができる。
酸化物半導体の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析することができる。または、酸化物半導体の結晶性としては、電子線回折で評価することができる。例えば、電子線回折パターンにおいて、リング状に輝度の高い領域、およびリング状に輝度の高い領域内に、複数のスポットが観察される場合がある。
また、窒素を導入した酸化物半導体は、該酸化物半導体の構造が安定であることが好ましい。構造が安定である酸化物半導体とは、例えば、電子顕微鏡観察時の電子線照射によって結晶化が起こらない、または結晶構造が損なわれない酸化物半導体のことをいう。酸化物半導体に窒素を導入することでキャリア濃度を低減させることが可能になる一方、窒素を導入し過ぎると、酸化物半導体の構造が不安定になる場合がある。不安定な構造の酸化物半導体をトランジスタのチャネル形成領域に用いると、該トランジスタの動作や該トランジスタが発する熱などに伴い、進行性不良を引き起こす原因となるため、酸化物半導体の構造が安定であることは半導体装置の信頼性にとって重要である。
また、酸素欠損内に取り込まれた窒素は、格子サイトでないところに位置する水素と結合する場合がある。酸化物半導体に存在する酸素および窒素は、それぞれ－２価、－３価となりやすい。酸素欠損内に取り込まれた窒素は、酸素原子と置換した窒素とみなすことができる。そのため、酸素欠損内に取り込まれた窒素は電子が一つ足りない状態、つまり、不対電子を有すると推定される。そこで、酸素欠損内に取り込まれた窒素は、格子サイトでないところに位置する水素と結合することで、該窒素および該水素が安定化すると推測される。さらに、酸素欠損内に取り込まれた窒素と結合した水素は、キャリアを生成しないと推測される。
また、窒素を含む酸化物半導体に＋４価となりうる原子を添加することで、該酸化物半導体のキャリア濃度を調整することができる。＋４価となりうる原子として、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）などがある。特に、セリウムは、インジウム（Ｉｎ）のイオン半径とほぼ同じであることから、酸化物半導体のインジウムと置き換わりやすいと推測される。＋４価のセリウムが、＋３価のインジウムと置き換わることで、電子が一つ余る、つまり、キャリアが生成される。したがって、＋４価となりうる原子を添加する量を調整することにより、回路設計にあわせて、要求に見合う電気特性を有する半導体装置を容易に提供することができる。
＜酸素欠損内に取り込まれた水素とキャリア濃度の関係＞
ここでは、酸化物半導体のキャリア（電子）は、酸素欠損内に取り込まれた水素（ＶＯＨまたはＨＯと呼ぶ場合がある。）によって主に生成されることを、図１を用いて説明する。具体的には、酸化物半導体を成膜した試料に対してＨａｌｌ効果測定および電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定を行い、酸素欠損内に取り込まれた水素とキャリア濃度の関係について調査した。
以下に、作製した試料Ａ１乃至試料Ａ１７について説明する。
まず、石英基板上に、スパッタリング法によって、酸化物半導体を３５ｎｍの膜厚で成膜した。酸化物半導体は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いて、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍ、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電源０．５ｋＷ、基板温度３００℃の条件にて成膜した。
次に、窒素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。次に、酸素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。
次に、水素ガス流量５００ｓｃｃｍ、圧力１３３Ｐａの、水素を含む雰囲気（以下、水素雰囲気という。）にて１時間の加熱処理を行い、試料Ａ１乃至試料Ａ１７を作製した。なお、該加熱処理時の温度は、試料Ａ１が加熱処理無し、試料Ａ２が１００℃、試料Ａ３が１２５℃、試料Ａ４が１５０℃、試料Ａ５が１６０℃、試料Ａ６が１７０℃、試料Ａ７が１８０℃、試料Ａ８が１９０℃、試料Ａ９が２００℃、試料Ａ１０が２２５℃、試料Ａ１１が２５０℃、試料Ａ１２が２７５℃、試料Ａ１３が３００℃、試料Ａ１４が３２５℃、試料Ａ１５が３５０℃、試料Ａ１６が３７５℃、試料Ａ１７が４００℃とした。
以上により、試料Ａ１乃至試料Ａ１７を作製した。
上記の方法で作製した試料Ａ１乃至試料１７に対してＨａｌｌ効果測定を行い、酸化物半導体のキャリア濃度を算出した。ここで、Ｈａｌｌ効果測定とは、電流の流れている対象物に、電流の向きに対して垂直に磁場をかけることによって、電流と磁場の双方に垂直な方向に起電力が現れるＨａｌｌ効果を利用して、キャリア密度、移動度および抵抗率などの電気特性を測定する方法である。ここでは、Ｖａｎ ｄｅｒ Ｐａｕｗ法を用いたＨａｌｌ効果測定を行った。なお、Ｈａｌｌ効果測定には、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔを用いた。
図１に、水素雰囲気における加熱処理時の温度に対する、酸化物半導体のキャリア濃度の推移を示す。図１の横軸は、水素雰囲気における加熱処理時の温度［℃］であり、図１の第１の縦軸は、酸化物半導体のキャリア濃度［ｃｍ－３］である。図１では、酸化物半導体のキャリア濃度の測定値を菱形でプロットしている。図１から、水素雰囲気における加熱処理時の温度が高いほど、酸化物半導体のキャリア濃度が高くなることが分かった。
次に、試料Ａ１乃至試料Ａ１７について、下記の条件でＥＳＲ測定を行った。測定温度を室温とし、９．１５ＧＨｚの高周波電力（マイクロ波パワー）を２０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。なお、酸化物半導体が酸素欠損内に取り込まれた水素を有すると、ＥＳＲ測定にてｇ値が１．９３近傍に対称性を有する信号が現れる。よって、ｇ値が１．９３近傍に現れる信号より算出したスピン密度（以降、スピン密度（ｇ値＝１．９３）と表記する。）が高いほど酸素欠損内に取り込まれた水素の量が多いといえる。なお、スピン密度（ｇ値＝１．９３）の算出下限は、１．０×１０１７ｓｐｉｎｓ／ｃｍ３である。
図１に、水素雰囲気における加熱処理時の温度に対する、酸化物半導体のスピン密度（ｇ値＝１．９３）の推移を示す。図１の第２の縦軸は、酸化物半導体のスピン密度（ｇ値＝１．９３）［ｓｐｉｎｓ／ｃｍ３］である。図１では、スピン密度（ｇ値＝１．９３）の算出値を丸でプロットしている。図１から、水素雰囲気における加熱処理時の温度が高いほど、酸化物半導体のスピン密度（ｇ値＝１．９３）が高くなることが分かった。換言すると、水素雰囲気における加熱処理時の温度が高いほど、酸素欠損内に取り込まれた水素が増えることが分かった。なお、試料Ａ１６および試料Ａ１７では、ｇ値が１．９３近傍に現れる信号がブロードニングしたため、試料Ａ１６および試料Ａ１７のスピン密度を算出していない。
以上より、水素雰囲気における加熱処理時の温度が高いほど、酸化物半導体のキャリア濃度が高く、酸素欠損内に取り込まれた水素が増えることが分かった。そこで、キャリア濃度と酸素欠損内に取り込まれた水素の量との関係に注目すると、酸化物半導体のキャリア濃度が高いほど、酸素欠損内に取り込まれた水素が増える、つまり、酸化物半導体のキャリア濃度は、酸素欠損内に取り込まれた水素の量と正の相関があることが分かる。したがって、酸化物半導体のキャリアは、酸素欠損内に取り込まれた水素によって主に生成されることが分かる。
＜酸素欠損の大きさ＞
ここでは、酸素欠損の大きさは、酸素原子の大きさよりも小さくなる場合があることについて、計算を用いて説明する。
はじめに、図２に示すＩｎＧａＺｎＯ４結晶モデルにおいて、矢印で示した酸素原子を一つ取り除いた。酸素原子を一つ取り除いたモデルに対して原子緩和計算を行った。なお、図２に示す、酸素原子を一つ取り除く前のＩｎＧａＺｎＯ４結晶モデルは、１１２原子で構成されている。計算条件は、以下のとおりである。
第一原理計算には、ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ－ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた。また、交換相関汎関数には、Ｈｅｙｄ－Ｓｃｕｓｅｒｉａ－Ｅｒｎｚｅｒｈｏｆ（ＨＳＥ）ハイブリッド汎関数（ＨＳＥ０６）を用い、Ｐｅｒｄｅｗ－Ｂｕｒｋｅ－Ｅｒｎｚｅｒｈｏｆ（ＰＢＥ）汎関数には一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）を用い、イオンの電子状態擬ポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法を用いた。また、カットオフエネルギーは８００ｅＶとし、ｋ点はΓ点のみのグリッドを用いた。また、モデル全体の電荷状態は中性とした。
図３は、原子緩和計算を行った後の、酸素原子を一つ取り除いたモデルの原子配置である。図３（Ａ）は、ＩｎＧａＺｎＯ４結晶のｃ軸に対して垂直な方向から見た原子配置であり、図３（Ｂ）は、ＩｎＧａＺｎＯ４結晶のｃ軸に対して平行な方向から見た原子配置である。なお、図３（Ａ）および図３（Ｂ）に示す枠線は、周期境界を示している。また、図３に示す矢印は、原子緩和計算の前後で比較的変動量が大きかった原子の動いた方向を示す。
図３から、酸素欠損近傍に位置する金属原子は、酸素欠損の中心に近づいていることが分かった。したがって、酸素欠損の大きさは、酸素原子の大きさよりも小さくなる場合がある。
＜酸素欠損内に取り込まれた窒素＞
ここでは、酸素欠損内に取り込まれた窒素はキャリアを生成しないことについて、計算を用いて説明する。
はじめに、図２に示すＩｎＧａＺｎＯ４結晶モデルにおいて、矢印で示した一つの酸素原子を窒素原子に置換した。該窒素原子は、酸素欠損内に取り込まれた窒素に相当する。一つの酸素原子を窒素原子に置換したモデルに対して原子緩和計算を行い、続いて状態密度図を算出した。計算条件は、以下のとおりである。
第一原理計算には、ＶＡＳＰを用いた。また、交換相関汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ－Ｂｕｒｋｅ－Ｅｒｎｚｅｒｈｏｆ）を用い、イオンの電子状態擬ポテンシャルにはＰＡＷ法を用いた。また、カットオフエネルギーは８００ｅＶとし、ｋ点は２×２×３のグリッドを用いた。また、モデル全体の電荷状態は中性とした。
図４は、原子緩和計算を行った後の、一つの酸素原子を窒素原子に置換したモデルの状態密度図である。図４では、横軸は、エネルギー［ｅＶ］であり、縦軸は、状態密度［ｅＶ－１］である。図４において、実線はｕｐ ｓｐｉｎの状態密度を示し、破線はｄｏｗｎ ｓｐｉｎの状態密度を示す。なお、図４では、フェルミ準位（電子が占有した準位の中で最高の準位のエネルギー）が、横軸０ｅＶとなるよう調整した。
図４から、一つの酸素原子を窒素原子に置換した場合、フェルミ準位がバンドギャップ内に位置することを確認した。これは、電子が伝導帯内に存在しない、つまり、キャリアが生成されていないことを示す。したがって、酸素欠損内に取り込まれた窒素はキャリアを生成しない。
＜金属酸化物＞
以下では、本発明に係る酸化物半導体に適用可能な金属酸化物について説明する。該金属酸化物に窒素を導入することで、該金属酸化物のキャリア濃度が低い、ｉ型化（真性化）または実質的にｉ型化された金属酸化物（酸化物半導体）を提供することができる。または、熱に強く、信頼性が高い金属酸化物（酸化物半導体）を提供することができる。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。また、インジウムと、ガリウムと、亜鉛と、窒素と、を有する金属酸化物をＩＧＺＯＮｘと表記する場合がある。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が取り込まれることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造コストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ＣＡＡＣ－ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ－ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ－ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ｎｃ－ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ－ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該微小な領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ－ＩＧＺＯ、ｎｃ－ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ－ＩＧＺＯの薄膜およびｎｃ－ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ－ＩＧＺＯの薄膜またはｎｃ－ＩＧＺＯの薄膜を用いることが好ましい。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい。具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０－２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。
また、金属酸化物を用いたトランジスタのリーク電流が小さいという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが非特許文献８において提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が小さいという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図５乃至図７を用いて説明する。
＜半導体装置の構造１＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図５（Ａ）、図５（Ｂ）、および図５（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図５（Ａ）は上面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、および絶縁体２８４とを有する。
また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）とを有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３を有する。
トランジスタ２００は、第１のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、第１のゲート絶縁体として機能する絶縁体２５０と、第２のゲート絶縁体として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、絶縁体２７４と、を有する。
トランジスタ２００において、酸化物２３０は、上記実施の形態１に記載の酸化物半導体を用いることができる。該酸化物半導体を、酸化物２３０に用いることで、酸化物２３０における酸素欠損の生成を抑制することができる。従って、信頼性が高いトランジスタを提供することができる。また、トランジスタのキャリア濃度を調節できるため、設計自由度が向上する。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
絶縁体２１０、および絶縁体２１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体２１０は、水、水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体２１０は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体２１０として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体２１０よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。
例えば、絶縁体２１２は、絶縁体２１０よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体２０３は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお導電体２０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を２層以上の多層膜構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、導電体２０３は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。
トランジスタ２００において、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
絶縁体２１４、および絶縁体２１６は、絶縁体２１０または絶縁体２１２と同様に、層間膜として機能する。例えば、絶縁体２１４は、水、水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。また、例えば、絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５ａおよび導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体２０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、導電体２０５ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体２０５が配線の機能を兼ねる場合、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体２０３は、必ずしも設けなくともよい。なお、導電体２０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体としての機能を有する。
また、絶縁体２２２は、バリア性を有することが好ましい。絶縁体２２２がバリア性を有することで、トランジスタ２００の周辺部からトランジスタ２００への水素等の不純物の混入を抑制する層として機能する。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
例えば、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。酸化シリコンまたは酸化窒化シリコンとｈｉｇｈ－ｋ材料の絶縁体とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体２２０を得ることができる。
なお、図５には、第２のゲート絶縁体として、３層の積層構造を示したが、単層構造、または２層もしくは４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
また、図５に示す半導体装置は、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）と、酸化物２３０ｃ、絶縁体２５０、および導電体２６０と、が重畳する領域を有する。当該構造とすることで、オン電流が大きいトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
導電体２４０は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、タングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、導電体２４０を、図５では単層構造で示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体２４０上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体２７４を成膜する際に、導電体２４０が酸化することを抑制することができる。
上記バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成した窒化シリコンを用いてもよい。
上記バリア層を有することで、導電体２４０の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体２５０は、第１のゲート絶縁体として機能する。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体２５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、導電体２６０ａとして、酸化物２３０として用いることができる酸化物半導体を用いることができる。その場合、導電体２６０ｂをスパッタリング法で成膜することで、導電体２６０ａの電気抵抗値を低下させて導電体とすることができる。このようにして形成した導電体２６０ａをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２６０の上面および側面、絶縁体２５０の側面、および酸化物２３０ｃの側面を覆うように、絶縁体２７４を設けることが好ましい。なお、絶縁体２７４は、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
絶縁体２７４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２７４を有することで、絶縁体２８０が有する水、水素などの不純物がトランジスタ２００へ拡散することを抑制することができる。
絶縁体２８０、絶縁体２８２、および絶縁体２８４は、層間膜として機能する。
絶縁体２８２は、絶縁体２１４、および絶縁体２７４と同様に、水、水素などの不純物が、外部からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体２８０、および絶縁体２８４は、絶縁体２１６と同様に、絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ２００は、絶縁体２８０、絶縁体２８２、および絶縁体２８４に埋め込まれた導電体２４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体２４６の材料としては、導電体２０５と同様に、金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
導電体２４６として、例えば、水素、および酸素に対してバリア性を有する導電性材料である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
また、導電体２４６と、絶縁体２８０との間に、バリア性を有する絶縁体２７６（絶縁体２７６ａ、および絶縁体２７６ｂ）を配置してもよい。絶縁体２７６を設けることで、絶縁体２８０の酸素が導電体２４６と反応し、導電体２４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体２７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体２４６に、酸素を吸収する性質を持たせる一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜半導体装置の構造２＞
図６には、トランジスタ２００を有する半導体装置の一例を示す。図６（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図６（Ａ）において一部の膜は省略されている。また、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。
なお、図６に示す半導体装置において、図５に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
図６に示す半導体装置は、絶縁体２７４を必ずしも設けなくともよい。例えば、絶縁体２８０において、水素、水などの不純物が十分に低減されている場合、絶縁体２７４は不要である。
また、導電体２６０に酸化しやすい材質を用いる場合、例えば、バリア性を有する絶縁体２７０を設けてもよい。絶縁体２７０により、導電体２６０の側面、および上面を覆うことで、導電体２６０が酸化し、高抵抗化することを抑制することができる。
同様に、導電体２４０に酸化しやすい材質を用いる場合、例えば、バリア性を有する絶縁体２４５（絶縁体２４５ａ、および絶縁体２４５ｂ）を設けてもよい。絶縁体２４５により、導電体２４０の上面を覆うことで、導電体２４０が酸化し、高抵抗化することを抑制することができる。なお、図６では、絶縁体２４５が、導電体２４０の上面のみを覆う構造を示したが、絶縁体２４５が導電体２４０の側面、酸化物２３０ａの側面、および酸化物２３０ｂの側面を覆う構造としてもよい。
また、絶縁体２８０は、必ずしも平坦化処理を行わなくともよい。例えば、絶縁体２８０の上面が凹凸を有する場合、絶縁体２８２上に、被膜性の高い絶縁体２８３を設けることが好ましい。なお、絶縁体２８３は、バリア性を有することが好ましい。さらに好ましくは、絶縁体２８２と同じ材質を用いるとよい。絶縁体２８３、および絶縁体２８２に、同材質を用いることで、ピーリングなどの不良が発生することを抑制することができる。
絶縁体２８３は、例えば、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することで、被覆性を向上させることができる。一方、スパッタリング法は、ＡＬＤ法よりも成膜速度が高いため、生産性を向上することができる。従って、絶縁体２８２をスパッタリング法で成膜し、絶縁体２８３をＡＬＤ法で成膜することで、バリア性が高い積層構造とすることができる。
バリア性を有する絶縁体を導電体に接して設けることで、導電体の材料選択の幅を広げることができる。例えば、導電体に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜半導体装置の構造３＞
図７には、トランジスタ２００を有する半導体装置の一例を示す。図７（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図７（Ａ）において一部の膜は省略されている。また、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。
なお、図７に示す半導体装置において、図５、および図６に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
トランジスタ２００を構成する導電体に、耐酸化性を有する導電体を用いる場合、バリア性を有する絶縁体は、必ずしも設ける必要はない。
例えば、導電体２４６に接して、絶縁体２７６を必ずしも設けなくともよい。その場合、例えば、導電体２４６を、導電体２０５と同様に、耐酸化性の材質と、低抵抗の材質との積層構造にすることが好ましい。
また、導電体２６０に耐酸化性を有する材質を用いることで、絶縁体２７４、または絶縁体２７０が不要となるため、レイアウトの自由度が向上する。従って、高集積化が可能となる。
また、導電体２４０と、酸化物２３０ｂとの間に、酸化物２３５（酸化物２３５ａ、および酸化物２３５ｂ）を設けてもよい。酸化物２３５は、酸化物２３０に用いる金属酸化物を用いることができる。特に、酸化物２３５には、＋４価となりうる原子を添加してもよい。酸化物２３５に＋４価の原子を添加することで、＋４価の原子はドナーとして機能する場合がある。つまり、酸化物２３５を、酸化物２３０ｂと導電体２４０との間に介在させることで、酸化物２３０ｂと導電体２４０との接触抵抗を低下させることができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
本実施の形態で説明した半導体装置のそれぞれの構成例は、互いに適宜組み合わせることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図８乃至図１６を用いて説明する。なお、本実施の形態に示す半導体装置において、先の実施の形態に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。また、先の実施の形態に示した半導体装置の構成と共通する、本実施の形態に示す半導体装置の構成の詳細、および、同符号を付記した構造の詳細は、先の実施の形態の記載を参酌できる。
＜半導体装置の構造の変形例１＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図８（Ａ）、図８（Ｂ）、および図８（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図８（Ａ）は上面図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、および絶縁体２８４とを有する。
また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）とを有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３を有する。
トランジスタ２００は、第１のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、第１のゲート絶縁体として機能する絶縁体２５０と、第２のゲート絶縁体として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、を有する。
トランジスタ２００において、酸化物２３０は、上記実施の形態１に記載の酸化物半導体を用いることができる。該酸化物半導体を、酸化物２３０に用いることで、酸化物２３０における酸素欠損の生成を抑制することができる。従って、信頼性が高いトランジスタを提供することができる。また、トランジスタのキャリア濃度を調節できるため、設計自由度が向上する。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
また、図８に示すトランジスタ２００において、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が、絶縁体２８０に設けられた開口部に配置される。また、酸化物２３０ｃ、絶縁体２５０、および導電体２６０は、導電体２４０ａと導電体２４０ｂとの間に配置される。
なお、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に設けられることが好ましい。本構造とすることで、バラつきが少ない複数のトランジスタを、高集積化することが容易となる。
また、導電体２４０上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体２８０を成膜する際に、導電体２４０が酸化することを抑制することができる。
上記バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
上記バリア層を有することで、導電体２４０の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体２５０は、第１のゲート絶縁体として機能する。絶縁体２５０は、絶縁体２８０に設けられた開口部内に、酸化物２３０ｃを介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体２５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、導電体２４６と、絶縁体２８０との間に、バリア性を有する絶縁体を配置してもよい。当該絶縁体を設けることで、絶縁体２８０の酸素が導電体２４６と反応し、導電体２４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体２４６に、酸素を吸収する性質を持たせる一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜半導体装置の作製方法＞
次に、図８に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図９乃至図１６を用いて説明する。また、図９乃至図１６において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）にＬ１－Ｌ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＷ１－Ｗ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、ＣＶＤ法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法は、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
絶縁体２１０として、例えば、スパッタリング法によって酸化アルミニウムなどのバリア性を有する膜を成膜するとよい。また、絶縁体２１０は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に、絶縁体２１０上に、導電体２０３となる導電膜を成膜する。例えば、導電体２０３となる導電膜としてタングステンを成膜するとよい。導電体２０３となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、導電体２０３となる導電膜は、多層膜とすることができる。
次に、リソグラフィー法を用いて、導電体２０３となる導電膜を加工し、導電体２０３を形成する。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０３となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０３となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体２０３となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極に同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極に周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、絶縁体２１０上、導電体２０３上に絶縁体２１２となる絶縁膜を成膜する。例えば、絶縁体２１２となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜するとよい。絶縁体２１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。ここで、絶縁体２１２となる絶縁膜の膜厚は、導電体２０３の膜厚以上とする。例えば、導電体２０３の膜厚を１とすると、絶縁体２１２となる絶縁膜の膜厚は、１以上３以下とする。
次に、絶縁体２１２となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体２１２となる絶縁膜の一部を除去し、導電体２０３の表面を露出させる。これにより、上面が平坦な絶縁体２１２を形成することができる（図９参照。）。
上記作製方法に替えて、絶縁体２１２を成膜した後、導電体２０３を、絶縁体２１２に埋め込むことで、導電体２０３を含む配線層を形成してもよい。
具体的には、絶縁体２１２に絶縁体２１０に達する開口を形成する。なお、開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１０は、絶縁体２１２をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１２に酸化シリコン膜を用いた場合は、絶縁体２１０は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体２０３となる導電膜を成膜する。該導電膜は、難酸化性の材質を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、窒化タンタル、窒化タングステン、窒化チタンなどと、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデンタングステン合金との積層膜とすることができる。導電体２０３となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
また、導電体２０３となる導電膜は、多層構造としてもよい。例えば、導電体２０３となる導電膜の下層として、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。さらに、導電体２０３となる導電膜の上層として、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて、銅などの低抵抗である導電膜を成膜する。該積層体とすることで、導電体２０３の一部に、銅などの拡散しやすい金属を用いても、当該金属が導電体２０３から外に拡散するのを防ぐことができる。
次に、ＣＭＰ処理を行うことで、導電体２０３となる導電膜の上層、ならびに導電体２０３となる導電膜の下層の一部を除去し、絶縁体２１２を露出する。その結果、開口部のみに、導電体２０３となる導電膜が残存する。これにより、上面が平坦な、導電体２０３を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１２の一部が除去される場合がある。上記より、導電体２０３を含む配線層を形成することができる。
次に、絶縁体２１２、および導電体２０３上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜するとよい。絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体２０３の上層に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜するとよい。
次に、絶縁体２１４および絶縁体２１６に、導電体２０３に達する開口を形成する。開口の形成にはウェットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。
開口の形成後に、導電体２０５となる導電膜を成膜する。例えば、導電体２０５として、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、窒化タンタル、窒化タングステン、窒化チタンなどと、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデンタングステン合金との積層膜とすることができる。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
なお、導電体２０５が、酸化物からなる絶縁体と接する場合、導電体２０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜するとよい。また、導電体２０５ｂとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜するとよい。
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａとなる導電膜および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５を形成することができる（図９参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０、絶縁体２２２、および絶縁体２２４を成膜する。絶縁体２２０、絶縁体２２２、および絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する場合があるため、酸化シリコンなどの耐熱性が高い材料と、誘電率が高い材料との積層構造にするとよい。例えば、絶縁体２２０、および絶縁体２２４には、酸化シリコンを用いるとよい。一方、絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素もしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
例えば、加熱処理として、絶縁体２２４の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することなどができる。
また、加熱処理は、絶縁体２２０の成膜後、および絶縁体２２２の成膜後のそれぞれのタイミングで行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０の成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
また、絶縁体２２４に、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。または、不活性ガスを含むプラズマ処理を行った後に、酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜、酸化物２３０ｂとなる酸化膜、および導電体２４０となる導電膜を順に成膜する。酸化物２３０ａとなる酸化膜、酸化物２３０ｂとなる酸化膜、および導電体２４０となる導電膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
ここで、少なくとも酸化物２３０ｂは、実施の形態１で説明した酸化物半導体を用いるとよい。酸化物２３０ｂは、例えば、スパッタリング法によって成膜することができる。酸化物２３０ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素と窒素の混合ガス、または、酸素と窒素と希ガスの混合ガスを用いることが好ましい。例えば、スパッタリングガスにおいて酸素ガスの流量を１とした場合、窒素ガスの流量は０．１以上３以下とすればよい。酸素ガスに対する窒素ガスの割合を調節することで、酸化物２３０ｂの特性を制御することができる。
また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。なお、ターゲットは、窒素を含有していてもよい。
一方、酸化物２３０ａは、求める特性に応じて、酸化物半導体を適宜選択すればよい。例えば、酸化物２３０ｂと、同様の材料、および成膜方法を用いることができる。また、酸化物２３０ａは、少なくとも酸化物２３０ｂが有する金属元素のひとつを有することが好ましい。
例えば、酸化物２３０ａとなる酸化膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いてもよい。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の酸素欠損を低減することができる。また、酸化物２３０ａとなる酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化物２３０ａとなる酸化膜と、酸化物２３０ｂとなる酸化膜上に大気環境からの不純物または水分が付着することを防ぐことができる。従って、酸化物２３０ａとなる酸化膜と酸化物２３０ｂとなる酸化膜との界面近傍に、欠陥が発生することを抑制し、当該界面近傍を清浄に保つことができる。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、上記酸化膜中の水、水素などの不純物を除去することなどができる。例えば、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行うとよい。
次に、上記酸化膜、および導電膜を島状に加工して、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａを形成する。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図９参照。）。
ここで、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａと絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２８０などの被覆性が向上し、鬆などの欠陥を低減することができる。
また、導電体２４０Ａは、側面と上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、導電体２４０の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
また、ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
次に、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４０Ａを覆うように、絶縁体２８０となる絶縁膜２８０Ａを成膜する（図１０参照。）。絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁膜２８０Ａの一部を除去し、絶縁膜２８０Ａの平坦化を行う（図１１参照。）。当該加工は、ＣＭＰ処理を用いることが好ましい。
次に、絶縁膜２８０Ａに開口を形成し、絶縁体２８０を形成する（図１２参照。）。当該開口の形成は、マスクを用いて、ウェットエッチング、ドライエッチング、アッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。当該開口を形成することにより、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４０Ａの表面の一部が露出する。
次に、導電体２４０Ａの一部を除去し、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を形成する。導電体２４０Ａの除去は、ウェットエッチング、ドライエッチング、アッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。導電体２４０Ａの一部を除去することにより、酸化物２３０ｂの表面の一部が露出する（図１３参照。）。
次に、酸化膜２３０Ｃを成膜する（図１４参照。）。酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化物２３０ａ、または酸化物２３０ｂとなる酸化膜と同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。
次に、絶縁膜２５０Ａを成膜する（図１４参照。）。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁膜を成膜することができる。
ここで、加熱処理、またはプラズマ処理を行ってもよい。加熱処理、またはプラズマ処理は、前述の加熱処理条件を用いることができる。当該処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する（図１４参照。）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１５参照。）。
次に、絶縁体２８０上に、絶縁体２８２、および絶縁体２８４を成膜する（図１６参照。）。絶縁体２８２、および絶縁体２８４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。
例えば、絶縁体２８２としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜を成膜することによって、絶縁体２８０が有する水素が酸化物２３０へ拡散することを抑制することができる場合がある。
次に、絶縁体２８０、絶縁体２８２および絶縁体２８４に、導電体２４０ａおよび導電体２４０ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、導電体２４６（導電体２４６ａおよび導電体２４６ｂ）となる導電膜を成膜する。導電体２４６となる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４６となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４６となる導電膜の一部を除去し、絶縁体２８４を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４６を形成することができる（図８参照。）。
また、開口の側壁部にバリア性を有する絶縁体を形成した後に、導電体２４６を形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体２４６の酸化を防止することができる。また、導電体２４６から、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムの形成は、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。
以上により、図８に示すトランジスタ２００を有する半導体装置を作製することができる。図８乃至図１６に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜半導体装置の構造の変形例２＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図１７（Ａ）、図１７（Ｂ）、および図１７（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図１７（Ａ）は上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
図１７に示すトランジスタ２００は、酸化物２３０ｂと導電体２４０（導電体２４０ａ、および導電体２４０ｂ）との間に設けられた酸化物２３５（酸化物２３５ａ、および酸化物２３５ｂ）と、を有する。
ここで、上記実施の形態１の酸化物半導体を、酸化物２３５に用いてもよい。その場合、窒素を含む酸化物半導体に＋４価となりうる原子を添加することが好ましい。＋４価となりうる原子により、該酸化物半導体のキャリア濃度を調整することができる。＋４価となりうる原子として、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）などがある。特に、セリウムは、インジウム（Ｉｎ）のイオン半径とほぼ同じであることから、酸化物半導体のインジウムと置き換わりやすいと推測される。＋４価のセリウムが、＋３価のインジウムと置き換わることで、電子が一つ余る、つまり、キャリアが生成される。したがって、＋４価となりうる原子を添加する量を調整することにより、回路設計にあわせて、要求に見合う電気特性を有する半導体装置を容易に提供することができる。
また、酸化物２３５に＋４価となりうる原子を含む酸化物半導体を用いる場合、酸化物２３５は、酸化物２３０よりも、＋４価となりうる原子の含有量が多いことが好ましい。＋４価となりうる原子の含有量が多くなると、＋４価となりうる原子は電子供与体（ドナー）として機能する。また、酸化物２３５を設けることで、導電体２４０と酸化物２３０との接触抵抗を低減することができる。なお、本構成において、酸化物２３５に含まれる＋４価となりうる原子が、電子供与体として機能する場合、酸化物２３５を導電性酸化物として扱う場合がある。
なお、酸化物２３５は、例えば、スパッタリング法によって成膜することができる。酸化物２３５となる酸化膜をスパッタリング法によって成膜する場合は、Ｉｎ、Ｍ、およびＺｎに加えて、＋４価となりうる原子を有する酸化物ターゲットを用いることができる。
例えば、酸化物２３５となる酸化膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、希ガス、窒素の単一ガス、またはいずれか２種以上の混合ガスを用いるとよい。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の酸素欠損を低減することができる。
なお、酸化物２３０ａとなる酸化膜、酸化物２３０ｂとなる酸化膜、および酸化物２３５となる酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化物２３０ｂとなる酸化膜と、酸化物２３５となる酸化膜上に大気環境からの不純物または水分が付着することを防ぐことができる。従って、酸化物２３５となる酸化膜と酸化物２３０ｂとなる酸化膜との界面近傍に、欠陥が発生することを抑制し、当該界面近傍を清浄に保つことができる。
また、＋４価となりうる原子を含む金属酸化物は、酸化膜を成膜した後、添加処理により、＋４価となりうる原子を導入することで形成してもよい。酸化物２３５となる酸化膜に求める特性に合わせて、酸化物２３０ａ、または酸化物２３０ｂとなる酸化膜と同様の成膜方法を用いて、酸化物２３５となる酸化膜を成膜すればよい。その後、酸化物２３５となる酸化膜に＋４価となりうる原子を添加するとよい。
なお、＋４価となりうる原子の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、添加する＋４価となりうる原子を、元素、ドーパント、イオン、ドナー、またはアクセプターなどと言い換えてもよい。
また、＋４価となりうる原子は、プラズマ処理にて添加されてもよい。この場合、プラズマＣＶＤ装置、ドライエッチング装置、アッシング装置を用いてプラズマ処理を行うことで、不純物、および金属元素を添加することができる。なお、上述した処理を複数組み合わせてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図１８乃至図２６を用いて説明する。なお、本実施の形態に示す半導体装置において、先の実施の形態に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。また、先の実施の形態に示した半導体装置の構成と共通する、本実施の形態に示す半導体装置の構成の詳細、および、同符号を付記した構造の詳細は、先の実施の形態の記載を参酌できる。
＜半導体装置の構造の変形例３＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図１８（Ａ）は上面図であり、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図１８（Ｃ）は、図１８（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。なお、図１８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
トランジスタ２００は、第１のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、第１のゲート絶縁体として機能する絶縁体２５０と、第２のゲート絶縁体として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、絶縁体２７４とを有する。
図１８に示すトランジスタ２００において、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が、絶縁体２８０に設けられた開口部内に、絶縁体２７４を介して配置される。また、酸化物２３０ｃ、絶縁体２５０、および導電体２６０は、導電体２４０ａと導電体２４０ｂとの間に配置される。
つまり、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に、絶縁体２７４を介して設けられることが好ましい。絶縁体２７４がバリア性を有する場合、絶縁体２８０が有する不純物が酸化物２３０へと拡散することを抑制することができる。
絶縁体２７４は、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
絶縁体２７４を有することで、絶縁体２８０が有する水、水素などの不純物が酸化物２３０ｃ、絶縁体２５０を介して、酸化物２３０ｂに拡散することを抑制することができる。また、絶縁体２８０が有する過剰酸素により、導電体２６０が酸化するのを抑制することができる。
図１８に示すトランジスタ２００は、ダミーゲートを用いて作製するため、微細化に適した構造、および作製方法である。従って、トランジスタ２００の高集積化が容易となる。
＜半導体装置の作製方法＞
以下では、図１８に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図１９乃至図２６を用いて説明する。また、図１９乃至図２６において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、各図の（Ａ）に示すＬ１－Ｌ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、各図の（Ａ）にＷ１－Ｗ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
なお、本実施の形態に示す半導体装置において、同符号を付した構造体は、先の実施の形態に示した半導体装置の作製方法を参照することができる。
基板上に、絶縁体２１０、絶縁体２１２、導電体２０３、絶縁体２１４、絶縁体２１６、導電体２０５、絶縁体２２０、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａを形成する。その後、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂおよび導電体２４０Ａの上に、ダミーゲート２９０となるダミーゲート膜を成膜する。
ダミーゲート２９０となるダミーゲート膜は、加工してダミーゲート２９０として使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート膜を加工することで、ダミーゲートを形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート２９０となるダミーゲート膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
ダミーゲート２９０となるダミーゲート膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、樹脂膜を形成しても良い。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。
また、ダミーゲート２９０となるダミーゲート膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート２９０となるダミーゲート膜を、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。
次に、リソグラフィー法によって、ダミーゲート２９０となるダミーゲート膜をエッチングし、ダミーゲート２９０を形成する（図１９参照。）。ダミーゲート２９０は、少なくとも一部が、導電体２０５、酸化物２３０ａ、および酸化物２３０ｂと重なるように形成する。
次に、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０Ａ、およびダミーゲート２９０を覆うように、絶縁膜２７４Ａを成膜する（図２０参照。）。絶縁膜２７４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。
絶縁膜２７４Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。また、絶縁膜２７４Ａは積層構造としてもよい。例えば、スパッタリング法を用いて酸化アルミニウム膜を成膜した後、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたＡＬＤ法を用いることで、ダミーゲート２９０などにより形成された段差部においても、均一な厚さを有する絶縁膜２７４Ａを形成することができる。また、ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。このように被覆性に優れ、緻密な薄膜を成膜することが出来るので、例えば、スパッタリング法を用いて成膜した酸化アルミニウム膜にボイドやピンホールなどの欠陥が生じても、ＡＬＤ法を用いて成膜した酸化アルミニウム膜によって覆うことができる。
以上により、外方から水や水素のような不純物が、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２２４へ侵入するのを防止することができる。尚、絶縁膜２７４Ａの成膜は省略することができる。
次に、絶縁膜２７４Ａ上に、絶縁膜２８０Ａを成膜する（図２０参照。）。絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁膜２８０Ａ、ダミーゲート２９０、および絶縁膜２７４Ａの一部を、ダミーゲート２９０の一部が露出するまで除去し、絶縁体２８０、および絶縁体２７４を形成する（図２１参照。）。絶縁体２８０、および絶縁体２７４の形成にはＣＭＰ処理を用いることが好ましい。
また、上述のようにダミーゲート２９０を、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜によってＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２９０の高さのばらつきの低減が可能となる場合がある。図２１に示すように、ダミーゲート２９０の上面と、絶縁体２７４および絶縁体２８０の上面が略一致する。
次に、ダミーゲート２９０を除去する（図２２参照。）。ダミーゲート２９０の除去は、ウェットエッチング、ドライエッチング、アッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート２９０を除去することにより、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４０Ａの表面の一部が露出する。
次に、導電体２４０Ａの一部を除去し、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を形成する。導電体２４０Ａの除去は、ウェットエッチング、ドライエッチング、アッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。導電体２４０Ａの一部を除去することにより、酸化物２３０ｂの表面の一部が露出する（図２３参照。）。
次に、酸化膜２３０Ｃを成膜する（図２４参照。）。酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化物２３０ａ、または酸化物２３０ｂとなる酸化膜と同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。
次に、絶縁膜２５０Ａを成膜する（図２４参照。）。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
ここで、加熱処理、またはプラズマ処理を行ってもよい。加熱処理、またはプラズマ処理は、前述の加熱処理条件を用いることができる。当該処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する（図２４参照。）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図２５参照。）。
次に、絶縁体２８０上に、絶縁体２８２、および絶縁体２８４を成膜する（図２６参照。）。絶縁体２８２、および絶縁体２８４は、先の実施の形態を参照することができる。また、導電体２４６は、先の実施の形態を参照することができる。
以上により、図１８に示すトランジスタ２００を有する半導体装置を作製することができる。図１８乃至図２６に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜半導体装置の構造の変形例４＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図２７（Ａ）、図２７（Ｂ）、および図２７（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図２７（Ａ）は上面図であり、図２７（Ｂ）は、図２７（Ａ）に示す一点鎖線Ｌ１－Ｌ２に対応する断面図であり、図２７（Ｃ）は、図２７（Ａ）に示す一点鎖線Ｗ１－Ｗ２に対応する断面図である。なお、図２７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
図２７に示すトランジスタは、酸化物２３０ｂと、導電体２４０との間に、酸化物２３５（酸化物２３５ａ、および酸化物２３５ｂ）を有する。上記実施の形態１の酸化物半導体は、酸化物２３５に用いてもよい。
その場合、窒素を含む酸化物半導体に＋４価となりうる原子を添加することが好ましい。＋４価となりうる原子により、該酸化物半導体のキャリア濃度を調整することができる。＋４価となりうる原子として、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）などがある。特に、セリウムは、インジウム（Ｉｎ）のイオン半径とほぼ同じであることから、酸化物半導体のインジウムと置き換わりやすいと推測される。＋４価のセリウムが、＋３価のインジウムと置き換わることで、電子が一つ余る、つまり、キャリアが生成される。したがって、＋４価となりうる原子を添加する量を調整することにより、回路設計にあわせて、要求に見合う電気特性を有する半導体装置を容易に提供することができる。
また、酸化物２３５に＋４価となりうる原子を含む酸化物半導体を用いる場合、酸化物２３５は、酸化物２３０よりも、＋４価となりうる原子の含有量が多いことが好ましい。＋４価となりうる原子の含有量が多くなると、＋４価となりうる原子は電子供与体（ドナー）として機能する。また、酸化物２３５を設けることで、導電体２４０と酸化物２３０との接触抵抗を低減することができる。なお、本構成において、酸化物２３５に含まれる＋４価となりうる原子が、電子供与体として機能する場合、酸化物２３５を導電性酸化物として扱う場合がある。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図２８および図２９を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図２８（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部からの制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図２８（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２８（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図２９に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図２９（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（登録商標）（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２９（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭ１のソースまたはドレインの一方は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１のソースまたはドレインの他方は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２９（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２９（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図２９（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２９（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（登録商標）（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２のソースまたはドレインの一方は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２のソースまたはドレインの他方は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３のソースまたはドレインの一方は、配線ＲＢＬと接続され、トランジスタＭ３のソースまたはドレインの他方は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２９（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２９（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２９（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図２９（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２９（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態、他の実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、図３０を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図３０（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図３０（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器と接続するためのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態および他の実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３１にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図３１（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図３１（Ｂ）はＳＤカードの外観の模式図であり、図３１（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図３１（Ｄ）はＳＳＤの外観の模式図であり、図３１（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態、他の実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図３２に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図３２（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、スピーカー８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。またモニタ８３０は、リモコン操作機８３４により、操作することができる。
またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することができる。
モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（３００ＭＨｚ以上３ＧＨｚ以下）またはＶＨＦ帯（３０ＭＨｚ以上３００ＭＨｚ以下）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部８３１に表示させることができる。例えば、４Ｋ－２Ｋ、８Ｋ－４Ｋ、１６Ｋ－８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
また、インターネットやＬＡＮ、Ｗｉ－Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。このとき、モニタ８３０にチューナを有さなくてもよい。
また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いることができる。また、コンピュータと接続したモニタ８３０は、複数の人が同時に閲覧可能となり、会議システムに用いることができる。また、ネットワークを介したコンピュータの情報の表示や、モニタ８３０自体のネットワークへの接続により、モニタ８３０をテレビ会議システムに用いることができる。
また、モニタ８３０はデジタルサイネージとして用いることもできる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをモニタ８３０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
図３２（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをビデオカメラ２９４０の画像処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光における撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナミックレンジ（ＨＤＲ）撮影を行うことができる。
また、ＡＩシステムは、撮影者の癖を学習し、撮影のアシストを行うことができる。具体的には、撮影者の手振れの癖を学習し、撮影中の手振れを補正することで、撮影した画像には手振れによる画像の乱れが極力含まれないようにすることができる。また、撮影中にズーム機能を用いる際には、被写体が常に画像の中心で撮影されるようにレンズの向きなどを制御することができる。
図３２（Ｃ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカー部２９１４、カメラ２９１３、外部接続部２９１６、操作スイッチ２９１５等を有する。表示部２９１２は、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムを情報端末２９１０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、ＡＩシステムは、ユーザーの癖を学習し、情報端末２９１０の操作のアシストを行うことができる。ＡＩシステムを搭載した情報端末２９１０は、ユーザーの指の動きや、視線などからタッチ入力を予測することができる。
図３２（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、ポインティングデバイス２９２４等を有する。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをラップトップ型パーソナルコンピュータ２９２０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、ＡＩシステムは、ユーザーの癖を学習し、ラップトップ型パーソナルコンピュータ２９２０の操作のアシストを行うことができる。ＡＩシステムを搭載したラップトップ型パーソナルコンピュータ２９２０は、ユーザーの指の動きや、視線などから表示部２９２２へのタッチ入力を予測することができる。また、テキストの入力においては、過去のテキスト入力情報や、前後のテキストや写真などの図から入力予測を行い、変換のアシストを行う。これにより、入力ミスや変換ミスを極力低減することができる。
図３２（Ｅ）は、自動車の一例を示す外観図、図３２（Ｆ）は、ナビゲーション装置８６０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、ライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動して機能する構成とするのが好ましい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーション装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。また、本発明の一態様の半導体装置を用いたＡＩシステムを自動車２９８０の制御装置などに用いることで、ＡＩシステムは、ドライバーの運転技術や癖を学習し、安全運転のアシストや、ガソリンやバッテリなどの燃料を効率的に利用する運転のアシストを行うことができる。安全運転のアシストとしては、ドライバーの運転技術や癖を学習するだけでなく、自動車２９８０の速度や移動方法といった自動車の挙動、ナビゲーション装置８６０に保存された道路情報などを複合的に学習し、走行中のレーンから外れることの防止や、他の自動車、歩行者、構造体などとの衝突回避が実現できる。具体的には、進行方向に急カーブが存在する場合、ナビゲーション装置８６０はその道路情報を自動車２９８０に送信し、自動車２９８０の速度の制御や、ハンドル操作のアシストを行うことができる。
本実施の形態は、他の実施の形態、他の実施例などに記載した構成と適宜組み合わせて実施することが可能である。
ここでは、酸化物半導体に窒素を導入することで、該酸化物半導体のキャリア濃度が低減することについて説明する。具体的は、窒素を含む雰囲気にて成膜した酸化物半導体に対してＨａｌｌ効果測定を行い、該酸化物半導体のキャリア濃度を算出した。
以下に、作製した試料Ｂ１乃至試料Ｂ４について説明する。
まず、石英基板上に、スパッタリング法によって、酸化物半導体を４０ｎｍの膜厚で成膜した。酸化物半導体は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いて、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電力０．５ｋＷ、基板温度２００℃の条件にて成膜した。なお、試料Ｂ１では、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍとし、試料Ｂ２では、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１０ｓｃｃｍ、窒素ガス流量５ｓｃｃｍとし、試料Ｂ３では、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍとし、試料Ｂ４では、アルゴンガス流量３０ｓｃｃｍ、窒素ガス流量１５ｓｃｃｍとした。
次に、試料Ｂ１乃至試料Ｂ４に対して、窒素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。次に、酸素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。
以上により、試料Ｂ１乃至試料Ｂ４を作製した。
上記の方法で作製した試料Ｂ１乃至試料Ｂ４に対してＨａｌｌ効果測定を行い、酸化物半導体のキャリア濃度を算出した。ここでは、Ｖａｎ ｄｅｒ Ｐａｕｗ法を用いたＨａｌｌ効果測定を行った。なお、Ｈａｌｌ効果測定には、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔを用いた。
図３３に、試料Ｂ１乃至試料Ｂ４に対するＨａｌｌ効果測定の結果を示す。縦軸は、酸化物半導体のキャリア濃度［ｃｍ－３］である。図３３から、試料Ｂ１と比べて、試料Ｂ２および試料Ｂ３のキャリア濃度は低いことが分かった。また、試料Ｂ１と比べて、試料Ｂ４のキャリア濃度は高いことが分かった。したがって、酸化物半導体に適切な量の窒素を導入することで、該酸化物半導体のキャリア濃度を低減することができた。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
ここでは、窒素を導入した酸化物半導体の構造の安定性について説明する。具体的には、窒素を含む雰囲気にて成膜した酸化物半導体膜に対して、電子線照射前から電子線照射終了までの範囲で、高分解能断面ＴＥＭ像を動画として取得し、電子の累積照射量に対する、酸化物半導体膜の構造変化を調査した。
以下に、作製した試料Ｃ１乃至試料Ｃ３について説明する。
まず、石英基板上に、スパッタリング法によって、酸化物半導体を４０ｎｍの膜厚で成膜した。酸化物半導体は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いて、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電力０．５ｋＷ、基板温度２００℃の条件にて成膜した。なお、試料Ｃ１では、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍとし、試料Ｃ２では、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１０ｓｃｃｍ、窒素ガス流量５ｓｃｃｍとし、試料Ｃ３では、アルゴンガス流量３０ｓｃｃｍ、窒素ガス流量１５ｓｃｃｍとした。
以上により、試料Ｃ１乃至試料Ｃ３を作製した。
上記の方法で作製した試料Ｃ１乃至試料Ｃ３に対して、電子線を照射する前から電子線を照射した状態で１３０秒が経過するまで、高分解能断面ＴＥＭ像を動画として取得した。次に、取得した動画で観察された高分解能断面ＴＥＭ像を、静止画に変換した。変換した静止画を解析し、電子の累積照射量に対する、酸化物半導体膜の構造変化を評価した。なお、電子線照射および高分解能断面ＴＥＭ像の観察は、日本電子製ＪＥＭ－ＡＲＭ２００Ｆを用いた。電子線照射条件は、加速電圧を２００ｋＶ、電流密度を３．０×１０６ｅ－／（ｎｍ２・ｓ）とした。ここで、電子（ｅ－）の累積照射量は、電流密度と電子線の照射時間との積で算出される。
図３４乃至図３６に、電子の累積照射量に対する、試料Ｃ１乃至試料Ｃ３の高分解能断面ＴＥＭ像を示す。図３４は試料Ｃ１の高分解能断面ＴＥＭ像を示し、図３５は試料Ｃ２の高分解能断面ＴＥＭ像を示し、図３６は試料Ｃ３の高分解能断面ＴＥＭ像を示す。また、図３４乃至図３６において、各図の（Ａ）は電子線を照射する直前の高分解能断面ＴＥＭ像であり、各図の（Ｂ）は電子線を照射した状態で４０秒経過した時の高分解能断面ＴＥＭ像であり、各図の（Ｃ）は電子線を照射した状態で８０秒経過した時の高分解能断面ＴＥＭ像であり、各図の（Ｄ）は電子線を照射した状態で１２０秒経過した時の高分解能断面ＴＥＭ像である。つまり、図３４乃至図３６において、電子（ｅ－）の累積照射量は、各図の（Ａ）は０．０ｅ－／ｎｍ２であり、各図の（Ｂ）は１．２×１０８ｅ－／ｎｍ２であり、各図の（Ｃ）は２．４×１０８ｅ－／ｎｍ２であり、各図の（Ｄ）は３．６×１０８ｅ－／ｎｍ２である。
図３４および図３５から、試料Ｃ１および試料Ｃ２では、電子の累積照射量が３．６×１０８ｅ－／ｎｍ２までの範囲では、酸化物半導体膜の顕著な構造変化は観察されなかった。他方、試料Ｃ３では、電子の累積照射量が２．４×１０８ｅ－／ｎｍ２の時に、酸化物半導体膜の構造変化が観察された（図３６（Ｃ）参照。）。さらに、電子の累積照射量が３．６×１０８ｅ－／ｎｍ２の時に、酸化物半導体膜の顕著な構造変化が観察された（図３６（Ｄ）参照。）。したがって、酸化物半導体に適切な量の窒素を導入することで、電子顕微鏡観察時の電子線照射によって、結晶化が起こらない、または結晶構造が損なわれないことが分かった。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
２００：トランジスタ、２０３：導電体、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２３５：酸化物、２３５ａ：酸化物、２３５ｂ：酸化物、２４０：導電体、２４０ａ：導電体、２４０Ａ：導電体、２４０ｂ：導電体、２４５：絶縁体、２４５ａ：絶縁体、２４５ｂ：絶縁体、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２７０：絶縁体、２７４：絶縁体、２７４Ａ：絶縁膜、２７６：絶縁体、２７６ａ：絶縁体、２７６ｂ：絶縁体、２８０：絶縁体、２８０Ａ：絶縁膜、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２９０：ダミーゲート

Claims (4)

  1. 金属元素と、窒素と、セリウム（Ｃｅ）と、を含む酸化物であって、
    前記金属元素は、インジウム（Ｉｎ）と、元素Ｍ（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ））と、亜鉛（Ｚｎ）と、であり、
    前記窒素は、前記酸化物の酸素欠損内に取り込まれている、または、前記金属元素の原子と結合している、半導体材料。
  2. 請求項１において、
    前記酸化物のキャリア濃度は、５×１０１７ｃｍ－３未満である、半導体材料。
  3. 請求項１または請求項２において、
    前記酸化物において、前記窒素の原子数の比率が、１．２ａｔｏｍｉｃ％未満である、半導体材料。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物に対して電子を照射した場合において、
    前記電子の累積照射線量が３．６×１０８ｅ－／ｎｍ２以下である場合に、前記酸化物の構造変化が観察されない、半導体材料。
JP2019555090A 2017-11-24 2018-11-15 半導体材料 Active JP7190443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022194011A JP7493576B2 (ja) 2017-11-24 2022-12-05 トランジスタ

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017225439 2017-11-24
JP2017225439 2017-11-24
JP2017231456 2017-12-01
JP2017231532 2017-12-01
JP2017231531 2017-12-01
JP2017231456 2017-12-01
JP2017231532 2017-12-01
JP2017231457 2017-12-01
JP2017231531 2017-12-01
JP2017231457 2017-12-01
PCT/IB2018/058981 WO2019102314A1 (ja) 2017-11-24 2018-11-15 半導体材料、および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022194011A Division JP7493576B2 (ja) 2017-11-24 2022-12-05 トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2019102314A1 JPWO2019102314A1 (ja) 2020-11-26
JP7190443B2 true JP7190443B2 (ja) 2022-12-15

Family

ID=66631919

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019555090A Active JP7190443B2 (ja) 2017-11-24 2018-11-15 半導体材料
JP2022194011A Active JP7493576B2 (ja) 2017-11-24 2022-12-05 トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022194011A Active JP7493576B2 (ja) 2017-11-24 2022-12-05 トランジスタ

Country Status (4)

Country Link
US (1) US11610997B2 (ja)
JP (2) JP7190443B2 (ja)
CN (1) CN111373515B (ja)
WO (1) WO2019102314A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158414B2 (ja) * 2017-12-27 2022-10-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021064511A1 (ja) * 2019-10-04 2021-04-08 株式会社半導体エネルギー研究所 半導体装置および判定システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056945A (ja) 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP2015144251A (ja) 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016167584A (ja) 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017017320A (ja) 2015-07-03 2017-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017034051A (ja) 2015-07-31 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5387248B2 (ja) 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
US20120001179A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
JP2015018959A (ja) 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
JP2015119174A (ja) 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN106435490B (zh) 2015-08-06 2018-11-30 清华大学 溅射靶及氧化物半导体膜以及其制备方法
WO2017055971A1 (en) * 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
CN115241045A (zh) * 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN111316448A (zh) * 2017-11-09 2020-06-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056945A (ja) 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP2015144251A (ja) 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016167584A (ja) 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017017320A (ja) 2015-07-03 2017-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017034051A (ja) 2015-07-31 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Also Published As

Publication number Publication date
WO2019102314A1 (ja) 2019-05-31
CN111373515B (zh) 2024-03-05
JP2023014361A (ja) 2023-01-26
CN111373515A (zh) 2020-07-03
JP7493576B2 (ja) 2024-05-31
US11610997B2 (en) 2023-03-21
US20210119052A1 (en) 2021-04-22
JPWO2019102314A1 (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
JP7245371B2 (ja) 半導体装置
JPWO2019111096A1 (ja) 半導体装置、および半導体装置の作製方法
JP7493576B2 (ja) トランジスタ
JP7351986B2 (ja) 半導体装置
JP2023063351A (ja) 半導体装置
JP7549639B2 (ja) 半導体装置
JP7208891B2 (ja) 半導体装置の作製方法
JP2023101620A (ja) 半導体装置
JP7317802B2 (ja) 半導体装置
WO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JP7462712B2 (ja) 半導体装置
JPWO2019162807A1 (ja) 半導体装置、および半導体装置の作製方法
JP2022183244A (ja) 半導体装置
JP7155172B2 (ja) 半導体装置、及び半導体装置の作製方法
JPWO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7046692B2 (ja) 半導体装置
WO2019111095A1 (ja) 半導体材料、および半導体装置
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
JP2019087713A (ja) 半導体装置、および半導体装置の作製方法
JPWO2019145813A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7190443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150