JP2016139718A - 半導体装置 - Google Patents

Abstract

【課題】寄生容量をより低減することが可能な半導体装置を提供する。【解決手段】半導体装置１は、半導体層１１に設けられ、ゲート電極１５、ソース電極１３、及びドレイン電極１４を備えるＦＥＴ１６と、半導体層１１上に設けられた絶縁層２０と、絶縁層２０上に設けられ、ゲート電極１５に接続されたフィールドプレート電極２１と、フィールドプレート電極２１上に設けられた絶縁層２５と、絶縁層２５上に設けられ、ソース電極１３に接続されたフィールドプレート電極２６とを含む。フィールドプレート電極２６は、開口部を空けて配置された電極２６Ａ及び２６Ｂを備える。【選択図】図２

Description

本発明の実施形態は、半導体装置に係り、化合物半導体を用いた半導体装置に関する。

電界効果トランジスタ（ＦＥＴ：field effect transistor）の電界緩和技術として、フィールドプレート電極が知られている。ゲート電極を覆うようにしてフィールドプレート電極を形成することで、ゲート電極近傍の電界集中を緩和し、その結果、ＦＥＴの耐圧を向上することができる。

しかしながら、フィールドプレート構造を採用すると、寄生容量が大きくなる。このため、ＦＥＴの高速動作とって不利となる。

特開２０１４−７２３７９号公報

実施形態は、寄生容量をより低減することが可能な半導体装置を提供する。

実施形態に係る半導体装置は、半導体層に設けられ、ゲート電極、ソース電極、及びドレイン電極を備えるＦＥＴと、前記半導体層上に設けられた第１絶縁層と、前記第１絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち一つに接続された第１フィールドプレート電極と、前記第１フィールドプレート電極上に設けられた第２絶縁層と、前記第２絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち他の一つに接続された第２フィールドプレート電極とを具備する。前記第２フィールドプレート電極は、開口部を空けて配置された第１及び第２電極部分を備える。

第１実施形態に係る半導体装置の平面図。 図１に示したＡ−Ａ´線に沿った半導体装置の断面図。 図１に示したＢ−Ｂ´線に沿った半導体装置の断面図。 第２実施形態に係る半導体装置の平面図。 図４に示したＡ−Ａ´線に沿った半導体装置の断面図。 第３実施形態に係る半導体装置の平面図。 図６に示したＡ−Ａ´線に沿った半導体装置の断面図。 図６に示したＢ−Ｂ´線に沿った半導体装置の断面図。 第４実施形態に係る半導体装置の平面図。 図９に示したＡ−Ａ´線に沿った半導体装置の断面図。 図９に示したＢ−Ｂ´線に沿った半導体装置の断面図。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

［第１実施形態］
半導体装置１は、電界効果トランジスタ（ＦＥＴ）を備える。本実施形態では、ＦＥＴとして、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）を例に挙げて説明する。また、化合物半導体として窒化物半導体を用いたＨＥＭＴを例に挙げて説明する。

図１は、第１実施形態に係る半導体装置１の平面図である。図２は、図１に示したＡ−Ａ´線に沿った半導体装置１の断面図である。図３は、図１に示したＢ−Ｂ´線に沿った半導体装置１の断面図である。なお、図１には、１つのソース電極と、これを共有する２つのＨＥＭＴを抽出して示している。実際には、ソース電極及びドレイン電極を交互に共有するようにして、複数のＨＥＭＴが設けられる。

基板１０は、例えば、（１１１）面を主面とするシリコン（Ｓｉ）基板から構成される。基板１０としては、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、ガリウム砒素（ＧａＡｓ）、又はサファイア（Ａｌ_２Ｏ_３）などを用いても良い。

窒化物半導体層１１は、例えば、バッファ層１１Ａ、チャネル層１１Ｂ、及びバリア層１１Ｃの３層が積層されて構成される。窒化物半導体層１１には、アクティブ領域１７が設けられ、半導体装置１が備える複数のＨＥＭＴは、アクティブ領域１７内に設けられる。アクティブ領域１７は、キャリアが活性化された領域である。具体的には、窒化物半導体層のうちアクティブ領域以外の領域（素子分離領域）に、不純物元素（アルゴン（Ａｒ）、窒素（Ｎ）、又は炭素（Ｃ）など）をドープすることで、窒化物半導体の結晶構造を破壊又は劣化させ、素子分離領域のキャリアを不活性化させる。このようにして、半導体装置１には、アクティブ領域１７が形成される。

バッファ層１１Ａは、基板１０上に設けられる。バッファ層１１Ａは、バッファ層１１Ａ上に形成される窒化物半導体層の格子定数と、基板１０の格子定数との相違によって生じる歪みを緩和するとともに、バッファ層１１Ａ上に形成される窒化物半導体層の結晶性を制御する機能を有する。バッファ層１１Ａは、例えば、Ａｌ_ＸＧａ_１−ＸＮ（０≦Ｘ≦１）から構成される。バッファ層１１Ａは、組成比が異なる複数のＡｌ_ＸＧａ_１−ＸＮを積層して構成しても良い。バッファ層１１Ａを積層構造で構成する場合、この積層構造に含まれる複数の層の格子定数が、バッファ層１１Ａを挟む上下の層のうち下層の格子定数から上層の格子定数に向かって変化するように、積層構造の組成比を調整する。

チャネル層１１Ｂは、バッファ層１１Ａ上に設けられる。チャネル層１１Ｂは、トランジスタのチャネル(電流経路）が形成される層である。チャネル層１１Ｂは、Ａｌ_ＸＩｎ_ＹＧａ_{１−（Ｘ＋Ｙ）}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。チャネル層１１Ｂは、チャネル層１１Ｂは、例えばアンドープ層であり、かつ結晶性が良好な（高品質な）窒化物半導体から構成される。アンドープとは、意図的に不純物をドープしないことをいい、例えば、製造過程等で入り込む程度の不純物量はアンドープの範疇である。本実施形態では、チャネル層１１Ｂは、アンドープのＧａＮ（真性ＧａＮともいう）から構成される。

バリア層１１Ｃは、チャネル層１１Ｂ上に設けられる。バリア層１１Ｃは、Ａｌ_ＸＩｎ_ＹＧａ_{１−（Ｘ＋Ｙ）}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。バリア層１１Ｃは、チャネル層１１Ｂのバンドギャップより大きい窒化物半導体から構成される。本実施形態では、バリア層１１Ｃは、例えば、アンドープのＡｌＧａＮから構成される。

なお、半導体装置１を構成する複数の半導体層は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いたエピタキシャル成長により順次形成される。すなわち、半導体装置１を構成する複数の半導体層は、エピタキシャル層から構成される。

ソース電極１３及びドレイン電極１４は、バリア層１１Ｃ上に互いに離間して設けられる。ソース電極１３及びドレイン電極１４の各々は、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。ソース電極１３とバリア層１１Ｃとは、オーミック接触している。同様に、ドレイン電極１４とバリア層１１Ｃとは、オーミック接触している。すなわち、ソース電極１３及びドレイン電極１４の各々は、バリア層１１Ｃとオーミック接触する材料を含むように構成される。ソース電極１３及びドレイン電極１４としては、例えば、Ａｌ／Ｔｉの積層構造が用いられる。”／”の左側が上層、右側が下層を表している。

バリア層１１Ｃ上かつソース電極１３及びドレイン電極１４間には、ゲート絶縁膜１２が設けられる。ゲート絶縁膜１２上には、ゲート電極１５が設けられる。ゲート−ドレイン間の耐圧を向上させるために、ゲート電極１５及びドレイン電極１４間の距離は、ゲート電極１５及びソース電極１３間の距離より長く設定される。ゲート電極１５は、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。ゲート絶縁膜１２としては、例えば、シリコン酸化物（ＳｉＯ_２）、シリコン窒化物（ＳｉＮ）、又は窒化アルミニウム（ＡｌＮ）などが用いられる。ゲート電極１５としては、例えば、ニッケル（Ｎｉ）、又はチタン（Ｔｉ）などが用いられる。

ＨＥＭＴ１６は、ソース電極１３、ドレイン電極１４、ゲート電極１５、ゲート絶縁膜１２、及び窒化物半導体層１１の一部から構成される。本実施形態のＨＥＭＴは、ＭＩＳ（metal insulator semiconductor）型ＨＥＭＴである。なお、ＭＩＳ型ＨＥＭＴに限定されず、ゲート絶縁膜１２を介在させずにゲート電極１５とバリア層１１Ｃとをショットキー接合させて構成したショットキー障壁型ＨＥＭＴであっても良い。また、接合型ゲート構造をＨＥＭＴに適用しても良い。接合型ゲート構造は、バリア層１１Ｃ上に、ｐ型窒化物半導体層（例えばＧａＮ層）を設け、このｐ型窒化物半導体層上にゲート電極１５を設けるようにして構成される。

チャネル層１１Ｂとバリア層１１Ｃとのヘテロ接合構造において、バリア層１１Ｃの方がチャネル層１１Ｂよりも格子定数が小さいことから、バリア層１１Ｃに歪みが生じる。この歪みに起因するピエゾ効果によりバリア層１１Ｃ内にピエゾ分極が生じ、チャネル層１１Ｂにおけるバリア層１１Ｃとの界面付近に２次元電子ガス（２ＤＥＧ: two-dimensional electron gas）が発生する。この２次元電子ガスが、ソース電極１３及びドレイン電極１４間のチャネルとなる。そして、ゲート電極１５に印加されるゲート電圧に応じて、チャネル層１１Ｂに印加される電界が制御され、ドレイン電流の制御が可能となる。

（フィールドプレート電極の構成）
半導体装置１は、ゲート電極１５に電気的に接続されたフィールドプレート電極（ゲートフィールドプレート電極）と、ソース電極１３に電気的に接続されたフィールドプレート電極（ソースフィールドプレート電極）とを備える。すなわち、半導体装置１は、いわゆるダブルフィールドプレート構造を有する。

以下に、フィールドプレート電極の詳細について説明する。なお、以下では、１つのＨＥＭＴ１６に接続されるフィールドプレート電極について説明するが、この説明は、他の複数のＨＥＭＴにも適用される。

ゲート電極１５及びゲート絶縁膜１２上には、層間絶縁層２０が設けられる。層間絶縁層２０としては、シリコン酸化物（ＳｉＯ_２）、シリコン窒化物（ＳｉＮ）、又は高誘電率膜（high-k膜）などが用いられる。high-k膜としては、酸化ハフニウム（ＨｆＯ_２）などが挙げられる。

層間絶縁層２０上には、ゲートフィールドプレート電極２１が設けられる。ゲートフィールドプレート電極２１は、コンタクト２２を介してゲート電極１５に電気的に接続される。コンタクト２２は、ゲートフィールドプレート電極２１とゲート電極１５とを電気的に接続する機能を果たしていれば良く、コンタクト２２の構成及び配置については任意に設計可能である。コンタクト２２は、アクティブ領域１７外のみに配置しても良いし、アクティブ領域１７内のみに配置しても良いし、アクティブ領域１７内及びアクティブ領域１７外の両方に配置しても良い。さらに、柱状の複数のコンタクト２２を設けても良いし、ライン状のコンタクト２２を設けても良い。

ゲートフィールドプレート電極２１は、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。また、ゲートフィールドプレート電極２１は、ゲート電極１５のＸ方向（Ｙ方向に直交する方向）における両端を覆いつつ、ドレイン電極１４に向かって張り出している。ゲートフィールドプレート電極２１のＸ方向における幅は、ゲート電極１５のＸ方向における幅より大きく設定される。ゲートフィールドプレート電極２１は、Ｘ方向に延在する電極２３に電気的に接続される。電極２３は、ゲート用の電極パッド２４に電気的に接続される。

ゲートフィールドプレート電極２１及び層間絶縁層２０上には、層間絶縁層２５が設けられる。層間絶縁層２５としては、シリコン酸化物（ＳｉＯ_２）、シリコン窒化物（ＳｉＮ）、又は高誘電率膜（high-k膜）などが用いられる。

層間絶縁層２５上には、ソースフィールドプレート電極２６（２６Ａ、２６Ｂ、２６Ｃ）が設けられる。ソースフィールドプレート電極２６は、コンタクト２８を介してソース電極１３に電気的に接続される。また、ソースフィールドプレート電極２６は、ソース用の電極パッド２９に電気的に接続される。

ソースフィールドプレート電極２６は、アクティブ領域１７において、電極２６Ａ及び電極２６Ｂに分割される。電極２６Ａ及び電極２６Ｂはそれぞれ、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。本実施形態では、電極２６Ａ及び電極２６Ｂは、Ｙ方向の端部において電極２６Ｃによって電気的に接続される。電極２６Ａ及び電極２６Ｂは、開口部２７を空けて配置される。なお、電極２６Ｃを形成せずに、ソースフィールドプレート電極２６を櫛形にしても良い。すなわち、櫛形を有するソースフィールドプレート電極２６は、電極パッド２９からそれぞれがＹ方向に延在する電極２６Ａ及び電極２６Ｂを含むように構成される。

ソースフィールドプレート電極２６のＸ方向における端部は、ゲートフィールドプレート電極２１のＸ方向における端部よりドレイン電極１４側に配置される。ソースフィールドプレート電極２６の開口部２７は、ゲートフィールドプレート電極２１の上方に設けられる。

本実施形態では、平面視において、ソースフィールドプレート電極２６とゲートフィールドプレート電極２１との重なり領域を減らす。すなわち、ソースフィールドプレート電極２６は、アクティブ領域１７において、ゲートフィールドプレート電極２１の端部にのみ重なるように形成される。電極２６Ａの端は、ゲートフィールドプレート電極２１の端（ソース電極１３側）よりドレイン電極１４側に配置される。電極２６Ｂの端（ソース電極１３側）は、ゲートフィールドプレート電極２１の端（ドレイン電極１４側）よりソース電極１３側に配置される。電極２６Ｂは、ゲートフィールドプレート電極２１の端部からドレイン電極１４側に張り出している。

ドレイン電極１４上には、コンタクト３１を介して電極３０が設けられる。電極３０は、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。電極３０は、ドレイン用の電極パッド３２に電気的に接続される。

層間絶縁層２０、ソースフィールドプレート電極２６、及び電極３０上には、保護層３３が設けられる。保護層３３は、パッシベーション層とも呼ばれる。保護層３３は、絶縁体から構成され、シリコン窒化物（ＳｉＮ）、又はシリコン酸化物（ＳｉＯ_２）などが用いられる。

（効果）
以上詳述したように第１実施形態では、半導体装置１は、ゲート電極１５に電気的に接続されたゲートフィールドプレート電極２１と、ソース電極１３に電気的に接続されかつゲートフィールドプレート電極２１の上方に配置されたソースフィールドプレート電極２６とを備える。ソースフィールドプレート電極２６は、開口部２７を空けて配置された電極２６Ａ及び電極２６Ｂを備える。そして、開口部２７は、ゲートフィールドプレート電極２１の上方に配置される。

従って第１実施形態によれば、ゲートフィールドプレート電極２１とソースフィールドプレート電極２６との重なり領域の面積を低減することができる。これにより、フィールドプレート電極に起因した寄生容量を低減することができる。よって、半導体装置１の高速動作が可能となる。

ゲート電極近傍、及び窒化物半導体層の上面に電界が集中する傾向がある。特に、ゲート電極のドレイン電極側の端部に電界が集中する傾向がある。しかし、本実施形態では、ゲート電極１５をゲートフィールドプレート電極２１が覆っているため、ゲート電極１５近傍における電界集中が緩和され、半導体装置１の耐圧を向上させることができる。

また、ソースフィールドプレート電極２６に含まれる電極２６Ａ及び電極２６Ｂの端部は、ゲートフィールドプレート電極２１の端部の上方に配置される。これにより、フィールドプレート電極の端に対応する電界集中ポイントの数を低減できる。これにより、半導体装置１の耐圧を向上することができる。

［第２実施形態］
第２実施形態では、アクティブ領域１７において、ソースフィールドプレート電極２６を２つの電極に分割しつつ、ソースフィールドプレート電極２６とゲートフィールドプレート電極２１とが重ならないようにしている。

図４は、第２実施形態に係る半導体装置１の平面図である。図５は、図４に示したＡ−Ａ´線に沿った半導体装置１の断面図である。図４に示したＢ−Ｂ´線に沿った半導体装置１の断面図は、図３と同じである。

ソースフィールドプレート電極２６は、アクティブ領域１７において、ゲートフィールドプレート電極２１と重ならないように構成される。具体的には、電極２６Ａの端は、ゲートフィールドプレート電極２１の端（ソース電極１３側）よりソース電極１３側に配置される。電極２６Ｂの端（ソース電極１３側）は、ゲートフィールドプレート電極２１の端（ドレイン電極１４側）よりドレイン電極１４側に配置される。その他の構成は、第１実施形態と同じである。

第２実施形態によれば、フィールドプレート電極に起因した寄生容量を第１実施形態に比べてより低減することができる。また、フィールドプレート電極に起因した電界集中ポイントが増えるため、各電界集中ポイントのピーク電界を低減できる。これにより、半導体装置１の耐圧を向上させることができる。その他の効果は、第１実施形態と同じである。

［第３実施形態］
第３実施形態では、ソースフィールドプレート電極を平面状に形成し、一方、ゲートフィールドプレート電極を分割して構成するようにしている。

図６は、第３実施形態に係る半導体装置１の平面図である。図７は、図６に示したＡ−Ａ´線に沿った半導体装置１の断面図である。図８は、図６に示したＢ−Ｂ´線に沿った半導体装置１の断面図である。

ゲートフィールドプレート電極２１は、アクティブ領域１７において、電極２１Ａ及び電極２１Ｂに分割される。電極２１Ａ及び電極２１Ｂはそれぞれ、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。本実施形態では、電極２１Ａ及び電極２１Ｂは、Ｙ方向の端部において電極２１Ｃによって電気的に接続される。電極２１Ａ及び電極２１Ｂは、開口部４０を空けて配置される。なお、電極２１Ｃを形成せずに、ゲートフィールドプレート電極２１を櫛形にしても良い。すなわち、櫛形を有するゲートフィールドプレート電極２１は、電極２３からそれぞれがＹ方向に延在する電極２１Ａ及び電極２１Ｂを含むように構成される。

ソースフィールドプレート電極２６は、複数の電極に分割されず、平面状に形成される。ソースフィールドプレート電極２６は、ゲートフィールドプレート電極２１を覆うように構成される。すなわち、ソースフィールドプレート電極２６の端は、ゲートフィールドプレート電極２１の端（ドレイン電極１４側）よりドレイン電極１４側に配置される。

以上詳述したように第３実施形態では、ゲートフィールドプレート電極２１を複数の電極に分割している。これにより、ゲートフィールドプレート電極２１とソースフィールドプレート電極２６との重なり領域の面積を減らすことができる。よって、フィールドプレート電極に起因した寄生容量を低減することができる。

ゲートフィールドプレート電極２１を構成する電極２１Ａと電極２１Ｂとの間隔は、適宜設定可能であるが、容量を低減するという観点からは、電極２１Ａと電極２１Ｂとの間隔は、より大きい方が望ましい。電極２１Ａと電極２１Ｂとの間隔を大きくすることで、ゲートフィールドプレート電極２１とソースフィールドプレート電極２６との重なり領域の面積を減らすことができる。

［第４実施形態］
第４実施形態は、ゲートフィールドプレート電極及びソースフィールドプレート電極の両方を分割することで、より寄生容量を低減するようにしている。

図９は、第４実施形態に係る半導体装置１の平面図である。図１０は、図９に示したＡ−Ａ´線に沿った半導体装置１の断面図である。図１１は、図９に示したＢ−Ｂ´線に沿った半導体装置１の断面図である。

ゲートフィールドプレート電極２１の構成は、第３実施形態と同じである。すなわち、ゲートフィールドプレート電極２１は、アクティブ領域１７において、電極２１Ａ及び電極２１Ｂに分割される。

ソースフィールドプレート電極２６は、アクティブ領域１７において、ゲートフィールドプレート電極２１の端部にのみ重なるように形成される。具体的には、ソースフィールドプレート電極２６は、電極２６Ａ、電極２６Ｂ、及び電極２６Ｄに分割される。電極２６Ａ、電極２６Ｂ、及び電極２６Ｄはそれぞれ、Ｙ方向に延在し、アクティブ領域１７をＹ方向に横切る。本実施形態では、電極２６Ａ、電極２６Ｂ、及び電極２６Ｄは、Ｙ方向の端部において電極２６Ｃによって電気的に接続される。

電極２６Ａ及び電極２６Ｄは、開口部２７Ａを空けて配置され、電極２６Ｄ及び電極２６Ｂは、開口部２７Ｂを空けて配置される。開口部２７Ａは、ゲート用の電極２１Ａの上方に設けられる。開口部２７Ｂは、ゲート用の電極２１Ｂの上方に設けられる。

第１実施形態と同様に、ソース用の電極２６Ａとゲート用の電極２１Ａとは、端部が重なるように配置される。ソース用の電極２６Ｄの両端部はそれぞれ、ゲート用の電極２１Ａ及び電極２１Ｂの端部と重なるように配置される。ソース用の電極２６Ｂの端部は、ゲート用の電極２１Ｂの端部と重なるように配置される。

なお、第２実施形態と同様に、ソースフィールドプレート電極２６は、アクティブ領域１７において、ゲートフィールドプレート電極２１と重ならないように構成しても良い。

また、電極２６Ｃを形成せずに、ソースフィールドプレート電極２６を櫛形にしても良い。すなわち、櫛形を有するソースフィールドプレート電極２６は、電極パッド２９からそれぞれがＹ方向に延在する電極２６Ａ、電極２６Ｂ、及び電極２６Ｄを含むように構成される。

以上詳述したように第４実施形態によれば、ゲートフィールドプレート電極２１とソースフィールドプレート電極２６との重なり領域の面積をより低減することができる。これにより、フィールドプレート電極に起因した寄生容量をより低減することができる。

なお、ソースフィールドプレート電極を分割する電極の数は、上記実施形態に限定されず、さらに多くの電極に分割しても良い。同様に、ゲートフィールドプレート電極をさらに多くの電極に分割しても良い。

また、上記実施形態では、ゲートフィールドプレート電極を下側、ソースフィールドプレート電極を上側に配置しているが、これに限定されず、ゲートフィールドプレート電極とソースフィールドプレート電極との配置を逆（すなわち、ゲートフィールドプレート電極を上側、ソースフィールドプレート電極を下側）にしても良い。

本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…半導体装置、１０…基板、１１…窒化物半導体層、１１Ａ…バッファ層、１１Ｂ…チャネル層、１１Ｃ…バリア層、１２…ゲート絶縁膜、１３…ソース電極、１４…ドレイン電極、１５…ゲート電極、１７…アクティブ領域、２０，２５…層間絶縁層、２１…ゲートフィールドプレート電極、２２，２８，３１…コンタクト、２３，３０…電極、２４，２９，３２…電極パッド、２６…ソースフィールドプレート電極、２７，４０…開口部、３３…保護層

Claims (8)

1. 半導体層に設けられ、ゲート電極、ソース電極、及びドレイン電極を備えるＦＥＴと、
   前記半導体層上に設けられた第１絶縁層と、
   前記第１絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち一つに接続された第１フィールドプレート電極と、
   前記第１フィールドプレート電極上に設けられた第２絶縁層と、
   前記第２絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち他の一つに接続された第２フィールドプレート電極と、
   を具備し、
   前記第２フィールドプレート電極は、開口部を空けて配置された第１及び第２電極部分を備えることを特徴とする半導体装置。
2. 前記第１フィールドプレート電極は、前記ゲート電極に接続され、
   前記第２フィールドプレート電極は、前記ソース電極に接続されることを特徴とする請求項１に記載の半導体装置。
3. 前記開口部は、前記第１フィールドプレート電極の上方に配置されることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１及び第２電極部分は、前記第１フィールドプレート電極と部分的に重なることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第１及び第２電極部分は、前記第１フィールドプレート電極と重ならないことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
6. 前記第１フィールドプレート電極は、開口部を空けて配置された第３及び第４電極部分を備えることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
7. 半導体層に設けられ、ゲート電極、ソース電極、及びドレイン電極を備えるＦＥＴと、
   前記半導体層上に設けられた第１絶縁層と、
   第１方向に延びるようにして前記第１絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち一つに接続された第１フィールドプレート電極と、
   前記第１フィールドプレート電極上に設けられた第２絶縁層と、
   前記第１方向に延びるようにして前記第２絶縁層上に設けられ、前記ゲート電極及び前記ソース電極のうち他の一つに接続された第２フィールドプレート電極と、
   を具備し、
   前記第１フィールドプレート電極は、開口部を空けて配置された第１及び第２電極部分を備えることを特徴とする半導体装置。
8. 前記第２フィールドプレート電極の幅は、前記第１フィールドプレート電極の幅より大きいことを特徴とする請求項１乃至７のいずれかに記載の半導体装置。

Images