JP6318914B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

Description

本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。

従来、半導体装置を構成する材料として珪素が広く使用されてきた。近年、半導体装置を構成する材料として、炭化珪素の採用が進められつつある。

炭化珪素は、珪素のバンドギャップよりも大きいバンドギャップを有するワイドバンドギャップ半導体である。半導体装置を構成する材料に炭化珪素を採用することによって、半導体装置の高耐圧化および低損失化を図ることができるとともに、高温環境下で半導体装置を使用できる。

炭化珪素半導体装置の応用例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）あるいはＩＧＢＴ（Insulated Gate Bipolar Transistor）などといった、ゲート電極を有するトランジスタが提案されている。さらに、低オン抵抗および大電流化の観点から、トランジスタを、トレンチゲートを有する縦型素子によって構成することが提案されている。

たとえば特開２０００−３１２００３号公報（特許文献１）は、炭化珪素半導体基板にトレンチを形成するための方法を開示する。この方法は、β−ＳｉＣの（１１１）Ｓｉ面またはα−ＳｉＣの（０００１）Ｓｉ面である炭化珪素基板の表面をエッチングして前記表面に凹部を形成する工程と、前記表面の上方から粒子線を照射することにより、少なくとも前記凹部の底面に損傷層を形成する工程と、前記炭化珪素基板を酸化雰囲気中で熱処理することにより、少なくとも前記凹部の側面と前記損傷層が形成された前記底面とに、前記凹部の側面上では薄く前記底面上では厚い酸化膜を形成する工程と、前記酸化膜上にゲート電極を形成する工程と、を含む。具体的には、損傷層を形成する工程において、基板表面に実質的に垂直な方向に、基板表面の上方から、基板表面にイオンが打ち込まれる。このイオン線の照射により、照射損傷層がトレンチ構造の底面および凹部近傍の基板表面に形成される。

特開２０００−３１２００３号公報

ゲート電極に電圧が印加された場合、特に、トレンチ開口部上端の角部において、ゲート絶縁膜にリーク電流が流れる可能性がある。特開２０００−３１２００３号公報によれば、イオン注入によって、トレンチの底部および炭化珪素基板の主面に損傷層が形成される。トレンチの底部および炭化珪素基板の主面には厚い酸化膜を形成可能である。しかしトレンチの側壁部における酸化膜を十分に厚くすることができない。ゲートリークの可能性を低減するためには、トレンチゲートの開口部角を覆う絶縁膜（酸化膜）の厚みをできるだけ大きくすることが好ましい。

本発明の目的は、トレンチゲートを有し、かつゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を製造するための方法、および、トレンチゲートを有し、かつゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を提供することである。

本発明の一態様に係る炭化珪素半導体装置の製造方法は、第１の主面および第１の主面の反対側に位置する第２の主面を有する炭化珪素基板を準備する工程を備える。炭化珪素基板は、第１の導電型を有するドリフト層と、第１の導電型と異なる第２の導電型を有し、かつドリフト層の内部に配置されるボディ領域と、第１の導電型を有し、ボディ領域の内部に形成されるとともに炭化珪素基板の第１の主面に接するソース領域とを含む。製造方法は、さらに、炭化珪素基板の第１の主面を覆う第１の二酸化珪素膜を形成する工程と、第１の二酸化珪素膜の一部を除去することにより、ソース領域を露出させる開口部を第１の二酸化珪素膜に形成する工程と、第１の二酸化珪素膜の開口部を介して炭化珪素基板に対して化学エッチングを施すことにより、第１の主面からソース領域およびボディ領域を貫通して、ドリフト層に達する側壁部を有するトレンチを形成する工程とを備える。トレンチは、第１の主面において、第１の二酸化珪素膜の開口部の幅よりも大きい幅を有する開口部を有する。製造方法は、さらに、トレンチの少なくとも側壁部に、第１の二酸化珪素膜とつながる第２の二酸化珪素膜を形成する工程と、不活性ガス雰囲気において炭化珪素基板に熱処理を施すことにより、第１の二酸化珪素膜が、トレンチの側壁部において第１の主面側に位置する角部を覆うように、第１の二酸化珪素膜を軟化させる工程と、炭化珪素基板に熱酸化処理を施すことにより、トレンチの側壁部に接するゲート絶縁膜を形成する工程とを備える。

本発明の一態様に係る炭化珪素半導体装置は、第１の主面および第１の主面の反対側に位置する第２の主面を有する炭化珪素基板を備える。炭化珪素基板は、第１の導電型を有するドリフト層と、第１の導電型と異なる第２導電型を有し、かつドリフト層の内部に配置されるボディ領域と、第１の導電型を有し、ボディ領域の内部に形成されるとともに炭化珪素基板の第１の主面に接するソース領域とを含む。第１の主面からソース領域およびボディ領域を貫通して、ドリフト層に達する側壁部を有するトレンチが、炭化珪素基板に形成される。炭化珪素半導体装置は、さらに、トレンチの側壁部において第１の主面側に位置する角部を覆う熱酸化膜を含む二酸化珪素膜と、トレンチの少なくとも側壁部を覆うとともに二酸化珪素膜につながる熱酸化膜を含むゲート絶縁膜とを備える。第１の主面に垂直かつ第１の主面から二酸化珪素膜へと向かう方向を第１の方向とし、第１の主面に平行かつトレンチに向かう方向を第２の方向とすると、上記の二酸化珪素膜は、第１の方向に沿った第１の厚みと、トレンチの角部から第２の方向に沿った第２の厚みとを有する。第１の厚みに対する第２の厚みの比率は、５０％以上である。

上記によれば、トレンチゲートを有し、かつゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を製造するための方法、および、トレンチゲートを有し、かつゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を提供することができる。

本発明の第１の実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面図である。 図１中に示す破線四角により囲まれた領域の拡大図である。 本発明の第１の実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ１０）および（Ｓ２０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ３０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ４０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）を説明するための他の概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ７０）を説明するためのさらに他の概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ８０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ１００，Ｓ１１０）を説明するための概略図である。 第１の実施の形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ１２０）を説明するための概略図である。 本発明の第２の実施の形態に係る炭化珪素半導体装置の製造方法にに含まれるトレンチ形成工程を説明するための第１の図である。 本発明の第２の実施の形態に係る炭化珪素半導体装置の製造方法にに含まれるトレンチ形成工程を説明するための第２の図である。 本発明の第３の実施形態に係る炭化珪素半導体装置の製造方法を示すフローチャートである。 第３の実施の形態に係る炭化珪素半導体装置の製造方法に含まれるエッチング工程（Ｓ６５）を説明するための図である。

[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また、「酸化膜」とは二酸化珪素（ＳｉＯ₂）の膜を意味する。

（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は、第１の主面（１１Ａ）および第１の主面（１１Ａ）の反対側に位置する第２の主面（１０Ｂ）を有する炭化珪素基板（５）を準備する工程（Ｓ１）を備える。炭化珪素基板（５）は、第１の導電型を有するドリフト層（１１）と、第１の導電型と異なる第２の導電型を有し、かつドリフト層（１１）の内部に配置されるボディ領域（１３）と、第１の導電型を有し、ボディ領域（１３）の内部に形成されるとともに炭化珪素基板（５）の第１の主面（１１Ａ）に接するソース領域（１５）とを含む。製造方法は、さらに、炭化珪素基板（５）の第１の主面（１１Ａ）を覆う第１の二酸化珪素膜（２１）を形成する工程（Ｓ４０）と、第１の二酸化珪素膜（２１）の一部を除去することにより、ソース領域（１４）を露出させる開口部（２１ａ）を第１の二酸化珪素膜（２１）に形成する工程（Ｓ５０）と、第１の二酸化珪素膜（２１）の開口部（２１ａ）を介して炭化珪素基板（５）に対して化学エッチングを施すことにより、第１の主面（１１Ａ）からソース領域（１４）およびボディ領域（１３）を貫通して、ドリフト層（１２）に達する側壁部（ＳＷ）を有するトレンチ（ＴＲ）を形成する工程（Ｓ６０）とを備える。トレンチ（ＴＲ）は、第１の主面（１１Ａ）において、第１の二酸化珪素膜（２１）の開口部（２１ａ）の幅よりも大きい幅を有する開口部を有する。製造方法は、さらに、トレンチ（ＴＲ）の少なくとも側壁部（ＳＷ）に、第１の二酸化珪素膜（２１）とつながる第２の二酸化珪素膜（２２ａ）を形成する工程（Ｓ７０）と、不活性ガス雰囲気において炭化珪素基板に熱処理を施すことにより、第１の二酸化珪素膜（２１）が、トレンチ（ＴＲ）の側壁部（ＳＷ）において第１の主面側（１１Ａ）に位置する角部（ＵＴ）を覆うように、第１の二酸化珪素膜（２１）を軟化させる工程（Ｓ８０）と、炭化珪素基板（５）に熱酸化処理を施すことにより、トレンチ（ＴＲ）の側壁部（ＳＷ）に接するゲート絶縁膜（２２）を形成する工程（Ｓ９０）とを備える。

上記構成によれば、トレンチゲートの開口部上端の角部においてゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を製造することができる。第１の二酸化珪素膜を軟化させる工程によって、炭化珪素の第１の主面に接触するトレンチの側壁部（角部）が第１の二酸化珪素膜によって覆われる。これにより、上記角部を覆う絶縁膜（二酸化珪素膜）の厚みを大きくすることができる。したがって、ゲートリークが生じる可能性が低減された炭化珪素半導体装置を製造することができる。

（２）好ましくは、第１の二酸化珪素膜（２１）を形成する工程は、ドライ酸化によって、５０ｎｍ以上かつ１００ｎｍ以下の厚みを有する熱酸化膜を形成する工程を含む。

上記構成によれば、第１の二酸化珪素膜を軟化させる工程において、トレンチの角部を、十分な厚みを有する二酸化珪素膜によって覆うことができる。さらに、この二酸化珪素膜は、熱酸化膜を含むことによって高い絶縁性を有する。これにより、ゲートリークが生じる可能性が低減された炭化珪素半導体装置を製造することができる。

（３）好ましくは、第１の二酸化珪素膜（２１）を軟化させる工程は、１２００℃以上かつ１４００℃以下の温度で炭化珪素基板（５）に熱処理を施す工程を含む。

上記構成によれば、第１の二酸化珪素膜をより確実に軟化させることができる。
（４）好ましくは、トレンチ（ＴＲ）を形成する工程は、第１の二酸化珪素膜（２１）の開口部（２１ａ）の縁が、トレンチ（ＴＲ）の角部（ＵＴ）に対して０．１μｍ以上かつ０．３μｍ以下の範囲（Ｌ）で突出するように、トレンチ（ＴＲ）を形成する工程を含む。

上記構成によれば、第１の二酸化珪素膜を軟化させる工程において、角部を、第１の二酸化珪素膜によって覆うことができる。さらに、炭化珪素半導体装置のオン抵抗が大きくなる可能性を低減できる。

（５）好ましくは、製造方法は、トレンチ（ＴＲ）を形成する工程の後、かつ、第２の二酸化珪素膜（２２ａ）を形成する工程の前に、緩衝フッ酸を用いて第１の二酸化珪素膜（２１）の表層部をエッチングする工程をさらに備える。

上記構成によれば、第２の二酸化珪素膜を形成する工程の前に、第１の二酸化珪素膜の表面を清浄にすることができる。第２の二酸化珪素膜を形成する工程、あるいは第１の二酸化珪素膜を軟化させる工程において、第１の二酸化珪素膜に取り込まれる不純物の量を低減できる。これにより、ゲートリークが生じる可能性が低減された炭化珪素半導体装置を製造することができる。

（６）好ましくは、第２の二酸化珪素膜（２２ａ）を形成する工程は、ドライ酸化によって、１ｎｍ以上の厚みを有する熱酸化膜を形成する工程を含む。

上記構成によれば、第２の二酸化珪素膜を、第１の二酸化珪素膜に、より確実につなげることができる。第２の二酸化珪素膜を第１の二酸化珪素膜につなげることにより、第１の二酸化珪素膜を軟化させるための熱処理を、炭化珪素基板に対して施したときに、角部を第１の二酸化珪素膜によって覆うことができる。

（７）好ましくは、第２の二酸化珪素膜（２２ａ）を形成する工程は、１０００℃以上かつ１２００℃以下の温度で、熱酸化膜を形成する工程を含む。

上記構成によれば、第２の二酸化珪素膜を、第１の二酸化珪素膜に、より確実につなげることができる。

（８）好ましくは、化学エッチングは、塩素ガスを用いた熱エッチングを含む。
上記構成によれば、ゲートリークの可能性が低減され、かつ低いオン抵抗を有する炭化珪素半導体装置を製造することが可能になる。

（９）好ましくは、トレンチ（ＴＲ）を形成する工程は、化学エッチングに先立って、炭化珪素基板（５）に反応性イオンエッチングを施して、炭化珪素基板（５）の一部をエッチングする工程を含む。

上記構成によれば、化学エッチングによるトレンチの形成を促進することができる。
（１０）好ましくは、第１の主面（１１Ａ）は、Ｃ面である。

上記構成によれば、ゲートリークの可能性が低減され、かつ低いオン抵抗を有する炭化珪素半導体装置を製造することが可能になる。この明細書において、「Ｃ面」とは、（０００−１）面、および、（０００−１）面に対して所定の範囲内（たとえば±８°以内）のオフ角を有する面を包含することができる。

（１１）好ましくは、側壁部（ＳＷ）は、Ｃ面に対して５０°以上かつ６５°以下の角度で傾斜した面を含む。

上記構成によれば、ゲートリークの可能性が低減され、かつ低いオン抵抗を有する炭化珪素半導体装置を製造することが可能になる。

（１２）好ましくは、側壁部（ＳＷ）は、面方位｛０−３３−８｝を有する面を含む。
上記構成によれば、ゲートリークの可能性が低減され、かつ低いオン抵抗を有する炭化珪素半導体装置を製造することが可能になる。

（１３）好ましくは、ゲート絶縁膜（２２）を形成する工程は、第１の二酸化珪素膜（２１）を軟化させる工程に続けて、雰囲気ガスを不活性ガスから酸素含有ガスに切換えて炭化珪素基板（５）に熱酸化処理を施す工程を含む。

上記構成によれば、炭化珪素半導体装置の製造に要する時間を短縮することができる。これにより炭化珪素半導体装置の生産性を高めることができる。

（１４）本発明の一態様に係る炭化珪素半導体装置は、第１の主面（１１Ａ）および第１の主面（１１Ａ）の反対側に位置する第２の主面（１０Ｂ）を有する炭化珪素基板（５）を備える。炭化珪素基板（５）は、第１の導電型を有するドリフト層（１２）と、第１の導電型と異なる第２導電型を有し、かつドリフト層の内部に配置されるボディ領域（１３）と、第１の導電型を有し、ボディ領域の内部に形成されるとともに炭化珪素基板の第１の主面に接するソース領域（１４）とを含む。第１の主面（１１Ａ）からソース領域（１４）およびボディ領域（１３）を貫通して、ドリフト層（１２）に達する側壁部（ＳＷ）を有するトレンチ（ＴＲ）が、炭化珪素基板（５）に形成される。炭化珪素半導体装置は、さらに、トレンチ（ＴＲ）の側壁部（ＳＷ）において第１の主面（１１Ａ）側に位置する角部（ＵＴ）を覆う熱酸化膜を含む二酸化珪素膜（２１）と、トレンチ（ＴＲ）の少なくとも側壁部（ＳＷ）を覆うとともに上記の二酸化珪素膜（２１）につながる熱酸化膜を含むゲート絶縁膜（２２）とを備える。第１の主面（１１Ａ）に垂直かつ第１の主面（１１Ａ）から二酸化珪素膜（２１）へと向かう方向を第１の方向（Ｄ１）とし、第１の主面（１１Ａ）に平行かつトレンチ（ＴＲ）に向かう方向を第２の方向（Ｄ２）とすると、二酸化珪素膜（２１）は、第１の方向（Ｄ１）に沿った第１の厚み（Ｔ１）と、トレンチ（ＴＲ）の角部（ＵＴ）から第２の方向（Ｄ２）に沿った第２の厚み（Ｔ２）とを有する。第１の厚み（Ｔ１）に対する第２の厚み（Ｔ２）の比率は、５０％以上である。

上記構成によれば、炭化珪素の第１の主面に接触するトレンチの側壁部（角部）が第１の二酸化珪素膜によって覆われる。これにより、上記角部を覆う絶縁膜（二酸化珪素膜）の厚みを大きくすることができる。したがって、ゲートリークが生じる可能性を低減可能な炭化珪素半導体装置を実現することができる。

（１５）好ましくは、上記の比率は、１００％以下である。
上記構成によれば、炭化珪素半導体装置においてゲートリークが生じる可能性をより低減することができる。

（１６）好ましくは、第１の主面（１１Ａ）は、Ｃ面である。側壁部（ＳＷ）は、Ｃ面に対して５０°以上かつ６５°以下の角度で傾斜した面を含む。

上記構成によれば、ゲートリークの可能性が低減されるとともに、低いオン抵抗を有する炭化珪素半導体装置を実現できる。なお「Ｃ面」は、上記のように下定義されるので、「Ｃ面」に関する説明は繰り返さない。

（１７）好ましくは、側壁部は、面方位｛０−３３−８｝を有する面を含む。
ゲートリークの可能性が低減されるとともに、低いオン抵抗を有する炭化珪素半導体装置を実現できる。

（１８）好ましくは、第２の厚みは、５０ｎｍ以上かつ１００ｎｍ以下である。
上記構成によれば、トレンチゲートを有する炭化珪素半導体装置においてゲートリークが生じる可能性をより低減することができる。

（１９）好ましくは、第１の方向（Ｄ１）と異なる方向を第３の方向（Ｄ３）と定義し、第３の方向（Ｄ３）が第２の方向（Ｄ２）に一致するときに、第１の方向（Ｄ１）に対して、第３の方向（Ｄ３）がなす角度を９０°と定義すると、二酸化珪素膜（２１）は、第１の主面（１１Ａ）の延長方向と、トレンチの側壁部（ＳＷ）の延長方向とが交差する位置を通り、かつ第３の方向（Ｄ３）に沿う、第３の厚み（Ｔ３）を有する。第１の方向（Ｄ１）に対する第３の方向（Ｄ３）のなす角度が少なくとも９５°までは、第１の厚み（Ｔ１）に対する第３の厚み（Ｔ３）の比率は、５０％以上である。

上記構成によれば、トレンチゲートを有する炭化珪素半導体装置においてゲートリークが生じる可能性をより低減することができる。なお、第１の主面の延長方向と、トレンチの側壁部の延長方向とが交差する位置は、第１の主面内の位置であってもよく、第１の主面とトレンチの側壁部との両方から離れた位置であってもよい。たとえばトレンチの角部が曲率を有する場合、第１の主面の延長方向と、トレンチの側壁部の延長方向とが交差する位置は、トレンチの開口部内の位置であり得る。

[本発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面図である。図１を参照して、ＭＯＳＦＥＴ１は、本発明の第１の実施の形態に係る炭化珪素半導体装置である。ＭＯＳＦＥＴ１は、炭化珪素基板５を含む。炭化珪素基板５は、主面１１Ａ（第１の主面）と、主面１０Ｂ（第２の主面）とを有する。主面１０Ｂは、主面１１Ａの反対側に位置する。

炭化珪素基板５は、炭化珪素単結晶基板１０と、ドリフト層１１とを含む。炭化珪素単結晶基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素単結晶基板１０の厚みは、たとえば７００μｍ以下であり、好ましくは５００μｍ以下である。

炭化珪素単結晶基板１０は、互いに反対側に位置する２つの主面１０Ａ，１０Ｂを有する。主面１０Ｂは、炭化珪素基板５の第２の主面に相当する。たとえば主面１０Ａ，１０Ｂは、互いに平行な面であり得る。

主面１０Ａは、「Ｃ面」である。一般に、「Ｃ面」とは、最表面原子が炭素原子である炭化珪素基板の面と定義される。本明細書において、Ｃ面は、（０００−１）面だけでなく、（０００−１）面から８°以下オフした面を含み得る。言い換えるとＣ面は、（０００−１）面に対するオフ角が−８°以上８°以下となる面である。

主面１０Ｂは、「Ｓｉ面」である。この明細書では、「Ｓｉ面」は、（０００１）面だけでなく（０００１）面から８°以下程度オフした面を含み得る。言い換えるとＳｉ面は、（０００１）面に対するオフ角が−８°以上８°以下となる面である。

炭化珪素単結晶基板１０は、第１の導電型を有する。この実施の形態では、第１の導電型は、ｎ型である。具体的には、炭化珪素単結晶基板１０は、たとえば窒素（Ｎ）などのｎ型不純物（ドナー）を含む。

ドリフト層１１は、炭化珪素単結晶基板１０の主面１０Ａ上に配置される。ドリフト層１１は、主面１１Ａを有する。主面１１Ａは、炭化珪素基板５の第１の主面に相当する。具体的には、主面１１Ａは、上記の定義に従うＣ面である。

ドリフト層１１は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１５とを含む。

ドリフト領域１２は、第１の導電型（ｎ型）を有する。ドリフト領域１２のｎ型不純物の濃度は、炭化珪素単結晶基板１０のｎ型不純物の濃度よりも低い。一実施形態では、ドリフト領域１２のｎ型不純物の濃度は、５．０×１０¹⁵ｃｍ^-3程度である。

ボディ領域１３は、ドリフト層１１の内部に配置されて、第２の導電型を有する。第２の導電型は、第１の導電型と異なる。言い換えると、第２の導電型は、第１の導電型とは逆である。この実施の形態では、第２の導電型は、ｐ型である。ボディ領域１３は、たとえばＡｌ（アルミニウム）あるいはＢ（硼素）などのｐ型不純物（アクセプタ）を含む。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０¹⁷ｃｍ^-3程度である。ドリフト層１１における、ボディ領域１３以外の領域がドリフト領域１２に相当する。

ソース領域１４は、ボディ領域１３の内部に配置されるとともに炭化珪素基板５の第１の主面（主面１１Ａ）に接する。ソース領域１４は、ボディ領域１３によって、ドリフト領域１２から隔てられる。なお、ソース領域１４は、コンタクト領域１５に接触してもよい。

ソース領域１４は、第１の導電型（ｎ型）を有する。具体的には、ソース領域１４は、Ｐ（リン）などのｎ型不純物を含む。ソース領域１４のｎ型不純物濃度は、ドリフト領域１２のｎ型不純物濃度よりも高い。一実施形態では、ソース領域１４に含まれるｎ型不純物の濃度は、たとえば１×１０¹⁹ｃｍ^-3である。

コンタクト領域１５は、ボディ領域１３の内部に配置されて、炭化珪素基板５の第１の主面（主面１１Ａ）に接する。上述のように、コンタクト領域１５は、ソース領域１４に接してもよい。コンタクト領域１５は、第２の導電型（ｐ型）を有する。具体的には、コンタクト領域１５は、アルミニウムあるいは硼素などのｐ型不純物を含む。コンタクト領域１５は、ボディ領域１３のｐ型不純物濃度よりも高いｐ型不純物濃度を有する。

この実施の形態では、炭化珪素基板５に、トレンチＴＲが形成される。トレンチＴＲは、炭化珪素基板５の主面１１Ａ側に開口する。トレンチＴＲは、側壁部ＳＷおよび底部ＢＷを有する。

側壁部ＳＷは、主面１１Ａから、ソース領域１４およびボディ領域１３を貫通してドリフト領域１２に到達する。側壁部ＳＷは、炭化珪素のＣ面に対して５０°以上６５°以下のオフ角を有する面を含むことができる。オフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。

側壁部ＳＷは、面方位｛０−３３−８｝を有する第１の面を含むことができる。好ましくは、側壁部ＳＷは、第１の面を微視的に含み、さらに、面方位｛０−１１−１｝を有する第２の面を微視的に含むことができる。さらに好ましくは、第１の面および第２の面は、面方位｛０−１１−２｝を有する複合面を含むことができる。「Ｃ面に対して５０°以上６５°以下のオフ角を有する面」が、上記の第１の面および第２の面を含んでもよい。上記の面を含む側壁部ＳＷによって、チャネル領域ＣＨにおける抵抗（チャネル抵抗）を低減することができる。したがって、オン抵抗の低減された炭化珪素半導体装置を実現することができる。

底部ＢＷは、側壁部ＳＷに接続される。底部ＢＷは、炭化珪素基板５の主面１１Ａに平行な面を有していてもよい。なお、側壁部ＳＷは、炭化珪素基板５の主面１１Ａに対して傾斜した面を含む。したがってトレンチＴＲの開口部の大きさによっては、底部ＢＷが省略されていてもよい。

ＭＯＳＦＥＴ１は、さらに、保護絶縁膜２１と、ゲート絶縁膜２２と、ゲート電極３０と、ソース電極４０と、層間絶縁膜５０と、ソース配線６０と、ドレイン電極７０とを含む。

図２は、図１中に示す破線四角により囲まれた領域の拡大図である。図１および図２を参照して、保護絶縁膜２１は、炭化珪素基板５の主面１１Ａを覆うとともに、トレンチＴＲの角部ＵＴを覆う。角部ＵＴは、側壁部ＳＷの上端側（主面１１Ａ側）に位置する。

保護絶縁膜２１は、二酸化珪素（ＳｉＯ₂）の膜である。より具体的には、保護絶縁膜２１（第１の二酸化珪素膜）は、熱酸化膜である。保護絶縁膜２１は、ドリフト層１１（炭化珪素基板５）の主面１１Ａ側の表層部を熱酸化することにより形成される。

ゲート絶縁膜２２は、トレンチＴＲの側壁部ＳＷおよび底部ＢＷに接するように形成される。ゲート絶縁膜２２は、二酸化珪素の膜である。具体的には、ゲート絶縁膜２２は、ドリフト層１１（より特定的には、トレンチＴＲの側壁部ＳＷおよび底部ＢＷ）の表層部を熱酸化することにより形成される。

方向Ｄ１は、主面１１Ａに垂直かつ、主面１１Ａから保護絶縁膜２１と向かう方向である。厚みＴ１は、方向Ｄ１に沿った保護絶縁膜２１の厚みを示す。一実施形態において、厚みＴ１は、５０ｎｍ以上である。好ましくは、厚みＴ１は、５０ｎｍ以上かつ１００ｎｍ以下である。

方向Ｄ２は、主面１１Ａに平行かつトレンチＴＲに向かう方向である。厚みＴ２は、トレンチＴＲの角部ＵＴから方向Ｄ２に沿った保護絶縁膜２１の厚みを示す。比率ｒを、厚みＴ１に対する厚みＴ２の比率と定義する。すなわちｒ＝Ｔ２／Ｔ１である。この実施の形態では、比率ｒ（＝Ｔ２／Ｔ１）は、５０％以上（ｒ≧０．５）である。好ましくは、比率ｒは、５０％以上かつ１００％以下である。したがって、厚みＴ２は、上記の比率ｒの範囲を満たすように定められる。一実施形態では、厚みＴ２は、５０ｎｍ以上１００ｎｍ以下であり、好ましくは、６０ｎｍ以上８０ｎｍ以下である。

さらに、方向Ｄ３を方向Ｄ１とは異なる方向と定義する。方向Ｄ３を説明するために、方向Ｄ１に対して方向Ｄ３がなす角度を用いる。方向Ｄ３が方向Ｄ２に一致する場合、この角度を９０°と表す。方向Ｄ１は０°の方向と言い換えることもできる。

厚みＴ３は、主面１１Ａの延長方向と、トレンチＴＲの側壁部ＳＷの延長方向とが交差する位置を通り、方向Ｄ３に沿った厚みである。図２では、主面１１Ａの延長方向と、トレンチＴＲの側壁部ＳＷの延長方向とが交差する位置は、トレンチＴＲの角部ＵＴに相当する。この実施の形態では、方向Ｄ１に対する方向Ｄ３のなす角度が少なくとも９５°までは、厚みＴ１に対する厚みＴ３の比率は、５０％以上である。

ゲート電極３０は、ゲート絶縁膜２２および保護絶縁膜２１上に接するように配置される。ゲート電極３０は、たとえば不純物が添加されたポリシリコン（ｐ−Ｓｉ）、あるいはモリブデン（Ｍｏ)などの導電体からなる。

層間絶縁膜５０は、ゲート絶縁膜２２および保護絶縁膜２１を覆うとともに、ゲート電極３０を、ソース電極４０およびソース配線６０に対して電気的に絶縁する。層間絶縁膜５０は、たとえば二酸化珪素膜からなる。たとえば堆積酸化膜を層間絶縁膜５０に適用することができる。

ソース電極４０は、ソース領域１４およびコンタクト領域１５に接するように、炭化珪素基板５の主面１１Ａ上に配置される。ソース電極４０は、ソース領域１４に対して電気的に接続される。ソース電極４０は、ソース領域１４に対してオーミック接触することができる材料からなることが好ましい。ソース電極４０は、たとえばＮｉ_xＳｉ_y（ニッケルシリサイド）、Ｔｉ_xＳｉ_y（チタンシリサイド）、Ａｌ_xＳｉ_y（アルミシリサイド）およびＴｉ_xＡｌ_yＳｉ_z（チタンアルミシリサイド）などからなる。

ドレイン電極７０は、炭化珪素基板５（炭化珪素単結晶基板１０）の主面１０Ｂ（第２の主面）に接するように配置される。ドレイン電極７０は、炭化珪素単結晶基板１０に対して電気的に接続される。ドレイン電極７０は、炭化珪素単結晶基板１０に対してオーミック接触することができる材料からなることが好ましい。たとえばドレイン電極７０は、ソース電極４０と同様の材料からなっていてもよい。

ソース配線６０は、ソース電極４０に接するように配置される。これにより、ソース配線６０は、ソース電極４０に電気的に接続される。さらにソース配線６０は、ソース電極４０を介してソース領域１４と電気的に接続される。ソース配線６０は、導電体（たとえば、アルミニウム）からなる。

図１および図２に示されるように、ＭＯＳＦＥＴ１は、ｎ型ＭＯＳＦＥＴである。ソース配線６０およびソース電極４０を通じて、ソース領域１４、コンタクト領域１５およびボディ領域１３には、低い電圧（たとえば０Ｖ）が与えられる。ＭＯＳＦＥＴ１をオンさせる場合、ゲート電極３０には、ソース領域１４の電圧よりも高い電圧が与えられる。

ゲート電極３０に印加された電圧が閾値電圧未満（ゲート電圧は正である）の状態では、ソース電極４０とドレイン電極７０との間に電圧が印加されても、ボディ領域１３にはチャネルが形成されない。このためＭＯＳＦＥＴ１はオフ状態（非導通状態）である。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１３では、ゲート絶縁膜２２の近傍の領域にチャネルが形成される。図１および図２には、チャネルが形成される領域が、チャネル領域ＣＨとして示される。

上記のとおり、炭化珪素基板５の主面１１Ａは、Ｃ面である。この面にトレンチＴＲを形成することにより、ＭＯＳＦＥＴ１のオン抵抗を低減することができる。さらに、トレンチＴＲの側壁部ＳＷは、Ｃ面に対して５０°以上かつ６５°以下の角度で傾斜した面を含む。より好ましくは、側壁部ＳＷは、面方位｛０−３３−８｝を有する面を含む。したがって、ＭＯＳＦＥＴ１のオン抵抗をより低減することができる。

ＭＯＳＦＥＴ１をオンさせる場合には、ゲート電極３０とソース領域１４（あるいはボディ領域１３）との間に電圧差が発生する。ゲート電極３０とソース領域１４との間には、絶縁膜（保護絶縁膜２１およびゲート絶縁膜２２）が存在する。

トレンチＴＲの上端側（主面１１Ａ側）には角部ＵＴが存在する。トレンチＴＲの上端側の角部ＵＴにおいて電界集中が生じやすい。この実施の形態では、トレンチＴＲの上端側の角部ＵＴを保護絶縁膜２１で覆う。トレンチＴＲの上端側の角部ＵＴにおける保護絶縁膜２１の厚みに関して、角度が９０°であるときの比率ｒ（＝Ｔ２／Ｔ１）は、５０％以上である。より具体的には、厚みＴ２は、５０ｎｍ以上かつ１００ｎｍ以下である。さらに、方向Ｄ１に対する方向Ｄ３のなす角度が少なくとも＋９５°までは、厚みＴ１に対する厚みＴ３の比率は、５０％以上である。これにより、トレンチＴＲの上端側の角部ＵＴを覆う絶縁膜の厚みを大きくすることができる。したがってゲートリークの可能性を低減することができる。

さらに、この実施の形態によれば、トレンチＴＲの側壁部ＳＷは、炭化珪素基板５の第１の主面（主面１１Ａ）に対して鈍角をなしている。側壁部ＳＷが主面１１Ａに対して直角をなす場合に比べると、トレンチＴＲの角部ＵＴにおける電界強度を弱めることができる。これにより、ゲートリークの可能性を低減することができる。さらに、保護絶縁膜２１をトレンチＴＲの角部ＵＴに覆いやすくすることができる。この点からもゲートリークの可能性を低減することができる。

一方、チャネル領域ＣＨ上のゲート絶縁膜２２が厚いほど、ＭＯＳＦＥＴ１の閾値電圧が高くなる。この実施の形態によれば、トレンチＴＲの側壁部ＳＷにおいて、保護絶縁膜２１に覆われる範囲が、ソース領域１４に限定される。ボディ領域１３が保護絶縁膜２１によって覆われるのを避けることにより、チャネル領域ＣＨ上のゲート絶縁膜２２をＭＯＳＦＥＴ１の動作にとって好適な厚みとすることができる。これによりＭＯＳＦＥＴ１のオン抵抗が高くなるのを避けることができる。

次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図３は、本発明の第１の実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。

図３および図４を参照して、まず、工程（Ｓ１０）として炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断し、研磨処理などを行なうことにより、ｎ型の炭化珪素単結晶基板１０が準備される。

次に、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いたエピタキシャル成長により、ドリフト層１１が炭化珪素単結晶基板１０の主面１０Ａ上に形成される。一実施形態では、炭化珪素単結晶基板１０上に、水素（Ｈ₂）を含むキャリアガスと、モノシラン（ＳｉＨ₄）、プロパン（Ｃ₃Ｈ₈）および窒素（Ｎ₂）などを含む原料ガスとが供給され、炭化珪素単結晶基板１０がたとえば１５００℃以上１７００℃以下程度に加熱される。ドリフト層１１（エピタキシャル層）の厚みは特に限定されるものではないが、たとえば、１０μｍ程度以上３５μｍ程度以下の範囲内の適切な値（たとえば１５μｍ程度）である。工程Ｓ１０および工程Ｓ２０を経て、炭化珪素基板５が準備される。炭化珪素基板５は、主面１１Ａと、主面１０Ｂとを有する。主面１１Ａ（第１の主面）は、Ｃ面に対応する。

図３および図５を参照して、次に、工程（Ｓ３０）としてイオン注入工程が実施される。この工程（Ｓ３０）では、たとえばアルミニウム（Ａｌ）イオンが、炭化珪素基板５の主面１１Ａからドリフト層１１内に注入される。これにより、ドリフト層１１内に、導電型としてｐ型を有するボディ領域１３が形成される。ボディ領域１３の厚み（上記アルミニウムイオンの注入深さ）は、たとえば０．７μｍ以上０．８μｍ以下である。

次に、たとえばリン（Ｐ）イオンが、ボディ領域１３内に注入される。リンイオンは、ドリフト層１１内に、アルミニウムイオンよりも浅く注入される。これにより、導電型としてｎ型を有するソース領域１４が、ボディ領域１３内に形成される。

続いて、たとえばアルミニウム（Ａｌ）イオンが、上記リンイオンと同程度の注入深さでボディ領域１３内に選択的に注入される。これにより、導電型としてｐ型を有するコンタクト領域１５が、ボディ領域１４内に形成される。ドリフト層１１において、ボディ領域１３、ソース領域１４およびコンタクト領域１５のいずれも形成されない領域が、ドリフト領域１２になる。ソース領域１４は、ボディ領域１３によって、ドリフト領域１２から隔てられる。

図５には示されないが、炭化珪素基板５への選択的なイオン注入のため、たとえば炭化珪素基板５の主面１１Ａ上に、マスクとして二酸化珪素膜が形成される。フォトリソグラフィ技術およびエッチング技術により、コンタクト領域１５を形成すべき領域を露出させる開口部が二酸化珪素膜に形成される。イオン注入が完了した後には、当該マスク（二酸化珪素膜）が除去される。その後、炭化珪素基板５が、不活性ガス雰囲気中で加熱される。この加熱工程（アニール）によって、炭化珪素基板５に導入された不純物イオンを活性化することができる。

図３では、上記の工程Ｓ１０，Ｓ２０およびＳ３０が、工程Ｓ１として総括的に示される。すなわち、工程（Ｓ１）は、ｎ型を有するドリフト層１１と、ｐ型を有し、かつドリフト層１１の内部に配置されるボディ領域１３と、ｎ型を有し、ボディ領域１３の内部に形成されるとともに炭化珪素基板５の主面１１Ａに接するソース領域１４とを含む炭化珪素基板５を準備する工程に相当する。

図３および図６を参照して、工程（Ｓ４０）として、マスク酸化膜形成工程が実施される。この工程（Ｓ４０）では、炭化珪素基板５の主面１１Ａ上に、マスク酸化膜を形成する。一実施形態では、酸素含有ガス雰囲気において、ドライ酸化によって炭化珪素基板５の主面１１Ａ上に、熱酸化膜を形成する。この熱酸化膜が、後述するトレンチ形成工程（Ｓ６０）においてマスク酸化膜として利用され、その後、ＭＯＳＦＥＴ１（炭化珪素半導体装置）の保護絶縁膜２１として利用される。したがって、図６および以後説明する図において、マスク酸化膜は、保護絶縁膜と同じ符号（２１）によって示される。熱酸化膜を保護絶縁膜２１に採用することによって、保護絶縁膜２１の絶縁性を高めることができる。これにより、ゲートリークが生じる可能性が低減された炭化珪素半導体装置を製造することができる。

一実施形態では、マスク酸化膜（および保護絶縁膜２１）として形成される熱酸化膜は、５０ｎｍ以上かつ１００ｎｍ以下の厚みを有する。熱酸化膜の厚みが５０ｎｍ未満であると、トレンチＴＲの角部ＵＴを覆う酸化膜の部分が薄くなりやすい。このため、ＭＯＳＦＥＴ１では、角部ＵＴにおけるゲートリークが生じる可能性が高くなる。一方、熱酸化膜の厚みが１００ｎｍよりも大きい場合、その厚みを有する熱酸化膜を形成するために要する時間が長くなる。角部ＵＴにおいて、ゲートリークの可能性を低減するためには、角部ＵＴを覆う酸化膜はできるだけ緻密であることが好ましい。このためには、熱酸化膜の形成のためにドライ酸化を用いるのが好適である。角部ＵＴを覆う絶縁膜（熱酸化膜）の厚み、および、その厚みを有する絶縁膜を形成するための時間の両方の観点から、マスク酸化膜（および保護絶縁膜２１）として形成される熱酸化膜の厚みは、５０ｎｍ以上かつ１００ｎｍ以下とされる。

なお、マスク酸化膜は熱酸化膜に限定されるものではない。熱酸化膜に代えて、堆積酸化膜をマスク酸化膜（二酸化珪素膜）に適用することもできる。この場合、トレンチＴＲの角部ＵＴにおいてゲートリークが生じる可能性を低減するために、堆積酸化膜は、不純物が添加されていない（ノンドープの）酸化膜であることが好ましい。

図３および図７を参照して、工程（Ｓ５０）として、開口部形成工程が実施される。この工程（Ｓ５０）では、フォトリソグラフィ工程およびエッチング工程（いずれも図示せず）により、開口部２１ａが、マスク酸化膜（保護絶縁膜２１）に形成される。開口部２１ａは、主面１１Ａのうち、トレンチを形成すべき領域を露出させる。

図３および図８を参照して、工程（Ｓ６０）として、トレンチ形成工程が実施される。この工程（Ｓ６０）では、炭化珪素基板５に対して化学エッチングを施す。一実施形態では、化学エッチングは、ハロゲン系ガス（一例として塩素（Ｃｌ₂）ガス）を用いた熱エッチングである。トレンチ形成工程により、主面１１Ａ側に開口部を有するトレンチＴＲが、ドリフト層１１に形成される。

トレンチＴＲは、側壁部ＳＷおよび底部ＢＷを有する。側壁部ＳＷは、主面１１Ａからソース領域１４およびボディ領域１３を貫通して、ドリフト領域１２に達する。さらに、側壁部ＳＷは、主面１１Ａに対して鈍角をなす。すなわち、底部ＢＷから主面１１Ａへ向かうにつれて、トレンチＴＲの開口径が大きくなる。熱エッチングによって、側壁部ＳＷを形成することにより、側壁部ＳＷは、炭化珪素のＣ面に対して５０°以上６５°以下のオフ角を有する面（１つの具体例として面方位｛０−３３−８｝を有する面）を含むことができる。このような面を含む側壁部ＳＷが形成されることにより、チャネル領域ＣＨにおける抵抗（チャネル抵抗）を低減することができる。

主面１１Ａでは、マスク酸化膜の開口部２１ａの縁が、トレンチＴＲの開口部の縁（角部ＵＴに相当する）よりも、トレンチＴＲの開口部の内部に向けて突出する。言い換えると、主面１１Ａにおいて、トレンチＴＲの開口部の幅がマスク酸化膜の開口部２１ａの幅よりも大きい。

長さＬは、トレンチＴＲの開口部の縁（角部ＵＴ）からマスク酸化膜の開口部２１ａの縁までの長さを示す。一実施形態において、長さＬは、０．１μｍ以上０．３μｍ以下である。

図３および図９を参照して、工程（Ｓ７０）として、バッファ酸化膜形成工程が実施される。この工程（Ｓ７０）では、まず、マスク酸化膜（保護絶縁膜２１）が形成された炭化珪素基板５に対して洗浄（一例では、ＲＣＡ洗浄）を施す。これにより、トレンチＴＲの表面あるいはマスク酸化膜（保護絶縁膜２１）の表面に付着したパーティクル、金属イオン等が除去される。

次に、トレンチＴＲの側壁部ＳＷおよび底部ＢＷを覆うバッファ酸化膜２２ａを形成する。一実施形態では、１０００℃以上かつ１２００℃以下の温度で、酸素含有ガス雰囲気中において、ドライ酸化によって、１ｎｍ以上の厚みを有するバッファ酸化膜２２ａを形成する。

トレンチＴＲの側壁部ＳＷおよび底部ＢＷと同じく、マスク酸化膜（保護絶縁膜２１）の下部に位置する炭化珪素基板５の表層部において、珪素と酸素とが結合することによって酸化膜が形成される。したがって、バッファ酸化膜２２ａをマスク酸化膜（保護絶縁膜２１）につなげることができる。言い換えると、工程（Ｓ７０）において、マスク酸化膜（保護絶縁膜２１）と一体化されたバッファ酸化膜２２ａが形成される。

図３および図１０を参照して、工程（Ｓ８０）として、マスク酸化膜軟化工程が実施される。この工程では、たとえばアルゴン（Ａｒ）などの不活性ガス雰囲気中において、たとえば１２００℃程度以上１３００℃程度以下の温度で、炭化珪素基板５が熱処理される。これにより、マスク酸化膜（保護絶縁膜２１）が軟化する。トレンチＴＲの上端の角部ＵＴから突出するマスク酸化膜の部分は、その角部ＵＴからトレンチＴＲの側壁部ＳＷへと垂れ下がり、その結果、側壁部ＳＷに接触する。この結果、トレンチＴＲの上端の角部ＵＴを覆う保護絶縁膜２１が形成される。

バッファ酸化膜２２ａがなければ、不活性ガス雰囲気中において炭化珪素基板５に熱処理を施したときに、トレンチＴＲの上端の角部ＵＴから突出したマスク酸化膜の部分が収縮し、さらに、炭化珪素基板５の主面１１Ａ（マスク酸化膜と炭化珪素基板５との界面）からマスク酸化膜が外れる可能性がある。したがって、トレンチＴＲの角部ＵＴを保護絶縁膜２１で覆うことが難しい可能性がある。一方、この実施の形態では、工程（Ｓ７０）において、マスク酸化膜（保護絶縁膜２１）につながるように、バッファ酸化膜２２ａが形成される。これにより、工程（Ｓ８０）において、マスク酸化膜の収縮を抑えつつ、マスク酸化膜を軟化させることができる。したがって、マスク酸化膜（保護絶縁膜２１）によってトレンチＴＲの角部ＵＴを覆うことが可能になる。

図８に示した長さＬが０．１μｍよりも小さい場合、トレンチＴＲの上端の角部ＵＴをマスク酸化膜によって覆うことが難しくなりやすい。一方、長さＬが０．３μｍを上回る場合、トレンチＴＲの上端の角部ＵＴの全体をマスク酸化膜（保護絶縁膜２１）によって覆うことは可能になる。しかしながら、軟化したマスク酸化膜がチャネル領域ＣＨに被さる可能性がある。この結果、ゲート絶縁膜２２の厚みが大きくなることが考えられる。チャネル領域ＣＨ上におけるゲート絶縁膜２２の厚みが大きいほど、ＭＯＳＦＥＴ１の閾値電圧が高くなる。

側壁部ＳＷにおいて、ソース領域１４とボディ領域１３との境界は、主面１１Ａから０．３μｍ程度以上離れた位置にある。したがって、図８に示した長さＬが０．３μｍ以下であれば、軟化したマスク酸化膜を、トレンチＴＲの角部ＵＴを覆いつつ、ソース領域１４に被さらないようにすることができる。これにより、ＭＯＳＦＥＴ１のオン抵抗が増大することを抑えることができる。以上の観点から、図８に示した長さＬは、０．１μｍ以上かつ０．３μｍ以下であることが好ましい。

さらに、工程（Ｓ８０）において、１２００℃程度以上１４００℃程度以下の温度、かつ、不活性ガス雰囲気において、マスク酸化膜を軟化させる。温度が１２００℃より低い場合には、マスク酸化膜を軟化させることが難しくなる。その一方、雰囲気温度が１４００℃を超える場合には、たとえば、炭化珪素基板５を加熱する加熱炉の性能を低下させる、あるいはその加熱炉の寿命を短縮させる可能性がある。したがって、１２００℃程度以上１４００℃程度以下の温度で、マスク酸化膜を軟化させることが好ましい。

図３および図１１を参照して、工程（Ｓ９０）として、ゲート絶縁膜形成工程が実施される。この工程では、酸素含有ガス雰囲気中で、たとえばドライ酸化によって、炭化珪素基板５の表層部を酸化する。具体的には、酸素含有ガス雰囲気中において、たとえば１１００℃程度以上かつ１４００℃以下の温度（一例では、１３００℃）に、保護絶縁膜２１およびバッファ酸化膜２２ａが形成された炭化珪素基板５が保持される。

トレンチＴＲにおいては、バッファ酸化膜２２ａの下部に位置する炭化珪素基板５の表層部が酸化される。バッファ酸化膜２２ａが成長することによりゲート絶縁膜２２が形成される。したがってバッファ酸化膜２２ａは、ゲート絶縁膜２２の一部となり得る。ゲート絶縁膜２２は、トレンチＴＲの側壁部ＳＷにおいて、ドリフト領域１２と、ボディ領域１３と、ソース領域１４とに接する。ゲート絶縁膜２２の厚みは、たとえば５０ｎｍ程度である。

一実施形態では、マスク酸化膜軟化工程（Ｓ８０）およびゲート絶縁膜形成工程（Ｓ９０）が、連続的に実行される。具体的には、炭化珪素基板５が加熱炉内に配置されて、マスク酸化膜軟化工程（Ｓ８０）が実施される。炭化珪素基板５を、その加熱炉の内部に保持したまま、雰囲気ガスが不活性ガスから酸素含有ガスに切り換えられる。続けて、ゲート絶縁膜形成工程（Ｓ９０）が実施される。これにより、ＭＯＳＦＥＴ１（炭化珪素半導体装置）を製造するために要する時間を短縮することができる。したがってＭＯＳＦＥＴ１（炭化珪素半導体装置）の生産性を高めることができる。

図３および図１２を参照して、工程（Ｓ１００）としてゲート電極形成工程が実施される。この工程（Ｓ１００）では、たとえばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ法により、保護絶縁膜２１およびゲート絶縁膜２２に接触するようにゲート電極３０が形成される。

次に、工程（Ｓ１１０）として層間絶縁膜形成工程が実施される。この工程（Ｓ１１０）では、たとえばＰ（Ｐｌａｓｍａ）−ＣＶＤ法により、二酸化珪素からなる層間絶縁膜５０が、ゲート電極３０、保護絶縁膜２１およびゲート絶縁膜２２を覆うように形成される。

図３および図１３を参照して、工程（Ｓ１２０）として、オーミック電極形成工程が実施される。この工程（Ｓ１２０）では、まずソース電極４０を形成すべき領域において層間絶縁膜５０、保護絶縁膜２１およびゲート絶縁膜２２が除去される。これにより、ソース領域１４およびコンタクト領域１５が露出した領域が形成される。当該領域上に、たとえばニッケル（Ｎｉ）からなる金属膜が形成される。一方、炭化珪素基板５（炭化珪素単結晶基板１０）の主面１０Ｂ（第２の主面）上において、たとえばニッケルからなる金属膜が形成される。

炭化珪素基板５を加熱して、当該金属膜の少なくとも一部をシリサイド化する。これにより、ソース電極４０およびドレイン電極７０が形成される。

図１および図３を参照して、工程（Ｓ１３０）として、配線形成工程が実施される。この工程（Ｓ１３０）では、たとえば蒸着法により、アルミニウム（Ａｌ）などの導電体からなるソース配線６０が、ソース電極４０上に接触するように形成される。上記の工程Ｓ１０〜Ｓ１３０が実施されることにより、第１の実施の形態に係る炭化珪素半導体装置（ＭＯＳＦＥＴ１）を製造することができる。

以上のように、第１の実施形態に係る炭化珪素半導体装置の製造方法では、マスク酸化膜軟化工程により、トレンチＴＲの上端の角部ＵＴを覆うように、保護絶縁膜２１が形成される。電界集中が起こり易いトレンチＴＲの角部ＵＴを、十分な厚みを有する保護絶縁膜２１によって覆うことができる。したがって、ゲートリークが生じる可能性を低減することができる。一方、チャネル領域ＣＨ上のゲート絶縁膜２２の厚みを、ＭＯＳＦＥＴ１の動作にとって必要な厚み（所望の閾値電圧を得るための厚み）に維持することができる。これにより、オン抵抗の増大を抑えることができる。

＜第２の実施の形態＞
第２の実施形態に係る炭化珪素半導体装置の製造方法は、基本的には第１の実施の形態に係る製造方法と同じである。第２の実施の形態に係る炭化珪素半導体装置の製造方法は、トレンチＴＲを形成する工程において、第１の実施形態とは異なる。具体的には、トレンチＴＲを形成する工程（図３に示す工程Ｓ６０）は、炭化珪素基板５に反応性イオンエッチング（ＲＩＥ）を施して、炭化珪素基板５の一部をエッチングする工程と、その工程に続けて、炭化珪素基板５に化学エッチングを施す工程とを含む。

なお、第２の実施形態に係る炭化珪素半導体装置の構成は、第１の実施形態に係る炭化珪素半導体装置の構成と同じである。したがって第２の実施形態に係る炭化珪素半導体装置の構成は図１等に示されているので、詳細な説明は繰り返さない。

図１４は、本発明の第２の実施の形態に係る炭化珪素半導体装置の製造方法にに含まれるトレンチ形成工程を説明するための第１の図である。図１４を参照して、マスク酸化膜（保護絶縁膜２１）をハードマスクとして、マスク酸化膜の開口部に露出する炭化珪素基板５の部分を、反応性イオンエッチング（ＲＩＥ）により除去する。反応性イオンエッチングには、誘導結合プラズマ（ＩＣＰ）ＲＩＥを採用することができる。具体的には、たとえば反応ガスとしてＳＦ_６またはＳＦ_６とＯ_２との混合ガスを用いたＩＣＰ−ＲＩＥにより、炭化珪素基板５をエッチングすることができる。このようなエッチングにより、側壁が炭化珪素基板５の主面１１Ａに対してほぼ垂直となる溝を形成することができる。

主面１１Ａからのエッチング深さｄは、後の工程（化学エッチング）において形成されたトレンチＴＲの開口部の寸法を所望の寸法とするための深さである。上記「所望の寸法」とは、図８および図１５に示す長さＬが、０．１μｍ〜０．３μｍの範囲となる値である。

図１５は、本発明の第２の実施の形態に係る炭化珪素半導体装置の製造方法にに含まれるトレンチ形成工程を説明するための第２の図である。図１５を参照して、炭化珪素基板５に対して化学エッチングを施す。この工程は、第１の実施の形態に係る工程と同一であるので、以後の詳細な説明は繰り返さない。

第２の実施の形態によれば、トレンチを形成する工程において、化学エッチングに先立って反応性イオンエッチングが炭化珪素基板に施される。これによりトレンチＴＲの形成を促進することができる。したがって、本発明の実施の形態に係る炭化珪素半導体装置（ＭＯＳＦＥＴ１）を安定的に製造することができる。

＜第３の実施の形態＞
図１６は、本発明の第３の実施形態に係る炭化珪素半導体装置の製造方法を示すフローチャートである。図３および図１６を参照して、第３の実施形態に係る炭化珪素半導体装置の製造方法は、エッチング工程（Ｓ６５）が、トレンチ形成工程（Ｓ６０）とバッファ酸化膜工程（Ｓ７０）との間に追加される。より具体的には、第３の実施形態に係る炭化珪素半導体装置の製造方法は、トレンチＴＲを形成する工程（Ｓ６０）の後、かつ、バッファ酸化膜２２ａを形成する工程（Ｓ７０）の前に、緩衝フッ酸（ＢＨＦ）を用いてマスク酸化膜の表面をエッチングする工程を備える。この点において、第３の実施の形態に係る炭化珪素半導体装置の製造方法は、第１の実施の形態に係る製造方法と異なる。

なお、第３の実施の形態に係る炭化珪素半導体装置の構成は、第１の実施の形態に係る炭化珪素半導体装置の構成と同じである。したがって第３の実施の形態に係る炭化珪素半導体装置の構成は図１等に示されているので、詳細な説明は繰り返さない。

図１７は、第３の実施の形態に係る炭化珪素半導体装置の製造方法に含まれるエッチング工程（Ｓ６５）を説明するための図である。図１６および図１７を参照して、マスク酸化膜（保護絶縁膜２１）の表層部（破線で示す）が緩衝フッ酸によってエッチングされる。

緩衝フッ酸は、たとえばフッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ₄Ｆ）との混合液を用いることができる。ＨＦおよびＮＨ₄Ｆの各々の重量％（ｗｔ％）および容積比（フッ化水素酸の容積に対する、フッ化アンモニウムの比率）は特に限定されるものではない。エッチング後のマスク酸化膜（保護絶縁膜２１）の厚みが、５０ｎｍ程度以上１００ｎｍ程度以下となるように、エッチングの時間が決定される。

たとえば金属イオンがマスク酸化膜の表面に付着したままま、バッファ酸化膜形成工程（Ｓ７０）、マスク酸化膜軟化工程（Ｓ８０）およびゲート絶縁膜形成工程（Ｓ９０）を実施した場合、保護絶縁膜２１に金属イオンが取り込まれやすい。保護絶縁膜２１に取り込まれた金属イオンの量が多くなるほど、ゲートリークが生じる可能性が高くなる。第３の実施の形態によれば、緩衝フッ酸（ＢＨＦ）を用いてマスク酸化膜の表面がエッチングされる。これによりマスク酸化膜の表面の汚れを洗浄することが可能になるので、保護絶縁膜２１に金属イオンが取り込まれる可能性を低減できる。したがって、第３の実施の形態によれば、炭化珪素半導体装置において、ゲートリークが生じる可能性をより低減することができる。

なお、エッチング工程（Ｓ６５）を、第２の実施の形態に係る炭化珪素半導体装置の製造方法に追加することもできる。

また、本発明の実施の形態に係る炭化珪素半導体装置としてＭＯＳＦＥＴが例示される。しかしながら、本発明の実施の形態に係る炭化珪素半導体装置は、トレンチゲートを有するトランジスタであればよい。したがって、本発明の実施の形態に係る炭化珪素半導体装置は、ＩＧＢＴであってもよい。

さらに上記の各実施の形態では、第１の導電型はｎ型であり、第２の導電型はｐ型である。ｐ型の領域をｎ型の炭化珪素層に形成することによって、炭化珪素半導体装置の製造しやすさを向上することができる。しかしながら第１の導電型がｐ型であり、かつ第２の導電型がｎ型であってもよい。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ ＭＯＳＦＥＴ（炭化珪素半導体装置）
５ 炭化珪素基板
１０ 炭化珪素単結晶基板
１０Ａ，１０Ｂ，１１Ａ 主面
１１ ドリフト層
１２ ドリフト領域
１３ ボディ領域
１４ ソース領域
１５ コンタクト領域
２１ 保護絶縁膜
２１ａ 開口部
２２ ゲート絶縁膜
２２ａ バッファ酸化膜
３０ ゲート電極
４０ ソース電極
５０ 層間絶縁膜
６０ ソース配線
７０ ドレイン電極
ＢＷ 底部
ＣＨ チャネル領域
Ｄ１，Ｄ２，Ｄ３ 方向
Ｌ 長さ
Ｓ１，Ｓ１０〜Ｓ１３０ 工程
ＳＷ 側壁部
Ｔ１，Ｔ２，Ｔ３ 厚み
ＴＲ トレンチ
ＵＴ 角部
ｄ エッチング深さ

Claims (19)

1. 第１の主面および前記第１の主面の反対側に位置する第２の主面を有する炭化珪素基板を準備する工程を備え、
   前記炭化珪素基板は、第１の導電型を有するドリフト層と、前記第１の導電型と異なる第２の導電型を有し、かつ前記ドリフト層の内部に配置されるボディ領域と、前記第１の導電型を有し、前記ボディ領域の内部に形成されるとともに前記炭化珪素基板の前記第１の主面に接するソース領域とを含み、さらに、
   前記炭化珪素基板の前記第１の主面を覆う第１の二酸化珪素膜を形成する工程と、
   前記第１の二酸化珪素膜の一部を除去することにより、前記ソース領域を露出させる開口部を前記第１の二酸化珪素膜に形成する工程と、
   前記第１の二酸化珪素膜の前記開口部を介して前記炭化珪素基板に対して化学エッチングを施すことにより、前記第１の主面から前記ソース領域および前記ボディ領域を貫通して、前記ドリフト層に達する側壁部を有するトレンチを形成する工程とを備え、前記トレンチは、前記第１の主面において、前記第１の二酸化珪素膜の前記開口部の幅よりも大きい幅を有する開口部を有し、さらに、
   前記トレンチの少なくとも前記側壁部に、前記第１の二酸化珪素膜とつながる第２の二酸化珪素膜を形成する工程と、
   不活性ガス雰囲気において前記炭化珪素基板に熱処理を施すことにより、前記第１の二酸化珪素膜が、前記トレンチの前記側壁部において前記第１の主面側に位置する角部を覆うように、前記第１の二酸化珪素膜を軟化させる工程と、
   前記炭化珪素基板に熱酸化処理を施すことにより、前記トレンチの前記側壁部に接するゲート絶縁膜を形成する工程とを備える、炭化珪素半導体装置の製造方法。
2. 前記第１の二酸化珪素膜を形成する工程は、
   ドライ酸化によって、５０ｎｍ以上かつ１００ｎｍ以下の厚みを有する熱酸化膜を形成する工程を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記第１の二酸化珪素膜を軟化させる工程は、
   １２００℃以上かつ１４００℃以下の温度で前記炭化珪素基板に前記熱処理を施す工程を含む、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
4. 前記トレンチを形成する工程は、
   前記第１の二酸化珪素膜の前記開口部の縁が、前記トレンチの前記角部に対して０．１μｍ以上かつ０．３μｍ以下の範囲で突出するように、前記トレンチを形成する工程を含む、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
5. 前記トレンチを形成する工程の後、かつ、前記第２の二酸化珪素膜を形成する工程の前に、緩衝フッ酸を用いて前記第１の二酸化珪素膜の表層部をエッチングする工程をさらに備える、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
6. 前記第２の二酸化珪素膜を形成する工程は、
   ドライ酸化によって、１ｎｍ以上の厚みを有する熱酸化膜を形成する工程を含む、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
7. 前記第２の二酸化珪素膜を形成する工程は、
   １０００℃以上かつ１２００℃以下の温度で、前記熱酸化膜を形成する工程を含む、請求項６に記載の炭化珪素半導体装置の製造方法。
8. 前記化学エッチングは、
   塩素ガスを用いた熱エッチングを含む、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
9. 前記トレンチを形成する工程は、
   前記化学エッチングに先立って、前記炭化珪素基板に反応性イオンエッチングを施して、前記炭化珪素基板の一部をエッチングする工程を含む、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
10. 前記第１の主面は、Ｃ面である、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
11. 前記側壁部は、前記Ｃ面に対して５０°以上かつ６５°以下の角度で傾斜した面を含む、請求項１０に記載の炭化珪素半導体装置の製造方法。
12. 前記側壁部は、面方位｛０−３３−８｝を有する面を含む、請求項１〜請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
13. 前記ゲート絶縁膜を形成する工程は、
    前記第１の二酸化珪素膜を軟化させる工程に続けて、雰囲気ガスを前記不活性ガスから酸素含有ガスに切換えて前記炭化珪素基板に前記熱酸化処理を施す工程を含む、請求項１〜請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
14. 第１の主面および前記第１の主面の反対側に位置する第２の主面を有する炭化珪素基板を備え、
    前記炭化珪素基板は、
    第１の導電型を有するドリフト層と、
    前記第１の導電型と異なる第２導電型を有し、かつ前記ドリフト層の内部に配置されるボディ領域と、
    前記第１の導電型を有し、前記ボディ領域の内部に形成されるとともに前記炭化珪素基板の前記第１の主面に接するソース領域とを含み、
    前記第１の主面から前記ソース領域および前記ボディ領域を貫通して、前記ドリフト層に達する側壁部を有するトレンチが、前記炭化珪素基板に形成され、前記側壁部は、前記第１の主面に対して傾斜しており、
    さらに、
    前記トレンチの前記側壁部において前記第１の主面側に位置する角部を覆う熱酸化膜を含む二酸化珪素膜と、
    前記トレンチの少なくとも前記側壁部を覆うとともに前記二酸化珪素膜につながる熱酸化膜を含むゲート絶縁膜とを備え、
    前記第１の主面に垂直かつ前記第１の主面から前記二酸化珪素膜へと向かう方向を第１の方向とし、
    前記第１の主面に平行かつ前記トレンチに向かう方向を第２の方向とすると、
    前記二酸化珪素膜は、
    前記トレンチの前記角部から前記側壁部へと垂れ下がる形状を有し、
    前記第１の方向に沿った第１の厚みと、
    前記トレンチの前記角部から前記第２の方向に沿った第２の厚みとを有し、
    前記第１の厚みに対する前記第２の厚みの比率は、５０％以上である、炭化珪素半導体装置。
15. 前記比率は、１００％以下である、請求項１４に記載の炭化珪素半導体装置。
16. 前記第１の主面は、Ｃ面であり、
    前記側壁部は、前記Ｃ面に対して５０°以上かつ６５°以下の角度で傾斜した面を含む、請求項１４または請求項１５に記載の炭化珪素半導体装置。
17. 前記側壁部は、面方位｛０−３３−８｝を有する面を含む、請求項１４〜請求項１６のいずれか１項に記載の炭化珪素半導体装置。
18. 前記第２の厚みは、５０ｎｍ以上かつ１００ｎｍ以下である、請求項１４〜請求項１７のいずれか１項に記載の炭化珪素半導体装置。
19. 前記第１の方向と異なる方向を第３の方向と定義し、
    前記第３の方向が前記第２の方向に一致するときに、前記第１の方向に対して、前記第３の方向がなす角度を９０°と定義すると、
    前記二酸化珪素膜は、前記第１の主面の延長方向と、前記トレンチの前記側壁部の延長方向とが交差する位置を通り、かつ前記第３の方向に沿う、第３の厚みを有し、
    前記第１の方向に対する前記第３の方向のなす角度が少なくとも９５°までは、前記第１の厚みに対する前記第３の厚みの比率は、５０％以上である、請求項１４〜請求項１８のいずれか１項に記載の炭化珪素半導体装置。

Images